JPS6362755B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明はCRT画面に文字パターンを表示する
デイスプレイ制御装置に関するものである。

［発明の背景技術］ 文字種が英字・数字・記号に限定されるデイス
プレイ装置（いわゆるアルフアニユメリツクデイ
スプレイ）は各々のデイスプレイ装置がパターン
発生装置を具備しているのが一般的である。

しかし最近のデイスプレイ装置は、漢字をも表
示することが要求されている。

ところが漢字は、その形態が複雑である為、一
文字をパターン表示するのに72バイト（24ビツト
×24ビツトの場合）の情報量を必要とし、かつ約
8000字以上の文字がある為、漢字を扱うためには
文字パターン発生回路が莫大なものになつてしま
う。

そこで従来は漢字を扱う場合、一つの文字パタ
ーン発生装置を複数台のデイスプレイ装置で共有
する方式を採用していた。

これをブロツク図で示したのが第１図である。
図中１は文字パターン発生装置、２，３，４は
各々デイスプレイ装置、５はCPUを示す。

各デイスプレイ装置は構成において大差がない
ので、デイスプレイ装置２を代表として説明する
と、デイスプレイ装置２はリフレツシユパターン
メモリ６、アドレス発生回路７、セレクタ８、レ
ジスタ９、パラレル―シリアル変換回路１０、
CRT１１、マイクロプロセツサ（以下μ―PRと
称す）１２を具備している。１３はシステムバス
を示し、システムバス１３は文字パターン発生装
置１、デイスプレイ装置２，３，４，CPU５を
相互に接続する為のものである。

リフレツシユパターンメモリ６は文字パターン
発生装置１からシステムバス１３に出力された文
字パターンを１画面分保持する為のメモリであ
る。アドレス発生回路７はリフレツシユパターン
メモリ６の読み出しアドレスを発生する回路であ
る。

セレクタ８はアドレス発生回路７によつて発生
されたリフレツシユパターンメモリ６の読み出し
アドレス又はμ―PR１２から供給されるリフレ
ツシユパターンメモリ６の書き込みアドレスのい
ずれかを選択してリフレツシユパターンメモリ６
に供給する回路である。

レジスタ９はμ―PR１２から供給される文字
コードを保持する回路である。

パラレル―シリアル変換回路１０はリフレツシ
ユパターンメモリ６から読み出された並列パター
ンデータをシリアルドツトに変換してCRT１１
に供給する回路である。

μ―PR１２はデイスプレイ装置２を制御する
為のものである。

ここで動作を説明する。

先ず、リフレツシユパターンメモリ６に対する
文字パターンの書き込みを考える。μ―PR１２
から文字コードがレジスタ９を介してシステムバ
ス１３に出力される。

これによつて文字コードに対応した文字パター
ンが文字パターン発生回路１からシステムバス１
３に出力される。

一方リフレツシユパターンメモリ６にはセレク
タ８介して書き込みアドレスが供給されており、
システムバス１３上パターンデータはリフレツシ
ユパターンメモリ６の書き込みアドレスで指定さ
れた番地に順次格納されていく。

この様にしてリフレツシユパターンメモリ６に
格納された１画面分の文字パターンは次の様にし
てCRT１１に表示される。

アドレス発生回路７によつて発生された読み出
しアドレスはセレクタ８を介して順次リフレツシ
ユパターンメモリ６に供給されていく。

μ―PR１２からリフレツシユパターンメモリ
６に読み出し命令が供給されると、リフレツシユ
パターンメモリ６から文字パターンが読み出さ
れ、読み出された文字パターンはパラレル―シリ
アル変換回路１０を介してCRT１１に供給され
画面上に表示される。

［背景技術問題点］ しかしながら従来のデイスプレイ装置には次の
様な欠点があつた。

画面一部をスクロールさせる場合の欠点。

画面全体上又は下にシフトするスクロール動作
の場合は、リフレツシユパターンメモリ６の初期
アドレスレジスタ（図示せず）内容を変更すれば
よい。しかしながら、画面一部のみをスクロール
する場合、（例えば第２図如く、画面の第１行に
タイトルが又最終行にガイダンスが表示されてお
り、その中間の表示内容のみをスクロールする様
な場合。）従来のデイスプレイ装置ではリフレツ
シユパターンメモリ６の内容を全て書き替えなけ
ればならない。

画面の一部を消去する場合の欠点。

例えば第３図如く、画面の一部の区画四角部を
消去する場合がある。この様な場合、従来のデイ
スプレイ装置では文字パターン発生装置１にオー
ルゼロのパターンを発生させ、消去する区画と対
応するリフレツシユパターンメモリ６の番地にオ
ールゼロのパターンを書き込まなければならな
い。

この様に、従来のデイスプレイ装置の場合、
画面の一部をスクロールさせたり、画面の一部
の区画を消去したりする場合、その都度文字パタ
ーン発生装置１やCPU５の介入を求めることに
なる。

従つてシステムバス１３に接続されるデイスプ
レイ装置の数が多くなるとCPU５や文字パター
ン発生装置１の負担は極めて大きいものとなる。

［発明の目的］ 本発明はこの様な欠点に鑑みなされたものであ
り、その目的は、文字パターン発生装置やCPU
の介入を求ることなく、各デイスプレイ装置の内
部的処理のみで画面のスクロール動作や画面一部
の区画の消去ができる等、領域編集が容易なデイ
スプレイ制御装置を提供することを目的とする。

［発明の概要］ 本発明は、少なくとも一表示画面分のパターン
データを記憶するリフレツシユパターンメモリを
具備する表示装置において、表示又は書込みの為
のアドレスを与えることにより、当該アドレスに
格納される前記リフレツシユパターンメモリのア
ドレス情報を出力する書替え可能なアドレス変換
メモリを設け、前記アドレス変換メモリを構成す
る各エントリイの一部ビツトをアトリビユーシヨ
ン指定ビツトとして使用し上記目的を達成する。

［発明の実施例］ 以下図面を参照して本発明の一実施例を詳述す
る。

第４図は本発明の一実施例に係るデイスプレイ
制御装置のブロツク図である。

図中１４はデイスプレイ制御装置をを示す。

デイスプレイ制御装置１４はリフレツシユパタ
ーンメモリ１５、アドレス変換メモリ１６、レジ
スタ１８、アドレス発生回路１９、セレクタ２
２，２３、レジスタ２４、トライステートゲート
２５，２６、レジスタ２７、パラレル―シリアル
変換回路２８、文字パターン合成回路２９、
CRT３０及びμ―PR３１を具備している。

１７はアドレス変換メモリ１６のデータバス、
２０はμ―PR３１側アドレスバス、２１はμ―
PR３１側のデータバス。

リフレツシユパターンメモリ１５は１画面分の
文字パターンを１区画毎に記憶するメモリであ
る。

アドレス変換メモリ１６はCRT３０の画面の
一区画ごとのアドレスと同一のアドレス構造のメ
モリであり、リフレツシユパターンメモリ１５の
アドレスを指定する為のものである。

アドレス変換メモリ１６の各エントリイは、第
５図の如く、リフレツシユパターンメモリ１５の
アドレス情報の他にアトリビユーシヨン指定ビツ
トや表示禁止ビツトが設けられている。

レジスタ１８はデータバス１７に現われたリフ
レツシユパターンメモリ１５のアドレスを保持す
るレジスタである。

アドレス発生回路１９はアドレス変換メモリ１
６の読み出しアドレス、即ち、CRT３０の画面
アドレスを発生する回路である。

セレクタ２２はアドレス発生回路１９から供給
されるアドレス変換メモリ１６の読み出しアドレ
ス、又はμ―PR３１からアドレスバス２０を介
して供給されるアドレス変換メモリ１６のアドレ
スのいずれかを選択して、アドレス変換メモリ１
６に供給する回路である。

セレクタ２３はアドレス変換メモリ１６のデー
タバス１７に現われるリフレツシユパターンメモ
リ１５のアドレス又はμ―PR３１からデータバ
ス２１を介して供給されるリフレツシユパターン
メモリ１５のアドレスのいずれか一方を選択して
出力する回路である。

レジスタ２４はセレクタ２３の出力を保持する
回路である。

トライステートゲート２５はレジスタ２４の内
容をアドレス変換メモリ１６のデータバス１７に
出力するゲートであり、トライステートゲート２
６はレジスタ２４の内容をμ―PR３１のデータ
バス２１に出力するゲートである。

レジスタ２７は文字コードを保持するゲートで
ある。

パラレル―シリアル変換回路２８はリフレツシ
ユパターンメモリ１５から１スライスずつ読み出
された文字パターンをシリアルに変換して出力す
る回路である。

文字パターン合成回路２９はレジスタ１８のア
トリビユーシヨンビツトや表示禁止ビツトに従つ
て画面修飾をする回路である。

μ―PR３１はデイスプレイ装置全体の制御を
する為のものである。

次に動作を説明する。

先ず第６図を参照して初期設定動作を説明す
る。尚、第６図は初期設定動作終了時のアドレス
変換メモリ１６の内容を示している。

次に基本動作を説明する。

本実施例の基本動作は、初期設定動作（アドレ
ス変換メモリ１６の初期セツト）・リフレツシユ
パターンメモリ１５に対する文字パターンの書き
込み動作・リフレツシユパターンメモリ１５から
の文字パターンの読み出し動作（CRT３０に対
する表示動作）に分類できる。

先ず初期設定動作を説明する。

セレクタ２２はμ―PR３１のアドレスバス２
０を選択しており、セレクタ２３はμ―PR３１
のデータバス２１を選択している。

μ―PR３１からデータバス２１、セレクタ２
３を介してアドレス変換メモリ１６の第０番地の
エントリイ内容（具体的にはリフレツシユパター
ンメモリ１５の第０番地のアドレス及びそれに附
加されるアトリビユーシヨンビツト）が供給さ
れ、レジスタ２４にラツチされる。

次にμ―PR３１からアドレスバス２０、セレ
クタ２２を介して、アドレス変換メモリ１６の第
０番地のアドレスが、書き込み命令と同時に、ア
ドレス変換メモリ１６に供給される。

アドレス変換メモリ１６に書き込み命令が転送
されるのと同時にレジスタ２４の内容はトライス
テートゲート２５を介してアドレス変換メモリ１
６のデータバス１７に出力され、アドレス変換メ
モリ１６の第０番地にエントリイされる。

以下同様にして、アドレス変換メモリ１６の第
983番地までに、リフレツシユパターンメモリ１
５の第983番地までのアドレスがエントリイされ
る。

この様にして初期設定動作が終了した時点にお
けるアドレス変換メモリ１６の内容を示すのが第
６図である。尚、第６図において０から983の数
字はリフレツシユパターンメモリ１５のアドレス
を示している。

第６図の如く、初期設定動作終了時には、アド
レス変換メモリ１６の第ｎ番地（ｎは任意）には
リフレツシユパターンメモリ１５の第ｎ番地のア
ドレスがエントリイされる。

次にリフレツシユパターンメモリ１５への文字
パターンの書き込み動作を説明する。

セレクタ２２はアドレスバス２０を、又セレク
タ２３はアドレス変換メモリ１６のデータバス１
７を選択するように設定されている。

μ―PR３１はアドレスバス２０及びセレクタ
２２を介して、アドレス変換メモリ１６の第０番
地のアドレスをアドレス変換メモリ１６に転送
し、同時に読み出し命令をアドレス変換メモリ１
６に転送する。

アドレス変換メモリ１６の第０番地から読み出
されたデータ、即ちリフレツシユパターンメモリ
１５の第０番地のアドレスはアドレス変換メモリ
１６のデータバス１７及びセレクタ２３を介して
レジスタ２４にラツチされる。

次にμ―PR３１はリフレツシユパターンメモ
リ１５の第０番地に書き込むべき文字パターンの
文字コードをレジスタ２７を介してシステムバス
１３に出力する。

文字コードを受けつけた文字パターン発生回路
１は文字コードに対応した文字パターンをシステ
ムバス１３に出力する。

一方μ―PR３１はCRT３０の非表示タイミン
グにおいて、トライステートゲート２５を開き、
レジスタ２４の内容即ち、リフレツシユパターン
メモリ１５の第０番地のアドレスをレジスタ１８
にラツチさせるとともに、リフレツシユパターン
メモリ１５に書き込み命令を転送する。

リフレツシユパターンメモリ１５が書き込み命
令を受け付けると、システムバス１３上に現われ
ている文字パターンがリフレツシユパターンメモ
リ１５の第０番地に格納される。

第１番地乃至第983番地も上記と同様に動作す
る。

次にリフレツシユパターンメモリ１５からの文
字パターン読み出し動作、即ちCRT３０への表
示動作を説明する。

セレクタ２２はアドレス発生回路１９を選択し
ている。

アドレス発生回路１９はアドレス変換メモリ１
６の第０番地から第983番地までのアドレスをア
ドレス変換メモリ１６に順次供給していく。

μ―PR３１から読み出し命令が供給される毎
にアドレス変換メモリ１６の第０番地から順次リ
フレツシユパターンメモリ１５のアドレス及びア
トリビユーシユンビツトが読み出され、レジスタ
１８にラツチされる。尚、こ様にしてレジスタ１
８にラツチされたリフレツシユパターンメモリ１
５のアドレスは現在CRT３０に表示されている
文字パターン次に表示される文字パターンが格納
されているリフレツシユパターンメモリ１５アド
レス示している。

μ―PR３１から読み出し命令が供給される毎
にリフレツシユパターンメモリ１５からレジスタ
１８の内容に従つて文字パターンが１スライスず
つパラレル―シリアル変換回路２８に供給され、
パラレル―シリアル変換回路２８により１ビツト
ずつ、文字パターン合成回路２９介してCRT３
０に供給され表示される。

次に第７図、第８図、第９図、第１０図を参照
して、スクロール動作を説明する。尚、以下に示
す動作例はCRT３０第１行目、第23行目、第24
行目固定行とし、第２行目から第22行目までを１
行ずつシフトアツプするスクロール動作例であ
り、具体的にはアドレス変換メモリ１６の内容を
スクロールすることによつて行なわれる。

第７図、第８図、第９図、第１０図に於いて、
１６はアドレス変換メモリを３２はμ―PR３１
のワークメモリを示す。

第７図はスクロール動作に着手した時、即ち、
初期状態に於けるアドレス変換メモリ１６エント
リイ内容を示しており、初期状態においては、ア
ドレス変換メモリ１６のアドレスとそこにエント
リイされているリフレツシユパターンメモリ１５
のアドレスとは一対一に対応している。

即ち、初期状態においては、アドレス変換メモ
リ１６の第ｎ番地には、リフレツシユパターンメ
モリ１５の第ｎ番地のアドレスがエントリイされ
ている。

セレクタ２２はアドレスバス２０セレクタ２３
はアドレス変換メモリ１６のデータバス１７選択
している。

μ―PR３１から、アドレスバス２０、セレク
タ２２介してアドレス変換メモリ１６の第41番地
のアドレスがアドレス変換メモリ１６に供給さ
れ、同時に読み出し命令がアドレス変換メモリ１
６に供給される。

アドレス変換メモリ１６の第41番地のエントリ
イ内容（即ちリフレツシユパターンメモリ１５の
第41番地のアドレス）はデータバス１７、セレク
タ２３を介してレジスタ２４にラツチされる。

レジスタ２４にラツチされたリフレツシユパタ
ーンメモリ１５の第41番地のアドレスは、所定タ
イミングで、トライステートゲート２６、データ
バス２１を介してμ―PR３１ワークメモリ３２
の先頭番地に取り込まれる。

以下同様にして、アドレス変換メモリ１６の第
81番地（第２行の最終番地）までの内容、即ち、
リフレツシユパターンメモリ１５の第81番地まで
のアドレスが順次CPU側のワークメモリ３２に
退避される。

この様にして、アドレス変換メモリ１６の第２
行目にエントリイされていたリフレツシユパター
ンメモリ１５の第２行目の各アドレスがμ―PR
３１のワークメモリ３２に退避させられた状態を
示すのが第８図である。即ち、この状態では第８
図の如く、アドレス変換メモリ１６の第２行目
（即ち第41番地から第81番地まで）には何もエン
トリイされていない。

次に、μ―PR３１は以下の如くしてアドレス
変換メモリ１６の第３行目のエントリイ内容（即
ちリフレツシユパターンメモリ１５の第82番地か
ら第122番地までのアドレス）をアドレス変換メ
モリ１６の空き番地となつている第２行目に移し
換える。

μ―PR３１からアドレスバス２０、セレクタ
２２を介してアドレス変換メモリ１６の第82番地
のアドレスがアドレス変換メモリ１６に供給さ
れ、同時に読出し命令がアドレス変換メモリ１６
に供給される。

アドレス変換メモリ１６の第82番地のエントリ
イ内容、（即ち、リフレツシユパターンメモリ１
５の第82番地のアドレス）はデータバス１７、セ
レクタ２３を介してレジスタ２４にラツチされ
る。

次にμ―PR３１からアドレスバス２０、セレ
クタ２２を介してアドレス変換メモリ１６の第41
番地のアドレスがアドレス変換メモリ１６に供給
され、同時に書き込み命令がアドレス変換メモリ
１６に供給される。

これによつて先にレジスタ２４にラツチされて
いた、リフレツシユパターンメモリ１５の第82番
地のアドレスが、トライステートゲート２５、デ
ータバス１７を介して、アドレス変換メモリ１６
の第41番地にエントリイされる。

以下同様にしてμ―PR３１はアドレス変換メ
モリ１６の第122番地までにエントリイされてい
るリフレツシユパターンメモリ１５の第122番地
までのアドレスをアドレス変換メモリ１６の第81
番地までに移し換える。

この様にしてアドレス変換メモリ１６の第３行
目の各番地にエントリイされていたリフレツシユ
パターンメモリ１５の第３行目の各アドレスをア
ドレス変換メモリ１６の第２行目の各番地に移し
換えたら、μ―PR３１は同様にして、アドレス
変換メモリ１６の第22行目までの各番地にエント
リイされていたリフレツシユパターンメモリ１５
の第22行目までの各番地のアドレスを、アドレス
変換メモリ１６の第21行目までに移し換える。

以上の如くして、アドレス変換メモリ１６の第
３行目から第22行目までの各番地のエントリイさ
れていた、リフレツシユパターンメモリ１５の第
３行目から第22行目までの各番地のアドレスを、
アドレス変換メモリ１６の第２行目から第21行目
までの各番地に移し換えた状態を示しているのが
第９図である。この状態では、第９図の如く、ア
ドレス変換メモリ１６の第22行目の各番地は空番
地となつている。

次にμ―PR３１は以下の如くして、先にμ―
PR３１のワークメモリ３２に退避させたリフレ
ツシユパターンメモリ１５の第２行目の各アドレ
スを、アドレス変換メモリ１６の第22行目の各番
地（即ち、第861番地から第901番地）に移し換え
る。

セレクタ２２はアドレスバス２０を、セレクタ
２３はデータバス２１を選択している。

μ―PR３１はデータバス２１、セレクタ２３
を介してリフレツシユパターンメモリ１５の第２
行目の先頭番地のアドレス（即ちリフレツシユパ
ターンメモリ１５の第41番地のアドレス）をレジ
スタ２４にラツチさせる。

同時にμ―PR３１はアドレスバス２０、セレ
クタ２４を介して、アドレス変換メモリ１６の第
861番地のアドレスをアドレス変換メモリ１６に
供給するとともに、アドレス変換メモリ１６に書
き込み命令を供給する。

これによつて、レジスタ２４にラツチされてい
たリフレツシユパターンメモリ１５の第41番地の
アドレスはトライステートゲート２５、データバ
ス１７を介してアドレス変換メモリ１６の第861
番地に格納される。

以下同様にして、リフレツシユパターンメモリ
１５の第42番地から第81番地目までのアドレス
が、アドレス変換メモリ１６の第862番地から第
901番地目までに格納される。

この様にして、スクロール動作が終了した時の
アドレス変換メモリ１６の内容を示すのが第１０
図である。

尚この時、リフレツシユパターンメモリ１５の
第41番地目から第81番地目までのアドレスがμ―
PR３１からアドレス変換メモリ１６に書き込ま
れる過程で、各アドレス情報に附加されている表
示禁止ビツトがμ―PR３１によつて立てられて
いる。

一方、この後アドレス変換メモリ１６の第861
番地から第901番地に対応するリフレツシユパタ
ーンメモリ１５へ新たなパターンの書き込みが発
生する。

μ―PR３１はアドレスバス２０及びセレクタ
２２を介して、アドレス変換メモリ１６の第861
番地のアドレスをアドレス変換メモリ１６に転送
して、同時に読み出し命令をアドレス変換メモリ
１６に転送する。

アドレス変換メモリ１６の第861番地から読み
出されたデータ、即ちリフレツシユパターンメモ
リ１５の第41番地のアドレスはアドレス変換メモ
リ１６のデータバス１７及びセレクタ２３を介し
てレジスタ２４にラツチされる。

次にμ―PR３１はリフレツシユパターンメモ
リ１５の第41番地に書き込むべき文字パターンの
文字コードをレジスタ２７を介してシステムバス
１３に出力する。

文字コードを受けつけた文字パターン発生回路
１は文字コードに対応した文字パターンをシステ
ムバス１３に出力する。

一方μ―PR３１はCRT３０の非表示タイミン
グにおいて、トライステートゲート２５を開き、
レジスタ２４の内容即ち、リフレツシユパターン
メモリ１５の第41番地のアドレスをレジスタ１８
にラツチさせるとともに、リフレツシユパターン
メモリ１５に書き込み命令を転送する。

リフレツシユパターンメモリ１５が書き込み命
令を受け付けると、システムバス１３上に表われ
ている文字パターンがリフレツシユパターンメモ
リ１５の第41番地に格納される。リフレツシユパ
ターンメモリ１５の第42番地乃至第81番地につい
ても上記と同様の書き込み動作が実行される。

以上の如くして、アドレス変換メモリ１６の内
容がスクロールされると、μ―PR３１にアドレ
ス変換メモリ１６の第２行目（即ちCRT３０の
画面の第２行目）の各番地をアドレス指定される
と、アドレス変換メモリ１６からリフレツシユパ
ターンメモリ１５の第３行目の各番地のアドレス
が読み出され、これによつてリフレツシユパター
ンメモリ１５の第３行目の各番地に格納されてい
る文字パターンがCRT３０の第２行目に表示さ
れる。

同様にして、μ―PR３１にアドレス変換メモ
リ１６の第ｍ行目（ｍは２から21までの整数）の
各番地をアドレス指定されると、アドレス変換メ
モリ１６からリフレツシユパターンメモリ１５の
第ｍ＋１行目の各番地のアドレスが読み出され、
これによつてリフレツシユパターンメモリ１５の
第ｍ＋１行目の各番地に格納されている文字パタ
ーンがCRT３０の第ｍ行目に表示される。

次に、第１１図及び第５図を参照して、CRT
３０の一部の区画を表示修飾する場合の動作を説
明する。

第１１図はアドレス変換メモリ１６の内容を示
し、初期状態に於いて、アドレス変換メモリ１６
の第ｎ番地のアドレスにアトリビユーシヨンビツ
トが附加されてエントリイされているものとす
る。

又、第１１図中の斜線部分は、CRT３０の画
面の上から４行目かつ右端から３文字の区画がア
トリビユーシヨンされることを示す。

セレクタ２２はアドレスバス２０を、セレクタ
２３はデータバス１７を選択している。

μ―PR３１はアドレスバス２０、セレクタ２
２を介してアドレス変換メモリ１６の第161番地
のアドレスをアドレス変換メモリ１６に与え、ア
ドレス変換メモリ１６に読み出し命令を与える。

アドレス変換メモリ１６の第161番地のエント
リイ内容（即ちリフレツシユパターンメモリ１５
の第161番地のアドレス）はデータバス１７、セ
レクタ２３を介してレジスタ２４にラツチされ
る。しかる後に所定のタイミングでトライステー
トゲート２６が開き、レジスタ２４の内容は、デ
ータバス２１を介してμ―PR３１に供給される。

次にμ―PR３１はデータバス２１を介して得
たリフレツシユパターンメモリ１５のアドレスに
附加されたアトリビユーシヨンビツトのいずれか
を立てる。即ち、μ―PR３１は反転であれば第
10ビツト、点滅であれば第11ビツト、下線表示で
あれば第12ビツト、高輝度表示であれば第13ビツ
ト、表示禁止であれば第15ビツトを立てる。

次に、μ―PR３１はセレクタ２２にアドレス
バス２０を、セレクタ２３にデータバス２１を選
択させる。

続いて、μ―PR３１は、データバス２１、セ
レクタ２３を介して、リフレツシユパターンメモ
リ１５の第161番地に書き込むテータ（アドレス
情報とアトリビユーシヨンビツト）をレジスタ２
４にラツチされる。

しかる後にμ―PR３１はアドレスバス２０、
セレクタ２２を介してアドレス変換メモリ１６の
第161番地のアドレスをアドレス変換メモリ１６
に与え、アドレス変換メモリ１６に書き込み命令
を与える。

これによつて、レジスタ２４にラツチされたリ
フレツシユパターンメモリ１５の第161番地のア
ドレスは、トライステートゲート２５、データバ
ス１７を介してアドレス変換メモリ１６の第161
番地にエントリイされる。

以下同様にして、アドレス変換メモリ１６の第
162番地・第163番地内の目的に応じたアトリビユ
ーシヨンビツトが立てられる。

以下は先に示したリフレツシユパターンメモリ
１５の読み出し動作（即ち、CRT３０に対する
表示動作）を実行すれば、リフレツシユパターン
メモリ１５の第161番地・第162番地・第163番地
内の文字パターンがパラレル―シリアル変換回路
２８、文字パターン合成回路２９を介してCRT
３０に表示される過程で、レジスタ１８を介して
文字パターン合成回路２９に供給されるアトリビ
ユーシヨンビツトを文字パターン合成回路２９が
解読し、必要な画面修飾を行なう。

［発明の効果］ 以上説明した様に本発明に係るデイスプレイ制
御装置はCRT３０の画面の区画と一対一に対応
したアドレス構造のアドレス変換メモリ１６を具
備し、アドレス変換メモリの各番地には当該番地
に対応したCRT３０の画面の区画に表示される
べき文字パターンが格納されたリフレツシユパタ
ーンメモリ１５のアドレスがエントリイされてい
ると定義されているので、本発明によれば、リフ
レツシユパターンメモリ１５の内容自体を書きか
えることなく、アドレス変換メモリ１６のエント
リイ内容を書き替えることによつて、固定行を有
するスクロール動作を行なうことができる。

又、アドレス変換メモリ１６の各番地のエント
リイ内容に表示禁止ビツトや各種のアトリビユー
シヨンビツトを附加することによつて、アドレス
変換メモリ１６の内容を操作することによつて各
種の画面修飾の画面の区画単位に実行することが
可能である。

そして、これらの動作過程においてリフレツシ
ユパターンメモリ１５の内容自体には手を加えな
いので、文字パターン発生回路１やCPU５に負
担をかけることはない。

尚、上述のスクロール動作は上方向にスクロー
ルする場合を例に説明したが、下方向にスクロー
ルする場合はもちろん、右方向にスクロールする
場合、左方向にスクロールする場合にも本発明に
係るデイスプレイ制御装置はそのまま適応しうる
ものである。

【図面の簡単な説明】

第１図は従来のデイスプレイ制御装置のブロツ
ク図。第２図、第３図はCRT画面の説明図。第
４図は本発明に係るデイスプレイ制御装置のブロ
ツク図。第５図はアドレス変換メモリに格納され
るデータの構造図。第６図は初期状態におけるア
ドレス変換メモリの記憶内容の説明図。第７図、
第８図、第９図、第１０図はスクロール動作の各
段階におけるアドレス変換メモリ及びμ―PR側
のワークメモリの記憶内容の説明図。第１１図は
画面修飾を行なう時のアドレス変換メモリの記憶
内容の説明図。 １…文字パターン発生回路、２，３，４…デイ
スプレイ制御装置、５…CPU、６…リフレツシ
ユパターンメモリ、７…アドレス発生回路、８…
セレクタ、９…レジスタ、１０…パラレル―シリ
アル変換回路、１１…CRT、１２…μ―PR、１
３…システムバス、１４…デイスプレイ制御装
置、１５…リフレツシユパターンメモリ、１６…
文字パターン発生回路、１７…データバス、１８
…レジスタ、１９…アドレス発生回路、２０…ア
ドレスバス、２１…データバス、２２，２３…セ
レクタ、２４…レジスタ、２５，２６…トライス
テートゲート、２７…レジスタ、２８…パラレル
―シリアル変換回路、２９…文字パターン合成回
路、３０…CRT、３１…μ―PR、３２…ワーク
メモリ。

Claims (1)

1. 【特許請求の範囲】 １ 少なくとも一表示画面分のパターンデータを
   記憶するリフレツシユパターンメモリを具備する
   表示装置において、表示又は書込みの為のアドレ
   スを与えることにより、当該アドレスに格納され
   る前記リフレツシユパターンメモリのアドレス情
   報を出力する書き替え可能なアドレス変換メモリ
   を設け、前記アドレス変換メモリを構成する各エ
   ントリイの一部ビツトをアトリビユーシヨン指定
   ビツトとして使用することを特徴とする表示制御
   方式。 ２ 前記アドレス変換メモリを構成する各エント
   リイの一部ビツトを表示禁止ビツトと定義し、該
   ビツトの指示により表示画面を一区画単位に消去
   することを特徴とする特許請求の範囲第１項記載
   の表示方式。