JPH04178691A - カーソルブリンク制御回路及びそれを用いた表示制御装置 - Google Patents
カーソルブリンク制御回路及びそれを用いた表示制御装置Info
- Publication number
- JPH04178691A JPH04178691A JP2306262A JP30626290A JPH04178691A JP H04178691 A JPH04178691 A JP H04178691A JP 2306262 A JP2306262 A JP 2306262A JP 30626290 A JP30626290 A JP 30626290A JP H04178691 A JPH04178691 A JP H04178691A
- Authority
- JP
- Japan
- Prior art keywords
- cursor
- signal
- display
- blink
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000737 periodic effect Effects 0.000 claims description 12
- 230000004397 blinking Effects 0.000 claims description 11
- 230000010365 information processing Effects 0.000 claims description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101000941450 Lasioglossum laticeps Lasioglossin-1 Proteins 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明はカーソルブリンク制御回路及びそれを用いた表
示制御装置、さらに詳しく言えば、パーソナルコンピュ
ータやワードプロセッサ等の情報処理装置に使用される
表示装置におけるカーソルの点滅（ブリンク）制御回路
に関する。
示制御装置、さらに詳しく言えば、パーソナルコンピュ
ータやワードプロセッサ等の情報処理装置に使用される
表示装置におけるカーソルの点滅（ブリンク）制御回路
に関する。
パーソナルコンピュータやワードプロセッサ等の表示装
置において、文字入力位置を示すため、カーソルを表示
するのが一般的である。第２図は、「Ａ］という文字１
の下にカーソル２が表示されている様子を示す図である
。カーソル２の形状は１図示のようなアンダーライン形
の他、ブロックカーソルと呼ば九る四角形状のもの、そ
の他種々の形状のものがある。また、カーソル２は、使
用者がその位置を容易に認識できるように、ブリンク（
点滅）表示するのが一般的である。 上述のブリンク表示する表示制御装置の一例を第３図に
示す。 メモリアドレスカウンタ３は１表示メモリ８から表示読
出しを行なうメモリアドレス】３を生成する。表示メモ
リ８からは、メモリアドレス１３に対応するパラレルデ
ータ１４が出力される。パラレルデータ１４は、パラレ
ル／シリアル変換回路９によって、シリアルデータに変
換される。 一方、カーソルアドレスレジスタ４には、カーソルを表
示するカーソルアドレス１３−２が設定しである。コン
パレータ７はメモリアドレス１３−１とカーソルアドレ
ス１３−２とを比較し一致した場合、比較結果信号１６
として“１″を出力し、−ａしない場合は０”を出力す
る。 ブリンクカウンタ５は、表示タイミング発生回路６から
出力する垂直同期信号１７をカウントし、一定周期で１
”、０′”と変化するブリンク信号１８を出力する。 アンドゲート１２は、比較結果信号１６とブリンク信号
１８が共に”１″′のときカーソル信号１９を“１″′
とする。カーソル付加回路１０はカーソル信号１９が“
１″のとき、シリアルデータ１５に対しカーソルを付加
し、表示データ２０として表示装置ｌｌへ出力する。 上述のようなカーソル表示を実現するための表示制御装
置としては、例えば（株）日立製作所製のＨＤ６４４５
等がある。 ＣＲＴ表示で一般的に用いられるブリンクの周期は、点
燈時間が１３６ ｍ ｓまたは２７２ｍ５（フレーム周
波数６０Ｈｚの１６あるいは３２フレ一ム周期に相当）
である。 ところで、デイスプレィ１１として液晶パネルを用いた
場合、液晶パネルの表示応答速度が約３００ｍ５と遅く
、上述の周期でカーソル２をブリンクした場合、液晶パ
ネルの応答速度に比べ短くカーソルを明瞭に表示できな
ため、カーソル２が見え難くなる場合がある。 上述の問題点を解決するため、液晶パネル用の表示コン
トローラの多くは、ＣＲＴ用の表示コントローラに比べ
て遅いカーソルブリンク周期を選択できるようになって
いる。例えば前述のＨＤ６４４５はＣＲＴ用であり、１
６あるいは３２フレ一ム周期のブリンクが選択できるが
、ＨＤ６４４５のＬＣＤ対応版である（株）日立製作所
製のＨＤ６４６４５では３２あるいは６４フレ一ム周期
のブリンクが選択できるようになっている。 上記の表示コントローラについては、日立マイクロコン
ピュータデータブツク８／１６ビツトマイクロコンピユ
ータ周辺ＬＳ１．ＡＤＪ−４，０２−００１Ｂ （０）
（１９８９）第５頁から第９８頁及び第３３２頁から第
３６８頁に記載されている。 さらに、上記問題を解決するブリンク制御技術として、
カーソルを移動するとき、移動信号をタイマーに加える
ことをよりブリンクを一時的に止め、一定時間後にブリ
ンクを再開するカーソル制御方式が提案されている（公
開特許公報 昭５７−２０１２９３号）。
置において、文字入力位置を示すため、カーソルを表示
するのが一般的である。第２図は、「Ａ］という文字１
の下にカーソル２が表示されている様子を示す図である
。カーソル２の形状は１図示のようなアンダーライン形
の他、ブロックカーソルと呼ば九る四角形状のもの、そ
の他種々の形状のものがある。また、カーソル２は、使
用者がその位置を容易に認識できるように、ブリンク（
点滅）表示するのが一般的である。 上述のブリンク表示する表示制御装置の一例を第３図に
示す。 メモリアドレスカウンタ３は１表示メモリ８から表示読
出しを行なうメモリアドレス】３を生成する。表示メモ
リ８からは、メモリアドレス１３に対応するパラレルデ
ータ１４が出力される。パラレルデータ１４は、パラレ
ル／シリアル変換回路９によって、シリアルデータに変
換される。 一方、カーソルアドレスレジスタ４には、カーソルを表
示するカーソルアドレス１３−２が設定しである。コン
パレータ７はメモリアドレス１３−１とカーソルアドレ
ス１３−２とを比較し一致した場合、比較結果信号１６
として“１″を出力し、−ａしない場合は０”を出力す
る。 ブリンクカウンタ５は、表示タイミング発生回路６から
出力する垂直同期信号１７をカウントし、一定周期で１
”、０′”と変化するブリンク信号１８を出力する。 アンドゲート１２は、比較結果信号１６とブリンク信号
１８が共に”１″′のときカーソル信号１９を“１″′
とする。カーソル付加回路１０はカーソル信号１９が“
１″のとき、シリアルデータ１５に対しカーソルを付加
し、表示データ２０として表示装置ｌｌへ出力する。 上述のようなカーソル表示を実現するための表示制御装
置としては、例えば（株）日立製作所製のＨＤ６４４５
等がある。 ＣＲＴ表示で一般的に用いられるブリンクの周期は、点
燈時間が１３６ ｍ ｓまたは２７２ｍ５（フレーム周
波数６０Ｈｚの１６あるいは３２フレ一ム周期に相当）
である。 ところで、デイスプレィ１１として液晶パネルを用いた
場合、液晶パネルの表示応答速度が約３００ｍ５と遅く
、上述の周期でカーソル２をブリンクした場合、液晶パ
ネルの応答速度に比べ短くカーソルを明瞭に表示できな
ため、カーソル２が見え難くなる場合がある。 上述の問題点を解決するため、液晶パネル用の表示コン
トローラの多くは、ＣＲＴ用の表示コントローラに比べ
て遅いカーソルブリンク周期を選択できるようになって
いる。例えば前述のＨＤ６４４５はＣＲＴ用であり、１
６あるいは３２フレ一ム周期のブリンクが選択できるが
、ＨＤ６４４５のＬＣＤ対応版である（株）日立製作所
製のＨＤ６４６４５では３２あるいは６４フレ一ム周期
のブリンクが選択できるようになっている。 上記の表示コントローラについては、日立マイクロコン
ピュータデータブツク８／１６ビツトマイクロコンピユ
ータ周辺ＬＳ１．ＡＤＪ−４，０２−００１Ｂ （０）
（１９８９）第５頁から第９８頁及び第３３２頁から第
３６８頁に記載されている。 さらに、上記問題を解決するブリンク制御技術として、
カーソルを移動するとき、移動信号をタイマーに加える
ことをよりブリンクを一時的に止め、一定時間後にブリ
ンクを再開するカーソル制御方式が提案されている（公
開特許公報 昭５７−２０１２９３号）。
【発明が解決しようとする課題）。
上記従来技術では、カーソルのブリンク周期を長くする
ことをよって、表示応答速度の遅い液晶パネルを用いた
場合でも明瞭なカーソル表示を実現している。しかし、
キーボード等の操作によってカーソルを移動させた場合
、カーソルが消えている時間が長いと、目的とする位置
へのカーソル移動が１位置確認がしにくいために困難に
なるという問題があった。 また、ＣＲＴ表示時においてもカーソルを移動させた場
合やはりとびとびに表示されるため、目的とする位置へ
のカーソル移動が離しいという問題があった。 更に移動時にブリンクを一時的に止める方式は、カーソ
ルの移動軌跡が点燈されたままとなり、表示面を見すら
くし、ブリンク本来の利点を低減することをなる。 従って、本発明の目的は、ブリンクするカーソルを移動
させた場合に、移動のカーソルを明瞭に表示するカーソ
ルブリンク制御装置、及びそれを用いた情報処理装置を
実現することである。 【課題を解決するための手段１ 上記目的を達成するために、本発明は、少なくとも、カ
ーソル位置記憶手段とカーソルのブリンク周期を決める
２！の周期信号を発生する周期信号発生手段と、上記カ
ーソル位置記憶手段への書き込みが行なわれたとき、又
は上記カーソル位置記憶手段に記憶されたカーソル位置
が変化したとき、上記周期信号発生手段を初期化して、
移動先位置では点灯から開始するように構成した。周期
信号発生手段は通常カーソルのブリンク周期より短い周
期のタイミング信号発生回路、例えば表示装置の垂直同
期信号発生回路からの信号を分周するカーソルブリンク
カウンタで構成する。初期化とはカウンタの計数開始時
の状態とすることで、特に計数開始時の状態は表示装置
が点灯状態となる信号を発生する。 【作用１ カーソルを移動させるためのカーソル位置記憶手段への
書き込みが発生すると、カーソルブリンクカウンタを、
カーソルが点燈となる初期値に初期化する。これによっ
て、カーソルをブリンク周期以下の時間で次々と移動し
た場合でも、カーソルの移動先での表示は必ず点灯の状
態から開始することができる。表示装置の応答速度が低
い場合においても、カーソル移動時の位置識別が困難と
なることはない。 【実施例】 以下、本発明の実施例を図面を用いて説明する。 第１図は本発明によるカーソルブリンク制御回路を含む
表示制御装置を用いた情報処理装置の１実施例の構成を
示すブロック図である。 同図において、情報処理装置はＣＰＵ２１と、表示メモ
リ８と、表示コントローラ即ち表示制御装置２７とデイ
スプレィ１１から構成され、表示コントローラ２７は、
ＣＰＵ２１からの表示すべき情報のＣＰＵアドレス信号
２３、Ｉ１０ライトコマンド信号２４及びＣＰＵデータ
２５を入力として、表示メモリ８からの文字等をデイス
プレィ１１に表示する。表示コントローラ２７は単一又
は複数のＬＳＩで構成される。 表示コントローラ２７において、メモリアドレスカウン
タ３は表示メモリ８から表示読み出しを行なうメモリア
ドレス信号１３を生成する。 表示メモリ８からは、メモリアドレス信号１３に対応す
るパラレルデータ１４を出力する。パラレルデータ１４
は、パラレル／シリアル変換回路９によって、シリアル
データ１５に変換される。 カーソルアドレス記憶手段であるカーソルアドレスレジ
スタ４は、ＣＰＵ２１の■／○アドレス空間にマツピン
グされている。アドレスデコーダ２２は、ＣＰＵ２１か
ら出力されるｃｐＵアドレス信号２３をデコードし、カ
ーソルアドレスレジスタ４が割り当てられたアドレス時
にデコード信号２８を′１″とする。アンドゲート２９
は、上記デコード信号２８とＣＰ ｔ、Ｊ２１から出力
される工／○ライトコマンド信号２４がともに′ｌ”の
とき、カーソルアドレスレジスタ書き込み信号２６を“
１″とする。カーソルアドレスレジスタ４には、カーソ
ルアドレスレジスタ書き込み信号２６が“１″のとき、
ＣＰＵ２１から出力されるＣＰＵデータ２５の値が書き
込まれる。 コンパレータ７は、メモリアドレス１３と、カーソルア
ドレス１５とを比較し、一致した場合に比較結果信号１
６を“１″とする。 ブリンクカウンタ５は、表示タイミング発生回路６から
出力されるタイミング信号１７をカウントし、タイミン
グ信号１７の整数倍の周期ブリンク信号１８を発生する
。表示タイミング発生回路６は表示装置１１の走査用同
期信号発生回路と兼用する。即ちタイミング信号１７は
走査駆動信号である垂直同期信号ＶＳＹＮＣを利用し１
例えば８フレ一ム期間毎に］″゛。 ○″と変化させる。アンドゲート１２は、比較結果信号
１６とブリンク信号１８が共に１″のとき、カーソル信
号１９をｒｔ １ ｎとする。カーソル付加回路１０は
、カーソル信号１９が１１１１１のとき、シリアルデー
タ〕５に対してカーソルを付加し、表示データ２０とし
てデイスプレィ１１へ出力する。 本実施例におけるプリンクカウンタ５には、カーソルア
ドレスレジスタ書込み信号２６が入力されており、ＣＰ
Ｕ２１からカーソルアドレスレジスタ４Δの書込みが行
なわれる毎に、ブリンク信号１８が１”となるように動
作する。 本発明の特徴である上記動作を、第４図、第５図を用い
て以下説明する。 第４図は、プリンクカウンタ５の回路図であり、第５図
はその動作を示すタイムチャートである。 プリンクカウンタ５の回路はセット端子Ｓ付きＤタイプ
フリップフロップ３ｏ、３１．３２゜３３が複数個縦続
接続されて構成され、非同期２進カウンタとなっている
。各セット端子Ｓ付きＤタイプフリップフロップのｅｋ
端子には表示タイミング信号である垂直同期信号１７又
は前段のＤタイププリップフロップのＱ端子出力３４−
３５又は３６が加えられ、セット端子Ｓにはカーソルア
ドレスレジスタ書き込み信号２６が加えられるように構
成されている。 カーソルアドレスレジスタ書き込み信号２６が“０″の
期間は、垂直同期信号１７が８回“Ｏ”から“１がへと
変化する毎にプリンクカウンタ５の出力であるブリンク
信号１８はＩＩ Ｏ＋＋から“１″あるいは“１″から
“０”へと変化する。 カーソルアドレスレジスタ書き込み信号２６がＬＬ １
＋＋となるとき、即ちカーソルアドレスがカーソル位
置記憶手段に書き込みが行なわれたとき、フリップフロ
ップ３０〜３３は全てセットされ、全てのフリップフロ
ップの出力がｉｔ Ｉ Ｎとなる、即ちプリンクカウン
タ５が初期化される。これによって、ブリンク信号１８
もｒｒ ｌ ｔｒとなり、以後８フレ一ム期間は°′１
″の状態を保つ。このようにして移動させたカーソル２
の移動先での表示は必ず点灯の状態から開始することが
できる。 第６図は本発明によるカーソルブリンク制御装置を用い
た情報処理装置の他の実施例の構成を示すブロック図で
ある。本実施例の特徴は、第１図に示した第１の実施例
に対して、コンパレータ３７を追加したことである。第
６図において、第１図と同一構成、動作部については同
一の番号を付し、説明を省略する。 コンパレータ３７は、ＣＰＵ２１からカーソルアドレス
レジスタ４への書き込みデータ２５と、カーソルアドレ
スレジスタ４の出力値を比較し、これらが異なる場合に
ＬＬ Ｉ ＩＩを出力する、即ちカーソル位置記憶手段
に記憶されたカーソル位置が変化したことを検出する。 アンドゲート３８は、上記コンパレータ３７の出力とカ
ーソルアドレスレジスタ書き込み信号２６が共にＬＬ
Ｉ １１のとき、プリンクカウンタ初期化信号３９を出
力する。プリンクカウンタ５は、第１の実施例における
カーソルアドレスレジスタ書き込み信号２６の代わりに
、上記プリンクカウンタ初期化信号３９によって初期化
される。他の構成、動作については第１の実施例と全く
同一である。本実施例の特徴はカーソルアドレスレジス
タ４への書き込みだけでなく、書き込み前の設定値と異
なる値を書き込んだとき、プリンクカウンタ５を初期化
できることである。 以上述べた実施例では１６フレ一ム周期でのプリンクカ
ウンタ５の例を示したが、３２フレ一ム周期など他の周
期でもよい。また、プリンクカウンタ５は同期式カウン
タや、ソフトウェアによるカウンタであってもよい。 【発明の効果ｊ 以上述べたように１本発明によれば移動させたカーソル
の移動先での表示が必ず点灯の状態から開始されるため
、移動中のカーソルが飛び飛びに表示されることがない
。これによって。 目的とする位置へのカーソル移動を容易に行なうことが
でき、パーソナルコンピュータ、ワードプロセッサ等の
使い勝手を向上できるという効果がある９
ことをよって、表示応答速度の遅い液晶パネルを用いた
場合でも明瞭なカーソル表示を実現している。しかし、
キーボード等の操作によってカーソルを移動させた場合
、カーソルが消えている時間が長いと、目的とする位置
へのカーソル移動が１位置確認がしにくいために困難に
なるという問題があった。 また、ＣＲＴ表示時においてもカーソルを移動させた場
合やはりとびとびに表示されるため、目的とする位置へ
のカーソル移動が離しいという問題があった。 更に移動時にブリンクを一時的に止める方式は、カーソ
ルの移動軌跡が点燈されたままとなり、表示面を見すら
くし、ブリンク本来の利点を低減することをなる。 従って、本発明の目的は、ブリンクするカーソルを移動
させた場合に、移動のカーソルを明瞭に表示するカーソ
ルブリンク制御装置、及びそれを用いた情報処理装置を
実現することである。 【課題を解決するための手段１ 上記目的を達成するために、本発明は、少なくとも、カ
ーソル位置記憶手段とカーソルのブリンク周期を決める
２！の周期信号を発生する周期信号発生手段と、上記カ
ーソル位置記憶手段への書き込みが行なわれたとき、又
は上記カーソル位置記憶手段に記憶されたカーソル位置
が変化したとき、上記周期信号発生手段を初期化して、
移動先位置では点灯から開始するように構成した。周期
信号発生手段は通常カーソルのブリンク周期より短い周
期のタイミング信号発生回路、例えば表示装置の垂直同
期信号発生回路からの信号を分周するカーソルブリンク
カウンタで構成する。初期化とはカウンタの計数開始時
の状態とすることで、特に計数開始時の状態は表示装置
が点灯状態となる信号を発生する。 【作用１ カーソルを移動させるためのカーソル位置記憶手段への
書き込みが発生すると、カーソルブリンクカウンタを、
カーソルが点燈となる初期値に初期化する。これによっ
て、カーソルをブリンク周期以下の時間で次々と移動し
た場合でも、カーソルの移動先での表示は必ず点灯の状
態から開始することができる。表示装置の応答速度が低
い場合においても、カーソル移動時の位置識別が困難と
なることはない。 【実施例】 以下、本発明の実施例を図面を用いて説明する。 第１図は本発明によるカーソルブリンク制御回路を含む
表示制御装置を用いた情報処理装置の１実施例の構成を
示すブロック図である。 同図において、情報処理装置はＣＰＵ２１と、表示メモ
リ８と、表示コントローラ即ち表示制御装置２７とデイ
スプレィ１１から構成され、表示コントローラ２７は、
ＣＰＵ２１からの表示すべき情報のＣＰＵアドレス信号
２３、Ｉ１０ライトコマンド信号２４及びＣＰＵデータ
２５を入力として、表示メモリ８からの文字等をデイス
プレィ１１に表示する。表示コントローラ２７は単一又
は複数のＬＳＩで構成される。 表示コントローラ２７において、メモリアドレスカウン
タ３は表示メモリ８から表示読み出しを行なうメモリア
ドレス信号１３を生成する。 表示メモリ８からは、メモリアドレス信号１３に対応す
るパラレルデータ１４を出力する。パラレルデータ１４
は、パラレル／シリアル変換回路９によって、シリアル
データ１５に変換される。 カーソルアドレス記憶手段であるカーソルアドレスレジ
スタ４は、ＣＰＵ２１の■／○アドレス空間にマツピン
グされている。アドレスデコーダ２２は、ＣＰＵ２１か
ら出力されるｃｐＵアドレス信号２３をデコードし、カ
ーソルアドレスレジスタ４が割り当てられたアドレス時
にデコード信号２８を′１″とする。アンドゲート２９
は、上記デコード信号２８とＣＰ ｔ、Ｊ２１から出力
される工／○ライトコマンド信号２４がともに′ｌ”の
とき、カーソルアドレスレジスタ書き込み信号２６を“
１″とする。カーソルアドレスレジスタ４には、カーソ
ルアドレスレジスタ書き込み信号２６が“１″のとき、
ＣＰＵ２１から出力されるＣＰＵデータ２５の値が書き
込まれる。 コンパレータ７は、メモリアドレス１３と、カーソルア
ドレス１５とを比較し、一致した場合に比較結果信号１
６を“１″とする。 ブリンクカウンタ５は、表示タイミング発生回路６から
出力されるタイミング信号１７をカウントし、タイミン
グ信号１７の整数倍の周期ブリンク信号１８を発生する
。表示タイミング発生回路６は表示装置１１の走査用同
期信号発生回路と兼用する。即ちタイミング信号１７は
走査駆動信号である垂直同期信号ＶＳＹＮＣを利用し１
例えば８フレ一ム期間毎に］″゛。 ○″と変化させる。アンドゲート１２は、比較結果信号
１６とブリンク信号１８が共に１″のとき、カーソル信
号１９をｒｔ １ ｎとする。カーソル付加回路１０は
、カーソル信号１９が１１１１１のとき、シリアルデー
タ〕５に対してカーソルを付加し、表示データ２０とし
てデイスプレィ１１へ出力する。 本実施例におけるプリンクカウンタ５には、カーソルア
ドレスレジスタ書込み信号２６が入力されており、ＣＰ
Ｕ２１からカーソルアドレスレジスタ４Δの書込みが行
なわれる毎に、ブリンク信号１８が１”となるように動
作する。 本発明の特徴である上記動作を、第４図、第５図を用い
て以下説明する。 第４図は、プリンクカウンタ５の回路図であり、第５図
はその動作を示すタイムチャートである。 プリンクカウンタ５の回路はセット端子Ｓ付きＤタイプ
フリップフロップ３ｏ、３１．３２゜３３が複数個縦続
接続されて構成され、非同期２進カウンタとなっている
。各セット端子Ｓ付きＤタイプフリップフロップのｅｋ
端子には表示タイミング信号である垂直同期信号１７又
は前段のＤタイププリップフロップのＱ端子出力３４−
３５又は３６が加えられ、セット端子Ｓにはカーソルア
ドレスレジスタ書き込み信号２６が加えられるように構
成されている。 カーソルアドレスレジスタ書き込み信号２６が“０″の
期間は、垂直同期信号１７が８回“Ｏ”から“１がへと
変化する毎にプリンクカウンタ５の出力であるブリンク
信号１８はＩＩ Ｏ＋＋から“１″あるいは“１″から
“０”へと変化する。 カーソルアドレスレジスタ書き込み信号２６がＬＬ １
＋＋となるとき、即ちカーソルアドレスがカーソル位
置記憶手段に書き込みが行なわれたとき、フリップフロ
ップ３０〜３３は全てセットされ、全てのフリップフロ
ップの出力がｉｔ Ｉ Ｎとなる、即ちプリンクカウン
タ５が初期化される。これによって、ブリンク信号１８
もｒｒ ｌ ｔｒとなり、以後８フレ一ム期間は°′１
″の状態を保つ。このようにして移動させたカーソル２
の移動先での表示は必ず点灯の状態から開始することが
できる。 第６図は本発明によるカーソルブリンク制御装置を用い
た情報処理装置の他の実施例の構成を示すブロック図で
ある。本実施例の特徴は、第１図に示した第１の実施例
に対して、コンパレータ３７を追加したことである。第
６図において、第１図と同一構成、動作部については同
一の番号を付し、説明を省略する。 コンパレータ３７は、ＣＰＵ２１からカーソルアドレス
レジスタ４への書き込みデータ２５と、カーソルアドレ
スレジスタ４の出力値を比較し、これらが異なる場合に
ＬＬ Ｉ ＩＩを出力する、即ちカーソル位置記憶手段
に記憶されたカーソル位置が変化したことを検出する。 アンドゲート３８は、上記コンパレータ３７の出力とカ
ーソルアドレスレジスタ書き込み信号２６が共にＬＬ
Ｉ １１のとき、プリンクカウンタ初期化信号３９を出
力する。プリンクカウンタ５は、第１の実施例における
カーソルアドレスレジスタ書き込み信号２６の代わりに
、上記プリンクカウンタ初期化信号３９によって初期化
される。他の構成、動作については第１の実施例と全く
同一である。本実施例の特徴はカーソルアドレスレジス
タ４への書き込みだけでなく、書き込み前の設定値と異
なる値を書き込んだとき、プリンクカウンタ５を初期化
できることである。 以上述べた実施例では１６フレ一ム周期でのプリンクカ
ウンタ５の例を示したが、３２フレ一ム周期など他の周
期でもよい。また、プリンクカウンタ５は同期式カウン
タや、ソフトウェアによるカウンタであってもよい。 【発明の効果ｊ 以上述べたように１本発明によれば移動させたカーソル
の移動先での表示が必ず点灯の状態から開始されるため
、移動中のカーソルが飛び飛びに表示されることがない
。これによって。 目的とする位置へのカーソル移動を容易に行なうことが
でき、パーソナルコンピュータ、ワードプロセッサ等の
使い勝手を向上できるという効果がある９
第１図及び第６図はいずれも本発明によるカーソルブリ
ンク制御回路を含む表示制御装置を用いた情報処理装置
の実施例の構成を示すブロック図、第２図は文字とカー
ソルの１例を示す図、第３図は従来知られているカーソ
ルブリンク制御回路を持つ表示制御装置の構成を示すブ
ロック図、第４図は本発明によるカーソルブリンク制御
回路の１実施例におけるプリンクカウンタ５の回路図、
第５図は第４図に示すプリンクカウンタの動作を示すタ
イムチャートである。 ３・・・メモリアドレスカウンタ、４・・・カーソルア
ドレスレジスタ、５・・・プリンクカウンタ、６・表示
タイミング発生回路、７・・・コンパレータ。 ８・・・表示メモリ、９・・パラレル／シリアル変換回
路、１０・・・カーソル付加回路、ｌｌ中デイスプレィ
、２１・・・ＣＰＵ、２１・・・アドレスデコーダ。 代理人弁理士 薄 １）利 幸 第２図
ンク制御回路を含む表示制御装置を用いた情報処理装置
の実施例の構成を示すブロック図、第２図は文字とカー
ソルの１例を示す図、第３図は従来知られているカーソ
ルブリンク制御回路を持つ表示制御装置の構成を示すブ
ロック図、第４図は本発明によるカーソルブリンク制御
回路の１実施例におけるプリンクカウンタ５の回路図、
第５図は第４図に示すプリンクカウンタの動作を示すタ
イムチャートである。 ３・・・メモリアドレスカウンタ、４・・・カーソルア
ドレスレジスタ、５・・・プリンクカウンタ、６・表示
タイミング発生回路、７・・・コンパレータ。 ８・・・表示メモリ、９・・パラレル／シリアル変換回
路、１０・・・カーソル付加回路、ｌｌ中デイスプレィ
、２１・・・ＣＰＵ、２１・・・アドレスデコーダ。 代理人弁理士 薄 １）利 幸 第２図
Claims (1)
- 【特許請求の範囲】 １、カーソル位置記憶手段と、カーソルの点滅周期を決
める２値の周期信号を発生する周期信号発生手段と、上
記カーソル位置記憶手段にカーソルアドレスが書き込み
が行なわれたときに上記周期信号発生手段をカーソルの
点灯開始状態の値に初期化する手段を設けて構成された
ことを特徴とするカーソルブリンク制御回路。 ２、カーソル位置記憶手段と、カーソルの点滅周期を決
める２値の周期信号を発生する周期信号発生手段と、上
記カーソル位置記憶手段に記憶されたカーソル位置が変
化したことを検出する検出手段と、上記検出手段によっ
てカーソル位置が変化したことを検出したときに上記周
期信号発生手段をカーソルの点灯開始状態の値に初期化
する手段とを設けて構成されたことを特徴とするカーソ
ルブリンク制御回路。 ３、請求項第１又は第２記載のカーソルブリンク制御回
路において、上記２値の周期信号発生手段がカーソルブ
リンクの周期より短い周期の信号を発生する信号源と、
上記信号源からの信号を分周するカーソルブリンクカウ
ンタで構成され、初期化されたとき表示装置のカーソル
表示が常に点灯の状態から開始するようにカーソルブリ
ンクカウンタの出力信号が設定されたことを特徴とする
カーソルブリンク制御回路。 ４、請求項第１、第２又は第３記載の記載のカーソルブ
リンク制御回路と、表示装置の走査同期信号及び上記周
期信号発生手段へのタイミング信号を発生するタイミン
グ発生信号回路と、表示メモリからの表示信号と共に上
記カーソルブリンクカウンタの出力を上記表示装置に供
給するカーソル付加回路とを設けて構成されたことを特
徴とする表示制御装置。 ５、請求項第４記載の表示制御装置のカーソルブリンク
制御回路と、タイミング発生信号回路と、カーソル付加
回路が搭載されたＬＳＩ。 ６、請求項第４記載の表示制御装置を有する情報処理装
置 。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2306262A JPH04178691A (ja) | 1990-11-14 | 1990-11-14 | カーソルブリンク制御回路及びそれを用いた表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2306262A JPH04178691A (ja) | 1990-11-14 | 1990-11-14 | カーソルブリンク制御回路及びそれを用いた表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04178691A true JPH04178691A (ja) | 1992-06-25 |
Family
ID=17954963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2306262A Pending JPH04178691A (ja) | 1990-11-14 | 1990-11-14 | カーソルブリンク制御回路及びそれを用いた表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04178691A (ja) |
-
1990
- 1990-11-14 JP JP2306262A patent/JPH04178691A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4823108A (en) | Display system and memory architecture and method for displaying images in windows on a video display | |
| US5404445A (en) | External interface for a high performance graphics adapter allowing for graphics compatibility | |
| JPH0743581B2 (ja) | ディスプレイ制御装置 | |
| US6476800B2 (en) | Method and apparatus for adjusting video refresh rate in response to power mode changes in order to conserve power | |
| JPS5834836B2 (ja) | デ−タヒヨウジセイギヨホウシキ | |
| KR100319000B1 (ko) | 고속프레임버퍼 시스템에서 파이프라인된 판독 기록동작 | |
| JPH04178691A (ja) | カーソルブリンク制御回路及びそれを用いた表示制御装置 | |
| US5818417A (en) | Automatic virtual display panning circuit for providing VGA display data to a lower resolution display and method therefor | |
| JPH10197850A (ja) | 液晶装置 | |
| JPH04323691A (ja) | 表示制御装置 | |
| KR920008508B1 (ko) | 표시모드에 의하여 팔레트 데이타를 설정하는 방법 및 그것을 실시하는 시스템 | |
| KR940006837B1 (ko) | 칼라프로그램 실행을 위한 칼라 모방회로 | |
| KR890002003B1 (ko) | 씨알티(crt) 제어회로 | |
| JPH0418595A (ja) | 液晶表示装置 | |
| JPH11161255A (ja) | 画像表示装置 | |
| KR880011645A (ko) | 비디오 서브 시스템 | |
| JP2621983B2 (ja) | キャラクタ表示画面スクロール制御装置 | |
| JP2642350B2 (ja) | 表示制御装置 | |
| KR850001709B1 (ko) | 트랜스 페어런트 방식의 영상데이타 제어회로 | |
| JPH05500424A (ja) | 低電力コンピュータのためのビデオ画像コントローラ | |
| JPS60230192A (ja) | 表示制御装置 | |
| JPS63131181A (ja) | 文字表示装置 | |
| JPH01178997A (ja) | 表示制御装置 | |
| JPS6223091A (ja) | 表示制御装置 | |
| JPS61235892A (ja) | 表示制御システム |