JPH04323691A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH04323691A JPH04323691A JP3119392A JP11939291A JPH04323691A JP H04323691 A JPH04323691 A JP H04323691A JP 3119392 A JP3119392 A JP 3119392A JP 11939291 A JP11939291 A JP 11939291A JP H04323691 A JPH04323691 A JP H04323691A
- Authority
- JP
- Japan
- Prior art keywords
- display
- display data
- data
- display control
- lcd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 47
- 230000006870 function Effects 0.000 claims description 4
- 239000002131 composite material Substances 0.000 abstract description 4
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 230000010365 information processing Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 3
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 1
- 101100524644 Toxoplasma gondii ROM4 gene Proteins 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、ＬＣＤ表示装置を備
えたパーソナルコンピュータ，オフィスコンピュータ，
ワードプロセッサ等の情報処理装置において、グラフィ
ック表示及びキャラクタ表示等を合成して行なう場合の
表示制御装置に関する。
えたパーソナルコンピュータ，オフィスコンピュータ，
ワードプロセッサ等の情報処理装置において、グラフィ
ック表示及びキャラクタ表示等を合成して行なう場合の
表示制御装置に関する。
【０００２】
【従来の技術】このような従来の表示制御装置では、画
像メモリであるグラフィックメモリ及びキャラクタメモ
リ等からそれぞれ必要なグラフィック表示データ及びキ
ャラクタ表示データ等を、常にＬＣＤ表示装置が要求す
るフレーム周波数でリードしながら、それをＬＣＤ表示
装置へ出力する表示データ（ＬＣＤデータ）に加工・合
成するようにしているので、常にグラフィックメモリ及
びキャラクタメモリ（コードメモリ，属性メモリ，フォ
ントメモリ等）等を読み続けている。
像メモリであるグラフィックメモリ及びキャラクタメモ
リ等からそれぞれ必要なグラフィック表示データ及びキ
ャラクタ表示データ等を、常にＬＣＤ表示装置が要求す
るフレーム周波数でリードしながら、それをＬＣＤ表示
装置へ出力する表示データ（ＬＣＤデータ）に加工・合
成するようにしているので、常にグラフィックメモリ及
びキャラクタメモリ（コードメモリ，属性メモリ，フォ
ントメモリ等）等を読み続けている。
【０００３】例えば、図９に示すような表示制御装置に
おいて、ＣＰＵがＣＰＵＩ／Ｆ１を介してグラフィック
ＲＡＭ２，テキストＲＡＭ３，キャラクタジェネレータ
（ＣＧ）ＲＯＭ４，外字ＲＡＭ５がアサインされている
メモリ空間にアクセスする信号を送ると、ＬＣＤコント
ローラ６′は、図示しない発振器の発生するクロックを
基準にして、グラフィックＲＡＭ２及びテキストＲＡＭ
３等にそれぞれ記憶されている表示データを常時リード
する。
おいて、ＣＰＵがＣＰＵＩ／Ｆ１を介してグラフィック
ＲＡＭ２，テキストＲＡＭ３，キャラクタジェネレータ
（ＣＧ）ＲＯＭ４，外字ＲＡＭ５がアサインされている
メモリ空間にアクセスする信号を送ると、ＬＣＤコント
ローラ６′は、図示しない発振器の発生するクロックを
基準にして、グラフィックＲＡＭ２及びテキストＲＡＭ
３等にそれぞれ記憶されている表示データを常時リード
する。
【０００４】それがグラフィック表示の場合は、グラフ
ィック表示データ（ＬＣＤデータ）としてそのままデー
タバス７を介してＬＣＤパネル８へ出力する。また、テ
キスト表示の場合はＣＧＲＯＭ４又は外字ＲＡＭ５を使
用してキャラクタ表示データに変換し、それをＬＣＤデ
ータとしてＬＣＤパネル８へ出力する。
ィック表示データ（ＬＣＤデータ）としてそのままデー
タバス７を介してＬＣＤパネル８へ出力する。また、テ
キスト表示の場合はＣＧＲＯＭ４又は外字ＲＡＭ５を使
用してキャラクタ表示データに変換し、それをＬＣＤデ
ータとしてＬＣＤパネル８へ出力する。
【０００５】さらに、グラフィックとテキストの合成表
示の場合はグラフィック表示データ及びキャラクタ表示
データを合成してＬＣＤパネル８へ出力するが、そのた
めのＬＣＤコントローラ６′の構成例を図１０に示す。
示の場合はグラフィック表示データ及びキャラクタ表示
データを合成してＬＣＤパネル８へ出力するが、そのた
めのＬＣＤコントローラ６′の構成例を図１０に示す。
【０００６】図１０において、グラフィックＲＡＭ２と
ＣＧＲＯＭ４又は外字ＲＡＭ５の各表示データはドット
毎に合成する必要があるため、合成回路１１に入る前に
Ｐ／Ｓ部９，１０によってパラレルデータからシリアル
データに変換される。なお、１２はテキストＲＡＭ３か
らの表示データを一時的に保持するためのラッチ部であ
る。
ＣＧＲＯＭ４又は外字ＲＡＭ５の各表示データはドット
毎に合成する必要があるため、合成回路１１に入る前に
Ｐ／Ｓ部９，１０によってパラレルデータからシリアル
データに変換される。なお、１２はテキストＲＡＭ３か
らの表示データを一時的に保持するためのラッチ部であ
る。
【０００７】そこで、通常のＬＣＤパネル８には７０Ｈ
ｚのフレーム周波数が必要なため、それを満足する速さ
で表示制御装置は表示データを合成して出力しなければ
ならない。例えば、ＬＣＤパネル８として６４０×４０
０ドットのものを考えた場合、１／７０秒に１回のスピ
ードで６４０×４００ドット分の表示データを合成して
ＬＣＤパネル８へ送らなければならない。
ｚのフレーム周波数が必要なため、それを満足する速さ
で表示制御装置は表示データを合成して出力しなければ
ならない。例えば、ＬＣＤパネル８として６４０×４０
０ドットのものを考えた場合、１／７０秒に１回のスピ
ードで６４０×４００ドット分の表示データを合成して
ＬＣＤパネル８へ送らなければならない。
【０００８】すると、Ｐ／Ｓ部９，１０でシリアルデー
タに変換する時のスピードは１／７０×１／（６４０×
４００）Ｓ＝５５．８ ｎｓとなる。しかし、通常は表
示データを連続的に送らずに１ライン毎に少し間隔をお
いて送るために、５５．８ ｎｓ内に１表示データを送
るのではなく、もう少し早く送る必要があり、そのため
には、図示しない発振器として例えば２０ＭＨｚ用のも
のが必要となる。
タに変換する時のスピードは１／７０×１／（６４０×
４００）Ｓ＝５５．８ ｎｓとなる。しかし、通常は表
示データを連続的に送らずに１ライン毎に少し間隔をお
いて送るために、５５．８ ｎｓ内に１表示データを送
るのではなく、もう少し早く送る必要があり、そのため
には、図示しない発振器として例えば２０ＭＨｚ用のも
のが必要となる。
【０００９】また、このような表示制御装置による表示
コントロールでは、以下に列挙したような電流が消費さ
れる。 （１）グラフィックＲＡＭ２，テキストＲＡＭ３，ＣＧ
ＲＯＭ４，外字ＲＡＭ５を動作させる電流
コントロールでは、以下に列挙したような電流が消費さ
れる。 （１）グラフィックＲＡＭ２，テキストＲＡＭ３，ＣＧ
ＲＯＭ４，外字ＲＡＭ５を動作させる電流
【００１０】
（２）ＬＣＤコントローラ６′がグラフィックＲＡＭ２
，テキストＲＡＭ３，ＣＧＲＯＭ４，外字ＲＡＭ５をド
ライブするための電流 （３）ＬＣＤコントローラ６′がグラフィックＲＡＭ２
，テキストＲＡＭ３，ＣＧＲＯＭ４，外字ＲＡＭ５のメ
モリ内容をＬＣＤデータに変換する変換回路を駆動させ
る電流（ＬＣＤコントローラ６′の内部回路の消費電流
）
（２）ＬＣＤコントローラ６′がグラフィックＲＡＭ２
，テキストＲＡＭ３，ＣＧＲＯＭ４，外字ＲＡＭ５をド
ライブするための電流 （３）ＬＣＤコントローラ６′がグラフィックＲＡＭ２
，テキストＲＡＭ３，ＣＧＲＯＭ４，外字ＲＡＭ５のメ
モリ内容をＬＣＤデータに変換する変換回路を駆動させ
る電流（ＬＣＤコントローラ６′の内部回路の消費電流
）
【００１１】ところで、近年パーソナルコンピュータや
ワードプロセッサ等の情報処理装置としてバッテリ駆動
のものが出回っており、その種の情報処理装置に対して
長時間の稼働が求められていることから、例えば動作電
圧を従来の５Ｖから３Ｖに変更して使用電流を少なくす
るようにしていた。
ワードプロセッサ等の情報処理装置としてバッテリ駆動
のものが出回っており、その種の情報処理装置に対して
長時間の稼働が求められていることから、例えば動作電
圧を従来の５Ｖから３Ｖに変更して使用電流を少なくす
るようにしていた。
【００１２】
【発明が解決しようとする課題】しかしながら、上述し
たような表示制御装置を備えたバッテリ駆動の情報処理
装置の回路は、一般にＣＭＯＳで構成されており、ＣＭ
ＯＳでは動作電圧の低下によって回路の動作時間（入力
から出力までの時間）が遅くなる。
たような表示制御装置を備えたバッテリ駆動の情報処理
装置の回路は、一般にＣＭＯＳで構成されており、ＣＭ
ＯＳでは動作電圧の低下によって回路の動作時間（入力
から出力までの時間）が遅くなる。
【００１３】それを比によって表わすと、５Ｖ系の動作
時間：３Ｖ系の動作時間＝１：２〜３となり、５Ｖ系に
比べて３Ｖ系では２〜３倍の時間がかかってしまい、従
来の３Ｖ系の表示制御回路ではＬＣＤ表示装置が要求す
るフレーム周波数で処理することができず、基本クロッ
クを下げなければならなかった。
時間：３Ｖ系の動作時間＝１：２〜３となり、５Ｖ系に
比べて３Ｖ系では２〜３倍の時間がかかってしまい、従
来の３Ｖ系の表示制御回路ではＬＣＤ表示装置が要求す
るフレーム周波数で処理することができず、基本クロッ
クを下げなければならなかった。
【００１４】このことは図９に示した表示制御装置にも
あてはまり、この装置が３Ｖ系のバッテリ駆動を用いた
回路を使用しているものと仮定した場合、合成回路１０
では各データのドット毎の合成処理ができなくなるため
、図示しない発振器を２０ＭＨｚの１／２〜１／３の周
波数のクロックを発生するものに換えなければならない
。
あてはまり、この装置が３Ｖ系のバッテリ駆動を用いた
回路を使用しているものと仮定した場合、合成回路１０
では各データのドット毎の合成処理ができなくなるため
、図示しない発振器を２０ＭＨｚの１／２〜１／３の周
波数のクロックを発生するものに換えなければならない
。
【００１５】しかし、この基本クロックを下げると今度
はＬＣＤコントローラ６′の出力表示データのフレーム
周波数が低下してＬＣＤパネル８上ではちらつきが激し
くなって正常な表示ができなくなる。そのうえ、上述し
たようにこの表示制御装置による表示コントロールでは
常にグラフィックやキャラクタ等の表示データを記憶し
た画像メモリをリードしなければならないので、その際
の消費電流がかさむという問題があった。
はＬＣＤコントローラ６′の出力表示データのフレーム
周波数が低下してＬＣＤパネル８上ではちらつきが激し
くなって正常な表示ができなくなる。そのうえ、上述し
たようにこの表示制御装置による表示コントロールでは
常にグラフィックやキャラクタ等の表示データを記憶し
た画像メモリをリードしなければならないので、その際
の消費電流がかさむという問題があった。
【００１６】この発明は上記の点に鑑みてなされたもの
であり、ＬＣＤ表示装置によるグラフィック及びキャラ
クタ等の合成表示を正常に行ないつつ、表示制御装置に
おける消費電流を低減できるようにすることを目的とす
る。
であり、ＬＣＤ表示装置によるグラフィック及びキャラ
クタ等の合成表示を正常に行ないつつ、表示制御装置に
おける消費電流を低減できるようにすることを目的とす
る。
【００１７】
【課題を解決するための手段】この発明は上記の目的を
達成するため、グラフィック表示データ及びキャラクタ
表示データ等をそれぞれ記憶する画像メモリを有し、そ
の画像メモリのいずれかから表示データを読み取ってＬ
ＣＤ表示データに変換してＬＣＤ表示装置へ送出する機
能を備えた表示制御装置において、画像メモリのいずれ
かから表示データを読み取ってＬＣＤ表示データに変換
すると共に、各画像メモリへのアクセスと自らのモード
変更とによって読み取る表示データの変化の有無を検出
する第１の表示制御回路と、その第１の表示制御回路か
ら出力された表示データを記憶する追加のメモリと、そ
のメモリに対する表示データの書き込み及び読み出しを
制御して記憶した表示データをＬＣＤ表示装置へ出力す
る第２の表示制御回路とを設けると共に、第１の表示制
御回路によって表示データに変化がないことを検出して
いる間は、グラフィック表示データ又はキャラクタ表示
データを記憶する画像メモリへのアクセスを停止する手
段を設けたものである。
達成するため、グラフィック表示データ及びキャラクタ
表示データ等をそれぞれ記憶する画像メモリを有し、そ
の画像メモリのいずれかから表示データを読み取ってＬ
ＣＤ表示データに変換してＬＣＤ表示装置へ送出する機
能を備えた表示制御装置において、画像メモリのいずれ
かから表示データを読み取ってＬＣＤ表示データに変換
すると共に、各画像メモリへのアクセスと自らのモード
変更とによって読み取る表示データの変化の有無を検出
する第１の表示制御回路と、その第１の表示制御回路か
ら出力された表示データを記憶する追加のメモリと、そ
のメモリに対する表示データの書き込み及び読み出しを
制御して記憶した表示データをＬＣＤ表示装置へ出力す
る第２の表示制御回路とを設けると共に、第１の表示制
御回路によって表示データに変化がないことを検出して
いる間は、グラフィック表示データ又はキャラクタ表示
データを記憶する画像メモリへのアクセスを停止する手
段を設けたものである。
【００１８】また上記画像メモリへのアクセスを停止す
る手段に代えて、上記第１の表示制御回路によって表示
データに変化がないことを検出している間は、その第１
の表示制御回路のグラフィック表示データ及びキャラク
タ表示データを記憶する各画像メモリへのアドレスとデ
ータバスのレベルを固定する手段、あるいはその第１の
表示制御回路の内部回路クロックを停止させる手段を設
けるようにしてもよい。
る手段に代えて、上記第１の表示制御回路によって表示
データに変化がないことを検出している間は、その第１
の表示制御回路のグラフィック表示データ及びキャラク
タ表示データを記憶する各画像メモリへのアドレスとデ
ータバスのレベルを固定する手段、あるいはその第１の
表示制御回路の内部回路クロックを停止させる手段を設
けるようにしてもよい。
【００１９】
【作用】この発明による表示制御装置は、第１の表示制
御回路がグラフィック表示データ及びキャラクタ表示デ
ータ等をそれぞれ読み取り、ＬＣＤ表示データに変換す
る。そのＬＣＤ表示データを第２の表示制御回路が追加
のメモリに書き込んで記憶させ、それをＬＣＤ表示装置
が要求するフレーム周波数で読み出して出力する。
御回路がグラフィック表示データ及びキャラクタ表示デ
ータ等をそれぞれ読み取り、ＬＣＤ表示データに変換す
る。そのＬＣＤ表示データを第２の表示制御回路が追加
のメモリに書き込んで記憶させ、それをＬＣＤ表示装置
が要求するフレーム周波数で読み出して出力する。
【００２０】そして、第１の表示制御回路によって表示
データに変化がないことを検出している間は、グラフィ
ック表示データ又はキャラクタ表示データを記憶する画
像メモリへのアクセスを停止したり、第１の表示制御回
路のグラフィック表示データ及びキャラクタ表示データ
を記憶する各画像メモリへのアドレスとデータバスのレ
ベルを固定したり、第１の表示制御回路の内部回路クロ
ックを停止させたりして、表示データに変化がない間の
第１の表示制御回路における消費電流を減らす。
データに変化がないことを検出している間は、グラフィ
ック表示データ又はキャラクタ表示データを記憶する画
像メモリへのアクセスを停止したり、第１の表示制御回
路のグラフィック表示データ及びキャラクタ表示データ
を記憶する各画像メモリへのアドレスとデータバスのレ
ベルを固定したり、第１の表示制御回路の内部回路クロ
ックを停止させたりして、表示データに変化がない間の
第１の表示制御回路における消費電流を減らす。
【００２１】
【実施例】以下、この発明の実施例を図面に基づいて具
体的に説明する。図１はこの発明の第１実施例の構成を
示すブロック図、図２はその表示制御処理を示すフロー
チャートであり、図９と対応する部分には同一符号を付
している。
体的に説明する。図１はこの発明の第１実施例の構成を
示すブロック図、図２はその表示制御処理を示すフロー
チャートであり、図９と対応する部分には同一符号を付
している。
【００２２】図１の表示制御装置において、ＬＣＤコン
トローラ６，追加ＬＣＤコントローラ１３，及び追加Ｒ
ＡＭ１４が、それぞれこの発明における第１の表示制御
回路，第２の表示制御回路，及び追加のメモリに相当す
る。
トローラ６，追加ＬＣＤコントローラ１３，及び追加Ｒ
ＡＭ１４が、それぞれこの発明における第１の表示制御
回路，第２の表示制御回路，及び追加のメモリに相当す
る。
【００２３】図示しないＣＰＵが、ＣＰＵインタフェー
ス（Ｉ／Ｆ）１を介して、グラフィックＲＡＭ２，テキ
ストＲＡＭ３，ＣＧＲＯＭ４，及び外字ＲＡＭ５（以後
これらをまとめてＲＡＭ等と称する）がアサインされて
いるメモリ空間にアクセスする信号をＬＣＤコントロー
ラ６に送る。
ス（Ｉ／Ｆ）１を介して、グラフィックＲＡＭ２，テキ
ストＲＡＭ３，ＣＧＲＯＭ４，及び外字ＲＡＭ５（以後
これらをまとめてＲＡＭ等と称する）がアサインされて
いるメモリ空間にアクセスする信号をＬＣＤコントロー
ラ６に送る。
【００２４】すると、ＬＣＤコントローラ６は、図２に
示すようにその信号に応じたいずれかのＲＡＭ等へ図示
しない発振器が発生するクロックを基準にしてアクセス
し、そこに記憶されている１画面分の表示データをリー
ドしてＬＣＤデータに変換し、追加ＬＣＤコントローラ
１３へ１回送る。
示すようにその信号に応じたいずれかのＲＡＭ等へ図示
しない発振器が発生するクロックを基準にしてアクセス
し、そこに記憶されている１画面分の表示データをリー
ドしてＬＣＤデータに変換し、追加ＬＣＤコントローラ
１３へ１回送る。
【００２５】追加ＬＣＤコントローラ１３は、その表示
データを追加ＲＡＭ１４に記憶させると共に、データバ
ス１５を介してＬＣＤパネル８へ送出し、ＬＣＤコント
ローラ６から新たな表示データが送られるまで追加ＲＡ
Ｍ１４に記憶した表示データを読み出してＬＣＤパネル
８へ送る。この追加ＲＡＭ１４は、ＬＣＤパネル８の１
画面分のイメージメモリであり、その消費電流はグラフ
ィックＲＡＭ２と同等もしくはそれ以下である。
データを追加ＲＡＭ１４に記憶させると共に、データバ
ス１５を介してＬＣＤパネル８へ送出し、ＬＣＤコント
ローラ６から新たな表示データが送られるまで追加ＲＡ
Ｍ１４に記憶した表示データを読み出してＬＣＤパネル
８へ送る。この追加ＲＡＭ１４は、ＬＣＤパネル８の１
画面分のイメージメモリであり、その消費電流はグラフ
ィックＲＡＭ２と同等もしくはそれ以下である。
【００２６】ＬＣＤコントローラ６は、追加ＬＣＤコン
トローラ１３に１画面分の表示データを送出中、ＣＰＵ
によるＲＡＭ等へのアクセスと自らのモード変更とによ
って読み取る表示データの変化（変更）の有無を検出す
る。これは、ＬＣＤコントローラ６がＣＰＵとのＩ／Ｆ
１を持っているため、ＣＰＵがグラフィックＲＡＭ２，
テキストＲＡＭ３，ＣＧＲＯＭ４，外字ＲＡＭ５，及び
ＬＣＤコントローラ６の動作内容を変更するレジスタに
対してアクセスしたか否かによって容易に検出できる。
トローラ１３に１画面分の表示データを送出中、ＣＰＵ
によるＲＡＭ等へのアクセスと自らのモード変更とによ
って読み取る表示データの変化（変更）の有無を検出す
る。これは、ＬＣＤコントローラ６がＣＰＵとのＩ／Ｆ
１を持っているため、ＣＰＵがグラフィックＲＡＭ２，
テキストＲＡＭ３，ＣＧＲＯＭ４，外字ＲＡＭ５，及び
ＬＣＤコントローラ６の動作内容を変更するレジスタに
対してアクセスしたか否かによって容易に検出できる。
【００２７】もし変更されたことを検出したら再び上述
の処理を実行するが、変更されなければ（変更されたこ
とを検出しなかったら）、グラフィックＲＡＭ２，テキ
ストＲＡＭ３，ＣＧＲＯＭ４，及び外字ＲＡＭ５へのア
クセスを停止する。このアクセスとは、ＲＡＭ等のそれ
ぞれへのチップセレクトをアクティブにし、アドレスバ
スを指定する値にすることによって、データバスに表示
データを出力することであり、この時はＬＣＤコントロ
ーラ６の内部回路クロックは当然変化している。
の処理を実行するが、変更されなければ（変更されたこ
とを検出しなかったら）、グラフィックＲＡＭ２，テキ
ストＲＡＭ３，ＣＧＲＯＭ４，及び外字ＲＡＭ５へのア
クセスを停止する。このアクセスとは、ＲＡＭ等のそれ
ぞれへのチップセレクトをアクティブにし、アドレスバ
スを指定する値にすることによって、データバスに表示
データを出力することであり、この時はＬＣＤコントロ
ーラ６の内部回路クロックは当然変化している。
【００２８】また、アクセスの停止とは、ＲＡＭ等のそ
れぞれへのチップセレクトをディスエーブルにすること
である。そして、ＣＰＵによって表示データが変更され
なければ、そのまま追加ＬＣＤコントローラ１３による
表示制御を行なうが、もし変更されたら再びＬＣＤコン
トローラ６による表示制御に戻る。
れぞれへのチップセレクトをディスエーブルにすること
である。そして、ＣＰＵによって表示データが変更され
なければ、そのまま追加ＬＣＤコントローラ１３による
表示制御を行なうが、もし変更されたら再びＬＣＤコン
トローラ６による表示制御に戻る。
【００２９】次に、表示データの変化の有無の検出方法
と、その検出結果による表示動作の実行及び停止のタイ
ミングについて説明する。
と、その検出結果による表示動作の実行及び停止のタイ
ミングについて説明する。
【００３０】ＬＣＤコントローラ６は、下記の現象が発
生したときに表示データの変化が有ったことを検出する
。 ■ＣＰＵがグラフィックＲＡＭ２，テキストＲＡＭ３，
ＣＧＲＯＭ４，外字ＲＡＭ５がアサインされているメモ
リ空間をアクセスしたとき。 ■ＣＰＵがＬＣＤコントローラ６によってアサインされ
ているＩ／Ｏ空間をアクセスしたとき。
生したときに表示データの変化が有ったことを検出する
。 ■ＣＰＵがグラフィックＲＡＭ２，テキストＲＡＭ３，
ＣＧＲＯＭ４，外字ＲＡＭ５がアサインされているメモ
リ空間をアクセスしたとき。 ■ＣＰＵがＬＣＤコントローラ６によってアサインされ
ているＩ／Ｏ空間をアクセスしたとき。
【００３１】この検出は、図３のタイミングチャートに
示すようにフレーム周波数の１フレーム間で行なう（１
フレームは通常１／７０秒）。そして、この１フレーム
間で１度でも表示データの変化があれば次のフレームで
表示動作を行ない、１フレーム間で１度も表示データの
変化がなければ次のフレームは表示動作を停止する。
示すようにフレーム周波数の１フレーム間で行なう（１
フレームは通常１／７０秒）。そして、この１フレーム
間で１度でも表示データの変化があれば次のフレームで
表示動作を行ない、１フレーム間で１度も表示データの
変化がなければ次のフレームは表示動作を停止する。
【００３２】つまり、表示動作の実行と停止のタイミン
グは下記のように行なう。 ■表示データに変化が有った後の次のフレームの１ライ
ン目から表示動作を実行する（表示のためのＲＡＭ，Ｒ
ＯＭアクセスを再び始めて、データバス７にも表示デー
タ出力を行なう）。 ■１フレーム間表示データに変化がなかった時に、次の
フレームの１ライン目から表示動作を停止する（表示の
ためのＲＡＭ，ＲＯＭアクセスを停止し、データバス７
の信号をＬＯＷレベル又はＨＩＧＨレベルに固定する）
。
グは下記のように行なう。 ■表示データに変化が有った後の次のフレームの１ライ
ン目から表示動作を実行する（表示のためのＲＡＭ，Ｒ
ＯＭアクセスを再び始めて、データバス７にも表示デー
タ出力を行なう）。 ■１フレーム間表示データに変化がなかった時に、次の
フレームの１ライン目から表示動作を停止する（表示の
ためのＲＡＭ，ＲＯＭアクセスを停止し、データバス７
の信号をＬＯＷレベル又はＨＩＧＨレベルに固定する）
。
【００３３】図４乃至図６はその一例を示すタイミング
チャートである。例えば、図４のｎフレーム目で表示デ
ータの変化が有れば次のｎ＋１フレーム目で表示動作を
行ない、そのｎ＋１フレーム目で再び表示データの変化
が有れば次のｎ＋２フレーム目でも表示動作を行なう。
チャートである。例えば、図４のｎフレーム目で表示デ
ータの変化が有れば次のｎ＋１フレーム目で表示動作を
行ない、そのｎ＋１フレーム目で再び表示データの変化
が有れば次のｎ＋２フレーム目でも表示動作を行なう。
【００３４】また、図５に示すように、ｎフレーム目で
表示データの変化が無ければ次のｎ＋１フレーム目で表
示動作を停止し、そのｎ＋１フレーム目で表示データの
変化が有れば次のｎ＋２フレーム目で表示動作を行なう
。さらに、図６に示すように、ｎフレーム目で表示デー
タの変化が有れば次のｎ＋１フレーム目で表示動作を行
ない、そのｎ＋１フレーム目で表示データの変化が無け
れば次のｎ＋２フレーム目で表示動作を停止する。
表示データの変化が無ければ次のｎ＋１フレーム目で表
示動作を停止し、そのｎ＋１フレーム目で表示データの
変化が有れば次のｎ＋２フレーム目で表示動作を行なう
。さらに、図６に示すように、ｎフレーム目で表示デー
タの変化が有れば次のｎ＋１フレーム目で表示動作を行
ない、そのｎ＋１フレーム目で表示データの変化が無け
れば次のｎ＋２フレーム目で表示動作を停止する。
【００３５】このようにして、ＬＣＤコントローラ６に
よって表示データが変更されない間は、追加ＬＣＤコン
トローラ１３が追加ＲＡＭ１４に記憶させた表示データ
をそのままＬＣＤパネル８へ出力するので、従来のよう
に、ＬＣＤコントローラ６が常にグラフィックＲＡＭ２
，テキストＲＡＭ３，ＣＧＲＯＭ４，及び外字ＲＡＭ５
から表示データを読み出して合成する必要がなく、その
結果常時ドライブさせるメモリが１種類で済むために消
費電流が少なくなる。
よって表示データが変更されない間は、追加ＬＣＤコン
トローラ１３が追加ＲＡＭ１４に記憶させた表示データ
をそのままＬＣＤパネル８へ出力するので、従来のよう
に、ＬＣＤコントローラ６が常にグラフィックＲＡＭ２
，テキストＲＡＭ３，ＣＧＲＯＭ４，及び外字ＲＡＭ５
から表示データを読み出して合成する必要がなく、その
結果常時ドライブさせるメモリが１種類で済むために消
費電流が少なくなる。
【００３６】次に、この発明による表示制御装置の第２
実施例について説明する。この第２実施例における表示
制御装置のハード構成は図１に示した第１実施例の表示
制御装置と同様であるが、その制御処理が若干異なる。
実施例について説明する。この第２実施例における表示
制御装置のハード構成は図１に示した第１実施例の表示
制御装置と同様であるが、その制御処理が若干異なる。
【００３７】図７はこの第２実施例による表示制御処理
を示すフローチャートであり、図２と重複する部分につ
いてはその説明を省略する。つまり、この実施例ではＬ
ＣＤコントローラ６がＣＰＵによるＲＡＭ等へのアクセ
スと自らのモード変更とによって読み取る表示データに
変化がないことを検出している間は、グラフィックＲＡ
Ｍ２，テキストＲＡＭ３，ＣＧＲＯＭ４，及び外字ＲＡ
Ｍ５へのアドレスとデータバスのレベルを固定するとこ
ろが異なる。
を示すフローチャートであり、図２と重複する部分につ
いてはその説明を省略する。つまり、この実施例ではＬ
ＣＤコントローラ６がＣＰＵによるＲＡＭ等へのアクセ
スと自らのモード変更とによって読み取る表示データに
変化がないことを検出している間は、グラフィックＲＡ
Ｍ２，テキストＲＡＭ３，ＣＧＲＯＭ４，及び外字ＲＡ
Ｍ５へのアドレスとデータバスのレベルを固定するとこ
ろが異なる。
【００３８】通常のＣＭＯＳのＩＣで構成される回路は
、アドレスやデータバス等の出力レベルを固定するとほ
とんど電流を消費しないため、このようにアドレスバス
，データバスのレベルを固定することにより、ＬＣＤコ
ントローラ６の出力バッファにおける電流の消費を抑え
る。
、アドレスやデータバス等の出力レベルを固定するとほ
とんど電流を消費しないため、このようにアドレスバス
，データバスのレベルを固定することにより、ＬＣＤコ
ントローラ６の出力バッファにおける電流の消費を抑え
る。
【００３９】次に、この発明による表示制御装置の第３
実施例について説明する。この第３実施例における表示
制御装置のハード構成も図１に示した第１実施例の表示
制御装置と同様であるが、その制御処理が若干異なる。
実施例について説明する。この第３実施例における表示
制御装置のハード構成も図１に示した第１実施例の表示
制御装置と同様であるが、その制御処理が若干異なる。
【００４０】図８はこの第３実施例による表示制御処理
を示すフローチャートであり、図２と重複する部分につ
いてはその説明を省略する。つまり、この実施例ではＬ
ＣＤコントローラ６がＣＰＵによるＲＡＭ等へのアクセ
スと自らのモード変更とによって読み取る表示データに
変化がないことを検出している間は、ＬＣＤコントロー
ラ６の内部回路クロックを停止させるところが異なる。
を示すフローチャートであり、図２と重複する部分につ
いてはその説明を省略する。つまり、この実施例ではＬ
ＣＤコントローラ６がＣＰＵによるＲＡＭ等へのアクセ
スと自らのモード変更とによって読み取る表示データに
変化がないことを検出している間は、ＬＣＤコントロー
ラ６の内部回路クロックを停止させるところが異なる。
【００４１】ＬＣＤコントローラ６は、多数のメモリの
内容を読み出して表示データに合成するため、その内部
の回路を非常に高速で動作させて電流を多量に消費する
が、このように表示データに変化がない間は、内部回路
クロックを停止させてその消費を抑える。
内容を読み出して表示データに合成するため、その内部
の回路を非常に高速で動作させて電流を多量に消費する
が、このように表示データに変化がない間は、内部回路
クロックを停止させてその消費を抑える。
【００４２】
【発明の効果】以上説明してきたように、この発明によ
る表示制御装置によれば、ＬＣＤ表示装置によるグラフ
ィック及びキャラクタ等の合成表示を正常に行ないつつ
、表示制御装置における消費電流を低減することができ
る。
る表示制御装置によれば、ＬＣＤ表示装置によるグラフ
ィック及びキャラクタ等の合成表示を正常に行ないつつ
、表示制御装置における消費電流を低減することができ
る。
【図１】この発明の第１実施例の構成を示すブロック図
である。
である。
【図２】同じくその表示制御処理を示すフローチャート
である。
である。
【図３】フレーム周波数の一例を示すタイミングチャー
トである。
トである。
【図４】図１のＬＣＤコントローラ６による表示動作を
実行又は停止させるタイミングの一例を示すタイミング
チャートである。
実行又は停止させるタイミングの一例を示すタイミング
チャートである。
【図５】同じくその他の例を示すタイミングチャートで
ある。
ある。
【図６】同じくそのさらに他の例を示すタイミングチャ
ートである。
ートである。
【図７】この発明の第２実施例による表示制御処理を示
すフローチャートである。
すフローチャートである。
【図８】この発明の第３実施例による表示制御処理を示
すフローチャートである。
すフローチャートである。
【図９】従来の表示制御装置の一構成例を示すブロック
図である。
図である。
【図１０】図９の表示制御装置におけるＬＣＤコントロ
ーラ６′の構成例を示すブロック図である。
ーラ６′の構成例を示すブロック図である。
１ ＣＰＵＩ／Ｆ ２ グラフィッ
クＲＡＭ３ テキストＲＡＭ ４ キャ
ラクタジェネレータ（ＣＧ）ＲＯＭ ５ 外字ＲＡＭ ６ ＬＣＤコ
ントローラ（第１の表示制御回路） ７，１５ データバス ８ ＬＣＤパネル１
３ 追加ＬＣＤコントローラ（第２の表示制御回路）
１４ 追加ＲＡＭ（追加のメモリ）
クＲＡＭ３ テキストＲＡＭ ４ キャ
ラクタジェネレータ（ＣＧ）ＲＯＭ ５ 外字ＲＡＭ ６ ＬＣＤコ
ントローラ（第１の表示制御回路） ７，１５ データバス ８ ＬＣＤパネル１
３ 追加ＬＣＤコントローラ（第２の表示制御回路）
１４ 追加ＲＡＭ（追加のメモリ）
Claims (3)
- 【請求項１】 グラフィック表示データ及びキャラク
タ表示データ等をそれぞれ記憶する画像メモリを有し、
その画像メモリのいずれかから表示データを読み取って
ＬＣＤ表示データに変換してＬＣＤ表示装置へ送出する
機能を備えた表示制御装置において、前記画像メモリの
いずれかから表示データを読み取ってＬＣＤ表示データ
に変換すると共に、各画像メモリへのアクセスと自らの
モード変更とによって読み取る表示データの変化の有無
を検出する第１の表示制御回路と、該第１の表示制御回
路から出力された表示データを記憶する追加のメモリと
、該メモリに対する表示データの書き込み及び読み出し
を制御して記憶した表示データをＬＣＤ表示装置へ出力
する第２の表示制御回路とを設けると共に、前記第１の
表示制御回路によって表示データに変化がないことを検
出している間は、前記グラフィック表示データ又はキャ
ラクタ表示データを記憶する画像メモリへのアクセスを
停止する手段を設けたことを特徴とする表示制御装置。 - 【請求項２】 グラフィック表示データ及びキャラク
タ表示データ等をそれぞれ記憶する画像メモリを有し、
その画像メモリのいずれかから表示データを読み取って
ＬＣＤ表示データに変換してＬＣＤ表示装置へ送出する
機能を備えた表示制御装置において、前記画像メモリの
いずれかから表示データを読み取ってＬＣＤ表示データ
に変換すると共に、各画像メモリへのアクセスと自らの
モード変更とによって読み取る表示データの変化の有無
を検出する第１の表示制御回路と、該第１の表示制御回
路から出力された表示データを記憶する追加のメモリと
、該メモリに対する表示データの書き込み及び読み出し
を制御して記憶した表示データをＬＣＤ表示装置へ出力
する第２の表示制御回路とを設けると共に、前記第１の
表示制御回路によって表示データに変化がないことを検
出している間は、該第１の表示制御回路のグラフィック
表示データ及びキャラクタ表示データを記憶する各画像
メモリへのアドレスとデータバスのレベルを固定する手
段を設けたことを特徴とする表示制御装置。 - 【請求項３】 グラフィック表示データ及びキャラク
タ表示データ等をそれぞれ記憶する画像メモリを有し、
その画像メモリのいずれかから表示データを読み取って
ＬＣＤ表示データに変換してＬＣＤ表示装置へ送出する
機能を備えた表示制御装置において、前記画像メモリの
いずれかから表示データを読み取ってＬＣＤ表示データ
に変換すると共に、各画像メモリへのアクセスと自らの
モード変更とによって読み取る表示データの変化の有無
を検出する第１の表示制御回路と、該第１の表示制御回
路から出力された表示データを記憶する追加のメモリと
、該メモリに対する表示データの書き込み及び読み出し
を制御して記憶した表示データをＬＣＤ表示装置へ出力
する第２の表示制御回路とを設けると共に、前記第１の
表示制御回路によって表示データに変化がないことを検
出している間は、該第１の表示制御回路の内部回路クロ
ックを停止させる手段を設けたことを特徴とする表示制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3119392A JPH04323691A (ja) | 1991-04-23 | 1991-04-23 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3119392A JPH04323691A (ja) | 1991-04-23 | 1991-04-23 | 表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04323691A true JPH04323691A (ja) | 1992-11-12 |
Family
ID=14760369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3119392A Pending JPH04323691A (ja) | 1991-04-23 | 1991-04-23 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04323691A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0527705A (ja) * | 1991-07-19 | 1993-02-05 | Pfu Ltd | 表示装置 |
| JP2001184019A (ja) * | 1999-12-27 | 2001-07-06 | Kyocera Corp | 情報処理装置 |
| JP2003177729A (ja) * | 2001-09-25 | 2003-06-27 | Samsung Electronics Co Ltd | Ｌｃｄフレーム比率制御回路及び方法とｌｃｄシステム |
| JP2005140958A (ja) * | 2003-11-06 | 2005-06-02 | Rohm Co Ltd | 表示装置及びこれを用いた携帯機器 |
| US7319465B2 (en) | 2002-12-11 | 2008-01-15 | Hitachi, Ltd. | Low-power driven display device |
| WO2013035594A1 (ja) * | 2011-09-06 | 2013-03-14 | シャープ株式会社 | 表示装置およびその駆動方法 |
-
1991
- 1991-04-23 JP JP3119392A patent/JPH04323691A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0527705A (ja) * | 1991-07-19 | 1993-02-05 | Pfu Ltd | 表示装置 |
| JP2001184019A (ja) * | 1999-12-27 | 2001-07-06 | Kyocera Corp | 情報処理装置 |
| JP2003177729A (ja) * | 2001-09-25 | 2003-06-27 | Samsung Electronics Co Ltd | Ｌｃｄフレーム比率制御回路及び方法とｌｃｄシステム |
| US7319465B2 (en) | 2002-12-11 | 2008-01-15 | Hitachi, Ltd. | Low-power driven display device |
| JP2005140958A (ja) * | 2003-11-06 | 2005-06-02 | Rohm Co Ltd | 表示装置及びこれを用いた携帯機器 |
| JP4599049B2 (ja) * | 2003-11-06 | 2010-12-15 | ローム株式会社 | 表示装置及びこれを用いた携帯機器 |
| WO2013035594A1 (ja) * | 2011-09-06 | 2013-03-14 | シャープ株式会社 | 表示装置およびその駆動方法 |
| JP5236131B1 (ja) * | 2011-09-06 | 2013-07-17 | シャープ株式会社 | 表示装置およびその駆動方法 |
| US8704819B2 (en) | 2011-09-06 | 2014-04-22 | Sharp Kabushiki Kaisha | Display device and method for driving same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100692345B1 (ko) | 프로세서 전력 상태들을 고려하는 메모리 제어기 | |
| US6191768B1 (en) | Matrix display apparatus, matrix display control apparatus, and matrix display drive apparatus | |
| EP0584358A1 (en) | Liquid crystal display device | |
| JPH0743581B2 (ja) | ディスプレイ制御装置 | |
| JPH07160249A (ja) | データプロセッサ及びデータ処理システム | |
| JPH0773046A (ja) | コンピュータシステムで回路をエミュレートする 方法及び装置 | |
| US5734914A (en) | Computer system capable of shifting voltage level of data signal between processor and system memory | |
| US5640574A (en) | Portable computer apparatus having a display capable of displaying power management information and method of controlling the display | |
| JPH04242790A (ja) | 電子機器 | |
| JPH04323691A (ja) | 表示制御装置 | |
| JPH07175445A (ja) | メモリ内蔵液晶ドライバと液晶ディスプレイ | |
| JPH06186942A (ja) | 表示装置 | |
| JP2000284756A (ja) | メモリ性表示装置用表示コントローラ | |
| JP3342352B2 (ja) | 表示用メモリ制御装置 | |
| US5233334A (en) | Text display apparatus and a method of displaying text | |
| JP3228952B2 (ja) | 情報処理装置および表示制御回路 | |
| JPH10254425A (ja) | タイミング調整回路 | |
| JPH0683297A (ja) | 表示制御装置およびその表示制御方法 | |
| JPH0527705A (ja) | 表示装置 | |
| JP3047534B2 (ja) | 電力低消費システム | |
| JPH07281634A (ja) | 液晶ディスプレイ | |
| JP2731026B2 (ja) | 表示制御装置 | |
| JP2595007B2 (ja) | ビデオインターフェイス装置 | |
| JPH04216592A (ja) | 表示制御装置 | |
| JP2000285071A (ja) | 計算機システム |