JP2000285071A - 計算機システム - Google Patents
計算機システムInfo
- Publication number
- JP2000285071A JP2000285071A JP11094328A JP9432899A JP2000285071A JP 2000285071 A JP2000285071 A JP 2000285071A JP 11094328 A JP11094328 A JP 11094328A JP 9432899 A JP9432899 A JP 9432899A JP 2000285071 A JP2000285071 A JP 2000285071A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- timing information
- clock signal
- frequency
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】 インタフェース信号の変化タイミングを制御
することによって、拡張デバイスに対する処理速度を落
とさずに消費電力を低減する。 【解決手段】 クロック供給部２６は、基準となるクロ
ック周波数を通常の周波数より低くし、そのクロック周
波数情報２８をＩ／Ｏバスコントローラ８に伝送する。
Ｉ／Ｏバスコントローラ８内にあるタイミング情報発生
部３２は入力されたクロック周波数情報２８から現在の
クロック周波数を認識し、インタフェース信号の変化す
るタイミング情報２９をクロック周波数に換算して算出
し、インタフェース信号発生部３１に伝える。インタフ
ェース信号発生部３１はこのタイミング情報２９を基に
インタフェース信号を作り拡張デバイス、例えばＫＢCo
nt.２５等にアクセスする。
することによって、拡張デバイスに対する処理速度を落
とさずに消費電力を低減する。 【解決手段】 クロック供給部２６は、基準となるクロ
ック周波数を通常の周波数より低くし、そのクロック周
波数情報２８をＩ／Ｏバスコントローラ８に伝送する。
Ｉ／Ｏバスコントローラ８内にあるタイミング情報発生
部３２は入力されたクロック周波数情報２８から現在の
クロック周波数を認識し、インタフェース信号の変化す
るタイミング情報２９をクロック周波数に換算して算出
し、インタフェース信号発生部３１に伝える。インタフ
ェース信号発生部３１はこのタイミング情報２９を基に
インタフェース信号を作り拡張デバイス、例えばＫＢCo
nt.２５等にアクセスする。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば基準クロッ
クに基づいてＩＳＡバスなどの非同期バスのデータ伝送
速度を制御する計算機システムに関する。
クに基づいてＩＳＡバスなどの非同期バスのデータ伝送
速度を制御する計算機システムに関する。
【０００２】
【従来の技術】従来から、計算機システム、例えばパソ
コンなどは小型化と共に省電力化が進められているが、
パソコンを省電力状態とした場合に拡張デバイスに対す
る処理速度も落ちてしまうため改善が望まれている。
コンなどは小型化と共に省電力化が進められているが、
パソコンを省電力状態とした場合に拡張デバイスに対す
る処理速度も落ちてしまうため改善が望まれている。
【０００３】従来の計算機システムには、入出力インタ
フェース制御部、例えばＩ／Ｏバスコントローラなどが
設けられている。このＩ／Ｏバスコントローラにおい
て、基本クロックの周波数を低くすると、装置全体を省
電力状態にすることができる。しかしながら、この場
合、インタフェース信号の変化タイミングが大きくな
り、拡張デバイスに対する処理速度が大幅に落ちてしま
う。
フェース制御部、例えばＩ／Ｏバスコントローラなどが
設けられている。このＩ／Ｏバスコントローラにおい
て、基本クロックの周波数を低くすると、装置全体を省
電力状態にすることができる。しかしながら、この場
合、インタフェース信号の変化タイミングが大きくな
り、拡張デバイスに対する処理速度が大幅に落ちてしま
う。
【０００４】ここで、図６及び図７を参照しその理由を
説明する。図６は従来のＩ／Ｏバスコントローラの通常
動作時の拡張デバイスへのデータ書き込み動作を示す
図、図７は省電力時の拡張デバイスへのデータ書き込み
動作を示す図である。
説明する。図６は従来のＩ／Ｏバスコントローラの通常
動作時の拡張デバイスへのデータ書き込み動作を示す
図、図７は省電力時の拡張デバイスへのデータ書き込み
動作を示す図である。
【０００５】図６において、ＣＬＫはクロック信号であ
る。ＣＳ＃は選択信号である。
る。ＣＳ＃は選択信号である。
【０００６】拡張デバイスはこの信号がＬレベルになる
と、アクセスされていることを認識する。ＷＲ＃はライ
トストローブ信号である。拡張デバイスはこの信号がＬ
レベルになると、書き込み動作であることを認識し、デ
ータ信号の値を入力する。ＤＡＴＡはデータ信号であ
る。
と、アクセスされていることを認識する。ＷＲ＃はライ
トストローブ信号である。拡張デバイスはこの信号がＬ
レベルになると、書き込み動作であることを認識し、デ
ータ信号の値を入力する。ＤＡＴＡはデータ信号であ
る。
【０００７】また、時間Ｔ１０はＣＳ＃がＬレベルに立
ち下がってからＷＲ＃がＬレベルに立ち下がるまでの時
間である。時間Ｔ２０はＷＲ＃がＬレベルになっている
時間を示す。時間Ｔ３０はＷＲ＃がＨレベルに立ち上が
ってからＣＳ＃がＨレベルに立ち上がるまでの時間を示
す。
ち下がってからＷＲ＃がＬレベルに立ち下がるまでの時
間である。時間Ｔ２０はＷＲ＃がＬレベルになっている
時間を示す。時間Ｔ３０はＷＲ＃がＨレベルに立ち上が
ってからＣＳ＃がＨレベルに立ち上がるまでの時間を示
す。
【０００８】クロック信号の周波数情報の変化に合わせ
たインタフェース信号の変化タイミングを示す時間情報
をタイミング情報と呼ぶ。ここでのタイミング情報はＴ
１０、Ｔ２０、Ｔ３０であり、カウントされるクロック
数に換算すると、それぞれ（２）、（４）、（１）とな
る。
たインタフェース信号の変化タイミングを示す時間情報
をタイミング情報と呼ぶ。ここでのタイミング情報はＴ
１０、Ｔ２０、Ｔ３０であり、カウントされるクロック
数に換算すると、それぞれ（２）、（４）、（１）とな
る。
【０００９】このように動作する従来のＩ／Ｏバスコン
トローラにおいて、消費電力を低減するために基本クロ
ックの周波数を例えば通常の２分の１にすると、基本ク
ロックを作るための電力が少なく済むため、計算機シス
テム全体として消費電力が低減できる。しかし、図７に
示すように、クロック数に換算されたタイミング情報Ｔ
１１、Ｔ２１、Ｔ３１もそのままの設定値（２）、
（４）、（１）であるため、各データ処理のタイミング
もクロック周波数が落ちた分遅くなってしまい、拡張デ
バイスに対する処理速度が大幅に低下する。
トローラにおいて、消費電力を低減するために基本クロ
ックの周波数を例えば通常の２分の１にすると、基本ク
ロックを作るための電力が少なく済むため、計算機シス
テム全体として消費電力が低減できる。しかし、図７に
示すように、クロック数に換算されたタイミング情報Ｔ
１１、Ｔ２１、Ｔ３１もそのままの設定値（２）、
（４）、（１）であるため、各データ処理のタイミング
もクロック周波数が落ちた分遅くなってしまい、拡張デ
バイスに対する処理速度が大幅に低下する。
【００１０】
【発明が解決しようとする課題】本発明はこのような課
題を解決するためのもので、拡張デバイスに対する処理
速度を落とさずに消費電力を低減することのできる計算
機システムを提供することを目的としている。
題を解決するためのもので、拡張デバイスに対する処理
速度を落とさずに消費電力を低減することのできる計算
機システムを提供することを目的としている。
【００１１】
【課題を解決するための手段】上述した目的を達成する
ために、請求項１記載の発明の計算機システムは、基準
となるクロック信号に基づいてＩ/ Ｏバスに接続された
拡張デバイスに対してデータ転送を制御する計算機シス
テムにおいて、前記クロック信号をその周波数を可変自
在にシステム内の各部に供給すると共に、前記クロック
信号の周波数情報を出力するクロック供給手段と、前記
クロック供給手段から出力された周波数情報に合わせて
前記クロック信号をカウントするためのタイミング情報
を変化させるタイミング情報発生手段と、前記タイミン
グ情報発生手段により変化されたタイミング情報を基に
前記クロック供給手段から供給されたクロック信号をカ
ウントして前記Ｉ/ Ｏバスへのインターフェース信号を
発生する手段とを具備することを特徴としている。
ために、請求項１記載の発明の計算機システムは、基準
となるクロック信号に基づいてＩ/ Ｏバスに接続された
拡張デバイスに対してデータ転送を制御する計算機シス
テムにおいて、前記クロック信号をその周波数を可変自
在にシステム内の各部に供給すると共に、前記クロック
信号の周波数情報を出力するクロック供給手段と、前記
クロック供給手段から出力された周波数情報に合わせて
前記クロック信号をカウントするためのタイミング情報
を変化させるタイミング情報発生手段と、前記タイミン
グ情報発生手段により変化されたタイミング情報を基に
前記クロック供給手段から供給されたクロック信号をカ
ウントして前記Ｉ/ Ｏバスへのインターフェース信号を
発生する手段とを具備することを特徴としている。
【００１２】請求項２記載の発明の計算機システムは、
基準となるクロック信号に基づいてＩ/ Ｏバスに接続さ
れた拡張デバイスに対してデータ転送を制御する計算機
システムにおいて、前記クロック信号をその周波数を可
変自在にシステム内の各部に供給するクロック供給手段
と、前記クロック供給手段に対してクロック信号を変化
させる指示を出すと共に、前記クロック信号の周波数情
報を出力する制御手段と、前記制御手段から出力された
周波数情報に合わせて前記クロック信号をカウントする
ためのタイミング情報を変化させるタイミング情報発生
手段と、前記タイミング情報発生手段により変化された
タイミング情報を基に前記クロック供給手段から供給さ
れたクロック信号をカウントして前記Ｉ/ Ｏバスへのイ
ンターフェース信号を発生する手段とを具備することを
特徴としている。
基準となるクロック信号に基づいてＩ/ Ｏバスに接続さ
れた拡張デバイスに対してデータ転送を制御する計算機
システムにおいて、前記クロック信号をその周波数を可
変自在にシステム内の各部に供給するクロック供給手段
と、前記クロック供給手段に対してクロック信号を変化
させる指示を出すと共に、前記クロック信号の周波数情
報を出力する制御手段と、前記制御手段から出力された
周波数情報に合わせて前記クロック信号をカウントする
ためのタイミング情報を変化させるタイミング情報発生
手段と、前記タイミング情報発生手段により変化された
タイミング情報を基に前記クロック供給手段から供給さ
れたクロック信号をカウントして前記Ｉ/ Ｏバスへのイ
ンターフェース信号を発生する手段とを具備することを
特徴としている。
【００１３】請求項３記載の発明の計算機システムは請
求項２記載の計算機システムにおいて、前記タイミング
情報発生手段は、前記制御手段から出力された周波数情
報を保持する周波数情報保持手段と、前記周波数情報保
持手段により保持された周波数情報に合わせて前記クロ
ック信号をカウントするためのタイミング情報を発生す
るタイミング情報発生部とを具備することを特徴として
いる。
求項２記載の計算機システムにおいて、前記タイミング
情報発生手段は、前記制御手段から出力された周波数情
報を保持する周波数情報保持手段と、前記周波数情報保
持手段により保持された周波数情報に合わせて前記クロ
ック信号をカウントするためのタイミング情報を発生す
るタイミング情報発生部とを具備することを特徴として
いる。
【００１４】請求項４記載の発明の計算機システムは、
基準となるクロック信号に基づいてＩ/ Ｏバスに接続さ
れた拡張デバイスに対してデータ転送を制御する計算機
システムにおいて、前記クロック信号をその周波数を可
変自在にシステム内の各部に供給するクロック供給手段
と、前記クロック供給手段に対してクロック信号を変化
させる指示を出すと共に、前記クロック信号の周波数情
報に合わせて前記クロック信号をカウントするためのタ
イミング情報を出力する制御手段と、前記制御手段から
出力されたタイミング情報を基に前記クロック供給手段
から供給されたクロック信号をカウントして前記Ｉ/ Ｏ
バスへのインターフェース信号を発生する手段とを具備
することを特徴としている。
基準となるクロック信号に基づいてＩ/ Ｏバスに接続さ
れた拡張デバイスに対してデータ転送を制御する計算機
システムにおいて、前記クロック信号をその周波数を可
変自在にシステム内の各部に供給するクロック供給手段
と、前記クロック供給手段に対してクロック信号を変化
させる指示を出すと共に、前記クロック信号の周波数情
報に合わせて前記クロック信号をカウントするためのタ
イミング情報を出力する制御手段と、前記制御手段から
出力されたタイミング情報を基に前記クロック供給手段
から供給されたクロック信号をカウントして前記Ｉ/ Ｏ
バスへのインターフェース信号を発生する手段とを具備
することを特徴としている。
【００１５】本発明では、基本クロックの周波数情報の
変化に応じてインターフェース信号の変化タイミングが
可変され、拡張デバイス、例えばキーボードコントロー
ラと接続されたＩＳＡバスなどの非同期バスのデータ転
送速度が制御される。
変化に応じてインターフェース信号の変化タイミングが
可変され、拡張デバイス、例えばキーボードコントロー
ラと接続されたＩＳＡバスなどの非同期バスのデータ転
送速度が制御される。
【００１６】すなわち、通常の動作状態から省電力状態
にかわり、基本クロックの周波数が変化、例えば周波数
が低くされた場合、それに合わせる形で基本クロックの
カウント値も小さくするので、拡張デバイスに対するデ
ータ転送速度を落とさずに消費電力を低減することがで
きる。
にかわり、基本クロックの周波数が変化、例えば周波数
が低くされた場合、それに合わせる形で基本クロックの
カウント値も小さくするので、拡張デバイスに対するデ
ータ転送速度を落とさずに消費電力を低減することがで
きる。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。図１は本発明に係る第１実
施形態の計算機システム、例えばパーソナルコンピュー
タ（以下パソコンと称す）などの概要構成を示す図、図
２はこの計算機システムの要部構成を示す図である。
を参照して詳細に説明する。図１は本発明に係る第１実
施形態の計算機システム、例えばパーソナルコンピュー
タ（以下パソコンと称す）などの概要構成を示す図、図
２はこの計算機システムの要部構成を示す図である。
【００１８】この計算機システムはバスコントローラ
１、表示コントローラ２、グラフィックスアクセラレー
タ３、ＵＳＢホストコントローラ４、ＶＲＡＭコントロ
ーラ５、ＰＣＭＣＩＡコントローラ６、Ｓｍａｒｔ Ｍ
ｅｄｉａコントローラ７、Ｉ／Ｏバスコントローラ８、
レジスタインタフェースバス９、ＶＲＡＭインタフェー
スバス１０、クロックコントローラ１１、割り込みコン
トローラ１２、システムメモリ２０、制御手段としての
プロセッサ２１、電源制御回路２２、ＲＯＭ２３、ＶＲ
ＡＭ２４、キーボードコントローラ２５（以下ＫＢCon
t. ２５と称す）などを有している。
１、表示コントローラ２、グラフィックスアクセラレー
タ３、ＵＳＢホストコントローラ４、ＶＲＡＭコントロ
ーラ５、ＰＣＭＣＩＡコントローラ６、Ｓｍａｒｔ Ｍ
ｅｄｉａコントローラ７、Ｉ／Ｏバスコントローラ８、
レジスタインタフェースバス９、ＶＲＡＭインタフェー
スバス１０、クロックコントローラ１１、割り込みコン
トローラ１２、システムメモリ２０、制御手段としての
プロセッサ２１、電源制御回路２２、ＲＯＭ２３、ＶＲ
ＡＭ２４、キーボードコントローラ２５（以下ＫＢCon
t. ２５と称す）などを有している。
【００１９】バスコントローラ１、表示コントローラ
２、グラフィックスアクセラレータ３、ＵＳＢホストコ
ントローラ４、ＶＲＡＭコントローラ５、ＰＣＭＣＩＡ
コントローラ６、Ｓｍａｒｔ Ｍｅｄｉａコントローラ
７、Ｉ／Ｏバスインターフェースコントローラ８（以下
Ｉ／Ｏバスコントローラ８と称す）、レジスタインタフ
ェースバス９、ＶＲＡＭインタフェースバス１０、クロ
ックコントローラ１１、割り込みコントローラ１２など
はデバイスコントローラ１００として１つのＩＣチップ
内部に各モジュール実装され、１チップ化されている。
２、グラフィックスアクセラレータ３、ＵＳＢホストコ
ントローラ４、ＶＲＡＭコントローラ５、ＰＣＭＣＩＡ
コントローラ６、Ｓｍａｒｔ Ｍｅｄｉａコントローラ
７、Ｉ／Ｏバスインターフェースコントローラ８（以下
Ｉ／Ｏバスコントローラ８と称す）、レジスタインタフ
ェースバス９、ＶＲＡＭインタフェースバス１０、クロ
ックコントローラ１１、割り込みコントローラ１２など
はデバイスコントローラ１００として１つのＩＣチップ
内部に各モジュール実装され、１チップ化されている。
【００２０】バスコントローラ１はシステムバスを内部
バスに変換する。表示コントローラ２はＬＣＤパネルや
ＣＲＴに表示するための制御を行う。グラフィックスア
クセラレータ３は表示速度を改善する。ＵＳＢホストコ
ントローラ４は接続したＵＳＢデバイスを制御する。Ｖ
ＲＡＭコントローラ５はＶＲＡＭ２４を制御する。ＰＣ
ＭＣＩＡコントローラ６は接続したカードデバイスの制
御を行う。ＳｍａｒｔＭｅｄｉａコントローラ７は接続
したフラッシュメモリの制御を行う。Ｉ／Ｏバスコント
ローラ８はＫＢCont. ２５やその他接続した拡張デバイ
スの制御を行う。レジスタインタフェースバス９は内部
レジスタアクセスなどに用いる内部バスである。つまり
レジスタインタフェースバス９はデバイスコントローラ
１００の内部で接続された各モジュールのレジスタ間の
データ伝送に用いられる。ＶＲＡＭインタフェースバス
１０はＶＲＡＭ２４をアクセスするデバイスを接続する
バスである。クロックコントローラ１１はクロックソー
スやクロックゲートの制御を行う。例えばクロック供給
部２６から供給されたクロック信号ＣＬＫをデバイスコ
ントローラ１００内の各モジュールに供給する。また、
供給されたクロック信号ＣＬＫをＩ／Ｏバスコントロー
ラ８用のクロック信号ＣＬＫ’に変換しＩ／Ｏバスコン
トローラ８に送信する。割り込みコントローラ１２は割
り込み要因を識別、有効／無効の制御を行う。割り込み
コントローラ１２は例えばキーボード等からの割り込み
信号を制御する。ＤＲＡＭシステムメモリ２０は本装置
の運用に係る処理手順のプログラムをはじめとする各種
プログラムや定数データを記憶する。プロセッサ２１は
ＤＲＡＭシステムメモリ２０に格納されたプログラムに
基づいて、本装置の全体的な制御を行い、キーボード等
から入力される各種のデータに対する演算処理を実行す
る。電源制御回路２２はシステム全体の電源電圧を制御
する。ＭＲＯＭ２３はインタフェースの利用効率を高め
るためのアプリケーションプログラムを格納する。ＶＲ
ＡＭ２４はビットマップイメージで表示デバイスに表示
する各種データを記憶する。ＫＢCont. ２５は拡張デバ
イスの一つであり、キーボードから入力されたキー情報
をコード化してＩ／Ｏバスコントローラ８に伝送する。
クロック供給部２６はプロセッサ２１の命令でクロック
信号の周波数を制御する。また、クロックコントローラ
１１にクロック信号ＣＬＫを入力すると共に、Ｉ／Ｏバ
スコントローラ８に対してクロック信号ＣＬＫの周波数
情報（クロック周波数情報）２８を入力する。Ｉ／Ｏバ
ス２７はＩ／Ｏバスインタフェースコントローラ８と拡
張デバイスであるＫＢCont. ２５との間でインタフェー
ス信号を伝送するバスである。
バスに変換する。表示コントローラ２はＬＣＤパネルや
ＣＲＴに表示するための制御を行う。グラフィックスア
クセラレータ３は表示速度を改善する。ＵＳＢホストコ
ントローラ４は接続したＵＳＢデバイスを制御する。Ｖ
ＲＡＭコントローラ５はＶＲＡＭ２４を制御する。ＰＣ
ＭＣＩＡコントローラ６は接続したカードデバイスの制
御を行う。ＳｍａｒｔＭｅｄｉａコントローラ７は接続
したフラッシュメモリの制御を行う。Ｉ／Ｏバスコント
ローラ８はＫＢCont. ２５やその他接続した拡張デバイ
スの制御を行う。レジスタインタフェースバス９は内部
レジスタアクセスなどに用いる内部バスである。つまり
レジスタインタフェースバス９はデバイスコントローラ
１００の内部で接続された各モジュールのレジスタ間の
データ伝送に用いられる。ＶＲＡＭインタフェースバス
１０はＶＲＡＭ２４をアクセスするデバイスを接続する
バスである。クロックコントローラ１１はクロックソー
スやクロックゲートの制御を行う。例えばクロック供給
部２６から供給されたクロック信号ＣＬＫをデバイスコ
ントローラ１００内の各モジュールに供給する。また、
供給されたクロック信号ＣＬＫをＩ／Ｏバスコントロー
ラ８用のクロック信号ＣＬＫ’に変換しＩ／Ｏバスコン
トローラ８に送信する。割り込みコントローラ１２は割
り込み要因を識別、有効／無効の制御を行う。割り込み
コントローラ１２は例えばキーボード等からの割り込み
信号を制御する。ＤＲＡＭシステムメモリ２０は本装置
の運用に係る処理手順のプログラムをはじめとする各種
プログラムや定数データを記憶する。プロセッサ２１は
ＤＲＡＭシステムメモリ２０に格納されたプログラムに
基づいて、本装置の全体的な制御を行い、キーボード等
から入力される各種のデータに対する演算処理を実行す
る。電源制御回路２２はシステム全体の電源電圧を制御
する。ＭＲＯＭ２３はインタフェースの利用効率を高め
るためのアプリケーションプログラムを格納する。ＶＲ
ＡＭ２４はビットマップイメージで表示デバイスに表示
する各種データを記憶する。ＫＢCont. ２５は拡張デバ
イスの一つであり、キーボードから入力されたキー情報
をコード化してＩ／Ｏバスコントローラ８に伝送する。
クロック供給部２６はプロセッサ２１の命令でクロック
信号の周波数を制御する。また、クロックコントローラ
１１にクロック信号ＣＬＫを入力すると共に、Ｉ／Ｏバ
スコントローラ８に対してクロック信号ＣＬＫの周波数
情報（クロック周波数情報）２８を入力する。Ｉ／Ｏバ
ス２７はＩ／Ｏバスインタフェースコントローラ８と拡
張デバイスであるＫＢCont. ２５との間でインタフェー
ス信号を伝送するバスである。
【００２１】図２に示すように、Ｉ／Ｏバスコントロー
ラ８はインタフェース信号発生部３１、タイミング情報
発生部３２を有している。インタフェース信号発生部３
１はレジスタインタフェースバス９を通じて受けたプロ
セッサ２１の指示をインタフェース信号に変換してＩ／
Ｏバス２７を介してＫＢCont. ２５とアクセスする。タ
イミング情報発生部３２はクロック供給部２６から入力
したクロック信号の周波数情報に基づいて、インタフェ
ース信号を変化させるタイミング情報を算出し、インタ
フェース信号発生部３１に伝送する。なお、タイミング
情報の算出方法として、通常のクロック周波数時のタイ
ミング値に対し、そのときのクロック周波数の倍率を乗
算し整数に切り上げる方法が考えられる。しかし、ＫＢ
Cont. ２５が動作可能なタイミングであれば、タイミン
グ情報の算出方法については他の方法でもよい。
ラ８はインタフェース信号発生部３１、タイミング情報
発生部３２を有している。インタフェース信号発生部３
１はレジスタインタフェースバス９を通じて受けたプロ
セッサ２１の指示をインタフェース信号に変換してＩ／
Ｏバス２７を介してＫＢCont. ２５とアクセスする。タ
イミング情報発生部３２はクロック供給部２６から入力
したクロック信号の周波数情報に基づいて、インタフェ
ース信号を変化させるタイミング情報を算出し、インタ
フェース信号発生部３１に伝送する。なお、タイミング
情報の算出方法として、通常のクロック周波数時のタイ
ミング値に対し、そのときのクロック周波数の倍率を乗
算し整数に切り上げる方法が考えられる。しかし、ＫＢ
Cont. ２５が動作可能なタイミングであれば、タイミン
グ情報の算出方法については他の方法でもよい。
【００２２】次に、図３を参照してこの第１実施形態の
計算機システムの動作について説明する。
計算機システムの動作について説明する。
【００２３】システム全体の処理量が減ると、消費電力
を減らすためにプロセッサ２１はクロック周波数を通常
の周波数より低くするようにクロック供給部２６を制御
する。
を減らすためにプロセッサ２１はクロック周波数を通常
の周波数より低くするようにクロック供給部２６を制御
する。
【００２４】クロック供給部２６はプロセッサ２１に制
御されて、デバイスコントローラ１００が動作する基準
となる基本クロックＣＬＫを、周波数を通常の周波数よ
り低く、例えば２分の１などにしてクロックコントロー
ラ１１に供給すると同時に、現在のクロック周波数が通
常の２分の１であることを示すクロック周波数情報２８
をＩ／Ｏバスコントローラ８に伝送する。このクロック
周波数情報２８はＩ／Ｏバスコントローラ８内にあるタ
イミング情報発生部３２に入力される。
御されて、デバイスコントローラ１００が動作する基準
となる基本クロックＣＬＫを、周波数を通常の周波数よ
り低く、例えば２分の１などにしてクロックコントロー
ラ１１に供給すると同時に、現在のクロック周波数が通
常の２分の１であることを示すクロック周波数情報２８
をＩ／Ｏバスコントローラ８に伝送する。このクロック
周波数情報２８はＩ／Ｏバスコントローラ８内にあるタ
イミング情報発生部３２に入力される。
【００２５】クロック周波数情報２８がタイミング情報
発生部３２に入力されると、タイミング情報発生部３２
はクロック周波数情報２８から現在のクロック周波数が
通常の２分の１であることを認識し、入力されたクロッ
クＣＬＫ’の周波数に対するタイミング情報２９を算出
する。例えばタイミング情報発生部３２はクロックＣＬ
Ｋ’をカウントするための設定値を通常の半分の値、つ
まり１、２、１と算出し、このタイミング情報２９をＩ
／Ｏバスコントローラ８内にあるインタフェース信号発
生部３１に伝える。インタフェース信号発生部３１は入
力されたタイミング情報２９を基にインタフェース信号
を作り、Ｉ／Ｏバス２７を通じてＫＢCont. ２５にアク
セスする。
発生部３２に入力されると、タイミング情報発生部３２
はクロック周波数情報２８から現在のクロック周波数が
通常の２分の１であることを認識し、入力されたクロッ
クＣＬＫ’の周波数に対するタイミング情報２９を算出
する。例えばタイミング情報発生部３２はクロックＣＬ
Ｋ’をカウントするための設定値を通常の半分の値、つ
まり１、２、１と算出し、このタイミング情報２９をＩ
／Ｏバスコントローラ８内にあるインタフェース信号発
生部３１に伝える。インタフェース信号発生部３１は入
力されたタイミング情報２９を基にインタフェース信号
を作り、Ｉ／Ｏバス２７を通じてＫＢCont. ２５にアク
セスする。
【００２６】図３はクロック周波数を通常の２分の１に
下げたときのインタフェース信号を示す図である。
下げたときのインタフェース信号を示す図である。
【００２７】同図において、ＣＬＫ’はクロックコント
ローラ１１から入力されるクロック信号である。ＣＳ＃
は選択信号である。
ローラ１１から入力されるクロック信号である。ＣＳ＃
は選択信号である。
【００２８】拡張デバイスであるＫＢCont. ２５はこの
選択信号ＣＳ＃がＬレベルになると、アクセスされてい
ることを認識する。ＷＲ＃はライトストローブ信号であ
る。ＫＢCont. ２５はこのライトストローブ信号ＷＲ＃
がＬレベルになると、書き込み動作であることを認識
し、データ信号の値を入力する。ＤＡＴＡはデータ信号
である。
選択信号ＣＳ＃がＬレベルになると、アクセスされてい
ることを認識する。ＷＲ＃はライトストローブ信号であ
る。ＫＢCont. ２５はこのライトストローブ信号ＷＲ＃
がＬレベルになると、書き込み動作であることを認識
し、データ信号の値を入力する。ＤＡＴＡはデータ信号
である。
【００２９】また、Ｔ１２は選択信号ＣＳ＃がＬレベル
に立ち下がってからライトストローブ信号ＷＲ＃がＬレ
ベルに立ち下がるまでの時間である。Ｔ２２はライトス
トローブ信号ＷＲ＃がＬレベルになっている時間を示
す。Ｔ３２はライトストローブ信号ＷＲ＃がＨレベルに
立ち上がってから選択信号ＣＳ＃がＨレベルに立ち上が
るまでの時間を示す。
に立ち下がってからライトストローブ信号ＷＲ＃がＬレ
ベルに立ち下がるまでの時間である。Ｔ２２はライトス
トローブ信号ＷＲ＃がＬレベルになっている時間を示
す。Ｔ３２はライトストローブ信号ＷＲ＃がＨレベルに
立ち上がってから選択信号ＣＳ＃がＨレベルに立ち上が
るまでの時間を示す。
【００３０】クロック信号ＣＬＫ’の変化、すなわちク
ロック周波数情報２８の変化に合わせたインタフェース
信号の変化タイミングを示す時間情報がタイミング情報
２９である。ここではこのタイミング情報２９がＴ１
２、Ｔ２２、Ｔ３２であり、カウントされるクロック数
に換算すると、それぞれ（１）、（２）、（１）とな
る。
ロック周波数情報２８の変化に合わせたインタフェース
信号の変化タイミングを示す時間情報がタイミング情報
２９である。ここではこのタイミング情報２９がＴ１
２、Ｔ２２、Ｔ３２であり、カウントされるクロック数
に換算すると、それぞれ（１）、（２）、（１）とな
る。
【００３１】システム全体の基本クロックＣＬＫの周波
数を、通常時の２分の１程度に低くした場合、図３に示
すように、Ｉ／Ｏバスコントローラ８に入力されるクロ
ック信号ＣＬＫ’はその周期Ｔｃｋが２倍（Ｔｃｋ×
２）になる。
数を、通常時の２分の１程度に低くした場合、図３に示
すように、Ｉ／Ｏバスコントローラ８に入力されるクロ
ック信号ＣＬＫ’はその周期Ｔｃｋが２倍（Ｔｃｋ×
２）になる。
【００３２】本実施形態では、Ｉ／Ｏバスコントローラ
８において、クロック信号ＣＬＫ’の変化に合わせてク
ロック信号ＣＬＫ’をカウントするためのタイミング情
報２９の値も小さくされるので、Ｉ／Ｏバスコントロー
ラ８から出力されるインタフェース信号の変化タイミン
グも小さくなり、ＫＢCont. ２５に対する処理速度は省
電力前と変わらなくなる。
８において、クロック信号ＣＬＫ’の変化に合わせてク
ロック信号ＣＬＫ’をカウントするためのタイミング情
報２９の値も小さくされるので、Ｉ／Ｏバスコントロー
ラ８から出力されるインタフェース信号の変化タイミン
グも小さくなり、ＫＢCont. ２５に対する処理速度は省
電力前と変わらなくなる。
【００３３】このようにこの第１実施形態の計算機シス
テムによれば、Ｉ／Ｏバスコントローラ８にタイミング
情報発生部３２を設けたことで、クロックコントローラ
１１からのクロック信号ＣＬＫ’の変化に合わせてクロ
ック信号ＣＬＫ’をカウントするためのタイミング情報
２９の値も可変される。例えば通常のクロック周波数の
２分の１であった場合、Ｉ／Ｏバスコントローラ８から
出力されるインタフェース信号の変化タイミングも２分
の１に小さくなり、ＫＢCont. ２５に対する処理速度は
省電力前と変わらなくなる。
テムによれば、Ｉ／Ｏバスコントローラ８にタイミング
情報発生部３２を設けたことで、クロックコントローラ
１１からのクロック信号ＣＬＫ’の変化に合わせてクロ
ック信号ＣＬＫ’をカウントするためのタイミング情報
２９の値も可変される。例えば通常のクロック周波数の
２分の１であった場合、Ｉ／Ｏバスコントローラ８から
出力されるインタフェース信号の変化タイミングも２分
の１に小さくなり、ＫＢCont. ２５に対する処理速度は
省電力前と変わらなくなる。
【００３４】これにより、ＫＢCont. ２５（拡張デバイ
ス）に対する処理速度を落とさずに消費電力を低減する
ことができる。
ス）に対する処理速度を落とさずに消費電力を低減する
ことができる。
【００３５】次に、図４を参照して本発明に係る第２の
実施形態の計算機システムについて説明する。図４は本
発明の第２実施形態の計算機システムのＩ／Ｏバスコン
トローラ４８を示す図である。
実施形態の計算機システムについて説明する。図４は本
発明の第２実施形態の計算機システムのＩ／Ｏバスコン
トローラ４８を示す図である。
【００３６】同図に示すように、このＩ／Ｏバスコント
ローラ４８はインタフェース信号発生部３１、タイミン
グ情報発生部３２及びレジスタ３３を有している。
ローラ４８はインタフェース信号発生部３１、タイミン
グ情報発生部３２及びレジスタ３３を有している。
【００３７】この場合、インタフェース信号発生部３１
とレジスタ３３には、プロセッサ２１から内部バス９を
通じてクロック周波数情報２８が入力される。したがっ
て、この場合、タイミング情報発生部３２はレジスタ３
３に設定されたクロック周波数情報２８を読み出すなる
ことになる。
とレジスタ３３には、プロセッサ２１から内部バス９を
通じてクロック周波数情報２８が入力される。したがっ
て、この場合、タイミング情報発生部３２はレジスタ３
３に設定されたクロック周波数情報２８を読み出すなる
ことになる。
【００３８】この第２実施形態の計算機システムの場
合、プロセッサ２１から内部バス９を通じてクロック周
波数情報２８がＩ／Ｏバスコントローラ４８内のレジス
タ３３に設定される。タイミング情報発生部３２はレジ
スタ３３に設定されたクロック周波数情報２８を読み出
し、タイミング情報２９を生成し、インターフェース信
号発生部３１に出力する。
合、プロセッサ２１から内部バス９を通じてクロック周
波数情報２８がＩ／Ｏバスコントローラ４８内のレジス
タ３３に設定される。タイミング情報発生部３２はレジ
スタ３３に設定されたクロック周波数情報２８を読み出
し、タイミング情報２９を生成し、インターフェース信
号発生部３１に出力する。
【００３９】このようにこの第２実施形態の計算機シス
テムによれば、プロセッサ２１からのクロック周波数情
報２８をレジスタ３３に設定し、タイミング情報発生部
３２はこのレジスタ３３のクロック周波数情報２８を読
み出してタイミング情報２９を生成するので、上記第１
実施形態と同様の効果が得られると共に、クロック供給
部２６からクロック周波数情報２８を出力せずに済むの
で、クロック供給部２６を比較的単純な構成とした上で
本発明を実現できる。
テムによれば、プロセッサ２１からのクロック周波数情
報２８をレジスタ３３に設定し、タイミング情報発生部
３２はこのレジスタ３３のクロック周波数情報２８を読
み出してタイミング情報２９を生成するので、上記第１
実施形態と同様の効果が得られると共に、クロック供給
部２６からクロック周波数情報２８を出力せずに済むの
で、クロック供給部２６を比較的単純な構成とした上で
本発明を実現できる。
【００４０】次に、図５を参照して本発明に係る第３の
実施形態の計算機システムについて説明する。図５は本
発明の第３実施形態の計算機システムのＩ／Ｏバスコン
トローラ５８を示す図である。
実施形態の計算機システムについて説明する。図５は本
発明の第３実施形態の計算機システムのＩ／Ｏバスコン
トローラ５８を示す図である。
【００４１】この第３実施形態は上記第１及び第２実施
形態のタイミング情報発生部３２の代わりにタイミング
情報レジスタ３４を内蔵した例である。
形態のタイミング情報発生部３２の代わりにタイミング
情報レジスタ３４を内蔵した例である。
【００４２】同図に示すように、このＩ／Ｏバスコント
ローラ５８はインタフェース信号発生部３１とタイミン
グ情報レジスタ３４だけで構成されている。
ローラ５８はインタフェース信号発生部３１とタイミン
グ情報レジスタ３４だけで構成されている。
【００４３】この例は、プロセッサ２１側の演算機能を
利用する例である。すなわち、通常、装置全体を省電力
状態とするときには、プロセッサ２１自身がクロック供
給部２６に対してクロック周波数の変更を指示するの
で、プロセッサ２１は変更するクロック周波数情報の値
を知っている。そこで、この場合、クロック周波数情報
の値を基にしてプロセッサ２１が各タイミング情報２８
を算出し、この算出したタイミング情報２８を内部バス
９を通じてＩ／Ｏバスコントローラ５８のタイミング情
報レジスタ３４に保持し、このタイミング情報レジスタ
３４に保持された各タイミング情報２８をインタフェー
ス信号発生部３１が読み込み、インターフェース信号を
生成する。
利用する例である。すなわち、通常、装置全体を省電力
状態とするときには、プロセッサ２１自身がクロック供
給部２６に対してクロック周波数の変更を指示するの
で、プロセッサ２１は変更するクロック周波数情報の値
を知っている。そこで、この場合、クロック周波数情報
の値を基にしてプロセッサ２１が各タイミング情報２８
を算出し、この算出したタイミング情報２８を内部バス
９を通じてＩ／Ｏバスコントローラ５８のタイミング情
報レジスタ３４に保持し、このタイミング情報レジスタ
３４に保持された各タイミング情報２８をインタフェー
ス信号発生部３１が読み込み、インターフェース信号を
生成する。
【００４４】このようにすることで、この第３実施形態
の計算機システムによれば、上記第１実施形態と同様の
効果が得られると共に、Ｉ／Ｏバスコントローラ５８の
構成を簡素化することができる。
の計算機システムによれば、上記第１実施形態と同様の
効果が得られると共に、Ｉ／Ｏバスコントローラ５８の
構成を簡素化することができる。
【００４５】なお、上記各実施形態のみに限定されるも
のではない。
のではない。
【００４６】上記実施形態では、クロック供給部２６を
デバイスコントローラ１００の外部に設けた例を示した
が、クロック供給部２６はＩ／Ｏバスコントローラ８の
内部に配置、つまり内蔵してもよい。
デバイスコントローラ１００の外部に設けた例を示した
が、クロック供給部２６はＩ／Ｏバスコントローラ８の
内部に配置、つまり内蔵してもよい。
【００４７】また、Ｉ／Ｏバスコントローラ８にＦＰ−
ＤＲＡＭやＳＲＡＭ等のメモリを接続して、Ｉ／Ｏバス
コントローラ８をメモリコントローラとして機能させる
ようにしても同様の効果を得られる。
ＤＲＡＭやＳＲＡＭ等のメモリを接続して、Ｉ／Ｏバス
コントローラ８をメモリコントローラとして機能させる
ようにしても同様の効果を得られる。
【００４８】さらに、クロックコントローラ１１に、Ｉ
／Ｏバスコントローラ８が動作していないときに該当部
へのクロックを停止させる機能を持たせることで、クロ
ックを下げたときに（変化させたときに）、Ｉ／Ｏバス
コントローラ８が動作中に必要とするクロック数を減ら
すことができる。
／Ｏバスコントローラ８が動作していないときに該当部
へのクロックを停止させる機能を持たせることで、クロ
ックを下げたときに（変化させたときに）、Ｉ／Ｏバス
コントローラ８が動作中に必要とするクロック数を減ら
すことができる。
【００４９】これにより、システム全体の消費電力を低
減することができる。
減することができる。
【００５０】
【発明の効果】以上設明したように本発明によれば、基
本クロックの周波数情報の変化に応じてインターフェー
ス信号の変化タイミングが可変され、Ｉ／Ｏバスに接続
された拡張デバイスのデータ転送速度が制御される。
本クロックの周波数情報の変化に応じてインターフェー
ス信号の変化タイミングが可変され、Ｉ／Ｏバスに接続
された拡張デバイスのデータ転送速度が制御される。
【００５１】したがって、例えばシステム全体が通常の
動作状態から省電力状態に切り替えられときに、基本ク
ロックの周波数が変化、例えば周波数が低くされた場
合、それに合わせる形で基本クロックのカウント値も小
さくするので、拡張デバイスに対するデータ転送速度を
落とさずに消費電力を低減することができる。
動作状態から省電力状態に切り替えられときに、基本ク
ロックの周波数が変化、例えば周波数が低くされた場
合、それに合わせる形で基本クロックのカウント値も小
さくするので、拡張デバイスに対するデータ転送速度を
落とさずに消費電力を低減することができる。
【図１】本発明に係る計算機システムの全体構成を示す
図。
図。
【図２】第１実施形態の計算機システムのＩ／Ｏバスコ
ントローラの内部構成を示す図。
ントローラの内部構成を示す図。
【図３】第１実施形態の計算機システムを通常の１／２
のクロック周波数で動作させたときの各信号のタイミン
グチャート。
のクロック周波数で動作させたときの各信号のタイミン
グチャート。
【図４】第２実施形態のＩ／Ｏバスコントローラの内部
構成を示す図。
構成を示す図。
【図５】第３実施形態のＩ／Ｏバスコントローラの内部
構成を示す図。
構成を示す図。
【図６】従来の計算機システムを通常のクロック周波数
で動作させたときの各信号のタイミングチャート。
で動作させたときの各信号のタイミングチャート。
【図７】従来の計算機システムを通常の１／２のクロッ
ク周波数で動作させたときの各信号のタイミングチャー
ト。
ク周波数で動作させたときの各信号のタイミングチャー
ト。
１００…デバイスコントローラ、１…バスコントロー
ラ、８…Ｉ／Ｏバスインタフェースコントローラ（Ｉ／
Ｏバスコントローラ）、１１…クロックコントローラ、
２０…ＤＲＡＭ、２１…プロセッサ、２５…ＫＢCont.
（拡張デバイス）、２６…クロック供給部。
ラ、８…Ｉ／Ｏバスインタフェースコントローラ（Ｉ／
Ｏバスコントローラ）、１１…クロックコントローラ、
２０…ＤＲＡＭ、２１…プロセッサ、２５…ＫＢCont.
（拡張デバイス）、２６…クロック供給部。
Claims (4)
- 【請求項１】 基準となるクロック信号に基づいてＩ/
Ｏバスに接続された拡張デバイスに対してデータ転送を
制御する計算機システムにおいて、 前記クロック信号をその周波数を可変自在にシステム内
の各部に供給すると共に、前記クロック信号の周波数情
報を出力するクロック供給手段と、 前記クロック供給手段から出力された周波数情報に合わ
せて前記クロック信号をカウントするためのタイミング
情報を変化させるタイミング情報発生手段と、 前記タイミング情報発生手段により変化されたタイミン
グ情報を基に前記クロック供給手段から供給されたクロ
ック信号をカウントして前記Ｉ/ Ｏバスへのインターフ
ェース信号を発生する手段とを具備することを特徴とす
る計算機システム。 - 【請求項２】 基準となるクロック信号に基づいてＩ/
Ｏバスに接続された拡張デバイスに対してデータ転送を
制御する計算機システムにおいて、 前記クロック信号をその周波数を可変自在にシステム内
の各部に供給するクロック供給手段と、 前記クロック供給手段に対してクロック信号を変化させ
る指示を出すと共に、前記クロック信号の周波数情報を
出力する制御手段と、 前記制御手段から出力された周波数情報に合わせて前記
クロック信号をカウントするためのタイミング情報を変
化させるタイミング情報発生手段と、 前記タイミング情報発生手段により変化されたタイミン
グ情報を基に前記クロック供給手段から供給されたクロ
ック信号をカウントして前記Ｉ/ Ｏバスへのインターフ
ェース信号を発生する手段とを具備することを特徴とす
る計算機システム。 - 【請求項３】 請求項２記載の計算機システムにおい
て、 前記タイミング情報発生手段は、 前記制御手段から出力された周波数情報を保持する周波
数情報保持手段と、 前記周波数情報保持手段により保持された周波数情報に
合わせて前記クロック信号をカウントするためのタイミ
ング情報を発生するタイミング情報発生部とを具備する
ことを特徴とする計算機システム。 - 【請求項４】 基準となるクロック信号に基づいてＩ/
Ｏバスに接続された拡張デバイスに対してデータ転送を
制御する計算機システムにおいて、 前記クロック信号をその周波数を可変自在にシステム内
の各部に供給するクロック供給手段と、 前記クロック供給手段に対してクロック信号を変化させ
る指示を出すと共に、前記クロック信号の周波数情報に
合わせて前記クロック信号をカウントするためのタイミ
ング情報を出力する制御手段と、 前記制御手段から出力されたタイミング情報を基に前記
クロック供給手段から供給されたクロック信号をカウン
トして前記Ｉ/ Ｏバスへのインターフェース信号を発生
する手段とを具備することを特徴とする計算機システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11094328A JP2000285071A (ja) | 1999-03-31 | 1999-03-31 | 計算機システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11094328A JP2000285071A (ja) | 1999-03-31 | 1999-03-31 | 計算機システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000285071A true JP2000285071A (ja) | 2000-10-13 |
Family
ID=14107222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11094328A Withdrawn JP2000285071A (ja) | 1999-03-31 | 1999-03-31 | 計算機システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000285071A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004036430A1 (ja) * | 2002-10-18 | 2004-04-29 | Sony Corporation | 動作周波数可変の情報処理装置 |
-
1999
- 1999-03-31 JP JP11094328A patent/JP2000285071A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004036430A1 (ja) * | 2002-10-18 | 2004-04-29 | Sony Corporation | 動作周波数可変の情報処理装置 |
| CN100346317C (zh) * | 2002-10-18 | 2007-10-31 | 索尼株式会社 | 以可变操作频率工作的信息处理设备 |
| US7437592B2 (en) | 2002-10-18 | 2008-10-14 | Sony Corporation | Information processing device using variable operation frequency |
| KR100958864B1 (ko) | 2002-10-18 | 2010-05-20 | 소니 주식회사 | 정보 처리 장치, 정보 기억 장치, 정보 처리 방법 및 정보 처리 프로그램 |
| US7793134B2 (en) | 2002-10-18 | 2010-09-07 | Sony Corporation | Information processing apparatus working at variable operating frequency |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6598099B2 (en) | Data transfer control method, and peripheral circuit, data processor and data processing system for the method | |
| US5990902A (en) | Apparatus and method for prefetching texture data in a video controller of graphic accelerators | |
| US5734914A (en) | Computer system capable of shifting voltage level of data signal between processor and system memory | |
| JP2002351737A (ja) | 半導体記憶装置 | |
| US7793134B2 (en) | Information processing apparatus working at variable operating frequency | |
| JPH0528097A (ja) | マイクロプロセツサ | |
| US20070038795A1 (en) | Asynchronous bus interface and processing method thereof | |
| JPH0574862B2 (ja) | ||
| JP3379762B2 (ja) | ローカルコンピューティングシステムによるホストコンピューティングシステムへのアクセス制御を調整するためのローカルコンピューティングシステムとともに使用される装置 | |
| JP2000285071A (ja) | 計算機システム | |
| JPH10254425A (ja) | タイミング調整回路 | |
| JPH1124644A (ja) | 表示用メモリ制御装置 | |
| JPH04323691A (ja) | 表示制御装置 | |
| Litch et al. | StrongARMing portable communications | |
| JPH0542525Y2 (ja) | ||
| KR100690597B1 (ko) | 이중모드 직접메모리접근을 지원하는 중앙처리장치를이용한 단일모드 직접메모리접근 구현 방법 | |
| JPS6258348A (ja) | メモリコントロ−ル集積回路 | |
| JPH07191954A (ja) | マイクロコンピュータシステム | |
| Salcic et al. | Rapid Prototyping of Computer Systems Using FPLDS-A Case Study | |
| JPH11126480A (ja) | 半導体装置 | |
| Salcic et al. | Rapid Prototyping Using FPLDS-Vuman Case Study | |
| JPH04233611A (ja) | タイミング制御装置 | |
| JPH08241586A (ja) | Ｄｒａｍ制御装置 | |
| JPH04142638A (ja) | 情報処理装置 | |
| JPH0991244A (ja) | データ転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |