JPH04216592A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH04216592A JPH04216592A JP2411298A JP41129890A JPH04216592A JP H04216592 A JPH04216592 A JP H04216592A JP 2411298 A JP2411298 A JP 2411298A JP 41129890 A JP41129890 A JP 41129890A JP H04216592 A JPH04216592 A JP H04216592A
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- lcd
- display control
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 11
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000010365 information processing Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、ＬＣＤ表示装置を備
えたパーソナルコンピュータ，オフィスコンピュータ，
ワードプロセッサ等の情報処理装置において、グラフィ
ック表示とキャラクタ表示を合成して行なう場合の表示
制御装置に関する。
えたパーソナルコンピュータ，オフィスコンピュータ，
ワードプロセッサ等の情報処理装置において、グラフィ
ック表示とキャラクタ表示を合成して行なう場合の表示
制御装置に関する。
【０００２】
【従来の技術】このような従来の表示制御装置では、画
面メモリであるグラフィックメモリ及びキャラクタメモ
リからそれぞれ必要なグラフィック表示データ及びキャ
ラクタ表示データを、常にＬＣＤ表示装置が要求するフ
レーム周波数でリードしながら、それをＬＣＤ表示装置
へ出力する表示データ（ＬＣＤデータ）に加工・合成す
るようにしており、このような表示制御装置の一例を図
２に示す。
面メモリであるグラフィックメモリ及びキャラクタメモ
リからそれぞれ必要なグラフィック表示データ及びキャ
ラクタ表示データを、常にＬＣＤ表示装置が要求するフ
レーム周波数でリードしながら、それをＬＣＤ表示装置
へ出力する表示データ（ＬＣＤデータ）に加工・合成す
るようにしており、このような表示制御装置の一例を図
２に示す。
【０００３】図２の表示制御装置において、発振器１は
２０ＭＨｚのクロックを発生するする。ＬＣＤコントロ
ーラ２は、発振器１からのクロックを基準にしてグラィ
ックＲＡＭ３及びテキスト（キャラクタ）ＲＡＭ４にそ
れぞれ記憶されているデータを常時リードし、グライツ
ク表示の場合はグラフィック表示データ（ＬＣＤデータ
）としてそのままＬＣＤパネル５へ出力する。また、テ
キスト表示の場合はＣＧＲＯＭ６又は外字ＲＡＭ７を使
用してキャラクタ表示データに変換し、それをＬＣＤデ
ータとしてＬＣＤパネル５へ出力する。さらに、グラィ
ックとテキストの合成表示の場合はグラフィック表示デ
ータ及びキャラクタ表示データを合成してＬＣＤパネル
５へ出力するが、そのためのＬＣＤコントローラの構成
例を図３に示す。
２０ＭＨｚのクロックを発生するする。ＬＣＤコントロ
ーラ２は、発振器１からのクロックを基準にしてグラィ
ックＲＡＭ３及びテキスト（キャラクタ）ＲＡＭ４にそ
れぞれ記憶されているデータを常時リードし、グライツ
ク表示の場合はグラフィック表示データ（ＬＣＤデータ
）としてそのままＬＣＤパネル５へ出力する。また、テ
キスト表示の場合はＣＧＲＯＭ６又は外字ＲＡＭ７を使
用してキャラクタ表示データに変換し、それをＬＣＤデ
ータとしてＬＣＤパネル５へ出力する。さらに、グラィ
ックとテキストの合成表示の場合はグラフィック表示デ
ータ及びキャラクタ表示データを合成してＬＣＤパネル
５へ出力するが、そのためのＬＣＤコントローラの構成
例を図３に示す。
【０００４】図３において、グラフィックＲＡＭ３とＣ
ＧＲＯＭ６又は外字ＲＡＭ７の各データはドツト毎に合
成する必要があるため、合成回路１０に入る前にＰ／Ｓ
部１１，１２によつてパラレルデータからシリアルデー
タに変換される。なお、１３はテキストＲＡＭ４からの
データを一時的に保持するためのラッチ部である。
ＧＲＯＭ６又は外字ＲＡＭ７の各データはドツト毎に合
成する必要があるため、合成回路１０に入る前にＰ／Ｓ
部１１，１２によつてパラレルデータからシリアルデー
タに変換される。なお、１３はテキストＲＡＭ４からの
データを一時的に保持するためのラッチ部である。
【０００５】ところで、ＬＣＤパネル５として６４０×
４００ドツトのものを考えた場合、通常ＬＣＤには７０
Ｈｚのフレーム周波数が必要なため、１／７０秒に１回
のスピードで６４０×４００ドツト分のデータを合成し
て表示パネル５へ送らなければならない。したがつて、
Ｐ／Ｓ部１１，１２でシリアルデータに変換する時のス
ピードは１／７０×１／（６４０×４００）Ｓ＝５５．
８ｎｓとなる。
４００ドツトのものを考えた場合、通常ＬＣＤには７０
Ｈｚのフレーム周波数が必要なため、１／７０秒に１回
のスピードで６４０×４００ドツト分のデータを合成し
て表示パネル５へ送らなければならない。したがつて、
Ｐ／Ｓ部１１，１２でシリアルデータに変換する時のス
ピードは１／７０×１／（６４０×４００）Ｓ＝５５．
８ｎｓとなる。
【０００６】しかし、通常はデータを連続的に送らずに
１ライン毎に少し間隔をおいて送るため、５５．８ｎｓ
内に１データを送るのではなく、もう少し速く送る必要
があり、ここでは５０ｎｓ内に１データを送るものとす
る。したがつて、発振器１として２０ＭＨｚ用のものが
必要になる。
１ライン毎に少し間隔をおいて送るため、５５．８ｎｓ
内に１データを送るのではなく、もう少し速く送る必要
があり、ここでは５０ｎｓ内に１データを送るものとす
る。したがつて、発振器１として２０ＭＨｚ用のものが
必要になる。
【０００７】ところで、近年パーソナルコンピュータや
ワードプロセッサ等の情報処理装置としてバツテリ駆動
のものが出回つており、その種の情報処理装置に対して
長時間の稼働が求められていることから、動作電圧を従
来の５Ｖから３Ｖに変更することが行なわれている。
ワードプロセッサ等の情報処理装置としてバツテリ駆動
のものが出回つており、その種の情報処理装置に対して
長時間の稼働が求められていることから、動作電圧を従
来の５Ｖから３Ｖに変更することが行なわれている。
【０００８】
【発明が解決しようとする課題】しかしながら、バッテ
リ駆動の情報処理装置における回路は一般にＣＭＯＳで
構成されており、ＣＭＯＳでは動作電圧の低下によつて
回路の動作時間（入力から出力までの時間）が遅くなる
という問題があつた。
リ駆動の情報処理装置における回路は一般にＣＭＯＳで
構成されており、ＣＭＯＳでは動作電圧の低下によつて
回路の動作時間（入力から出力までの時間）が遅くなる
という問題があつた。
【０００９】それを、比によつて表わすと、５Ｖ系の動
作時間：３Ｖ系の動作時間＝１：２〜３となり、５Ｖ系
に比べて３Ｖ系では２〜３倍の時間がかかつてしまい、
従来の３Ｖ系の表示制御回路では表示装置が要求するフ
レーム周波数で処理することができず、基本クロックを
下げなければならなかつた。
作時間：３Ｖ系の動作時間＝１：２〜３となり、５Ｖ系
に比べて３Ｖ系では２〜３倍の時間がかかつてしまい、
従来の３Ｖ系の表示制御回路では表示装置が要求するフ
レーム周波数で処理することができず、基本クロックを
下げなければならなかつた。
【００１０】このことは、図２に示した表示制御装置に
もあてはまり、この装置が３Ｖ系のバツテリ駆動を用い
た回路を使用しているものと仮定した場合、合成回路１
０では各データのドットごとの合成処理ができなくなる
ため、発振器１を２０ＭＨｚの１／２〜１／３の周波数
のクロックを発生するものに代えなければならない。
もあてはまり、この装置が３Ｖ系のバツテリ駆動を用い
た回路を使用しているものと仮定した場合、合成回路１
０では各データのドットごとの合成処理ができなくなる
ため、発振器１を２０ＭＨｚの１／２〜１／３の周波数
のクロックを発生するものに代えなければならない。
【００１１】しかし、発振器１を２０ＭＨｚの１／２に
あたる１０ＭＨｚのクロックを発生するものにした場合
、ＬＣＤコントローラ２の出力表示データのフレーム周
波数も半分の３５Ｈｚになつてしまい、ＬＣＤパネル５
上ではちらつきが激しくなって正常な表示ができなくな
る。
あたる１０ＭＨｚのクロックを発生するものにした場合
、ＬＣＤコントローラ２の出力表示データのフレーム周
波数も半分の３５Ｈｚになつてしまい、ＬＣＤパネル５
上ではちらつきが激しくなって正常な表示ができなくな
る。
【００１２】この発明は上記の点に鑑みてなされたもの
であり、表示制御装置の駆動電圧を低くしても、ＬＣＤ
表示装置によるグラフィックとキャラクタの合成表示を
ちらつきなく正常に行なえるようにすることを目的とす
る。
であり、表示制御装置の駆動電圧を低くしても、ＬＣＤ
表示装置によるグラフィックとキャラクタの合成表示を
ちらつきなく正常に行なえるようにすることを目的とす
る。
【００１３】
【課題を解決するための手段】この発明は上記の目的を
達成するために、グラフィックメモリ及びキャラクタメ
モリからそれぞれ必要な表示データを読み取って合成し
、ＬＣＤ表示装置用の表示データに変換して出力する第
１の表示制御回路と、その表示制御回路からの表示デー
タを一時的に記憶するメモリと、そのメモリのリード・
ライトを制御して、第１の表示制御回路からの表示デー
タのフレーム周波数より高いフレーム周波数で該表示デ
ータをＬＣＤ表示装置へ出力する第２の表示制御回路と
を備えたものである。
達成するために、グラフィックメモリ及びキャラクタメ
モリからそれぞれ必要な表示データを読み取って合成し
、ＬＣＤ表示装置用の表示データに変換して出力する第
１の表示制御回路と、その表示制御回路からの表示デー
タを一時的に記憶するメモリと、そのメモリのリード・
ライトを制御して、第１の表示制御回路からの表示デー
タのフレーム周波数より高いフレーム周波数で該表示デ
ータをＬＣＤ表示装置へ出力する第２の表示制御回路と
を備えたものである。
【００１４】なお、第１の表示制御回路の出力表示デー
タをＬＣＤ表示装置に入力される表示データと同じ種類
の信号からなる表示データにするとよい。
タをＬＣＤ表示装置に入力される表示データと同じ種類
の信号からなる表示データにするとよい。
【００１５】
【作用】この発明による表示制御装置によれば、低電圧
駆動により発振器として例えば通常の１／２の周波数の
基本クロックを発生するものが使用され、第１の表示制
御回路の出力表示データのフレーム周波数が１／２にな
つても、第２の表示制御回路でそのフレーム周波数を２
倍にした最適な表示データをＬＣＤ表示装置へ送ること
ができ、その画面上でちらつきのない正常な表示を行な
うことができる。
駆動により発振器として例えば通常の１／２の周波数の
基本クロックを発生するものが使用され、第１の表示制
御回路の出力表示データのフレーム周波数が１／２にな
つても、第２の表示制御回路でそのフレーム周波数を２
倍にした最適な表示データをＬＣＤ表示装置へ送ること
ができ、その画面上でちらつきのない正常な表示を行な
うことができる。
【００１６】そして、第１の表示制御回路には従来の５
Ｖ系の表示制御回路（ＬＳＩ）をそのまま使用すること
も可能であり、第２の表示制御回路はＬＣＤ表示データ
のフレーム周波数を変換するだけの簡単な処理を行なう
回路であるから設計が容易であり、低電圧駆動でも充分
処理できる。
Ｖ系の表示制御回路（ＬＳＩ）をそのまま使用すること
も可能であり、第２の表示制御回路はＬＣＤ表示データ
のフレーム周波数を変換するだけの簡単な処理を行なう
回路であるから設計が容易であり、低電圧駆動でも充分
処理できる。
【００１７】
【実施例】以下、この発明の一実施例を添付図面に基づ
いて具体的に説明する。図１はこの発明の一実施例であ
る表示制御装置の構成を示すブロツク図であり、図２と
対応する部分には同一符号を付している。
いて具体的に説明する。図１はこの発明の一実施例であ
る表示制御装置の構成を示すブロツク図であり、図２と
対応する部分には同一符号を付している。
【００１８】図１の表示制御装置において、発振器２１
は１０ＭＨｚの基本クロックを発生し、ＬＣＤコントロ
ーラ２はその基本クロックを基準にして前述の図２及び
図３に示した従来例と同様に、グラフィックＲＡＭ３か
らグフィック表示データを、ＣＧＲＯＭ６及び外字ＲＡ
Ｍ７からテキストＲＡＭ４のテキストデータに応じたキ
ャラクタ表示データをそれぞれ読み出して（例えば１６
ビット単位で）、パラレル／シリアル変換してドット単
位で合成し、ＬＣＤデータとして３５Ｈｚのフレーム周
波数で出力して、追加ＬＣＤコントローラ２２に入力さ
せる。
は１０ＭＨｚの基本クロックを発生し、ＬＣＤコントロ
ーラ２はその基本クロックを基準にして前述の図２及び
図３に示した従来例と同様に、グラフィックＲＡＭ３か
らグフィック表示データを、ＣＧＲＯＭ６及び外字ＲＡ
Ｍ７からテキストＲＡＭ４のテキストデータに応じたキ
ャラクタ表示データをそれぞれ読み出して（例えば１６
ビット単位で）、パラレル／シリアル変換してドット単
位で合成し、ＬＣＤデータとして３５Ｈｚのフレーム周
波数で出力して、追加ＬＣＤコントローラ２２に入力さ
せる。
【００１９】追加ＬＣＤコントローラ２２は、入力する
フレーム周波数３５ＨｚのＬＣＤデータを８ビット単位
で追加ＲＡＭ２３に書き込みながら、それを倍の速度で
読み出してフレーム周波数７０ＨｚのＬＣＤデータに変
換してＬＣＤパネル５へ送り出す。
フレーム周波数３５ＨｚのＬＣＤデータを８ビット単位
で追加ＲＡＭ２３に書き込みながら、それを倍の速度で
読み出してフレーム周波数７０ＨｚのＬＣＤデータに変
換してＬＣＤパネル５へ送り出す。
【００２０】このように、この実施例では低電圧駆動（
３Ｖ）にするため、通常の１／２の周波数である１０Ｍ
Ｈｚの基本クロックを発生する発振器２１を用いるので
、ＬＣＤコントローラ２の出力表示データのフレーム周
波数が１／２にあたる３５Ｈｚになるが、追加ＬＣＤコ
ントローラ２２でそのフレーム周波数を２倍の７０Ｈｚ
に変換して、ＬＣＤパネル５が要求する最適なＬＣＤデ
ータをＬＣＤパネル５へ送るようにしたため、その画面
上でちらつきのない正常な表示を行なうことができる。
３Ｖ）にするため、通常の１／２の周波数である１０Ｍ
Ｈｚの基本クロックを発生する発振器２１を用いるので
、ＬＣＤコントローラ２の出力表示データのフレーム周
波数が１／２にあたる３５Ｈｚになるが、追加ＬＣＤコ
ントローラ２２でそのフレーム周波数を２倍の７０Ｈｚ
に変換して、ＬＣＤパネル５が要求する最適なＬＣＤデ
ータをＬＣＤパネル５へ送るようにしたため、その画面
上でちらつきのない正常な表示を行なうことができる。
【００２１】ここで、追加ＬＣＤコントローラ２２は、
ＬＣＤコントローラ２のように表示データのパラレル／
シリアル変換及び合成等のビット単位での処理を行なう
ことはなく、単に８ビツト単位でのＬＣＤデータのリー
ド・ライトの制御を行なうだけであるから、それ程高い
処理速度は要求されず、駆動電圧が３Ｖでクロック周波
数が１０ＭＨｚ程度でも、７０Ｈｚのフレーム周波数で
ＬＣＤデータをＬＣＤパネル５へ送出することができる
。
ＬＣＤコントローラ２のように表示データのパラレル／
シリアル変換及び合成等のビット単位での処理を行なう
ことはなく、単に８ビツト単位でのＬＣＤデータのリー
ド・ライトの制御を行なうだけであるから、それ程高い
処理速度は要求されず、駆動電圧が３Ｖでクロック周波
数が１０ＭＨｚ程度でも、７０Ｈｚのフレーム周波数で
ＬＣＤデータをＬＣＤパネル５へ送出することができる
。
【００２２】また、ＬＣＤコントローラ２としては、５
Ｖ系で築き上げた実績のある表示制御回路（表示制御用
ＬＳＩ）を３Ｖ系においても使用することができるため
、簡単な追加ＬＣＤコントローラ２２のみを設計するだ
けで済む。
Ｖ系で築き上げた実績のある表示制御回路（表示制御用
ＬＳＩ）を３Ｖ系においても使用することができるため
、簡単な追加ＬＣＤコントローラ２２のみを設計するだ
けで済む。
【００２３】特にこの実施例のように、ＬＣＤコントロ
ーラ２の出力表示データが、ＬＣＤパネル５に入力され
るＬＣＤデータと同じ種類の信号（画像のドット信号の
他に、１ラインの終わり及び１フレームの終わりを示す
信号等を含む）からなる表示データ（ＬＣＤデータ）で
あるようにすれば、従来の５Ｖ系のＬＣＤコントローラ
をそのまま使用することが可能である。
ーラ２の出力表示データが、ＬＣＤパネル５に入力され
るＬＣＤデータと同じ種類の信号（画像のドット信号の
他に、１ラインの終わり及び１フレームの終わりを示す
信号等を含む）からなる表示データ（ＬＣＤデータ）で
あるようにすれば、従来の５Ｖ系のＬＣＤコントローラ
をそのまま使用することが可能である。
【００２４】
【発明の効果】以上説明したように、この発明によれば
、表示制御装置の駆動電圧を低くしても、ＬＣＤ表示装
置によるグラフィックとキャラクタの合成表示をちらつ
きなく正常に行なうことができる。
、表示制御装置の駆動電圧を低くしても、ＬＣＤ表示装
置によるグラフィックとキャラクタの合成表示をちらつ
きなく正常に行なうことができる。
【図１】この発明の一実施例である表示制御装置を示す
ブロツク構成図である。
ブロツク構成図である。
【図２】従来の表示制御装置の一例を示すブロツク構成
図である。
図である。
【図３】図２の表示制御装置におけるＬＣＤコントロー
ラの構成例を示すブロツク図である。
ラの構成例を示すブロツク図である。
１ 発振器
２ ＬＣＤコントローラ ３ グラフィックＲＡＭ ４
テキストＲＡＭ（キャラクタＲＡＭ）
２ ＬＣＤコントローラ ３ グラフィックＲＡＭ ４
テキストＲＡＭ（キャラクタＲＡＭ）
Claims (2)
- 【請求項１】 グラフィックメモリ及びキャラクタメ
モリからそれぞれ必要な表示データを読み取って合成し
、ＬＣＤ表示装置用の表示データに変換して出力する第
１の表示制御回路と、該表示制御回路からの表示データ
を一時的に記憶するメモリと、該メモリのリード・ライ
トを制御して、前記第１の表示制御回路からの表示デー
タのフレーム周波数より高いフレーム周波数で該表示デ
ータをＬＣＤ表示装置へ出力する第２の表示制御回路と
を備えたことを特徴とする表示制御装置。 - 【請求項２】 第１の表示制御回路の出力表示データ
がＬＣＤ表示装置に入力される表示データと同じ種類の
信号からなる表示データであることを特徴とする請求項
１記載の表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2411298A JPH04216592A (ja) | 1990-12-18 | 1990-12-18 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2411298A JPH04216592A (ja) | 1990-12-18 | 1990-12-18 | 表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04216592A true JPH04216592A (ja) | 1992-08-06 |
Family
ID=18520316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2411298A Pending JPH04216592A (ja) | 1990-12-18 | 1990-12-18 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04216592A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0590798A1 (en) * | 1992-09-29 | 1994-04-06 | Technology Trade And Transfer Corporation | Methods of driving indicator tubes |
| JP2008040272A (ja) * | 2006-08-08 | 2008-02-21 | Casio Comput Co Ltd | 液晶表示装置、撮像装置、液晶表示方法及びプログラム |
-
1990
- 1990-12-18 JP JP2411298A patent/JPH04216592A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0590798A1 (en) * | 1992-09-29 | 1994-04-06 | Technology Trade And Transfer Corporation | Methods of driving indicator tubes |
| JP2008040272A (ja) * | 2006-08-08 | 2008-02-21 | Casio Comput Co Ltd | 液晶表示装置、撮像装置、液晶表示方法及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3455677B2 (ja) | 画像データ処理装置 | |
| US5548765A (en) | Power saving display subsystem for portable computers | |
| JP2001222249A (ja) | Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器 | |
| JP3674488B2 (ja) | 表示コントロール方法、表示コントローラ、表示ユニット及び電子機器 | |
| JPH11202290A (ja) | 液晶表示装置および計算機システム | |
| US10747293B2 (en) | Timing controllers for display devices | |
| JPH07175445A (ja) | メモリ内蔵液晶ドライバと液晶ディスプレイ | |
| JP2006251795A (ja) | タイミング信号の出力方法及びタイミングコントローラ | |
| JPH04216592A (ja) | 表示制御装置 | |
| JPH06186942A (ja) | 表示装置 | |
| JP4291663B2 (ja) | 液晶表示装置 | |
| JPH04323691A (ja) | 表示制御装置 | |
| JP2920919B2 (ja) | インターフェイス装置 | |
| JP2547332Y2 (ja) | マイクロコンピュータ | |
| JP2776678B2 (ja) | 表示回路 | |
| JP2002108290A (ja) | 液晶表示装置 | |
| JPH10239660A (ja) | 液晶表示装置の駆動回路 | |
| JP2595243Y2 (ja) | マイクロコンピュータ | |
| JPS61235891A (ja) | 表示制御システム | |
| JPS62192792A (ja) | 表示制御装置 | |
| JP2786054B2 (ja) | 液晶表示装置の表示方法 | |
| JP3235281B2 (ja) | 半導体装置および電子機器 | |
| JP3355979B2 (ja) | Ｌｃｄ駆動回路 | |
| JPH0744135A (ja) | 表示駆動回路 | |
| JPS60198619A (ja) | 情報処理装置 |