JP2786054B2 - 液晶表示装置の表示方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は，液晶表示装置を低電力
で駆動する方法に関する。パーソナルコンピュータ（パ
ソコン）は，液晶表示装置とＣＲＴの両方に接続可能な
構成を取っている。このようなパソコンでは，液晶表示
装置とＣＲＴの駆動条件の違いを吸収するために液晶表
示制御のためのフレームメモリを設けフレームメモリに
液晶表示の１画面分のデータを格納し，フレームメモリ
から表示データを読み出して液晶表示するようにしてい
る。

【０００２】このような，携帯型パソコン等の電池駆動
の液晶表示装置はできるだけ低電力で駆動できるように
し，電池寿命をできる限り長くする必要がある。そのた
め，電池電圧が低下した時にも表示画面がちらつくこと
なく表示できるようにする必要があるが，従来の液晶表
示装置は電源電圧が低下した時の対策は計られていなか
った。

【０００３】

【従来の技術】図７は従来の表示装置の構成を示す。図
において，７０は表示制御部（ＣＲＴＣ）であって，表
示用クロックに従って，ＣＲＴと液晶表示装置の水平同
期信号，垂直同期信号および表示制御のための制御クロ
ック信号（ＣＣＬＫ）等を発生するものである。７１は
フレームメモリ制御部であってフレームメモリの書き込
み制御，読み出し制御および液晶表示装置の表示制御を
行うものである。７２はフレームメモリであって，１画
面分の表示データを格納するものである。７３は液晶表
示装置，７４はＣＲＴである。

【０００４】７５はシステムバスインタフェースであっ
て，コンピュータ本体のシステムバスと表示装置のシス
テムバス７６とのインタフェースをとるものである。７
６はシステムバス，７７はグラフィックメモリ制御部で
あって，グラフィックメモリのアドレスを指定しグラフ
ィックデータの書き込みと読み出しを行うものである。
７８はキャラクタメモリ制御部であって，キャラクタメ
モリ８０およびフォントメモリ８１のアドレス指定を
し，キャラクタデータの書き込みと読み出しを行うもの
である。７９はグラフィックメモリであって，グラフィ
ックデータを格納するものである。８０はキャラクタメ
モリであって，キャラクタコードを格納するものであ
る。８１はフォントメモリであって，キャラクタコード
に対応するキャラクタのパターンを格納するものであ
る。８２は信号合成部であって，グラフィックデータと
キャラクタデータを合成し，１画面分の表示データに合
成するものである。 図の構成の動作の概略を説明す
る。

【０００５】表示制御部（ＣＲＴＣ）７０は，表示用ク
ロックに従ってＣＲＴ７４および液晶表示装置７３の水
平同期信号，垂直同期信号および表示制御クロック（Ｃ
ＣＬＫ）を発生し，ＣＲＴ７４，液晶表示装置７３およ
びフレームメモリ制御部７１に供給する（以後，単に同
期信号と称する場合は水平同期信号，垂直同期信号，表
示制御クロック（ＣＣＬＫ），ＤＩＳＰ信号（後述，図
９参照））を含む）。同時に，ＣＲＴＣ７０はグラフィ
ックメモリ制御部７７とキャラクタメモリ制御部７８に
も同期信号を送出する。そして，グラフィックメモリ制
御部７７は，ＣＲＴＣ７０からの同期信号に従ってグラ
フィックメモリにアドレスを指定してデータの書き込み
もしくは読み出しを行う。同様に，キャラクタメモリ制
御部７８はＣＲＴＣ７０からの同期信号に従ってグラフ
ィックメモリ７９およびフォントメモリ８１にアドレス
を指定してデータの書き込みもしくは読み出しを行う。
信号合成部８２はグラフィックメモリ７９から取り出さ
れたグラフィック表示データとキャラクタメモリ８０の
キャラクタコードに対応するフォントメモリ８１から取
り出されたキャラクタ単位の表示データを合成して一画
面の表示データとする。

【０００６】ＣＲＴ７４はＣＲＴＣ７０から送られてい
る表示データと同期信号に従って表示データを画面表示
する。一方，フレームメモリ制御部７１はＣＲＴＣ７０
から送られてくる同期信号に従って，フレームメモリ７
２のアドレス指定し，表示データの書き込みおよび読み
出しを行う。そして，フレームメモリ制御部７１はフレ
ームメモリ７２から読み出したデータを同期信号と表示
データに従って液晶表示する。

【０００７】図７の構成の動作は後述する。図８によ
り，液晶画面を上下に２分割して駆動する液晶表示装置
について説明する。

【０００８】図８は２分割液晶画面を示す。図８は横８
０ブロック（１ブロックは横８ドット×縦１ドット），
縦４００ライン（１ラインは１ドット）の場合を示し，
Ａは上半分，Ｂは下半分を示す。１ブロックのアドレス
を表すのに上半分Ａは横方向に１から順次８０までの番
号で表し，下半分Ｂは１ラインのアドレスを横方向に２
０１から２８０までの番号で表す。

【０００９】図９は従来の液晶表示のタイムチャートで
ある。図９により従来の液晶表示装置の表示方法を説明
する。図において，ＤＣＬＫ(1) は表示データのドット
の制御クロックである。１ブロックを横８ドットで表示
する場合ＣＣＬＫ(1) の１周期においてＤＣＬＫ(1)は
８周期である。ＣＣＬＫ(1) は水平同期信号(1) ，垂直
同期信号(1) ，ＤＩＳＰ信号(1) 等を制御するための表
示制御クロックである。

【００１０】水平同期信号(1) は液晶表示装置の水平同
期信号(1) である。ＤＩＳＰ信号(1) は１ラインの表示
データの水平表示期間の制御を行うものであり，水平同
期信号(1) の立ち下がりからＤＩＳＰ信号(1) の立ち上
がりまでの水平フロントポーチ部分とＤＩＳＰ信号(1)
の立ち下がりから水平同期信号の立ち上がりまでの水平
バックポーチ部分よりなる。表示データはフレームメモ
リの書き込み（Ｗ）と読み出し（Ｒ）それぞれ一回ずつ
よりなるサイクルを表す。図は１ラインで８０ブロック
の表示制御をする場合を表し，１水平表示期間でライト
サイクルは１ライン横８０ブロックの表示データの読み
出しを制御し，リードサイクルは液晶画面の上４０ブロ
ックと下４０ブロックの表示データを読み出す制御をす
る。フレームメモリサイクルはフレームメモリのライト
サイクル（Ｗ）とリードサイクル（Ｒ）を表す。表示デ
ータの１サイクルでライトとリードの１サイクルずつ行
われる。フレームメモリライトアドレスはフレームメモ
リのライトアドレス指定サイクルを表し，１ラインの各
ブロックに対応して，１水平表示期間で８０アドレス指
定する。フレームメモリのリードアドレスはフレームメ
モリのリードアドレス指定するサイクルを表し，液晶画
面の上半分と下半分を交互にアドレス指定する。１，
３，・・・，４０は上半分の１ラインのブロックのアド
レスであり，２０１，２０２，・・・，２４０は下半分
の１ラインのブロックのアドレスを表す。

【００１１】以上は各信号の１ラインの制御を表す。表
示ライン，垂直同期信号(1) ，ＤＩＳＰ信号(1) は１画
面についての制御について表す。図の表示ラインは１画
面４００ラインの場合の表示サイクルを表す。垂直同期
信号(1) および最下段のＤＩＳＰ信号(1) は１画面のそ
れぞれのサイクルを表す。

【００１２】図示の各信号に従って１ラインの表示動作
の説明をする。ＣＣＬＫ(1) に同期して，水平同期信号
(1) が発生する。水平同期信号(1) が立ち上がった後，
ＣＣＬＫ(1) に同期してＤＩＳＰ信号(1) が立ち上が
る。そして，ＤＩＳＰ信号(1) の立ち上がりに同期し
て，表示データの制御が開始される。即ち，ＤＩＳＰ
(1) の１水平期間において８０ブロックの表示データの
制御がなされる。そして，表示データの１サイクルにお
いて，フレームメモリの書き込み（Ｗ）１回と読み出し
（Ｒ）１回がなされる。この時，フレームメモリへの書
き込みはフレームメモリライトアドレスに示されるよう
に，１ラインの横８０ブロックについて順番に指定され
て書き込まれる。フレームメモリの表示データを読み出
して表示する場合は，液晶表示画面の上半分と下半分を
交互に１ブロックづつ順番にアドレス指定し，対応する
表示データを表示する。

【００１３】４００ラインの表示ラインまで表示がなさ
れると，垂直同期信号(1) が発生し，液晶表示装置の第
１番目のラインの第１番目のブロックから上記の処理が
繰り返される。

【００１４】

【発明が解決しようとする課題】従来の電池駆動の液晶
表示装置は，電源電池の供給電圧が一定水準以上にある
場合にのみを想定して設計され，電源電池が低下した場
合には低電力モードで表示されるようにはされていなか
った。

【００１５】本発明は，電源電池の起電力が低下した場
合には低電力で液晶駆動できるようにするとともに，低
電力駆動の場合にも表示画面のちらつきがなく，標準モ
ードによる駆動の場合とほぼ同じように表示できる液晶
表示装置の表示方法を提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明は，液晶表示装置
を駆動する電池の電圧が低下した等で低電力モードで駆
動する必要が生じた場合には，単位時間（１フレーム時
間）にフレームメモリに転送する画面数を少なくし，低
電力で駆動できるようにした。一方，フレームメモリの
リードサイクルは変更することなく，省電力化による画
面のちらつきが最小限になるようにした。

【００１７】図１は本発明の基本構成を示す。図におい
て，１は表示制御部，２は表示制御部Ａ（ＣＲＴＣ(1)
）であって，電源電圧が正常の場合に標準周期の同期
信号(1) （水平同期信号(1) ，垂直同期信号(1) ，ＣＣ
ＬＫ(1) ，ＤＩＳＰ(1) を含む）を発生するものであ
る。２’は表示制御部Ｂであって，表示用クロックを分
周する分周回路を備え，電源電池の出力電圧が低下した
場合に標準周期より遅い周期の同期信号(2) （水平同期
信号(2) ，垂直同期信号(2) ，ＣＣＬＫ(2) ，ＤＩＳＰ
信号(2) を含む）を発生するものである。

【００１８】３は選択部Ａであって，低電力モード設定
信号に基づいて，表示制御部Ｂにおいて標準周期より遅
い周期の同期信号(2) が発生するようにするものであ
る。３’は分周回路である。４は低電力モード設定信号
発生部であって，電源電圧の低下等に基づいて液晶表示
装置の低電力動作モードを設定する信号を発生するもの
である。

【００１９】５はグラフィック／キャラクタメモリであ
って，グラフィックデータのメモリとキャラクタデータ
のメモリよりなるものである。６はメモリ制御部であっ
て，グラフィックメモリ／キャラクタメモリ５を制御す
るものである。７は選択部Ｂであって，標準モードで駆
動する場合に同期信号(1) を選択し，電源電圧が低下し
た場合等の低電力モードの場合に同期信号(2) を選択す
るものである。

【００２０】８はフレームメモリ制御部であって，同期
信号(1) もしくは(2) に従って，フレームメモリ１２に
表示データを書き込み，もしくは表示データを読み出
し，液晶表示装置に表示する制御を行うものである。９
はライトアドレス発生部であって，標準モードにおい
て，標準周期でフレームメモリのライトアドレスを順次
発生し，低電力モードにおいて，標準周期より，遅い周
期でライトアドレスを発生するものである。１０はリー
ドアドレス発生部であって，標準モード，低電力モード
のいずれの場合も標準周期でフレームメモリのリードア
ドレスを順次発生するものである。１１はフレームメモ
リアクセス制御部であって，フレームメモリ１２に表示
データを書き込み，もしくはフレームメモリ１２から表
示データを読み出して液晶表示装置に表示制御するもの
である。

【００２１】１２はフレームメモリ，１３は液晶表示装
置である。

【００２２】

【作用】図２，図３を参照し，図１の基本構成の動作を
説明する。図２は本発明の表示データ転送方法の説明図
である。

【００２３】図において， (a)は従来の表示方法を示
し，１フレーム時間４００ラインの表示データ（１画面
のデータ）をフレームメモリに転送することを示してい
る。(b)は電源電圧が低下した場合等の低電力モードに
おける表示データ転送方法の例を示す。例えば２フレー
ム時間により，１画面の表示データをフレームメモリに
転送することを示している。１画面の表示データに必要
な時間は２フレーム時間に限られず，４フレーム時間，
８フレーム時間等必要に応じて様々に採用できる。な
お，電源電圧が正常な場合等の標準モードにおいては従
来と同じ表示データ転送方法に従う。

【００２４】図３は電源電圧が低下した場合の本発明の
基本構成の動作説明図である。図は標準モードの場合の
２倍の時間（２フレーム時間）で１画面の表示データを
フレームメモリに書き込み制御する場合（図２ (b)参
照）を例として示す。

【００２５】図において， (a)はＣＣＬＫ(2) であり，
点線は標準モードの場合を示す。 (b)は表示データのサ
イクルを表し，点線は標準モードの場合を示す。 (c)は
フレームメモリサイクルであって，書き込み（Ｗ）と読
み出し（Ｒ）のサイクルを表す。フレームメモリサイク
ルは低電力モードの場合と標準モードの場合とで同じ周
期で動作する。 (d)はフレームメモリライトアドレスの
サイクルを示し，標準モードより遅い周期とする（例え
ば２倍の時間）をとる（点線は標準モードを示す）。
(e)はフレームメモリリードアドレスのサイクルを示
し，標準モードと低電力モードとで同じ周期とする。

【００２６】低電力モードの場合について図１の基本構
成の動作を説明する（図１を参照する）。低電力モード
設定信号発生部４は低電力モード設定信号を発生する
（例えば，電源電圧の低下を検出する等）。選択部Ａ３
は，低電力モード設定信号を検出すると表示用クロック
を分周する。表示制御部Ｂ（ＣＲＴＣ２）２’は標準よ
り遅い同期信号(2) を出力する。

【００２７】同時に選択部Ｂ７は低電力モード設定信号
を入力することにより同期信号(2)を選択し，メモリ制
御部６に転送する。メモリ制御部６は同期信号(2) に従
ってグラフィック／キャラクタメモリ５のライト制御，
リード制御を行う。

【００２８】フレームメモリアクセス制御部１１は低電
力モード設定信号に基づいて低電力モードでフレームメ
モリへのライト制御，リード制御を行う。このとき，ラ
イトアドレス発生部９は同期信号(2) に従って標準モー
ドより遅い周期でライトアドレスを発生する。リードア
ドレス発生部１０は低電力モードであっても標準モード
と同じ周期でリードアドレスを発生する。

【００２９】図３を参照して，フレームメモリ制御部の
動作を説明する。低電力モードにおいては，フレームメ
モリ制御部８は，ＣＣＬＫ(2) に従って表示データの書
き込み制御と読み出し制御を行う。フレームメモリ１２
の書き込み制御と読み出し制御はフレームメモリサイク
ル (c)に従って行われ，標準モードと同じ周期でライト
（Ｗ）とリード（Ｒ）を行う。そして，ライトアドレス
発生部９によるフレームメモリライトアドレスサイクル
は標準モードの２倍の周期で行われる。そのため，２フ
レーム時間で１ライン分のデータの書き込みが行われ
る。一方，リードアドレス発生部１０は標準モードと同
じ周期でフレームメモリの表示データの読み出しを行
う。例えば，表示データ１の間で，フレームメモリアド
レス１と２０１を発生し，２フレーム時間でフレームメ
モリアドレス１と２０１を読み出して，液晶表示装置１
３に表示する。従って，液晶表示画面への表示制御は標
準モードと同じ周期で行われる。

【００３０】本発明の低電力モードにおいて，フレーム
メモリアクセス制御のうち書き込み制御時間，表示デー
タ期間は標準モードより長く，同時に１水平走査時間も
長くなるので液晶表示を省電力化できる。しかし，リー
ドサイクルは標準モードの場合と同じであるので，液晶
表示装置への表示は標準モードと同じに行うことができ
る。そのため，フレームメモリへの書き込み周期より読
み出し周期の方が短いので空の表示データの読み出し期
間はあるが，画面のちらつきを最小限に抑制することが
できる。

【００３１】

【実施例】図４は本発明の実施例構成を示す。図におい
て，２０は低電力モード設定信号発生部，２１は選択回
路(1) であって，低電力モードにおいて，表示制御部Ｂ
（ＣＲＣＴ(2) ）から同期信号(2) が出力されるように
するものである。２２は表示制御部Ａ（ＣＲＴＣ(1) ）
である。２３は表示制御部Ｂ（ＣＲＴＣ(2) ）である。
２４は選択回路(2) であって，標準モードにおいて同期
信号(1) を選択し，低電力信号モード設定信号に従って
同期信号(2) を選択するものである。

【００３２】２５はシステムバスインタフェースであっ
て，本体側の制御部のシステムバスとのインタフェース
をとるものである。２６はシステムバス，２７はグラフ
ィックメモリ，２７’はグラフィックメモリ制御部，２
８はキャラクタメモリ，２８’はフォントメモリ，２９
はキャラクタメモリ制御部である。

【００３３】３０は信号合成部，３１はフレームメモリ
制御部，３２はフレームメモリ，３３は液晶表示装置で
ある。図の構成においてＣＲＴは省略されている。図の
構成の動作は後述する。

【００３４】図５は本発明のフレームメモリ制御部の構
成を示す。図において，４０はフレームメモリ制御部，
４１はライトアドレスカウンタであって，ライトアドレ
スを発生するものである。ライトアドレスカウンタは低
電力モードでは標準モードの２倍の時間周期でライトア
ドレスを発生する。４２はリードアドレスカウンタであ
って，リードアドレスを発生するものである。リードア
ドレスカウンタは標準モード，低電力モードのいづれの
場合も同じ時間周期てリードアドレスを発生する。４３
はフレームメモリアクセス制御部，４４はフレームメモ
リ，４５は液晶表示装置である。

【００３５】図６の実施例構成の低電力モードの動作を
説明する。選択回路(1) ２１は低電力モード設定信号に
基づいて表示用クロックを分周し，ＣＲＴＣ(2) ２３か
らＣＣＬＫ(2) が出力されるようにする。選択回路(2)
２４は低電力モード設定信号に基づいてＣＣＬＫ(2) を
選択する。グラフィックメモリ制御部２７’は同期信号
(2) によりグラフィックメモリに対する書き込み，読み
出しを行う。キャラクタメモリ制御部２９はキャラクタ
メモリ２８，フォントメモリ２８’の書き込み，読み出
しの制御を行う。信号合成部３０はグラフィックデータ
とキャラクタデータを合成し，１画面分の表示データを
作成する。フレームメモリ制御部３１はアドレスを発生
して表示データをフレームメモリに書き込むとともにア
ドレスを発生してフレームメモリから表示データを読み
出し，液晶表示装置に表示する。

【００３６】図６は本発明の実施例構成の低電力モード
におけるタイムチャートである。図の構成において，電
源電圧が正常な場合の標準モードでは図９のタイムチャ
ートに従って動作する。

【００３７】図において，ＤＣＬＫ(2) は表示データの
ドット制御をするためのクロックである。周期は標準モ
ードにおけるドット制御クロック（ＤＣＬＫ(1) ）と同
じである（図９参照）。ＣＣＬＫ(2) は表示制御クロッ
クであって，標準モードにおけるＣＣＬＫ(1) の２倍の
時間周期である。ＣＣＬＫ(2) における点線は標準モー
ドのＣＣＬＫ(1) を示す。水平同期信号(2) ，ＤＩＳＰ
信号(2) は標準モードにおける水平同期信号(1) ，ＤＩ
ＳＰ信号(1) と同じに機能するものであるが，それぞ
れ，時間周期が２倍になっている。同様に，表示デー
タ，フレームメモリライトサイクルも標準モードと比較
して時間周期が２倍となっている。フレームメモリサイ
クル，フレームメモリリードアドレスのサイクルは標準
モードと同じである。

【００３８】表示ライン，垂直同期信号(2) の時間周期
も標準モードの２倍である。図６により本発明のＣＲＴ
Ｃ(2) およびフレーム制御部の動作を説明する（図４，
図５を参照する）。

【００３９】ＣＲＴＣ(2) ２３はＣＣＬＫ(2) を発生す
るとともに，水平同期信号(2) ，垂直同期信号(2) ，Ｄ
ＩＳＰ信号(2) を発生する（同期信号(2) はそれ等の信
号を含む）。

【００４０】ライトアドレスカウンタ４１（図５参照）
は，低電力モード設定信号を入力して，標準モードの２
倍の時間周期でライトアドレスを生成する。そして，Ｃ
ＣＬＫ(2) とＤＩＳＰ信号(2) に基づいて，ライトアド
レスを発生する。そして，フレームメモリ制御部４０
（図５）は標準モードの２倍の時間周期で表示データを
フレームメモリに書き込む。

【００４１】リードアドレスカウンタ４２（図５参照）
は，低電力モード設定信号を入力し，同期信号(2) のＤ
ＩＳＰ信号(2) に基づいてカウントを開始する。その
時，標準モードと同じ時間周期でリードアドレスを順次
発生する。フレームメモリアクセス制御部４３（図５）
は，フレームメモリサイクルに従って，フレームメモリ
のデータを読み出し，読み出した表示データを液晶表示
装置３３に転送する。

【００４２】リードアドレスの発生の順番は液晶の上半
分のアドレス１，下半分のアドレス２０１，上半分のア
ドレス２，下半分のアドレス２０２として，１水平同期
信号(2) の間に，１６０を表示する。この間に１ライン
（８０ブロック）の表示データがフレームメモリに書き
込まれる。

【００４３】４００ライン（１画面）の処理が終了する
と，垂直同期信号(2) が発生し，次の表示データについ
て再度上記と同様の処理が繰り返される。

【００４４】

【発明の効果】本発明によれば，電池駆動の液晶表示に
おいて，低電力モードにおいては低消費電力で液晶表示
することができるので，電源電池の起電力が低下しても
液晶表示することができ，電池を長寿命化することがで
きる。また，本発明によれば電源電池の電圧低下を自動
的に検出して低消費電力モードとし，電池電圧が回復す
ることにより自動的に通常モードに復旧することがで
き，使いやすい液晶表示装置を実現できる。また，書き
込み速度は２倍にするだけでなく，１／２，１／４，１
／８等にすることも可能であり，電池電圧の低下した時
の消費電力の節約をより効果的にすることができる。 こ
のように，本発明によれば，電池電圧が低下してもちら
つきが少なく，電池寿命の長い液晶表示装置を実現する
ことができる。

【図面の簡単な説明】

【図１】本発明の基本構成を示す図である。

【図２】本発明の表示データの転送方法を示す図であ
る。

【図３】本発明の基本構成の動作説明図（低電力モード
の場合）である。

【図４】本発明の実施例構成を示す図である。

【図５】本発明のフレームメモリ制御部の構成を示す図
である。

【図６】実施例構成のタイムチャートである。

【図７】従来の表示装置の構成を示す図である。

【図８】２分割液晶表示画面を示す図である。

【図９】従来の液晶表示のタイムチャートを示す図であ
る。

【符号の説明】

１ ：表示制御部１ ２ ：表示制御部Ａ（ＣＲＴＣ(1) ） ２’：表示制御部Ｂ（ＣＲＴＣ(2) ） ３ ：選択部Ａ ４ ：低電力モード設定信号発生部 ５ ：グラフィック／キャラクタメモリ ６ ：メモリ制御部 ７ ：選択部Ｂ ８ ：フレームメモリ制御部 ９ ：ライトアドレス発生部 １０：リードアドレス発生部 １１：フレームメモリアクセス制御部 １２：フレームメモリ １３：液晶表示装置

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G09G 3/36 G02F 1/133

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 液晶表示装置(13)と，１画面分の表示デ
   ータを格納するフレームメモリ(12)と，フレームメモリ
   (12)に表示データを書き込むとともにフレームメモリ(1
   2)に書き込まれたデータを読み出して液晶表示装置(13)
   の表示制御を行うフレームメモリ制御部(8) と，表示用
   クロックに従ってフレームメモリ(12)と液晶表示装置(1
   3)を制御する同期信号を発生する表示制御部(1) とを備
   え，液晶表示装置(13)に表示データを表示する方法にお
   いて， フレームメモリ制御部(8) はフレームメモリ(12)の書き
   込みアドレスを発生するライトアドレス発生部(9) と，
   フレームメモリの読み出しアドレスを発生するリードア
   ドレス発生部(10)と，ライトアドレス発生部(9) から発
   生されるライトアドレスに表示データを書き込むととも
   に，リードアドレスの表示データを読み出すフレームメ
   モリアクセス制御部(11)と， 電源電圧が低下した時に低電力モードを設定する信号を
   発生する低電力モード設定信号発生部と，低 電力モードにおいて表示用クロックを分周して遅いク
   ロック信号を出力する選択部Ａとを備え， 表示制御部(1) は表示用クロックを入力して標準周期の
   同期信号を発生する表示制御部Ａと，低電力モードで該
   選択部Ａから出力される標準より遅いクロック信号を入
   力して標準より遅い同期信号を出力する表示制御部Ｂと
   を備え， 標準モードにおいてライトアドレス発生部(9) およびリ
   ードアドレス発生部(10)はそれぞれ表示制御部Ａから出
   力される標準周期の信号に従ってフレームメモリ(12)
   のライトアドレスおよびリードアドレスを発生し，低電
   力モードにおいて，ライトアドレス発生部(9) は該表示
   制御部Ｂから出力される標準周期より遅い周期の同期信
   号に従ってフレームメモリ(12) のライトアドレスを発
   生し，リードアドレス発生部(10)は該表示制御部Ａから
   出力される標準周期の同期信号に従ってフレームメモリ
   (12) のリードをアドレスを発生することを特徴とする
   液晶表示装置の表示方法。