JP2002108290A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2002108290A JP2002108290A JP2000296096A JP2000296096A JP2002108290A JP 2002108290 A JP2002108290 A JP 2002108290A JP 2000296096 A JP2000296096 A JP 2000296096A JP 2000296096 A JP2000296096 A JP 2000296096A JP 2002108290 A JP2002108290 A JP 2002108290A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- power supply
- voltage
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 従来の液晶表示装置では、ＤＣ／ＤＣコンバ
ータで使用されるスイッチングレギュレータの発振ノイ
ズが、ＶＤＤ及びＶＥＥ電源に現れ、コモン電圧、ゲー
ト電圧、ソース電圧、階調電圧にその発振ノイズが現
れ、さらに表示上ビートノイズとして現れるという問題
があった。 【解決手段】 ＤＣ／ＤＣコンバータ４から発生される
電源電圧を、シャントレギュレータ７、８を介して、コ
モン電圧生成回路を構成するオペアンプ９、プッシュプ
ル回路及び可変抵抗ＶＲ１に供給することにより、ＤＣ
／ＤＣコンバータ４で用いられるスイッチングレギュレ
ータから発振される発振ノイズを低減した電源電圧ＶＤ
Ｄ１、ＶＥＥ１をオペアンプ９及び可変抵抗で用いるよ
うにして、電源電圧の発振ノイズに起因する表示上のビ
ートノイズを低減する。
ータで使用されるスイッチングレギュレータの発振ノイ
ズが、ＶＤＤ及びＶＥＥ電源に現れ、コモン電圧、ゲー
ト電圧、ソース電圧、階調電圧にその発振ノイズが現
れ、さらに表示上ビートノイズとして現れるという問題
があった。 【解決手段】 ＤＣ／ＤＣコンバータ４から発生される
電源電圧を、シャントレギュレータ７、８を介して、コ
モン電圧生成回路を構成するオペアンプ９、プッシュプ
ル回路及び可変抵抗ＶＲ１に供給することにより、ＤＣ
／ＤＣコンバータ４で用いられるスイッチングレギュレ
ータから発振される発振ノイズを低減した電源電圧ＶＤ
Ｄ１、ＶＥＥ１をオペアンプ９及び可変抵抗で用いるよ
うにして、電源電圧の発振ノイズに起因する表示上のビ
ートノイズを低減する。
Description
【０００１】
【発明の属する技術分野】この発明は、液晶パネルを駆
動する電源の発振ノイズ等のノイズを低減することによ
り、表示上のビートノイズを抑えるように構成された液
晶表示装置に関する。
動する電源の発振ノイズ等のノイズを低減することによ
り、表示上のビートノイズを抑えるように構成された液
晶表示装置に関する。
【０００２】
【従来の技術】図９は、従来の液晶表示装置を示すブロ
ック図である。図９において、１は複数のゲート線（走
査線）及びソース線（信号線）が交差するように配置さ
れ、各交点に画素電極が形成されると共に、画素電極に
対向するように対向電極が配置された液晶パネル、２は
液晶パネル１のゲート線を駆動するゲートドライバＩ
Ｃ、３は液晶パネル１のソース線を駆動するソースドラ
イバＩＣである。４はゲートドライバＩＣ２及びソース
ドライバＩＣ３並びに液晶パネル１に各種電圧を供給す
るスイッチングレギュレータを用いたＤＣ／ＤＣコンバ
ータ、５はゲートドライバＩＣ２及びソースドライバＩ
Ｃ３に制御信号を供給するタイミングコントローラであ
る。図１０は、従来の液晶表示装置のコモン電圧生成回
路を示す図である。図１０において、４はＤＣ／ＤＣコ
ンバータである。
ック図である。図９において、１は複数のゲート線（走
査線）及びソース線（信号線）が交差するように配置さ
れ、各交点に画素電極が形成されると共に、画素電極に
対向するように対向電極が配置された液晶パネル、２は
液晶パネル１のゲート線を駆動するゲートドライバＩ
Ｃ、３は液晶パネル１のソース線を駆動するソースドラ
イバＩＣである。４はゲートドライバＩＣ２及びソース
ドライバＩＣ３並びに液晶パネル１に各種電圧を供給す
るスイッチングレギュレータを用いたＤＣ／ＤＣコンバ
ータ、５はゲートドライバＩＣ２及びソースドライバＩ
Ｃ３に制御信号を供給するタイミングコントローラであ
る。図１０は、従来の液晶表示装置のコモン電圧生成回
路を示す図である。図１０において、４はＤＣ／ＤＣコ
ンバータである。
【０００３】次に、動作について説明する。ＤＣ／ＤＣ
コンバータ４は、ゲートドライバＩＣ２の電源であるゲ
ート電源電圧と、ソースドライバＩＣ３の電源であるソ
ース電源電圧と、階調電圧と、対向電極に供給されるコ
モン電圧を生成する。ラインコモン反転駆動の場合、交
流の入力電圧Ｖｉｎは、オペアンプＯＰ１と抵抗Ｒ１、
Ｒ２の設定により、入力電圧Ｖｉｎを反転増幅した−
（Ｒ２／Ｒ１）Ｖｉｎのコモン電圧ＶＣＯＭを形成す
る。ここで、オペアンプＯＰ１の一方の入力を形成する
可変抵抗ＶＲ１を可変することにより、コモン電圧ＶＣ
ＯＭのＤＣレベルを可変にすることができる。また、コ
モン電圧生成回路を構成するオペアンプＯＰ１、プッシ
ュプル回路のトランジスタＴＲ１、ＴＲ２の電源は、Ｄ
Ｃ／ＤＣコンバータ４の出力の電圧ＶＤＤ及びＶＥＥを
用いている。なお、ソースドライバＩＣ３の電源は、ソ
ース電源電圧ＶＤＤＡを、ゲートドライバＩＣ２の電源
は、ゲート電源電圧ＶＤＤＧ、ＶＥＥＧを使用する。
コンバータ４は、ゲートドライバＩＣ２の電源であるゲ
ート電源電圧と、ソースドライバＩＣ３の電源であるソ
ース電源電圧と、階調電圧と、対向電極に供給されるコ
モン電圧を生成する。ラインコモン反転駆動の場合、交
流の入力電圧Ｖｉｎは、オペアンプＯＰ１と抵抗Ｒ１、
Ｒ２の設定により、入力電圧Ｖｉｎを反転増幅した−
（Ｒ２／Ｒ１）Ｖｉｎのコモン電圧ＶＣＯＭを形成す
る。ここで、オペアンプＯＰ１の一方の入力を形成する
可変抵抗ＶＲ１を可変することにより、コモン電圧ＶＣ
ＯＭのＤＣレベルを可変にすることができる。また、コ
モン電圧生成回路を構成するオペアンプＯＰ１、プッシ
ュプル回路のトランジスタＴＲ１、ＴＲ２の電源は、Ｄ
Ｃ／ＤＣコンバータ４の出力の電圧ＶＤＤ及びＶＥＥを
用いている。なお、ソースドライバＩＣ３の電源は、ソ
ース電源電圧ＶＤＤＡを、ゲートドライバＩＣ２の電源
は、ゲート電源電圧ＶＤＤＧ、ＶＥＥＧを使用する。
【０００４】
【発明が解決しようとする課題】従来のコモン電圧駆動
回路は、上述のようなコモン電圧ＶＣＯＭを、ＤＣ／Ｄ
Ｃコンバータ４で生成された電源電圧ＶＤＤ、ＶＥＥが
供給されるオペアンプＯＰ１、プッシュプル回路から得
ている。そのためＤＣ／ＤＣコンバータ４で使用される
スイッチングレギュレータの発振ノイズが、電源電圧Ｖ
ＤＤ、ＶＥＥに現れ、オペアンプＯＰ１、プッシュプル
回路を介して、コモン電圧ＶＣＯＭに発振ノイズとして
現れる。また、同様にゲート電源電圧、ソース電源電
圧、階調電圧においてもスイッチングレギュレータの発
振ノイズが現れる。これらの発振ノイズが表示上ビート
ノイズとして現れる。
回路は、上述のようなコモン電圧ＶＣＯＭを、ＤＣ／Ｄ
Ｃコンバータ４で生成された電源電圧ＶＤＤ、ＶＥＥが
供給されるオペアンプＯＰ１、プッシュプル回路から得
ている。そのためＤＣ／ＤＣコンバータ４で使用される
スイッチングレギュレータの発振ノイズが、電源電圧Ｖ
ＤＤ、ＶＥＥに現れ、オペアンプＯＰ１、プッシュプル
回路を介して、コモン電圧ＶＣＯＭに発振ノイズとして
現れる。また、同様にゲート電源電圧、ソース電源電
圧、階調電圧においてもスイッチングレギュレータの発
振ノイズが現れる。これらの発振ノイズが表示上ビート
ノイズとして現れる。
【０００５】この発明は、上記のような課題を解決する
ためになされたものであり、ＤＣ／ＤＣコンバータの発
振ノイズを低減して、表示上のビートノイズを低減した
液晶表示装置を得ることを目的としている。
ためになされたものであり、ＤＣ／ＤＣコンバータの発
振ノイズを低減して、表示上のビートノイズを低減した
液晶表示装置を得ることを目的としている。
【０００６】
【課題を解決するための手段】この発明に係わる液晶表
示装置においては、電源供給部と、この電源供給部の出
力に含まれるノイズを除去するよう構成された除去部
と、この除去部の出力を用いて対向電極に印加される対
向電圧を生成する対向電圧生成部を備えたものである。
示装置においては、電源供給部と、この電源供給部の出
力に含まれるノイズを除去するよう構成された除去部
と、この除去部の出力を用いて対向電極に印加される対
向電圧を生成する対向電圧生成部を備えたものである。
【０００７】また、電源供給部と、この電源供給部の出
力に含まれるノイズを除去するよう構成された除去部
と、この除去部の出力を用いて駆動回路に供給される電
圧を生成する駆動電圧生成部を備えたものである。さら
に、駆動回路は、走査線駆動回路であるものである。ま
た、駆動回路は、信号線駆動回路であるものである。
力に含まれるノイズを除去するよう構成された除去部
と、この除去部の出力を用いて駆動回路に供給される電
圧を生成する駆動電圧生成部を備えたものである。さら
に、駆動回路は、走査線駆動回路であるものである。ま
た、駆動回路は、信号線駆動回路であるものである。
【０００８】さらにまた、電源供給部と、この電源供給
部の出力に含まれるノイズを除去するよう構成された除
去部と、この除去部の出力を用いて信号線駆動回路に供
給される階調電圧を生成する階調電圧生成部を備えたも
のである。
部の出力に含まれるノイズを除去するよう構成された除
去部と、この除去部の出力を用いて信号線駆動回路に供
給される階調電圧を生成する階調電圧生成部を備えたも
のである。
【０００９】また、除去部は、シャントレギュレータに
よって構成されているものである。また、除去部は、シ
リーズレギュレータによって構成されているものであ
る。
よって構成されているものである。また、除去部は、シ
リーズレギュレータによって構成されているものであ
る。
【００１０】
【発明の実施の形態】実施の形態１．図１は、この発明
の実施の形態１による液晶表示装置を示すブロック図で
ある。図１において、１は複数のゲート線（走査線）及
びソース線（信号線）が交差するように配置され、各交
点に画素電極が形成されると共に、画素電極に対向する
ように対向電極が配置された液晶パネル、２は液晶パネ
ル１のゲート線を駆動するゲートドライバＩＣ、３は液
晶パネル１のソース線を駆動するソースドライバＩＣで
ある。４はスイッチングレギュレータを用いたＤＣ／Ｄ
Ｃコンバータ（電源供給部）で、液晶駆動に必要な電源
を生成する。５はソースドライバＩＣ３及びゲートドラ
イバＩＣ２へコントロール信号、データ信号を出力する
タイミングコントローラで、ラインコモン反転駆動にお
いては、画素電極に対向するように配置された対向電極
に印加されるコモン電圧（対向電圧）を交流化する必要
があるため、コモン電圧生成回路へ交流化するための交
流信号を出力する。６はコモン電圧生成回路（対向電圧
生成部）で、対向電極へ入力される交流化されたコモン
電圧を生成する。
の実施の形態１による液晶表示装置を示すブロック図で
ある。図１において、１は複数のゲート線（走査線）及
びソース線（信号線）が交差するように配置され、各交
点に画素電極が形成されると共に、画素電極に対向する
ように対向電極が配置された液晶パネル、２は液晶パネ
ル１のゲート線を駆動するゲートドライバＩＣ、３は液
晶パネル１のソース線を駆動するソースドライバＩＣで
ある。４はスイッチングレギュレータを用いたＤＣ／Ｄ
Ｃコンバータ（電源供給部）で、液晶駆動に必要な電源
を生成する。５はソースドライバＩＣ３及びゲートドラ
イバＩＣ２へコントロール信号、データ信号を出力する
タイミングコントローラで、ラインコモン反転駆動にお
いては、画素電極に対向するように配置された対向電極
に印加されるコモン電圧（対向電圧）を交流化する必要
があるため、コモン電圧生成回路へ交流化するための交
流信号を出力する。６はコモン電圧生成回路（対向電圧
生成部）で、対向電極へ入力される交流化されたコモン
電圧を生成する。
【００１１】図２は、この発明の実施の形態１による液
晶表示装置のラインコモン反転駆動におけるコモン電圧
生成回路を示す図である。図２において、４はＤＣ／Ｄ
Ｃコンバータである。７は入力電圧が変動しても出力電
圧を一定にするシャントレギュレータで、ＤＣ／ＤＣコ
ンバータ４の出力電圧ＶＤＤから発振ノイズを抑えた電
圧ＶＤＤ１を出力する。８はシャントレギュレータで、
ＤＣ／ＤＣコンバータ４の出力電圧ＶＥＥから発振ノイ
ズを抑えた電圧ＶＥＥ１を出力する除去部を構成する。
９はオペアンプで、電圧ＶＤＤ１、ＶＥＥ１を使用し、
抵抗Ｒ１、Ｒ２によって交流の入力電圧Ｖｉｎを反転増
幅させ、プッシュプル回路を介して、コモン電圧ＶＣＯ
Ｍを出力する。オペアンプ９の一方の入力を形成する可
変抵抗ＶＲ１は、出力されるコモン電圧のＤＣを可変す
るために設けられ、この電源も発振ノイズを抑えたＶＤ
Ｄ１、ＶＥＥ１を使用している。１０はトランジスＴＲ
１及びトランジスタＴＲ２によって構成されたプッシュ
プル回路である。
晶表示装置のラインコモン反転駆動におけるコモン電圧
生成回路を示す図である。図２において、４はＤＣ／Ｄ
Ｃコンバータである。７は入力電圧が変動しても出力電
圧を一定にするシャントレギュレータで、ＤＣ／ＤＣコ
ンバータ４の出力電圧ＶＤＤから発振ノイズを抑えた電
圧ＶＤＤ１を出力する。８はシャントレギュレータで、
ＤＣ／ＤＣコンバータ４の出力電圧ＶＥＥから発振ノイ
ズを抑えた電圧ＶＥＥ１を出力する除去部を構成する。
９はオペアンプで、電圧ＶＤＤ１、ＶＥＥ１を使用し、
抵抗Ｒ１、Ｒ２によって交流の入力電圧Ｖｉｎを反転増
幅させ、プッシュプル回路を介して、コモン電圧ＶＣＯ
Ｍを出力する。オペアンプ９の一方の入力を形成する可
変抵抗ＶＲ１は、出力されるコモン電圧のＤＣを可変す
るために設けられ、この電源も発振ノイズを抑えたＶＤ
Ｄ１、ＶＥＥ１を使用している。１０はトランジスＴＲ
１及びトランジスタＴＲ２によって構成されたプッシュ
プル回路である。
【００１２】次に、動作について説明する。ＤＣ／ＤＣ
コンバータ４によって生成される電圧ＶＤＤ、ＶＥＥ
は、それぞれシャントレギュレータ７、８を介して、Ｄ
Ｃ／ＤＣコンバータ４を構成するスイッチングレギュレ
ータの発振ノイズを低減させたＶＤＤ１、ＶＥＥ１をコ
モン電圧生成回路６の各部へ供給する。このため、コモ
ン電圧生成回路６を構成する可変抵抗ＶＲ１、オペアン
プ９、プッシュプル回路１０のトランジスタＴＲ１、Ｔ
Ｒ２は、発振ノイズのない電源を用いて動作し、その結
果、発振ノイズのないコモン電圧ＶＣＯＭを生成するこ
とができる。
コンバータ４によって生成される電圧ＶＤＤ、ＶＥＥ
は、それぞれシャントレギュレータ７、８を介して、Ｄ
Ｃ／ＤＣコンバータ４を構成するスイッチングレギュレ
ータの発振ノイズを低減させたＶＤＤ１、ＶＥＥ１をコ
モン電圧生成回路６の各部へ供給する。このため、コモ
ン電圧生成回路６を構成する可変抵抗ＶＲ１、オペアン
プ９、プッシュプル回路１０のトランジスタＴＲ１、Ｔ
Ｒ２は、発振ノイズのない電源を用いて動作し、その結
果、発振ノイズのないコモン電圧ＶＣＯＭを生成するこ
とができる。
【００１３】実施の形態１によれば、このようにコモン
電圧生成回路の電源にシャントレギュレータ７、８を使
用することにより、コモン電圧ＶＣＯＭの発振ノイズを
低減できる。
電圧生成回路の電源にシャントレギュレータ７、８を使
用することにより、コモン電圧ＶＣＯＭの発振ノイズを
低減できる。
【００１４】実施の形態２．図３は、この発明の実施の
形態２による液晶表示装置のドット反転駆動におけるコ
モン電圧生成回路を示す図である。図３において、４、
７〜１０は図２におけるものと同一のものである。図３
では、Ｖｉｎは直流の入力電圧である。
形態２による液晶表示装置のドット反転駆動におけるコ
モン電圧生成回路を示す図である。図３において、４、
７〜１０は図２におけるものと同一のものである。図３
では、Ｖｉｎは直流の入力電圧である。
【００１５】実施の形態２は、ドット反転駆動の場合
で、コモン電圧ＶＣＯＭは、交流化される必要がなく、
入力電圧Ｖｉｎは直流電圧で、オペアンプ９と図２の抵
抗Ｒ１、Ｒ２を０Ω抵抗にすることにより、プッシュプ
ル回路１０のトランジスタＴＲ１、ＴＲ２を介して、コ
モン電圧ＶＣＯＭは、入力電圧Ｖｉｎを反転増幅した−
Ｖｉｎとして出力される。これらオペアンプ９及びプッ
シュプル回路１０の電源は、シャントレギュレータ７、
８を介した電圧ＶＤＤ１、ＶＥＥ１を使用することによ
り、実施の形態１と同様にコモン電圧ＶＣＯＭの発振ノ
イズを低減できる。
で、コモン電圧ＶＣＯＭは、交流化される必要がなく、
入力電圧Ｖｉｎは直流電圧で、オペアンプ９と図２の抵
抗Ｒ１、Ｒ２を０Ω抵抗にすることにより、プッシュプ
ル回路１０のトランジスタＴＲ１、ＴＲ２を介して、コ
モン電圧ＶＣＯＭは、入力電圧Ｖｉｎを反転増幅した−
Ｖｉｎとして出力される。これらオペアンプ９及びプッ
シュプル回路１０の電源は、シャントレギュレータ７、
８を介した電圧ＶＤＤ１、ＶＥＥ１を使用することによ
り、実施の形態１と同様にコモン電圧ＶＣＯＭの発振ノ
イズを低減できる。
【００１６】実施の形態２によれば、ドット反転駆動の
場合でも、コモン電圧ＶＣＯＭの発振ノイズを低減する
ことができる。
場合でも、コモン電圧ＶＣＯＭの発振ノイズを低減する
ことができる。
【００１７】実施の形態３．図４は、この発明の実施の
形態３による液晶表示装置を示すブロック図である。図
４において、１〜６は図１におけるものと同一のもので
ある。ゲートドライバＩＣ２（走査線駆動回路）とソー
スドライバＩＣ３（信号線駆動回路）は、それぞれ液晶
パネルを駆動する駆動回路を構成する。ＤＣ／ＤＣコン
バータ４は、ゲート電圧生成回路、ソース電圧生成回
路、コモン電圧生成回路の電源を生成する。タイミング
コントローラ５は、ラインコモン反転駆動においては、
コモン電圧を交流化する必要があるため、コモン電圧生
成回路６へ交流化するための交流信号を出力する。１１
はゲート電圧生成回路で、その出力はゲートドライバＩ
Ｃ２へ入力される。１２はソース電圧生成回路で、その
出力はソースドライバＩＣ３へ入力される。ゲート電圧
生成回路１１とソース電圧生成回路１２は、駆動電圧生
成部である。１３は階調電圧生成回路（階調電圧生成
部）で、ソース電圧生成回路１２の出力電圧からソース
ドライバＩＣ３の階調電圧を生成する。
形態３による液晶表示装置を示すブロック図である。図
４において、１〜６は図１におけるものと同一のもので
ある。ゲートドライバＩＣ２（走査線駆動回路）とソー
スドライバＩＣ３（信号線駆動回路）は、それぞれ液晶
パネルを駆動する駆動回路を構成する。ＤＣ／ＤＣコン
バータ４は、ゲート電圧生成回路、ソース電圧生成回
路、コモン電圧生成回路の電源を生成する。タイミング
コントローラ５は、ラインコモン反転駆動においては、
コモン電圧を交流化する必要があるため、コモン電圧生
成回路６へ交流化するための交流信号を出力する。１１
はゲート電圧生成回路で、その出力はゲートドライバＩ
Ｃ２へ入力される。１２はソース電圧生成回路で、その
出力はソースドライバＩＣ３へ入力される。ゲート電圧
生成回路１１とソース電圧生成回路１２は、駆動電圧生
成部である。１３は階調電圧生成回路（階調電圧生成
部）で、ソース電圧生成回路１２の出力電圧からソース
ドライバＩＣ３の階調電圧を生成する。
【００１８】図５は、この発明の実施の形態３による液
晶表示装置の液晶駆動電源回路を示す図であり、コモン
電圧生成回路、ソース電圧生成回路、ゲート電圧生成回
路を示している。図５において、４、７〜１０は図２に
おけるものと同一のものである。１５はソース電圧生成
回路のシャントレギュレータ、１６はＶＤＤＧを生成す
るゲート電圧生成回路のシャントレギュレータ、１７は
ＶＥＥＧを生成するゲート電圧生成回路のシャントレギ
ュレータである。ＤＣ／ＤＣコンバータ４は、ＶＤＤ電
源及びＶＥＥ電源を出力する。コモン電圧生成回路につ
いては、前述と同様な回路を使用し、対向電極へコモン
電圧ＶＣＯＭを出力する。シャントレギュレータ１５〜
１７は、ＤＣ／ＤＣコンバータ４の出力電圧ＶＤＤ、Ｖ
ＥＥから発振ノイズを抑えたソース電圧ＶＤＤＡ、ゲー
ト電圧ＶＤＤＧ、ＶＥＥＧを出力する。
晶表示装置の液晶駆動電源回路を示す図であり、コモン
電圧生成回路、ソース電圧生成回路、ゲート電圧生成回
路を示している。図５において、４、７〜１０は図２に
おけるものと同一のものである。１５はソース電圧生成
回路のシャントレギュレータ、１６はＶＤＤＧを生成す
るゲート電圧生成回路のシャントレギュレータ、１７は
ＶＥＥＧを生成するゲート電圧生成回路のシャントレギ
ュレータである。ＤＣ／ＤＣコンバータ４は、ＶＤＤ電
源及びＶＥＥ電源を出力する。コモン電圧生成回路につ
いては、前述と同様な回路を使用し、対向電極へコモン
電圧ＶＣＯＭを出力する。シャントレギュレータ１５〜
１７は、ＤＣ／ＤＣコンバータ４の出力電圧ＶＤＤ、Ｖ
ＥＥから発振ノイズを抑えたソース電圧ＶＤＤＡ、ゲー
ト電圧ＶＤＤＧ、ＶＥＥＧを出力する。
【００１９】図６は、この発明の実施の形態３による液
晶表示装置のＶＥＥＧ生成回路を示す図である。図６に
おいて、７、８、１７はシャントレギュレータである。
１０はトランジスタＴＲ１及びトランジスタＴＲ２によ
って構成されたプッシュプル回路である。ＶＥＥＧ電源
において、出力の負荷抵抗によってラッシュ電流が大き
くなった場合、図６に示すようなシャントレギュレータ
を使用したプッシュプル回路１０とすることにより、Ｖ
ＥＥＧ電圧を安定させることができる。
晶表示装置のＶＥＥＧ生成回路を示す図である。図６に
おいて、７、８、１７はシャントレギュレータである。
１０はトランジスタＴＲ１及びトランジスタＴＲ２によ
って構成されたプッシュプル回路である。ＶＥＥＧ電源
において、出力の負荷抵抗によってラッシュ電流が大き
くなった場合、図６に示すようなシャントレギュレータ
を使用したプッシュプル回路１０とすることにより、Ｖ
ＥＥＧ電圧を安定させることができる。
【００２０】図７は、この発明の実施の形態３による液
晶表示装置のＣＳ ｏｎ Ｇａｔｅ駆動でのＶＥＥＧ生
成回路を示す図である。図７において、７〜１０は図５
におけるものと同一のものである。アレイ構造におい
て、ＣＳ ｏｎ Ｇａｔｅ（画素と隣接するゲート線と
の間に容量性のＣＳを配置したアレイ構造）の場合、ゲ
ート電圧ＶＥＥＧもコモン電圧と同様に交流化する必要
がある。図７にゲート電源電圧ＶＥＥＧを交流化する場
合の回路構成を示す。コモン電圧生成回路と同様にシャ
ントレギュレータ７、８を使用し、発振ノイズを抑えた
ＶＥＥＧを出力することができる。なお、シャントレギ
ュレータは、階調電圧生成回路１３に用いることもで
き、ソースドライバＩＣ３に供給される階調電圧の発振
ノイズを除去することができる。
晶表示装置のＣＳ ｏｎ Ｇａｔｅ駆動でのＶＥＥＧ生
成回路を示す図である。図７において、７〜１０は図５
におけるものと同一のものである。アレイ構造におい
て、ＣＳ ｏｎ Ｇａｔｅ（画素と隣接するゲート線と
の間に容量性のＣＳを配置したアレイ構造）の場合、ゲ
ート電圧ＶＥＥＧもコモン電圧と同様に交流化する必要
がある。図７にゲート電源電圧ＶＥＥＧを交流化する場
合の回路構成を示す。コモン電圧生成回路と同様にシャ
ントレギュレータ７、８を使用し、発振ノイズを抑えた
ＶＥＥＧを出力することができる。なお、シャントレギ
ュレータは、階調電圧生成回路１３に用いることもで
き、ソースドライバＩＣ３に供給される階調電圧の発振
ノイズを除去することができる。
【００２１】実施の形態３によれば、シャントレギュレ
ータの使用により、コモン電圧、ソース電源電圧、ゲー
ト電源電圧、階調電圧の発振ノイズを低減することがで
き、液晶表示のビートノイズを低減することができる。
ータの使用により、コモン電圧、ソース電源電圧、ゲー
ト電源電圧、階調電圧の発振ノイズを低減することがで
き、液晶表示のビートノイズを低減することができる。
【００２２】実施の形態４．図８は、この発明の実施の
形態４による液晶表示装置の液晶駆動電源回路を示す図
であり、シリーズレギュレータを用いたコモン電圧生成
回路、ソース電圧生成回路、ゲート電圧生成回路を示し
ている。図８において、９、１０は図５におけるものと
同一のものである。２１はコモン電圧生成回路のシリー
ズレギュレータで、ＤＣ／ＤＣコンバータ４の出力電圧
ＶＤＤから発振ノイズを抑えた電圧ＶＤＤ１を出力する
除去部を構成する。２２はコモン電圧生成回路のシリー
ズレギュレータで、ＤＣ／ＤＣコンバータ４の出力電圧
ＶＥＥから発振ノイズを抑えた電圧ＶＥＥ１を出力す
る。２３はソース電圧生成回路のシリーズレギュレータ
である。２４はゲート電源電圧ＶＤＤＧを生成するゲー
ト電圧生成回路のシリーズレギュレータ、２５はゲート
電源電圧ＶＥＥＧを生成するゲート電圧生成回路のシリ
ーズレギュレータである。
形態４による液晶表示装置の液晶駆動電源回路を示す図
であり、シリーズレギュレータを用いたコモン電圧生成
回路、ソース電圧生成回路、ゲート電圧生成回路を示し
ている。図８において、９、１０は図５におけるものと
同一のものである。２１はコモン電圧生成回路のシリー
ズレギュレータで、ＤＣ／ＤＣコンバータ４の出力電圧
ＶＤＤから発振ノイズを抑えた電圧ＶＤＤ１を出力する
除去部を構成する。２２はコモン電圧生成回路のシリー
ズレギュレータで、ＤＣ／ＤＣコンバータ４の出力電圧
ＶＥＥから発振ノイズを抑えた電圧ＶＥＥ１を出力す
る。２３はソース電圧生成回路のシリーズレギュレータ
である。２４はゲート電源電圧ＶＤＤＧを生成するゲー
ト電圧生成回路のシリーズレギュレータ、２５はゲート
電源電圧ＶＥＥＧを生成するゲート電圧生成回路のシリ
ーズレギュレータである。
【００２３】シリーズレギュレータ２１、２２は、ＤＣ
／ＤＣコンバータ４の出力電圧ＶＤＤ及びＶＥＥから、
電圧ＶＤＤ１、ＶＥＥ１を出力し、その電源をオペアン
プ９及びプッシュプル回路１０の電源に使用し、発振ノ
イズを抑えたコモン電圧ＶＣＯＭを出力する。またシリ
ーズレギュレータ２３〜２５は、ＤＣ／ＤＣコンバータ
４の出力電圧ＶＤＤ及びＶＥＥから発振ノイズを抑えた
ソース電源電圧ＶＤＤＡ、ゲート電源電圧ＶＤＤＧ、Ｖ
ＥＥＧを出力する。なお、シリーズレギュレータは、階
調電圧生成回路１３に用いることもでき、ソースドライ
バＩＣ３に供給される階調電圧の発振ノイズを除去する
ことができる。
／ＤＣコンバータ４の出力電圧ＶＤＤ及びＶＥＥから、
電圧ＶＤＤ１、ＶＥＥ１を出力し、その電源をオペアン
プ９及びプッシュプル回路１０の電源に使用し、発振ノ
イズを抑えたコモン電圧ＶＣＯＭを出力する。またシリ
ーズレギュレータ２３〜２５は、ＤＣ／ＤＣコンバータ
４の出力電圧ＶＤＤ及びＶＥＥから発振ノイズを抑えた
ソース電源電圧ＶＤＤＡ、ゲート電源電圧ＶＤＤＧ、Ｖ
ＥＥＧを出力する。なお、シリーズレギュレータは、階
調電圧生成回路１３に用いることもでき、ソースドライ
バＩＣ３に供給される階調電圧の発振ノイズを除去する
ことができる。
【００２４】実施の形態４によれば、シリーズレギュレ
ータの使用により、コモン電圧、ソース電源電圧、ゲー
ト電源電圧、階調電圧の発振ノイズを低減することがで
き、液晶表示のビートノイズを低減することができる。
ータの使用により、コモン電圧、ソース電源電圧、ゲー
ト電源電圧、階調電圧の発振ノイズを低減することがで
き、液晶表示のビートノイズを低減することができる。
【００２５】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。電源供
給部と、この電源供給部の出力に含まれるノイズを除去
するよう構成された除去部と、この除去部の出力を用い
て対向電極に印加される対向電圧を生成する対向電圧生
成部を備えたので、対向電圧生成部で用いられる電源供
給部の出力に含まれるノイズを除去することができる。
れているので、以下に示すような効果を奏する。電源供
給部と、この電源供給部の出力に含まれるノイズを除去
するよう構成された除去部と、この除去部の出力を用い
て対向電極に印加される対向電圧を生成する対向電圧生
成部を備えたので、対向電圧生成部で用いられる電源供
給部の出力に含まれるノイズを除去することができる。
【００２６】また、電源供給部と、この電源供給部の出
力に含まれるノイズを除去するよう構成された除去部
と、この除去部の出力を用いて駆動回路に供給される電
圧を生成する駆動電圧生成部を備えたので、駆動電圧生
成部で用いられる電源供給部の出力に含まれるノイズを
除去することができる。
力に含まれるノイズを除去するよう構成された除去部
と、この除去部の出力を用いて駆動回路に供給される電
圧を生成する駆動電圧生成部を備えたので、駆動電圧生
成部で用いられる電源供給部の出力に含まれるノイズを
除去することができる。
【００２７】さらに、駆動回路は、走査線駆動回路であ
るので、走査線駆動回路に供給される電圧を生成する駆
動電圧生成部で用いられる電源供給部の出力に含まれる
ノイズを除去することができる。また、駆動回路は、信
号線駆動回路であるので、信号線駆動回路に供給される
電圧を生成する駆動電圧生成部で用いられる電源供給部
の出力に含まれるノイズを除去することができる。
るので、走査線駆動回路に供給される電圧を生成する駆
動電圧生成部で用いられる電源供給部の出力に含まれる
ノイズを除去することができる。また、駆動回路は、信
号線駆動回路であるので、信号線駆動回路に供給される
電圧を生成する駆動電圧生成部で用いられる電源供給部
の出力に含まれるノイズを除去することができる。
【００２８】さらにまた、電源供給部と、この電源供給
部の出力に含まれるノイズを除去するよう構成された除
去部と、この除去部の出力を用いて信号線駆動回路に供
給される階調電圧を生成する階調電圧生成部を備えたの
で、階調電圧生成部で用いられる電源供給部の出力に含
まれるノイズを除去することができる。
部の出力に含まれるノイズを除去するよう構成された除
去部と、この除去部の出力を用いて信号線駆動回路に供
給される階調電圧を生成する階調電圧生成部を備えたの
で、階調電圧生成部で用いられる電源供給部の出力に含
まれるノイズを除去することができる。
【００２９】また、除去部は、シャントレギュレータに
よって構成されているので、シャントレギュレータによ
り、電源供給部の出力に含まれるノイズを除去すること
ができる。また、除去部は、シリーズレギュレータによ
って構成されているので、シリーズレギュレータによ
り、電源供給部の出力に含まれるノイズを除去すること
ができる。
よって構成されているので、シャントレギュレータによ
り、電源供給部の出力に含まれるノイズを除去すること
ができる。また、除去部は、シリーズレギュレータによ
って構成されているので、シリーズレギュレータによ
り、電源供給部の出力に含まれるノイズを除去すること
ができる。
【図１】 この発明の実施の形態１、２による液晶表示
装置を示すブロック図である。
装置を示すブロック図である。
【図２】 この発明の実施の形態１による液晶表示装置
のラインコモン反転駆動におけるコモン電圧生成回路を
示す図である。
のラインコモン反転駆動におけるコモン電圧生成回路を
示す図である。
【図３】 この発明の実施の形態２による液晶表示装置
のドット反転駆動におけるコモン電圧生成回路を示す図
である。
のドット反転駆動におけるコモン電圧生成回路を示す図
である。
【図４】 この発明の実施の形態３による液晶表示装置
を示すブロック図である。
を示すブロック図である。
【図５】 この発明の実施の形態３による液晶表示装置
の液晶駆動電源回路を示す図である。
の液晶駆動電源回路を示す図である。
【図６】 この発明の実施の形態３による液晶表示装置
のＶＥＥＧ生成回路を示す図である。
のＶＥＥＧ生成回路を示す図である。
【図７】 この発明の実施の形態３による液晶表示装置
のＣＳ ｏｎ Ｇａｔｅ駆動でのＶＥＥＧ生成回路を示
す図である。
のＣＳ ｏｎ Ｇａｔｅ駆動でのＶＥＥＧ生成回路を示
す図である。
【図８】 この発明の実施の形態４による液晶表示装置
の液晶駆動電源回路を示す図である。
の液晶駆動電源回路を示す図である。
【図９】 従来の液晶表示装置を示すブロック図であ
る。
る。
【図１０】 従来の液晶表示装置のコモン電圧生成回路
を示す図である。
を示す図である。
１ 液晶パネル、２ ゲートドライバＩＣ、３ ソース
ドライバＩＣ、４ ＤＣ／ＤＣコンバータ、５ タイミ
ングコントローラ、６ コモン電圧生成回路、７，８
シャントレギュレータ、９ オペアンプ、１０ プッシ
ュプル回路、１１ ゲート電圧生成回路、１２ ソース
電圧生成回路、 １３ 階調電圧生成回路、１５〜１７
シャントレギュレータ、 ２１〜２５ シリーズレギ
ュレータ。
ドライバＩＣ、４ ＤＣ／ＤＣコンバータ、５ タイミ
ングコントローラ、６ コモン電圧生成回路、７，８
シャントレギュレータ、９ オペアンプ、１０ プッシ
ュプル回路、１１ ゲート電圧生成回路、１２ ソース
電圧生成回路、 １３ 階調電圧生成回路、１５〜１７
シャントレギュレータ、 ２１〜２５ シリーズレギ
ュレータ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池本 哲也 熊本県菊池郡西合志町御代志997番地 株 式会社アドバンスト・ディスプレイ内 Ｆターム(参考） 2H093 NA16 NC09 NC11 NC18 ND10 ND40 5C006 AC25 AF78 BB11 BF42 FA22 5C058 AA06 BA33 BB25 5C080 AA10 BB05 DD12 FF03 FF09 JJ02 JJ03 JJ04
Claims (7)
- 【請求項１】 画素電極及びこの画素電極に対向するよ
うに配置された対向電極に電圧を印加して表示を行なう
液晶表示装置において、電源供給部、この電源供給部の
出力に含まれるノイズを除去するよう構成された除去
部、この除去部の出力を用いて上記対向電極に印加され
る対向電圧を生成する対向電圧生成部を備えたことを特
徴とする液晶表示装置。 - 【請求項２】 液晶パネルを駆動する駆動回路を有する
液晶表示装置において、電源供給部、この電源供給部の
出力に含まれるノイズを除去するよう構成された除去
部、この除去部の出力を用いて上記駆動回路に供給され
る電圧を生成する駆動電圧生成部を備えたことを特徴と
する液晶表示装置。 - 【請求項３】 駆動回路は、走査線駆動回路であること
を特徴とする請求項２記載の液晶表示装置。 - 【請求項４】 駆動回路は、信号線駆動回路であること
を特徴とする請求項２記載の液晶表示装置。 - 【請求項５】 液晶パネルを駆動する走査線駆動回路及
び信号線駆動回路を有する液晶表示装置において、電源
供給部、この電源供給部の出力に含まれるノイズを除去
するよう構成された除去部、この除去部の出力を用いて
上記信号線駆動回路に供給される階調電圧を生成する階
調電圧生成部を備えたことを特徴とする液晶表示装置。 - 【請求項６】 除去部は、シャントレギュレータによっ
て構成されていることを特徴とする請求項１〜請求項５
のいずれか一項記載の液晶表示装置。 - 【請求項７】 除去部は、シリーズレギュレータによっ
て構成されていることを特徴とする請求項１〜請求項５
のいずれか一項記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000296096A JP2002108290A (ja) | 2000-09-28 | 2000-09-28 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000296096A JP2002108290A (ja) | 2000-09-28 | 2000-09-28 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002108290A true JP2002108290A (ja) | 2002-04-10 |
| JP2002108290A5 JP2002108290A5 (ja) | 2007-07-19 |
Family
ID=18778422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000296096A Pending JP2002108290A (ja) | 2000-09-28 | 2000-09-28 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002108290A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005338838A (ja) * | 2004-05-24 | 2005-12-08 | Samsung Sdi Co Ltd | 発光表示装置用電源供給装置および発光表示装置 |
| JP2010160369A (ja) * | 2009-01-09 | 2010-07-22 | Nippon Seiki Co Ltd | 有機ｅｌ表示装置 |
| KR101013988B1 (ko) * | 2004-06-28 | 2011-02-14 | 엘지디스플레이 주식회사 | 공통전압 보상회로 및 이를 이용한 액정표시장치 |
| KR101253045B1 (ko) * | 2006-06-29 | 2013-04-11 | 엘지디스플레이 주식회사 | 액정표시장치의 잔류전압 제거 회로 |
| JP2017021142A (ja) * | 2015-07-09 | 2017-01-26 | 株式会社ジャパンディスプレイ | 表示装置およびシステム |
-
2000
- 2000-09-28 JP JP2000296096A patent/JP2002108290A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005338838A (ja) * | 2004-05-24 | 2005-12-08 | Samsung Sdi Co Ltd | 発光表示装置用電源供給装置および発光表示装置 |
| KR101013988B1 (ko) * | 2004-06-28 | 2011-02-14 | 엘지디스플레이 주식회사 | 공통전압 보상회로 및 이를 이용한 액정표시장치 |
| KR101253045B1 (ko) * | 2006-06-29 | 2013-04-11 | 엘지디스플레이 주식회사 | 액정표시장치의 잔류전압 제거 회로 |
| JP2010160369A (ja) * | 2009-01-09 | 2010-07-22 | Nippon Seiki Co Ltd | 有機ｅｌ表示装置 |
| JP2017021142A (ja) * | 2015-07-09 | 2017-01-26 | 株式会社ジャパンディスプレイ | 表示装置およびシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6249270B1 (en) | Liquid crystal display device, drive circuit for liquid crystal display device, and method for driving liquid crystal display device | |
| JP3744818B2 (ja) | 信号駆動回路、表示装置、及び電気光学装置 | |
| JP4437378B2 (ja) | 液晶駆動装置 | |
| JP5188023B2 (ja) | 駆動装置およびその駆動方法 | |
| JPH0549085B2 (ja) | ||
| JP2002351413A (ja) | 信号駆動回路、表示装置、電気光学装置及び信号駆動方法 | |
| JP3948224B2 (ja) | 表示装置 | |
| JP2002108303A (ja) | 液晶表示装置の駆動装置および駆動方法 | |
| JP2005156621A (ja) | 表示装置 | |
| JP2000035559A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2008185915A (ja) | 液晶表示装置、ソースドライバ及び液晶表示パネル駆動方法 | |
| JP2000020031A (ja) | 画像データ処理装置 | |
| JP4378125B2 (ja) | 液晶表示装置 | |
| US7057610B2 (en) | Display unit, information processing unit, display method, program, and recording medium | |
| JP2002350808A (ja) | 駆動回路および表示装置 | |
| JP2002108290A (ja) | 液晶表示装置 | |
| US6919869B2 (en) | Liquid crystal display device and a driving method employing a horizontal line inversion method | |
| JPH10268266A (ja) | 表示装置における電圧作成装置 | |
| JP2001272655A (ja) | 液晶表示装置の駆動方法および駆動装置 | |
| JP2849034B2 (ja) | 表示駆動装置 | |
| KR101151286B1 (ko) | 액정표시장치의 구동방법 | |
| JPH0990914A (ja) | 液晶駆動方法 | |
| JPH08272339A (ja) | 液晶表示装置 | |
| JPH1152916A (ja) | 液晶表示装置の駆動電源回路 | |
| JP2000305534A (ja) | 液晶駆動回路及び液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051215 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070528 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070604 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20070604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070806 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20070831 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070904 |