JP3455677B2 - 画像データ処理装置 - Google Patents

画像データ処理装置

Info

Publication number
JP3455677B2
JP3455677B2 JP18530398A JP18530398A JP3455677B2 JP 3455677 B2 JP3455677 B2 JP 3455677B2 JP 18530398 A JP18530398 A JP 18530398A JP 18530398 A JP18530398 A JP 18530398A JP 3455677 B2 JP3455677 B2 JP 3455677B2
Authority
JP
Japan
Prior art keywords
image data
data
difference
source driver
circuit unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18530398A
Other languages
English (en)
Other versions
JP2000020031A (ja
Inventor
勝也 土田
治彦 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18530398A priority Critical patent/JP3455677B2/ja
Priority to US09/342,264 priority patent/US6344850B1/en
Publication of JP2000020031A publication Critical patent/JP2000020031A/ja
Application granted granted Critical
Publication of JP3455677B2 publication Critical patent/JP3455677B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1415—Digital output to display device ; Cooperation and interconnection of the display device with other functional units with means for detecting differences between the image stored in the host and the images displayed on the displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G09G2370/047—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、画像データ処理装
置、特にアクティブマトリクス方式の液晶表示装置にお
ける画像データの送受信に関するものである。
【０００２】
【従来の技術】近年における表示装置の大画面化、高精
細化に伴い、表示装置を有する電子機器より発せられる
ＥＭＩを低減する必要性が高まっている（日経マイクロ
デバイセス １９９７年４月 Ｐ２０、日経エレクトロ
ニクス １９９７．１１．３（ｎｏ．７０２） Ｐ１２
３−Ｐ１４８）。このような表示装置を有する電子機器
より発せられるＥＭＩを低減する手法として、「ＬＶＤ
Ｓ」、「ＰａｎｅｌＬｉｎｋ」、「ＳＳＣＧ」、その他
の方式が提案されている（日経エレクトロニクス１９９
７．１１．３（ｎｏ．７０２） Ｐ１２３−Ｐ１４
８）。
【０００３】これらの手法は、ＥＭＩを低減可能ではあ
るが、比較的大規模の付加回路を必要とする、駆動周波
数が高くなるなどの問題を抱えている。例えば、「ＬＶ
ＤＳ」、「ＰａｎｅｌＬｉｎｋ」の場合、画像データ等
を低電圧化する一方、駆動周波数が高くなるため、専用
のＩＣが新たに必要となる（ＤＳ９０ＣＦ５６１，ＤＳ
９０ＣＦ５６２（Ｎａｔｉｏｎａｌ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）等）。従って、これら専用ＩＣの機能を、
ポリシリコンＴＦＴによりパネルと一体形成したり（Ｓ
ＩＤ９６ ＤＩＧＥＳＴ ｐ２１−ｐ２４，ＳＩＤ９７
ＤＩＧＥＳＴｐ４５−ｐ４８）、或いは既存のソース
ドライバーＩＣ（「データブック ＬＣＤＴＦＴドライ
バ１９９７（ＴＥＸＡＳ ＩＮＳＴＲＵＭＥＮＴＳ）」
の各ソースドライバ）やゲートアレイに回路構成を大き
く変更することなく盛り込むことは困難である。
【０００４】
【発明が解決しようとする課題】このように、液晶表示
装置の大型化、高精細化に伴い、画像データの伝送の際
に生じるＥＭＩを低減する必要性が高まっているが、Ｅ
ＭＩを低減するためには回路規模の大幅な増大や回路構
成の大幅な変更が必要になるといった問題点があった。
【０００５】本発明は、上記従来の課題を解決するため
になされたものであり、比較的低規模の回路付加で十分
なＥＭＩ低減効果を得ることが可能な画像データ処理装
置を提供することを目的としている。
【０００６】
【課題を解決するための手段】本発明に係る画像データ
処理装置は、画像データを所定期間遅延させたデータ又
はダミーデータと現在の画像データとの差分データを受
信し、該差分データに基づいて復調された画像データに
対応した信号を複数の画素をマトリクス状に配置した液
晶表示装置の各画素にスイッチング素子を介して供給す
る装置であって、受信した差分データに基づいて復調さ
れる画像データを所定期間保持して遅延させる保持手段
と、この保持手段によって所定期間遅延された前画像デ
ータ又はダミーデータと受信した差分データとを加算し
て画像データを復調する加算手段とを有することを特徴
とする。
【０００７】このように本発明は、画像データではな
く、画像データを所定期間（例えば、１画素データ期間
から３走査期間程度）遅延させたデータ（或いはダミー
データ）と現在の画像データとの差分データを送受信す
るようにしたものである。画像データとこれを所定期間
遅延させたデータとの間には後述するように一定の関係
を有する場合が多く、遅延期間を適当に選ぶことにより
差分データの論理状態の遷移回数（ハイからロー及びロ
ーからハイへの遷移回数）を大幅に削減することが可能
である。したがって、このような遷移回数が大幅に削減
された差分データを伝送路を介して送受信することによ
り、回路規模を大幅に増大させることなくＥＭＩを効果
的に低減することが可能となる。
【０００８】前記加算手段に、受信した差分データの論
理状態の遷移回数に応じて前画像データの遅延期間を維
持若しくは変更したデータを用いるか又はダミーデータ
を用いるかを選択する制御手段を設け、この制御手段で
選択された前画像データの遅延期間を維持若しくは変更
したデータ又はダミーデータと差分データとを加算する
ようにしてもよい。
【０００９】差分データの遷移回数を低減するための遅
延期間は画像の変化に伴って変動する場合も多い。そこ
で、遷移回数が少なくなるように適宜前画像データの遅
延期間を変更する（或いは前画像データの代わりにダミ
ーデータを用いる）ことにより、画像データが変化して
も差分データの遷移回数の低減効果を得ることが可能と
なる。
【００１０】前記画像データ処理装置において、保持手
段及び加算手段を復調された画像データに対応した信号
を液晶表示装置の各画素に供給するためのソースドライ
バＩＣ内に集積化し、加算手段に保持手段から前画像デ
ータ又はダミーデータがシリアルに供給されるような構
成を採用してもよい。
【００１１】このような構成を用いることにより、差分
データを復調する回路部をソースドライバＩＣ内に盛り
込むことができ、しかも、前画像データ等がシリアルに
加算手段へ供給されるため、少ない回路数で加算手段を
構成することができる。
【００１２】前記画像データ処理装置は、加算手段で画
像データを復調する際に、復調される画像データを生成
するソースドライバＩＣと前画像データを保持するソー
スドライバＩＣとが異なる場合に、前画像データの代わ
りにダミーデータを用いるように構成してもよい。
【００１３】画像データと前画像データとの間には位相
差があるため、復調される画像データを生成するソース
ドライバＩＣと前画像データを保持するソースドライバ
ＩＣとが異なる場合もある。このような場合、異なるソ
ースドライバＩＣにデータを供給するための配線が必要
となるが、前画像データの代わりにダミーデータを用い
ることにより、このような配線が不要となり、全体の回
路面積の低減をはかることができる。
【００１４】前記画像データ処理装置において、ソース
ドライバＩＣが他のソースドライバＩＣに保持されてい
る前画像データを保持しているように構成してもよい。
【００１５】画像データと前画像データとの間には位相
差があるため、同一のソースドライバＩＣ内において、
復調される画像データを出力する回路部分と前画像デー
タを保持する回路部分との間のビット数が等しいと、同
一のソースドライバＩＣだけで画像データを復調するこ
とができない場合が生じる。このような場合、他のソー
スドライバＩＣのデータを用いて画像データを復調する
ために配線が必要となるが、ソースドライバＩＣが他の
ソースドライバＩＣに保持されている前画像データを保
持する（すなわち、異なるソースドライバＩＣ間で重複
して同じ前画像データを保持する）ことにより、このよ
うな配線が不要となり、全体の回路面積の低減をはかる
ことができる。
【００１６】前記画像データ処理装置には、画像データ
に対応した信号を液晶表示装置の各画素に供給する回路
部分（より具体的にはソースドライバＩＣ内のＤ／Ａ変
換回路部）に対して、その駆動能力を受信した差分デー
タに応じて切り換える手段をさらに設けるようにしても
よい。
【００１７】このように、差分データに応じて駆動能力
を切り換えることにより、差分データがロー状態（０ボ
ルト）のときの静的消費電力を大幅に低減することがで
き、ソースドライバＩＣの低消費電力化をはかることが
できる。
【００１８】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。
【００１９】（実施形態１）図１は、本発明に係る実施
形態のシステム構成例を示したものである。図１におけ
る各構成部分を以下に説明する。
【００２０】信号発生回路部１では、表示パネル部４で
表示を行うための各種信号（クロック信号、制御信号、
画像データ）を発生する。クロック信号、制御信号、画
像データ等のフォーマットについては、例えば、「東芝
液晶表示モジュール総合カタログ ９４年度版 ｐ１
３，１５，１７，１９」のタイミングチャート（ＮＣＬ
Ｋはクロック信号に、ＥＮＡＢは制御信号に、Ｒ７−Ｒ
０／Ｇ７−Ｇ０／Ｂ７−Ｂ０は画像データにそれぞれ相
当する）或いは「データブック ＬＣＤ ＴＦＴドライ
バ１９９７（ＴＥＸＡＳ ＩＮＳＴＲＵＭＥＮＴＳ）」
の各ソースドライバ（ＣＬＫはクロック信号に、ＥＩＯ
１／ＥＩＯ２／ＲＥＶ等は制御信号に、Ｄ００−Ｄ０７
／Ｄ１０−Ｄ１７／Ｄ２０−Ｄ２７は画像データにそれ
ぞれ相当する）に記載されている通りである。信号発生
回路部１は図示しないが、例えばグラフィックス・コン
トローラＬＳＩ（ＷＤ９０Ｃ２４Ａ等）又はＴＦＴモジ
ュール内のゲートアレイで構成される。
【００２１】差分データ送信回路部２では、画像データ
を差分データに変換し、クロック信号、制御信号、差分
データの位相を正常に表示が行えるよう調整する。
【００２２】差分データ受信回路部３では、差分データ
を元の画像データに復調し、クロック信号、制御信号、
画像データの位相を正常に表示が行えるよう調整する。
【００２３】表示パネル部４は、クロック信号、制御信
号、画像データを基に画像表示を行う。この表示パネル
部４としては、例えば、「東芝液晶表示モジュール総合
カタログ ９４年度版」のＬＴＭ１４Ｃ０１５，ＬＴＭ
１０Ｃ０２５，ＬＴＭ０９Ｃ０２０Ｋ等を用いてもよ
い。
【００２４】図２に差分データ送信回路部２の構成例
を、図３に差分データ受信回路部３の構成例をそれぞれ
示す。各構成部分を以下に説明する。
【００２５】位相調整回路部５では、クロック信号、制
御信号、画像データの位相、或いはクロック信号、制御
信号、差分データの位相を、正常に表示が行えるよう調
整する。
【００２６】ラインメモリー部６では、信号発生回路部
１又は加算回路部８より送られる画像データをメモリー
に一旦保持し、信号発生回路部１又は加算回路部８より
送られる画像データを所定期間遅らせて、言い換えると
信号発生回路部１又は加算回路部８より送られる画像デ
ータよりも位相を遅らせて保持した画像データ（以下
「前画像データ」という。）を出力する。例えば、１走
査線期間中（走査線期間とは、例えば、「東芝液晶表示
モジュール総合カタログ ９４年度版」中記載の走査時
間又は水平表示期間等に相当する）の画像データを保持
し、信号発生回路部１又は加算回路部８より送られる画
像データよりも約１走査線期間遅らせたタイミングで前
画像データを出力する。
【００２７】差分回路部７では、画像データと前画像デ
ータより差分データを発生する。加算回路部８では、差
分データと前画像データより画像データを発生する。
【００２８】図４に、表示パネルとしてＴＦＴ−ＬＣＤ
を用いた場合の表示パネル部４の構成例を示す。各構成
部分を以下に説明する。
【００２９】Ｘドライバー部１０は、例えば、「データ
ブック ＬＣＤ ＴＦＴドライバ１９９７（ＴＥＸＡＳ
ＩＮＳＴＲＵＭＥＮＴＳ）」の各ソースドライバ或い
はポリシリコン等（ＳＩＤ９６ＤＩＧＥＳＴ ｐ２１−
ｐ２４，ＳＩＤ９７ＤＩＧＥＳＴ ｐ４５−ｐ４８）で
構成される。
【００３０】Ｙドライバー部１１は、例えば、「データ
ブックＬＣＤ ＴＦＴドライバ１９９７（ＴＥＸＡＳ
ＩＮＳＴＲＵＭＥＮＴＳ）」の各ゲートドライバ或いは
ポリシリコン等（ＳＩＤ９６ＤＩＧＥＳＴ ｐ２１−ｐ
２４，ＳＩＤ９７ＤＩＧＥＳＴ ｐ４５−ｐ４８）で構
成される。
【００３１】液晶容量１２、補助容量１３、ＴＦＴ１
４、信号線Ｘ1 −Ｘn 、ゲート線Ｙ1−Ｙm について
は、例えば、日経ＢＰ社「フラットパネル・ディスプレ
イ１９９０−１９９８」において詳細に記載されている
通りである。
【００３２】図５〜図２５は、本発明における画像デー
タ変調の具体例を示している。図５等における１Ｈとは
１走査線期間を示し、１フレームとは、例えば、「東芝
液晶表示モジュール総合カタログ ９４年度版」中記載
のフレーム周期又は垂直表示期間等に相当し、Ｘ1 Ｙ1
は信号線Ｘ1 とゲート線Ｙ1 で制御される画素に対応す
る画像データであることを意味する。図６等におけるＸ
1 Ｙ1 等にアンダーラインを付したものは、信号線Ｘ1
とゲート線Ｙ1 で制御される画素に対応する差分データ
であることを意味する。図８等における「０」「１」
は、差分データ、画像データ、前画像データが、デジタ
ル信号におけるロー状態又はハイ状態であることをそれ
ぞれ示している。なお、特に説明しない限り、図８〜図
１１、図１５、図１６の画像データは単純な繰り返し信
号であるとする。
【００３３】以下、実施形態１における画像データ処理
を詳細に説明する。
【００３４】信号発生回路部１から出力された画像デー
タは（図５参照）、差分データ送信回路部２に送られ、
差分データ送信回路部２内の差分回路部７で画像データ
と前画像データより差分データを発生する。画像データ
と前画像データの関係は、例えば、図６に示す通りであ
る。図６では、前画像データは１走査線期間遅れてライ
ンメモリー部６より出力される。差分回路部７では、前
画像データと画像データの排他的論理和演算（Ｅｘｃｌ
ｕｓｉｖｅ ＯＲ）を行い、差分データを発生する。画
像データがＸ1 Ｙ1 −Ｘn Ｙ1 の場合、前画像データと
してＸ1 Ｙm −Ｘn Ｙm を用いてもよいが、図６に示し
た例では、画像データがＸ1 Ｙ1 −ＸnＹ1 の場合に前
画像データとしてダミーデータＤＭ（信号としては、こ
こではロー状態である）を用いている。
【００３５】差分データ送信回路部２から出力される差
分データは、差分データ受信回路部３に送られる。差分
データ受信回路部３では、差分データ受信回路部３内の
加算回路部８において、前画像データと差分データの排
他的論理和演算（Ｅｘｃｌｕｓｉｖｅ ＯＲ）を行い画
像データを復調する。差分データ、前画像データ及び画
像データのタイミング等は、図７に示した通りである。
【００３６】例えば、図８における画像データの場合
（信号線１本おきの白又は黒表示パターン）、差分デー
タは１フレーム期間殆どロー状態となり、データの遷移
（データの状態がハイからロー又はローからハイに変化
すること）が画像データに比べ激減している。図９は、
図８の場合の画像データの復調例であり、正常に画像デ
ータが復調されることを示している。また、図１０にお
ける画像データの場合（チェッカー表示パターン）も同
様で、差分データは１フレーム期間殆どハイ状態とな
り、データの遷移が画像データに比べ激減している。
【００３７】このように本発明によれば、ケーブル長が
長く電磁波放射が問題となる部分に差分データを用いる
ことにより、画像データを用いる場合よりも電磁波放射
強度や消費電力等を大幅に低減することが可能である。
なお、前画像データを１走査線期間遅らせているのは、
通常の表示画像（インターネット、ゲーム、メール、文
章等）では、垂直方向において画像データの変化が少な
いという事実に基づいている。なお、上述した伝送手法
を垂直差分伝送方式と呼ぶ。
【００３８】（実施形態２）上記実施形態１の方法は大
部分の表示パターンに対して有効であるが、図１１に示
すような特殊な画像データの場合、図１１に示される通
り、画像データの遷移回数よりも差分データの遷移回数
が高くなる問題がある。本実施形態２は、このような問
題を解決するものである。以下、実施形態２における画
像データ処理の詳細を説明する。
【００３９】信号発生回路部１から出力された画像デー
タは（図１２参照）、差分データ送信回路部２に送ら
れ、差分データ送信回路部内２の差分回路部７で画像デ
ータと前画像データより差分データを発生する。画像デ
ータと前画像データの関係は、例えば図１３に示す通り
である。図１３では、前画像データは（１走査線期間＋
１画像データ期間）遅れてラインメモリー部６より出力
される。差分回路部７では、前画像データと画像データ
の排他的論理和演算（Ｅｘｃｌｕｓｉｖｅ ＯＲ）を行
い、差分データを発生する。画像データがＸ1 Ｙ1 −Ｘ
n Ｙ1 ，Ｘ1 Ｙ2の場合、前画像データとしてＸn Ｙm-1
，Ｘ1 Ｙm −Ｘn Ｙm を用いてもよいが、図１３の例
では、画像データがＸ1 Ｙ1 −Ｘn Ｙ1 ，Ｘ1 Ｙ2 の場
合、前画像データとしてダミーデータＤＭ（信号として
は、ここではロー状態である）を用いている。
【００４０】差分データ送信回路部２から出力される差
分データは、差分データ受信回路部３に送られる。差分
データ受信回路部３では、差分データ受信回路部３内の
加算回路部８において、前画像データと差分データの排
他的論理和演算（Ｅｘｃｌｕｓｉｖｅ ＯＲ）を行い、
図１４に示すような画像データを復調する。このときの
差分データ送信回路部１５の出力例を図１５に示す。す
なわち、図１１に示すような画像データであっても、本
実施形態では差分データの遷移回数を低減することが可
能である。また、本実施形態が図８や図１０に示すよう
な画像データに対して有効であることは言うまでもな
い。
【００４１】なお、画像データと前画像データの位相差
は（１走査線期間＋１画像データ期間）以外の位相差で
もよく、差分データの遷移回数をより低減できるよう表
示パターンに応じて調整することが望ましい。しかし、
回路規模を小さくするためには、位相差を（１走査線期
間＋１画像データ期間）にするのがよい。
【００４２】（実施形態３）実施形態１或いは実施形態
２に示した方法は大部分の表示パターンに対して有効で
あるが、図１６に示したような特殊な画像データの場合
（奇数番目の１Ｈ期間では１画素毎にデータ遷移し、偶
数番目の１Ｈ期間ではすべてロー状態となる。）、図１
６に示される通り、画像データの遷移回数よりも差分デ
ータの遷移回数の方が高くなる問題が発生してしまう。
本実施形態は、このような問題を解決するものである。
【００４３】本実施形態における差分回路部７の構成例
を図１７に示す。各構成部分を以下に説明する。なお、
差分回路部はディスクリート素子、モノリシックＩＣ若
しくはポリシリコンＴＦＴ又はそれらの組み合わせによ
り構成可能である。
【００４４】ディレイ回路部１５は、例えば、ＴＣ７４
ＨＣ７４ＡＰ等のＤタイプフリップフロップ、インバー
ター等で構成され、画像データを１画素データ期間遅ら
せて出力する機能を有する。
【００４５】ＥＸ−ＯＲ回路１６は、例えば、ＴＣ７４
ＨＣ８６ＡＰ等のエクスクルーシブＯＲ回路の機能を有
する。
【００４６】カウンター回路部１７は、ＴＣ７４ＨＣ１
６３ＡＰ等のカウンター回路及びその他ロジック回路で
構成され、差分データの遷移回数をカウントし、遷移回
数に応じた状態判別信号をスイッチ制御回路部１８に供
給する機能を有する。
【００４７】スイッチ制御回路部１８は、スイッチ１９
〜２２を制御する信号であるＣＮＴ１〜ＣＮＴ４を、状
態判別信号に応じて発生する機能を有する。ＣＮＴ１は
スイッチ１９を、ＣＮＴ２はスイッチ２０を、ＣＮＴ３
はスイッチ２１を、ＣＮＴ４はスイッチ２２をそれぞれ
オンオフ制御する。すなわち、差分データの遷移回数に
よってスイッチ１９〜２２のオンオフ状態が決まる。ス
イッチ１９〜２２は、例えばＴＣ７４ＨＣ４０６６ＡＰ
等で構成される。
【００４８】以下、本実施形態３における画像データ変
調方法の詳細を説明する。なお、以下の説明において
は、前画像データは１走査線期間遅れてラインメモリー
部より出力されているものとする。
【００４９】信号発生回路部１から出力された画像デー
タは（図５参照）、差分データ送信回路部２に送られ、
差分データ送信回路部２内の差分回路部７で画像データ
と前画像データより差分データを発生する。画像データ
と内部前画像データの関係は、差分データの遷移状態に
より、例えば図１８、図１９或いは図２０に示す通りと
なる。
【００５０】図１８では、図１７のスイッチ１９及び２
２がオン状態でスイッチ２０及び２１がオフ状態となっ
ており、内部前画像データと画像データの位相差は１走
査線期間である（以下、「スイッチ１９オン状態」とい
う）。図１９では、図１７のスイッチ２０及び２２がオ
ン状態でスイッチ１９及び２１がオフ状態となってお
り、内部前画像データと画像データの位相差は（１走査
線期間＋１画像データ期間）である（以下、「スイッチ
２０オン状態」という）。図２０では、図１７のスイッ
チ２１がオン状態でスイッチ２２がオフ状態となってお
り、内部前画像データとしてダミーデータＤＭ（ここで
はロー状態となっている）が出力されている（以下、
「スイッチ２１オン状態」という）。
【００５１】差分回路部がスイッチ１９オン状態である
とき、図１１に示される画像データが入力されるとす
る。差分データは殆ど「０」「１」の繰り返し信号とな
り、ＥＭＩが激増する。カウンター回路部１７では、差
分データの状態判別遷移回数（１Ｈ若しくは１フレーム
又は任意の期間中における差分データの遷移回数をい
う。なお、本実施形態では２Ｈ期間における遷移回数と
する。）がある設定値（本実施形態では、水平画素数ｎ
とする。）を超えているか否かを検出する。この場合明
らかに設定値を超えているので（Ｕ状態）、カウンター
回路部１７はＵ状態を表す状態判別信号をスイッチ制御
回路部１８に伝える。スイッチ制御回路部１８では、Ｕ
状態である状態判別信号を受け、スイッチ２０オン状態
へ移るための信号ＣＮＴ１〜ＣＮＴ４を各スイッチへ供
給する。
【００５２】スイッチ２０オン状態では、差分データの
状態判別遷移回数が設定値以下である（Ｄ状態）ので、
スイッチ制御回路部１８では、Ｄ状態である状態判別信
号を受け、スイッチ２０オン状態を維持する信号ＣＮＴ
１〜ＣＮＴ４を各スイッチへ供給し続ける。
【００５３】その後、図１６に示される画像データが入
力されるとする。差分データは殆ど「０」「１」の繰り
返し信号となり、ＥＭＩが再び激増する。差分データの
状態判別遷移回数は明らかに設定値を超えているので、
カウンター回路部１７はＵ状態を表す状態判別信号をス
イッチ制御回路部１８に伝える。スイッチ制御回路部１
８では、Ｕ状態である状態判別信号を受け、スイッチ２
１オン状態へ移るための信号ＣＮＴ１〜ＣＮＴ４を各ス
イッチへ供給する。
【００５４】スイッチ２１オン状態では、差分データの
状態判別遷移回数は設定値以下であるので、スイッチ制
御回路部１８では、Ｄ状態である状態判別信号を受け、
スイッチ２１オン状態を維持する信号ＣＮＴ１〜ＣＮＴ
４を各スイッチへ供給し続ける。
【００５５】また、本実施形態における差分データ受信
回路部３では、スイッチ１９オン状態、スイッチ２０オ
ン状態、スイッチ２１オン状態のそれぞれの状態に応じ
て、差分データより画像データを復調すれば良い。本実
施形態における差分データ受信回路部における加算回路
部の具体例を図２２に示す。なお、差分データ受信回路
部における、それぞれの状態に対応した画像データ出力
を図２３、図２４及び図２５にそれぞれ示す。
【００５６】このように、本実施形態では、差分データ
の遷移回数をカウントし、画像データに応じ最適な差分
データを発生させるよう差分回路部を制御可能であるた
め、完全なるＥＭＩ低減効果が実現可能である。また、
ディレイ回路部１５における遅延期間を適宜調整するこ
とが望ましい。
【００５７】以上説明したように、上記実施形態１〜３
によれば、画像データを表示装置に伝送する場合に、Ｅ
ＭＩ発生が問題となる伝送路に差分データを用いること
により、比較的低規模の回路構成でＥＭＩの低減及び回
路消費電力の低減が可能である。
【００５８】（実施形態４）本実施形態では、垂直ブラ
ンキング期間内にリセット期間を設け、このリセット期
間において、差分データ送信回路部２における前画像デ
ータ及び差分データ受信回路部３における前画像データ
を強制的にリセット信号に置き換えるようにしている。
【００５９】図２６は、前画像データのリセット期間を
具体的に示したものである。図２６においてリセット信
号は“０”であり、Ｘn Ｙm はｎ番目の信号線とｍ番目
のゲート線に係るデータであることを示している。な
お、本実施形態では、信号線Ｘ1 −Ｘ3 、ゲート線Ｙ1
−Ｙ3 を有するＴＦＴ−ＬＣＤを想定している。図２７
はリセット信号を“０”とした場合の具体例を示したも
のであり、以下これについて説明する。
【００６０】図２７の例では、リセット期間よりも前の
１走査線期間中において、差分データ送信回路部におけ
る画像データと差分データ受信回路部における画像デー
タとが異なっている。このような問題は、電源が不安定
状態である電源投入時に発生しやすく、このままでは所
望の表示ができない。そこで、次のリセット期間中にお
いて、差分データ送信回路部における前画像データ及び
差分データ受信回路部における前画像データを強制的に
リセット信号に置き換えることにより、リセット期間中
の両画像データが同じになるように補正している。従っ
て、リセット期間中に差分データ送信回路部における画
像データとして如何なるデータが入力されても、差分デ
ータ送信回路部及び差分データ受信回路部の動作から明
らかなように、リセット期間中に差分データ受信回路部
において復調される画像データは、差分データ送信回路
部における画像データと同じデータであることが保証さ
れる。また、画像データはメモリーに保持され、前画像
データとして出力されるため、その後も正常に動作する
ことが保証される。
【００６１】このように本実施形態によれば、何らかの
原因で差分データ送信回路部における画像データと差分
データ受信回路部における画像データが異なったデータ
となっても、１フレーム内にリセット期間が設けられて
いるため、直ちに正常動作に復帰させることが可能であ
る。
【００６２】（実施形態５）本実施形態は、位相状態を
適宜切り替えることにより、画像パターンに応じてＥＭ
Ｉ低減を図るものである。ここで、「位相状態」とは、
差分データをどの信号線に係る画像データ又は前画像デ
ータより発生させたかを意味している。
【００６３】図２８に本実施形態における表示パネル部
の構成例を示す。図２８におけるＸドライバー部１０
は、基本的には図４に示したＸドライバー部と同じ機能
を有し、内部において差分データを画像データに復調す
る。すなわち、差分データ受信回路部３の機能をも有し
ている。また、図２８におけるＸドライバー部ではＰＨ
１及びＰＨ２により位相状態を適宜切り替える機能（別
言すれば、画像データに応じて、ディレイ回路部１５の
遅延期間を適宜調整する機能）が新たに付加されてい
る。
【００６４】位相状態、ＰＨ１、ＰＨ２、画像データ、
前画像データの関係の一例を図２９に示す。なお、図２
９における画像データ及び前画像データは、同一の差分
データに係る画像データ及び前画像データであり、Ｘs
Ｙt はｓ番目の信号線とｔ番目のゲート線に係るデータ
であることをそれぞれ示している。
【００６５】図３０に、位相状態の切り替えタイミング
を示す。図３０において、位相状態は最初（１）の状態
であるが、その後水平ブランキング期間にＰＨ２が変化
して状態（３）となる。次の水平ブランキング期間にお
いてＰＨ１及びＰＨ２ともに変化して状態（２）とな
り、その次の水平ブランキング期間において状態（４）
となる。
【００６６】本実施形態では、差分データの遷移回数に
応じて、ＰＨ１及びＰＨ２により適宜位相状態を変化さ
せることができるので、画像パターンに応じてＥＭＩの
低減を図ることが可能である。なお、動作マージン及び
ＥＭＩ低減効果を考慮すると、位相状態の切り替えを行
う期間は、望ましくは垂直ブランキング期間又は水平ブ
ランキング期間であり、より望ましくは水平ブランキン
グ期間である。
【００６７】図３１は、本実施形態の回路構成例を示し
たものである。図３１の回路は、二つのソースドライバ
ＩＣ部５１及び５２を有しており、ゲートアレイ等より
差分データ、制御信号、クロック信号等を受け、パネル
における各信号線（図示せず）にソースドライバＩＣ部
５１及び５２の出力であるＯＵＴ１〜ＯＵＴ１６を供給
する。図３１におけるソースドライバＩＣ部５１及び５
２は、基本的には図２８に示したＸドライバー部１０と
同様な機能を具備しており、後述する図４５示すソース
ドライバＩＣと同様な構成である。ＰＨ１（１）及びＰ
Ｈ２（１）はソースドライバＩＣ部５１に係るＰＨ１及
びＰＨ２を、ＰＨ１（２）及びＰＨ２（２）はソースド
ライバＩＣ部５２に係るＰＨ１及びＰＨ２を、それぞれ
示している。なお、ＰＨ１及びＰＨ２は上述した通り、
位相状態を決定するデータである。
【００６８】本例では、ＰＨ１（１）、ＰＨ２（１）、
ＰＨ１（２）、ＰＨ２（２）によって各々のソースドラ
イバＩＣ部を制御することにより、夫々のソースドライ
バＩＣ部を異なった位相状態に設定可能である。別言す
れば、それぞれのソースドライバＩＣに係る差分データ
の周波数が低くなるよう、ソースドライバＩＣ毎に最適
設定を行うことが可能である。以下に具体例を示す。
【００６９】図３２に示すような画像データが供給され
た場合、図３３に示すようにして差分データ送信回路部
において差分データを発生する。すなわち、Ｘ１〜Ｘ８
において前画像データと画像データの位相状態は同じで
あり、Ｘ８〜Ｘ１６において前画像データと画像データ
の位相状態は互いに異なっている（位相状態（１）に対
応）。よって、図３４に示すように、周波数が低い差分
データがソースドライバＩＣ部５１及び５２に供給され
ることになる。
【００７０】ソースドライバＩＣ部５１及び５２では、
差分データ等を受け、差分データより画像データを復調
し、各信号線に供給する信号線電圧を発生する。ここ
で、ソースドライバＩＣ部５１及び５２において、差分
データを画像データに復調する際、ＰＨ１（１）、ＰＨ
２（１）、ＰＨ１（２）、ＰＨ２（２）をそれぞれ
“１”“０”“０”“０”と設定すると（図３５参
照）、ソースドライバＩＣ部５１では位相状態（２）と
なり、ソースドライバＩＣ部５２では位相状態（１）と
なり、差分データより所望の画像データが復調可能であ
る。
【００７１】このように、各ソースドライバＩＣ部に係
る画像データ毎に異なる位相状態で差分データの変復調
を行うため、画像データのブロック毎に周波数の低い最
適な差分データを発生可能である。各ソースドライバＩ
Ｃの位相状態が同一であれば、図３４に示すような定常
状態の差分データを得ることは不可能である。本実施形
態のモジュールでは、上述した通り、各ソースドライバ
ＩＣ部に係る画像データ毎に最適な位相状態を適宜選択
可能であるため、より優れたＥＭＩ低減効果を期待でき
る。
【００７２】（実施形態６）図３６は、本実施形態にお
けるソースドライバＩＣの構成例を示したものである。
図３６のソースドライバＩＣは、差分データを画像デー
タに復調し、画像データをＤ／Ａ変換して、信号線電圧
を信号線へ供給する機能を有しており、図３７に示す従
来構造のソースドライバＩＣ（「データブック ＬＣＤ
ＴＦＴドライバ１９９７（ＴＥＸＡＳ ＩＮＳＴＲＵ
ＭＥＮＴＳ）」の各ソースドライバ）に加算回路部３６
が付加され、ラッチ回路部３５にシリアル出力機能が備
わった構成（ラッチ回路部３３）となっている。図３６
及び図３７におけるシフトレジスタ回路部３１、ラッチ
回路部３２及び３５、ＤＡＣ（Ｄ／Ａコンバータ）回路
部３４は、既に「データブック ＬＣＤ ＴＦＴドライ
バ１９９７（ＴＥＸＡＳＩＮＳＴＲＵＭＥＮＴＳ）」及
び「「A 64-Gray-Scale Digital Signal Driver for Co
lor TFT-LCDs」ＳＩＤ９４ＤＩＧＥＳＴ ｐｐ３５９−
３６２」等に詳細に説明されているので、ここではその
説明は省略する。
【００７３】シリアル出力機能付きラッチ回路部３３
は、保持されている画像データを前画像データとして加
算回路部３６へシリアル出力するとともに、従来のラッ
チ回路部３５と同様、画像データを保持しつつその画像
データをＤＡＣ回路部３４に供給するものである。加算
回路部３６は、シリアル出力機能付きラッチ回路部３３
より入力される前画像データと差分データの排他的論理
和より画像データを復調し、出力するものである。
【００７４】図３６のソースドライバＩＣの基本動作を
図３８に、具体例を図３９にそれぞれ示す。加算回路部
３６では、差分データと前画像データの排他的論理和を
とり、復調した画像データをラッチ回路部３２にシリア
ルに供給する。ラッチ回路部３２では、シリアルに供給
された画像データを、シフトレジスタ回路部３１より送
られるシフトパルスに応じ、メモリー（図示せず）に保
持する。ラッチ回路部３２で保持された画像データは、
同一タイミングでパラレルにシリアル出力機能付きラッ
チ回路部３３へ供給される。シリアル出力機能付きラッ
チ回路部３３に供給された画像データはそこで保持さ
れ、同一タイミングでパラレルにＤＡＣ回路部３４へ供
給されるとともに、シリアルに加算回路部３６へ供給さ
れる。
【００７５】本実施形態によれば、前述の通り、従来の
ソースドライバＩＣの構造を大きく変更することなく、
従来のソースドライバＩＣの機能を生かしつつ、差分デ
ータを復調する回路部をソースドライバＩＣに盛り込む
ことが可能となる。しかも、前画像データを、シリアル
出力機能付きラッチ回路部３３よりシリアルに加算回路
部３６へ供給するため、加算回路部３６における排他的
論理和回路は画像データのビット数に対応した数で良
い。すなわち、画像データのビット数が２４であれば、
加算回路部３６は２４個の排他的論理和回路で基本的に
構成可能となる。仮に、前画像データをパラレルに加算
回路部６へ供給するとすれば、ソースドライバＩＣの出
力数と同等数の排他的論理和回路が最低限必要となり、
回路規模の増大を招く。さらに、シリアル出力機能付き
ラッチ回路部３３からのシリアル出力のタイミングを制
御信号にて変えることにより、極めて容易に差分データ
と前画像データの位相状態の調整を行うことが可能であ
る。従って、システムを極めて小規模に構成することが
可能である。
【００７６】（実施形態７）図４０は、本実施形態にお
けるモジュールの構成を示したものである。モジュール
は複数のソースドライバＩＣを有することを特徴とす
る。
【００７７】各ソースドライバＩＣ６１及び６２等に
は、それぞれ、差分データ、制御信号、クロック信号等
が供給されるとともに、各ソースドライバＩＣ間におい
ても信号の送受信を行っている（参考文献：データブッ
ク ＬＣＤ ＴＦＴドライバ１９９７（ＴＥＸＡＳ Ｉ
ＮＳＴＲＵＭＥＮＴＳ）」の各ソースドライバ）。図に
示した信号線Ｘ1 及びＸ2 に係る差分データはソースド
ライバＩＣ６１に供給され、信号線Ｘ３及びＸ４に係る
差分データはソースドライバＩＣ６２に供給される。各
ソースドライバＩＣは加算回路部等をそれぞれ有してお
り、内部において差分データから画像データを復調し、
信号線に所望の電圧を印加する。図４１に示す差分デー
タがモジュールに入力された場合、差分データＸ1 Ｙ2
（図ではアンダーラインを付しているがここでは省略し
ている、以下同様）及び差分データＸ2 Ｙ2 はソースド
ライバＩＣ６１に供給され、差分データＸ3 Ｙ2 及び差
分データＸ4 Ｙ2 はソースドライバＩＣ６２に供給され
る。
【００７８】本実施形態以外の手法では、図４１の差分
データは図４２に示されるように復調される。しかしな
がら、図４２において、差分データＸ2 Ｙ2 はソースド
ライバＩＣ６１に供給され、前画像データＸ3 Ｙ1 はソ
ースドライバＩＣ６２に保持され、画像データＸ2 Ｙ2
はソースドライバＩＣ６１内で復調されてソースドライ
バＩＣ６１内に保持される。従って、ソースドライバＩ
Ｃ６２に保持される前画像データＸ3 Ｙ1 をソースドラ
イバＩＣ６１に供給しなくてはならず、そのための配線
が必要である。
【００７９】本実施形態では、図４０に示すモジュール
構成の場合であって、異なる信号線に係る画像データよ
り差分データ発生させる場合、Ｘ2 又はＸ3 の少なくと
も一方に係る画像データの代わりにダミーデータを用
い、差分データを画像データに復調する。
【００８０】すなわち、図４０に示すモジュール構成に
おいて、信号線Ｘn に係る画像データと信号線Ｘn+1 に
係る前画像データより差分データを発生し、信号線Ｘn
に係る差分データと信号線Ｘn+1 に係る前画像データよ
り信号線Ｘn に係る画像データを発生する場合、信号線
Ｘn と信号線Ｘn+1 がそれぞれ異なったソースドライバ
ＩＣに繋がっていれば、図４３及び図４４に示すよう
に、前画像データＸ3 Ｙ1 の代わりにダミーデータを用
い、差分データ或いは画像データを発生することにな
る。
【００８１】従って、本実施形態によれば、ソースドラ
イバＩＣ６２に保持されている前画像データＸ3 Ｙ1 を
ソースドライバＩＣ６１へ供給するための配線が全く不
要である。よって、回路面積及び回路規模の低減が可能
である。また、本例はいかなる位相状態であっても適用
可能であり、図４１の例に限定されない。
【００８２】（実施形態８）図４５は、本実施形態にお
けるソースドライバＩＣの構成例を示したものである。
本実施形態に係るソースドライバＩＣの特徴は、シフト
レジスタ回路部３１の出力数（Ｐ１〜Ｐ１０）及びラッ
チ回路部３２の出力数（Ｑ１〜Ｑ１０）が、ソースドラ
イバＩＣの出力数（ＯＵＴ１−ＯＵＴ８）よりも多いこ
とである。別言すれば、ラッチ回路部３２及びシリアル
機能付きラッチ回路部３３のメモリー（図示せず）は、
ＤＡＣ回路部３４に供給する画像データ量よりも多い画
像データを保持することが可能となっている。
【００８３】図４５に示すソースドライバＩＣに、例え
ば図４６に示す画像データがシリアルに入力されると、
図４６に示される通り、シフトレジスタ回路部３１のシ
フトパルスに応じて、各画像データがラッチ回路部３２
のメモリー（Ｍ１〜Ｍ１０）に保持される。ラッチ回路
部３２に保持された画像データは、制御信号のタイミン
グによりパラレルにシリアル機能付きラッチ回路部３３
へ出力され、各出力の画像データは図４７に示す通りと
なり、シリアル機能付きラッチ回路部３３のメモリー
（Ｎ１〜Ｎ１０）には図４８に示す通りの画像データが
保持される。
【００８４】本実施形態におけるソースドライバＩＣで
は、制御信号のタイミング等により、Ｎ１〜Ｎ１０に保
持されている画像データを任意にシリアル出力可能であ
る。すなわち、シリアル出力すべき前画像データが、異
なるソースドライバＩＣの出力に係る画像データであっ
ても、Ｎ１〜Ｎ１０には異なるソースドライバＩＣの出
力に係る画像データが保持されている。従って、画像デ
ータを差分データに変調するタイミングに応じてＮ１〜
Ｎ１０に保持されている画像データを前画像データとし
てシリアル出力することにより、異なる信号線に係る画
像データより差分データを発生させる場合であっても、
異なるソースドライバＩＣから前画像データを供給する
ことなく差分データの復調が可能となる。
【００８５】すなわち、本実施形態では、図４９に示さ
れる差分データが加算回路部３６に入力された場合（図
４９における（ＯＵＴn ）はＯＵＴn に対応した差分デ
ータであることを示し、（Ｎn ）はＮn に保持されてい
る前画像データであることを、（Ｘn ）は信号線Ｘn に
対応した画像データであることをそれぞれ示している。
なお、信号線Ｘn とソースドライバＩＣの出力ＯＵＴn
が繋がっている。）、ＯＵＴn に係る差分データの入力
タイミングに応じてＮn+2 に保持された画像データを前
画像データとして加算回路部３６へ供給可能である。し
たがって、信号線Ｘn に係る画像データと信号線Ｘn+2
に係る前画像データより差分データを発生しても、異な
るソースドライバＩＣから前画像データを供給されるこ
となく、信号線Ｘn に係る差分データと信号線Ｘn+2 に
係る前画像データより信号線Ｘnに係る画像データを発
生することが可能である。
【００８６】従って、本実施形態によれば、異なる信号
線に係る画像データより差分データを発生させる場合、
ソースドライバＩＣがそれとは異なるソースドライバＩ
Ｃの出力に係る画像データを保持しているため、異なる
ソースドライバＩＣ間で前画像データ等の送受信を行う
必要がない。
【００８７】このように、実施形態６〜８によれば、従
来のソースドライバＩＣの構造を大きく変更することな
く、従来のソースドライバＩＣの機能を生かしつつ、差
分データを復調する回路部をソースドライバＩＣに盛り
込むことが可能である。しかも、前画像データを、シリ
アルに加算回路部へ供給するため、加算回路部における
排他的論理和回路は画像データのビット数に対応した数
で良い。また、加算回路部へ前画像データをシリアルに
供給するタイミングを制御信号にて変えることにより、
極めて容易に異なる信号線に係る画像データより差分デ
ータを発生させることが可能である。さらに、異なるソ
ースドライバＩＣ間で前画像データ等の送受信を行うこ
とがないので、回路面積及び回路規模の縮小化を図るこ
とが可能となる。
【００８８】［実施形態９］図５０は、本実施形態にお
けるソースドライバＩＣの構成例を示したものである。
このソースドライバＩＣでは、差分データがＤＡＣ回路
部３４に供給され、ＤＡＣ回路部３４は差分データに基
づいて出力回路部の駆動能力を可変にする機能を有して
いる。
【００８９】図５１は、ＤＡＣ回路部３４における一つ
の信号線に係る出力回路の構成を示している。ＤＡＣ回
路部３４の出力回路は通常オペアンプ４０で構成されて
おり（参考文献「Low Output Offset, 8bit Signal Dri
ver Ics for XGA/SVGA TFT-LCDs 」T.IEE Japan,Vol.11
7-C,No8,97 ）、本実施形態ではオペアンプ４０に電源
から１０Ｖを供給している。Ｖref は、画像データに基
づいて発生し、信号線へ供給する電圧の基準電圧となる
ものである（参考文献「Low Output Offset, 8bit Sign
al Driver Ics for XGA/SVGA TFT-LCDs 」T.IEE Japan,
Vol.117-C,No8,97 ）。
【００９０】図５２は、本実施形態おけるオペアンプ４
０の構成例を示したものである。ＭＰ１〜ＭＰ５はＰチ
ャネルトランジスターを、ＭＮ１〜ＭＮ３はＮチャネル
トランジスターを示しており、Ｒ１及びＲ２は抵抗を、
ＳＷは差分データに基づいてオンオフされるスイッチを
示している。図５２に示したオペアンプは単純な構成で
あるが、差分データに基づいてＭＰ１、ＭＰ２及びＭＰ
３の電流量を可変にできることが特徴である。
【００９１】本実施形態の効果を明確にするため、具体
例として、ＭＰ１、ＭＰ２及びＭＰ３は同じトランジス
ターでＶthはいずれも−２．０Ｖ、Ｒ１及びＲ２はそれ
ぞれ１ＭΩ及び７ＭΩ、１走査線期間は２０μｓｅｃ、
信号線容量は２０ｐＦである場合を考える。
【００９２】差分データが“０”の場合、ＳＷはオフし
ており、ＭＰ１、ＭＰ２及びＭＰ３に流れる静的消費電
流はそれぞれ約１μＡで消費電力は３０μＷである。こ
のとき、信号線電圧を＋５Ｖ変化させるためには、書き
込み期間として１００μｓｅｃ（２０ｐＦ＊５Ｖ／１μ
Ａ）必要となるが、図５３に示した差分データが“０”
の場合、信号線電圧が変化しないので、低い駆動能力で
も走査線期間２０μｓｅｃ内で信号線電圧の書き込みを
行うことができる。
【００９３】一方、差分データが“１”の場合、ＳＷは
オンしており、ＭＰ１、ＭＰ２及びＭＰ３に流れる静的
消費電流はそれぞれ約８μＡで消費電力は２４０μＷで
ある。このとき、信号線電圧を＋５Ｖ変化させるために
は、書き込み期間は１２．５μｓｅｃ（２０ｐＦ＊５Ｖ
／８μＡ）で十分であるため、図５３のように差分デー
タが“１”で信号線電圧が変化しても、１走査線期間内
で正常に信号線に電圧を書き込むことが可能である。
【００９４】このように本実施形態によれば、差分デー
タに基づいてオペアンプの駆動能力を可変にすることに
より、差分データが“０”のときの静的消費電力が大幅
に低減され回路消費電力を減らすことができる。差分デ
ータが“０”の場合、信号線電圧は変化しないので、駆
動能力を下げることによるデメリットは生じない。
【００９５】なお、本実施形態は信号線反転駆動（「５
ＶドライバＩＣによる信号線反転駆動の実現」、１９９
４年テレビジョン学会年次大会）のように、１走査線毎
に極性が反転しない駆動法において効果が得られるもの
である。また、差分データは実際にはシリアルに供給さ
れるため、ＤＡＣ回路部３４においてシリアルに供給さ
れる差分データを各信号線に係る出力回路部毎に順次保
持し、種々のタイミングを調整し、ＳＷをオンオフ制御
する機能が必要である。
【００９６】［実施形態１０］本実施形態におけるソー
スドライバＩＣとしては、先に示した図４５の構成のも
のを用いることができる。図５４に、本実施形態のソー
スドライバＩＣにおけるシリアル機能付きラッチ回路部
３３の構成を示す。
【００９７】図５４に示すシリアル機能付きラッチ回路
部３３は、ラッチメモリー回路部７０（データブック
ＴＣ７４ＨＣシリーズのＨＣ７５Ａ，ＨＣ３７３Ａ等に
用いられる回路等を用いて構成される）及びＣＮＴ１〜
ＣＮＴ１０でオンオフ制御されるスイッチＳＷ１〜ＳＷ
１０を具備している。このシリアル機能付きラッチ回路
部３３は、ラッチ回路部３２より供給された画像データ
Ｑ１〜Ｑ１０をラッチメモリー回路部７０に記憶しつ
つ、記憶したデータ（Ｒ１〜Ｒ８）をＤＡＣ回路部３４
へ供給するとともに、ＣＮＴ１〜ＣＮＴ１０によりスイ
ッチＳＷ１〜ＳＷ１０をオンオフ制御することで、ラッ
チメモリー回路部７０に記憶されたデータを前画像デー
タとしてシリアルに加算回路部３６に供給する機能を有
している。なお、ＳＷ１〜ＳＷ１０は、ＣＮＴ１〜ＣＮ
Ｔ１０がハイレベルのときオン状態で、ＣＮＴ１〜ＣＮ
Ｔ１０がロウレベルのときオフ状態である。
【００９８】図５５は、シリアル機能付きラッチ回路部
３３の動作を示した図であり、ＣＮＴ１〜ＣＮＴ１０に
よりオンオフ制御されたＳＷ１〜ＳＷ１０を介してシリ
アルに出力される前画像データを示している。図５５に
おけるＱ２〜Ｑ９は、ラッチ回路部３２より供給された
データＱ２〜Ｑ９に係るデータであることを示してい
る。すなわち、図５５では、ハイパルスがＣＮＴ２から
ＣＮＴ９の順にシフトし、それぞれに応じてＳＷ２から
ＳＷ９が順次オン状態となる。よって、図５５に示され
るシリアルな前画像データが得られる。
【００９９】図５６は、図５５と同様に、ＣＮＴ１〜Ｃ
ＮＴ１０によりオンオフ制御されたＳＷ１〜ＳＷ１０を
介してシリアルに出力される前画像データを示している
が、図５５と異なり、ハイパルスがＣＮＴ１からＣＮＴ
８の順にシフトし、それに応じてＳＷ１からＳＷ８が順
次オン状態となる。よって、図５６に示されるシリアル
な前画像データが得られる。
【０１００】このように、ＣＮＴ１からＣＮＴ１０のハ
イパルスのシフトタイミングを適宜調整することによ
り、差分データと前画像データの位相調整を行うことが
可能である。よって、本実施形態によれば、従来のソー
スドライバＩＣの構造を大きく変更することなく、差分
データを復調する回路部をソースドライバＩＣに組み込
むことが可能となる。
【０１０１】以上、本発明の実施形態について説明した
が、本発明はこれらの実施形態に限定されるものではな
く、その趣旨を逸脱しない範囲内において種々変形して
実施することが可能である。
【０１０２】
【発明の効果】本発明によれば、画像データを所定期間
遅延させたデータと現在の画像データとの差分データを
用いて送受信を行うことにより、差分データの遷移回数
を大幅に削減することが可能となり、比較的低規模の回
路でＥＭＩを効果的に低減することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る装置のシステム構成を
示したブロック図。
【図２】本発明の実施形態に係る差分データ送信回路部
の構成例を示したブロック図。
【図３】本発明の実施形態に係る差分データ受信回路部
の構成例を示したブロック図。
【図４】本発明の実施形態に係る表示パネル部の構成例
を示したブロック図。
【図５】本発明の実施形態に係る信号発生回路部から出
力される画像データの例を示した図。
【図６】本発明の実施形態に係る差分データ送信回路部
から出力される差分データの例を示した図。
【図７】本発明の実施形態に係る差分データ受信回路部
から出力される画像データの例を示した図。
【図８】本発明の実施形態に係る差分データ送信回路部
の出力例を示した図。
【図９】本発明の実施形態に係る差分データ受信回路部
の出力例を示した図。
【図１０】本発明の実施形態に係る差分データ送信回路
部の出力例を示した図。
【図１１】本発明の実施形態に係る差分データ送信回路
部の出力例を示した図。
【図１２】本発明の実施形態に係る信号発生回路部から
出力される画像データの例を示した図。
【図１３】本発明の実施形態に係る差分データ送信回路
部から出力される差分データの例を示した図。
【図１４】本発明の実施形態に係る差分データ受信回路
部から出力される画像データの例を示した図。
【図１５】本発明の実施形態に係る差分データ送信回路
部の出力例を示した図。
【図１６】本発明の実施形態に係る差分データ送信回路
部の出力例を示した図。
【図１７】本発明の実施形態に係る差分回路部の構成例
を示した図。
【図１８】本発明の実施形態に係る差分データ送信回路
部から出力される差分データの例を示した図。
【図１９】本発明の実施形態に係る差分データ送信回路
部から出力される差分データの例を示した図。
【図２０】本発明の実施形態に係る差分データ送信回路
部から出力される差分データの例を示した図。
【図２１】本発明の実施形態に係る差分データ送信回路
部の出力例を示した図。
【図２２】本発明の実施形態に係る加算回路部の構成例
を示した図。
【図２３】本発明の実施形態に係る差分データ受信回路
部から出力される画像データの例を示した図。
【図２４】本発明の実施形態に係る差分データ受信回路
部から出力される画像データの例を示した図。
【図２５】本発明の実施形態に係る差分データ受信回路
部から出力される画像データの例を示した図。
【図２６】本発明の実施形態における前画像データのリ
セット期間について示した図。
【図２７】本発明の実施形態におけるリセット期間の原
理について示した図。
【図２８】本発明の実施形態に係る表示パネル部の構成
例を示した図。
【図２９】本発明の実施形態における画像データと前画
像データの位相状態について示した図。
【図３０】本発明の実施形態における位相状態の切り替
えタイミングを示した図。
【図３１】本発明の実施形態に係るソースドライバＩＣ
を用いた回路構成例を示した図。
【図３２】本発明の実施形態における画像データの入力
例を示した図。
【図３３】本発明の実施形態に係る差分データ送信回路
部において発生する差分データの例を示した図。
【図３４】本発明の実施形態に係る差分データ送信回路
部において発生する差分データの例を示した図。
【図３５】本発明の実施形態におけるＰＨ１、ＰＨ２の
信号状態の例を示した図。
【図３６】本発明の実施形態に係るソースドライバＩＣ
の構成例を示した図。
【図３７】従来のソースドライバＩＣの構成例を示した
図。
【図３８】本発明の実施形態に係るソースドライバＩＣ
の動作について示した図。
【図３９】本発明の実施形態に係るソースドライバＩＣ
の動作の具体例を示した図。
【図４０】本発明の実施形態に係るソースドライバＩＣ
を用いたモジュール構成例を示した図。
【図４１】本発明の実施形態に係るモジュールに供給さ
れる差分データの例を示した図。
【図４２】本発明の実施形態に係るソースドライバーＩ
Ｃ内部の加算回路部によって復調される画像データの例
を示した図。
【図４３】本発明の実施形態に係るモジュールに供給さ
れる差分データの例を示した図。
【図４４】本発明の実施形態に係るソースドライバーＩ
Ｃ内部の加算回路部によって復調される画像データの例
を示した図。
【図４５】本発明の実施形態に係るソースドライバＩＣ
の構成例を示した図。
【図４６】本発明の実施形態に係るシフトレジスタ回路
部の動作を示した図。
【図４７】本発明の実施形態に係るラッチ回路部の出力
例を示した図。
【図４８】本発明の実施形態に係るシリアル出力機能付
きラッチ回路部が保持している画像データの例を示した
図。
【図４９】本発明の実施形態に係る加算回路部の動作を
示した図。
【図５０】本発明の実施形態に係るソースドライバＩＣ
の構成例を示した図。
【図５１】本発明の実施形態に係るＤＡＣ回路部におけ
る出力部の構成例を示した図。
【図５２】本発明の実施形態に係るＤＡＣ回路部の出力
部におけるオペアンプの構成例について示した図。
【図５３】本発明の実施形態において差分データが変化
した場合に信号線電圧が変化することについて示した
図。
【図５４】本発明の実施形態に係るシリアル機能付きラ
ッチ回路部の構成例を示した図。
【図５５】本発明の実施形態に係るシリアル機能付きラ
ッチ回路部の動作を示した図。
【図５６】本発明の実施形態に係るシリアル機能付きラ
ッチ回路部の動作を示した図。
【符号の説明】
１…信号発生回路部 ２…差分データ送信回路部 ３…差分データ受信回路部 ４…表示パネル部 ５…位相調整回路部 ６…ラインメモリー部 ７…差分回路部 ８…加算回路部 １０…Ｘドライバー部 １１…Ｙドライバー部 １２…液晶容量 １３…補助容量 １４…ＴＦＴ １５…ディレイ回路部 １６…エクスクルーシブオア回路 １７…カウンター回路部 １８…スイッチ制御回路部 １９、２０、２１、２２…スイッチ ３１…シフトレジスタ回路部 ３２…ラッチ回路部 ３３…シリアル機能付きラッチ回路部 ３４…ＤＡＣ回路部 ３５…ラッチ回路部 ３６…加算回路部 ４０…オペアンプ ５１、５２、６１、６２…ソースドライバーＩＣ部 ７０…ラッチメモリー回路部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−332434（ＪＰ，Ａ) 特開 平８−304763（ＪＰ，Ａ) 特開 平10−214061（ＪＰ，Ａ) 特開 平３−161791（ＪＰ，Ａ) 特開 平９−218667（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/00 - 5/42 G02F 1/133 505 - 580 H04N 5/66 - 5/74

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】画像データを所定期間遅延させたデータ又
    はダミーデータと現在の画像データとの差分データを受
    信し、該差分データに基づいて復調された画像データに
    対応した信号を複数の画素をマトリクス状に配置した液
    晶表示装置の各画素にスイッチング素子を介して供給す
    る装置であって、受信した差分データに基づいて復調さ
    れる画像データを所定期間保持して遅延させる保持手段
    と、この保持手段によって所定期間遅延された前画像デ
    ータ又はダミーデータと受信した差分データとを加算し
    て画像データを復調する加算手段とを有し、 前記加算手段は、それまでの一定期間に受信した差分デ
    ータの論理状態の遷移回数に応じて前画像データの遅延
    期間を維持したデータ、前画像データの遅延期間を変更
    したデータ又はダミーデータのいずれを用いるかを選択
    する制御手段を有し、この制御手段で選択された前画像
    データの遅延期間を維持したデータ、前画像データの遅
    延期間を変更したデータ又はダミーデータと差分データ
    とを加算するものであることを特徴とする画像データ処
    理装置。
  2. 【請求項２】前記保持手段及び加算手段は前記復調され
    た画像データに対応した信号を液晶表示装置の各画素に
    供給するソースドライバＩＣ内に集積化され、前記加算
    手段には前記保持手段から前画像データ又はダミーデー
    タがシリアルに供給されることを特徴とする請求項１に
    記載の画像データ処理装置。
  3. 【請求項３】画像データを所定期間遅延させたデータ又
    はダミーデータと現在の画像データとの差分データを受
    信し、該差分データに基づいて復調された画像データに
    対応した信号を複数の画素をマトリクス状に配置した液
    晶表示装置の各画素にスイッチング素子を介して供給す
    る装置であって、受信した差分データに基づいて復調さ
    れる画像データを所定期間保持して遅延させる保持手段
    と、この保持手段によって所定期間遅延された前画像デ
    ータ又はダミーデータと受信した差分データとを加算し
    て画像データを復調する加算手段とを有し、 前記保持手段及び加算手段は、復調された各画像データ
    に対応した信号を前記 液晶表示装置の各画素に供給する
    複数のソースドライバＩＣそれぞれに集積化され、 前記加算手段で画像データを復調する際に、前記所定期
    間が前記液晶表示装置の水平走査期間の整数倍ではな
    く、復調される画像データを生成するソースドライバＩ
    Ｃと前画像データを保持するソースドライバＩＣとが異
    なる場合に、画像データを生成するソースドライバＩＣ
    は前画像データの代わりにダミーデータを用いることを
    特徴とする画像データ処理装置。
  4. 【請求項４】画像データを所定期間遅延させたデータ又
    はダミーデータと現在の画像データとの差分データを受
    信し、該差分データに基づいて復調された画像データに
    対応した信号を複数の画素をマトリクス状に配置した液
    晶表示装置の各画素にスイッチング素子を介して供給す
    る装置であって、受信した差分データに基づいて復調さ
    れる画像データを所定期間保持して遅延させる保持手段
    と、この保持手段によって所定期間遅延された前画像デ
    ータ又はダミーデータと受信した差分データとを加算し
    て画像データを復調する加算手段とを有し、 前記保持手段及び加算手段は、復調された各画像データ
    に対応した信号を前記液晶表示装置の各画素に供給する
    複数のソースドライバＩＣそれぞれに集積化され、 互いに隣接する二つのソースドライバＩＣの一方は、前
    記所定期間が前記液晶表示装置の水平走査期間の整数倍
    である場合に用いる一連の前画像データと、他方の ソー
    スドライバＩＣに保持されている前画像データの一部で
    あって前記一連の前画像データに連続した前画像データ
    とを保持していることを特徴とする画像データ処理装
    置。
  5. 【請求項５】画像データを所定期間遅延させたデータ又
    はダミーデータと現在の画像データとの差分データを受
    信し、該差分データに基づいて復調された画像データに
    対応した信号を複数の画素をマトリクス状に配置した液
    晶表示装置の各画素にスイッチング素子を介して供給す
    る装置であって、受信した差分データに基づいて復調さ
    れる画像データを所定期間保持して遅延させる保持手段
    と、この保持手段によって所定期間遅延された前画像デ
    ータ又はダミーデータと受信した差分データとを加算し
    て画像データを復調する加算手段と、前記画像データに
    対応した信号を液晶表示装置の各画素に供給する回路部
    分に対して、その駆動能力を受信した差分データに応じ
    て切り換える手段とを有することを特徴とする画像デー
    タ処理装置。
JP18530398A 1998-06-30 1998-06-30 画像データ処理装置 Expired - Fee Related JP3455677B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP18530398A JP3455677B2 (ja) 1998-06-30 1998-06-30 画像データ処理装置
US09/342,264 US6344850B1 (en) 1998-06-30 1999-06-29 Image data reconstructing device and image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18530398A JP3455677B2 (ja) 1998-06-30 1998-06-30 画像データ処理装置

Publications (2)

Publication Number Publication Date
JP2000020031A JP2000020031A (ja) 2000-01-21
JP3455677B2 true JP3455677B2 (ja) 2003-10-14

Family

ID=16168507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18530398A Expired - Fee Related JP3455677B2 (ja) 1998-06-30 1998-06-30 画像データ処理装置

Country Status (2)

Country Link
US (1) US6344850B1 (ja)
JP (1) JP3455677B2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734927B1 (ko) * 1999-12-27 2007-07-03 엘지.필립스 엘시디 주식회사 액정표시장치
KR100669095B1 (ko) * 1999-12-28 2007-01-16 엘지.필립스 엘시디 주식회사 데이터 송/수신 방법 및 장치와 이를 이용한 액정표시장치와 그 구동방법
JP2002196732A (ja) * 2000-04-27 2002-07-12 Toshiba Corp 表示装置、画像制御半導体装置、および表示装置の駆動方法
JP4553281B2 (ja) * 2000-05-31 2010-09-29 ルネサスエレクトロニクス株式会社 液晶表示装置の駆動方法および駆動装置
JP3613514B2 (ja) 2000-06-12 2005-01-26 三菱電機株式会社 ディジタル画像データ出力装置及びディジタル画像データ出力方法
KR100783700B1 (ko) * 2001-02-14 2007-12-07 삼성전자주식회사 임펄스 구동 방식을 갖는 액정 표시 장치와 이의 구동 장치
JP2002278492A (ja) * 2001-03-16 2002-09-27 Nec Corp ディジタルディスプレイの信号処理回路及び信号処理方法
KR100421500B1 (ko) * 2001-06-09 2004-03-12 엘지.필립스 엘시디 주식회사 액정표시장치의 색보정 방법 및 장치
KR100864492B1 (ko) * 2002-05-03 2008-10-20 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
US7116283B2 (en) * 2002-07-30 2006-10-03 Ncr Corporation Methods and apparatus for improved display of visual data for point of sale terminals
JP4144462B2 (ja) * 2002-08-30 2008-09-03 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100965596B1 (ko) * 2003-12-27 2010-06-23 엘지디스플레이 주식회사 액정표시소자의 구동방법 및 장치
JP4118245B2 (ja) * 2004-03-30 2008-07-16 株式会社東芝 画像送信装置、画像受信装置および画像伝送システム
JP4670320B2 (ja) * 2004-11-16 2011-04-13 セイコーエプソン株式会社 電気光学装置のデータ転送方法、電気光学装置および電子機器
JP2006261835A (ja) 2005-03-15 2006-09-28 Toshiba Corp 画像送信装置、画像受信装置および画像伝送システム
JPWO2006106688A1 (ja) * 2005-03-30 2008-09-11 パイオニア株式会社 画像信号処理装置、画像システムおよび画像信号処理方法
JP4761806B2 (ja) 2005-03-31 2011-08-31 株式会社東芝 画像データ処理装置
JP2007017802A (ja) 2005-07-08 2007-01-25 Toshiba Corp 画像データ処理装置
JP2007020036A (ja) * 2005-07-11 2007-01-25 Toshiba Corp 画像送信装置および画像受信装置
JP4550696B2 (ja) * 2005-08-31 2010-09-22 株式会社東芝 液晶表示制御装置および液晶表示制御方法
JP4607724B2 (ja) * 2005-09-15 2011-01-05 株式会社東芝 画像データ処理装置
US7881690B2 (en) * 2006-04-07 2011-02-01 Belair Networks Inc. System and method for zero intermediate frequency filtering of information communicated in wireless networks
US8254865B2 (en) 2006-04-07 2012-08-28 Belair Networks System and method for frequency offsetting of information communicated in MIMO-based wireless networks
US20090117859A1 (en) * 2006-04-07 2009-05-07 Belair Networks Inc. System and method for frequency offsetting of information communicated in mimo based wireless networks
JP2008287154A (ja) * 2007-05-21 2008-11-27 Toshiba Corp 変調装置及び画像表示装置
JP5159226B2 (ja) 2007-09-25 2013-03-06 株式会社東芝 画像データ処理システム
TW200951804A (en) * 2008-06-04 2009-12-16 Novatek Microelectronics Corp Transmission interface for reducing power consumption and electromagnetic interference and method thereof
JP5470123B2 (ja) 2010-03-23 2014-04-16 株式会社ジャパンディスプレイ 表示装置
WO2012073800A1 (ja) * 2010-12-02 2012-06-07 シャープ株式会社 駆動制御回路、表示装置、および信号伝送方法
JP2014215486A (ja) * 2013-04-26 2014-11-17 三菱電機株式会社 データ伝送装置およびデータ伝送方法
KR102286726B1 (ko) * 2015-05-14 2021-08-05 주식회사 실리콘웍스 디스플레이 장치 및 그 구동 회로

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU617006B2 (en) * 1988-09-29 1991-11-14 Canon Kabushiki Kaisha Data processing system and apparatus
US5715334A (en) * 1994-03-08 1998-02-03 The University Of Connecticut Digital pixel-accurate intensity processing method for image information enhancement
JPH0990911A (ja) 1995-09-26 1997-04-04 Fujitsu Ltd 液晶表示装置

Also Published As

Publication number Publication date
US6344850B1 (en) 2002-02-05
JP2000020031A (ja) 2000-01-21

Similar Documents

Publication Publication Date Title
JP3455677B2 (ja) 画像データ処理装置
USRE40973E1 (en) Liquid crystal driver and liquid crystal display device using the same
JP5389507B2 (ja) 表示装置及び半導体装置
US7463234B2 (en) Liquid crystal display and data latch circuit
US7133035B2 (en) Method and apparatus for driving liquid crystal display device
US8154498B2 (en) Display device
US7701474B2 (en) Method of driving a color liquid crystal display and driver circuit for driving the display as well as portable electronic device with the driver circuit
US7656419B2 (en) Drive circuit for display apparatus and display apparatus
JP3576382B2 (ja) インターフェース回路及び液晶駆動回路
US7030869B2 (en) Signal drive circuit, display device, electro-optical device, and signal drive method
US7683873B2 (en) Liquid crystal display driver device and liquid crystal display system
KR100264506B1 (ko) 화상 표시 장치와 화상 표시 방법과 표시 구동 장치와 이를 이용한 전자기기
EP0767449B1 (en) Method and circuit for driving active matrix liquid crystal panel with control of the average driving voltage
JP5259904B2 (ja) 表示装置
JPH11175028A (ja) 液晶表示装置、液晶表示装置の駆動回路、および液晶表示装置の駆動方法
JP2007102173A (ja) 液晶表示装置及びその駆動方法
JP3588033B2 (ja) シフトレジスタおよびそれを備えた画像表示装置
JP3568615B2 (ja) 液晶駆動装置，その制御方法及び液晶表示装置
JPH0876726A (ja) Ｔｆｔ液晶表示ディスプレイ
JP2003195828A (ja) 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体
TW536683B (en) Display system and information processing apparatus
US6667732B1 (en) Method of driving liquid crystal device, liquid crystal device, and electronic instrument
CN100570457C (zh) 栅极驱动器、光电装置、电子设备以及驱动方法
JP3108293B2 (ja) 液晶駆動回路
JPH0822266A (ja) Ｔｆｔ液晶表示ディスプレイ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080725

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100725

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees