JP4670320B2 - 電気光学装置のデータ転送方法、電気光学装置および電子機器 - Google Patents

Description

本発明は、有機ＥＬ表示装置等の電気光学装置のデータ転送方法、電気光学装置および電子機器に関する。

近年、電気光学装置として有機ＥＬ素子を用いた有機ＥＬ表示装置（有機エレクトロルミネッセンス表示装置）が、低消費比電力、高視野角、高コントラスト比で他の装置より優れているとして注目されている。

こうした電気光学装置は、複数の走査線と複数のデータ線の交差に対応してマトリクス状に配置された複数の画素、走査線駆動回路、データ線駆動回路、および制御回路を備え、各画素の電気光学素子を、ｎビットの階調値で表現される各画素の画像データに応じて駆動するようになっている。

このような電気光学装置では、ＲＧＢ２４ビット（ＲＧＢ各８ビット）の画像データを制御回路からデータ線駆動回路へ転送する際に、例えば、２４ビット或いは４８ビットのバスを通して転送され、ディプレイが高精細になるにしたがいデータの転送周波数（動作周波数）が高くなる。転送レートを下げるために、ＪＰＥＧなどの方式でデータを圧縮して転送する技術が知られている（例えば、特許文献１参照）。また、差分データを転送することでデータの変化を少なくする方法が知られている（例えば、特許文献２参照）。
特開平１１−６５５３５号公報 特開２００３−２６３１３５号公報

ところで、上記特許文献１の技術では、符号化回路と復号化回路が非常に複雑であるため、実用化が困難であるし、損失のある圧縮方法であるため、正しく表示できないという問題もある。

また、上記特許文献２の技術では、データの転送周波数は下がらないという問題がある。
本発明は、上記従来の問題点に着目してなされたものであり、その目的は、データの転送周波数を下げることができ、表示画像に不具合が発生するのを抑制することができる電気光学装置のデータ転送方法、電気光学装置および電子機器を提供することにある。

本発明における電気光学装置のデータ転送方法は、複数の走査線と複数のデータ線との交差に対応してマトリクス状に配置された複数の画素、走査線駆動回路、データ線駆動回路、および制御回路を備え、ｎビットの階調値で表現される各画素の画像データに基づいて前記各画素に設けられた電気光学素子を駆動する電気光学装置のデータ転送方法であって、前記各画素の画像データを前記制御回路から前記データ線駆動回路へ転送する際に、前記複数の走査線の各行において、前記各画素の画像データの差分を１個置き或いは複数個置きにとった差分データを、前記複数のデータ線の列番号の小さい順に転送し、次に、同じ行で間引かれた残りの各画素の画像データの差分を１個置き或いは複数個置きにとった差分データを、前記列番号の小さい順に転送するとともに、前記各行において、連続する２個の前記差分データがそれぞれ「２」の補数表示でｎ／２ビット以下で表現できる場合、前記連続する２個の差分データをまとめてｎビット分にして同時に転送し、この転送時に第１の転送モード信号を第１状態にして転送する、転送処理を行うことを要旨とする。

これによれば、各画素の画像データの差分を１個置き或いは複数個置きにとった差分デ
ータを複数のデータ線の列番号の小さい順に転送するので、低い周波数で画像データの転送が可能になる。これにより、データ転送に用いる配線数を同じにすれば、データの転送周波数を下げることができる。また、データの転送周波数を同じにすれば、配線数を削減することができ、ＥＭＩ（不要電磁波放射）を低減することができる。また、複数の走査線の各行で前記差分データを列番号の小さい順に転送した後、同じ行で間引かれた残りの各画素の画像データの差分を１個置き或いは複数個置きにとった差分データを、列番号の小さい順に転送するようにしている。このため、１行分の画像データの転送途中で転送時間切れになり、１行分の画像データの一部を転送できない場合でも、表示画像に著しい不具合が発生するのを抑制することができる。さらに、各画素の画像データの差分をとるという簡単な方法であるため、制御回路やデータ線駆動回路にそれぞれ付加する回路が簡単ですむ。

そして、連続する２個の差分データをまとめてｎビット分にして同時に転送することで、２画素分の差分データを１回で転送することができ、データの転送周波数を下げることができるとともに、データ転送時間を短縮することができる。これにより、高精細な表示パネルを有する電気光学装置を実現することができる。また、連続する２個の差分データの転送時に第１の転送モード信号を第１状態にして転送することで、データ線駆動回路側では、連続する２個の差分データから対応する２つの画素の画像データの復元の仕方を知ることができる。

この電気光学装置のデータ転送方法において、行ごとに同じ前記転送処理を繰り返し、前記各行において、前記転送処理を奇数列と偶数列に分けて２回行い、奇数列の前記転送処理では、第１列目の画素の画像データとして元データを転送し、偶数列の前記転送処理では、第２列目の画素の画像データとして元データを転送する、ことを要旨とする。

これによれば、行ごとに同じ転送処理を繰り返すので、制御回路が簡単になる。また、各行において、前記転送処理を奇数列と偶数列に分けて２回行うことで、偶数列での転送処理の途中で転送時間切れになっても、表示画像に大きな不具合が発生するのを抑制することができる。また、偶数列及び奇数列での各転送処理で、先頭列の画素の画像データを元データで転送することで、各転送処理で先頭列の元データを基準に各画素の差分データを正確に求めることができる。

この電気光学装置のデータ転送方法において、前記連続する２個の差分データがそれぞれ「２」の補数表示でｎ／２ビット以下で表現できない場合、該当する２つの画素の各画像データとしてｎビットの元データをそれぞれ異なる時間に転送し、この転送時に、前記第１の転送モード信号を第２状態にして転送する、ことを要旨とする。

これによれば、データ線駆動回路側では、第２状態にされた第１の転送モード信号と一緒に転送される画像データ（受信データ）をｎビットの元データと判定でき、その受信データをそのまま対応するデータメモリへ格納することができる。これにより、転送される各受信データから元の画像データを復元するデータ線駆動回路内部のデータ復元回路等の回路構成が簡単になる。

この電気光学装置のデータ転送方法において、前記連続する２個の差分データがそれぞれ「２」の補数表示でｎ／２ビット以下で表現できない場合、前記２個の差分データの各
々をｎビットで異なる時間に転送し、この転送時に、前記第１の転送モード信号を第２状態にして転送する、ことを要旨とする。

これによれば、データ線駆動回路側では、第２状態にされた第１の転送モード信号と一緒に転送される画像データ（受信データ）を、各行の第１列目と第２列目ではｎビットの元データと判定でき、それ以外では各受信データのｎビット全部を１画素分の差分データと判定できる。これにより、第１列目と第２列目での各受信データをそのまま対応するデータメモリへ転送して格納することができる。また、第１列目と第２列目以外での各受信データのｎビット全部を１画素分の差分データと判定できるので、これらの各受信データから元の画像データを容易に復元することができる。

この電気光学装置のデータ転送方法において、データ線駆動回路では、前記制御回路から、第１状態にされた前記第１の転送モード信号と一緒に前記連続する２個の差分データがまとめてｎビット分にして同時に転送されたとき、前記２個の差分データの各々と該各差分データより２つ前の各画素の画像データとの和をそれぞれとることで、連続する２つの画素の各画像データを復元し、復元した各画像データを画素ごとに設けたデータメモリの対応する１つに順に格納することを要旨とする。

これによれば、データ線駆動回路では、第１状態にされた第１の転送モード信号と一緒に、連続する２個の差分データがまとめてｎビット分にして同時に転送されたとき、該各差分データと該各差分データより２つ前の各画素の画像データとの和をそれぞれとることで、連続する２個の画像データを復元することができる。

この電気光学装置のデータ転送方法において、前記データ線駆動回路では、前記奇数列の転送処理において、前記まとめてｎビット分にして同時に転送された前記連続する２個の差分データから復元した各画素の画像データ或いは各画素の前記元データを、画素ごとに設けたデータメモリに１個置き或いは複数個置きに格納する際に、隣りの偶数列のデータメモリにも同じデータを格納することを要旨とする。

これによれば、データ線駆動回路では、奇数列の転送処理で復元した各画素の画像データ或いは各画素の元データをデータメモリに格納する際に、隣りの偶数列のデータメモリにも同じデータを格納する。このため、相関性の低い画像データを転送する際に、偶数列の転送処理の途中で転送時間切れになり、１行分の画像データの一部を転送できず、転送できない画像データが発生しても、表示画像に著しい不具合が発生するのを抑制することができる。

この電気光学装置のデータ転送方法において、前記制御回路から前記データ線駆動回路への前記各画素の画像データの転送を、ｎビットの前記各画像データをシリアルデータに変換して行うことを要旨とする。

これによれば、各画素の画像データの転送を、ｎビットの各画像データをシリアルデータに変換して転送するので、２４ビット或いは４８ビット等のバスを用いずに、１本の配線によって各画像データを制御回路側からデータ線駆動回路側へ転送することができる。これにより、配線数を大幅に削減することができる。

本発明における電気光学装置のデータ転送方法は、複数の走査線と複数のデータ線との交差に対応してマトリクス状に配置された複数の画素、走査線駆動回路、データ線駆動回路、および制御回路を備え、ｎビットの階調値で表現される各画素の画像データに基づいて前記各画素に設けられた電気光学素子を駆動する電気光学装置のデータ転送方法であって、前記各画素の画像データを前記制御回路から前記データ線駆動回路へ転送する際に、前記複数の走査線の各行において、前記各画素の画像データの差分を１個置き或いは複数個置きにとった差分データを、前記複数のデータ線の列番号の小さい順に転送し、次に、同じ行で間引かれた残りの各画素の画像データの差分を１個置き或いは複数個置きにとった差分データを、前記列番号の小さい順に転送し、第１行目では、前記各画素の画像データの差分を１個置き或いは複数個置きにとった横差分データを、列番号の小さい順に転送し、第２行目以降では、前記各画素の画像データの差分を１個置き或いは複数個置きにとった横差分データと、前の行における同じ列の各画素の画像データとの差分をとった縦差分データのいずれか一方を転送するとともに、第１行目では、奇数列の転送処理と偶数列の転送処理を行い、前記奇数列の転送処理では、第１列目の画素の画像データを元データのまま転送し、この転送後、第３列目以降の奇数列の各画素に対して連続する２個の前記横差分データをそれぞれ求め、前記連続する２個の横差分データがそれぞれ「２」の補数表示でｎ／２ビット以下で表現できる場合、前記連続する２個の横差分データをまとめてｎビット分にして同時に転送し、この転送時に第１の転送モード信号を第１状態にして転送し、前記奇数列の転送処理終了後に行う前記偶数列の転送処理では、第２列目の画素の画像データを元データのまま転送し、この転送後、第４列目以降の偶数列の各画素に対して前記横差分データをそれぞれ求め、前記連続する２個の横差分データがそれぞれ「２」の補数表示でｎ／２ビット以下で表現できる場合、前記連続する２個の横差分データをまとめてｎビット分にして同時に転送し、この転送時に、前記第１の転送モード信号を第１状態にして転送する、ことを要旨とする。

これによれば、各画素の画像データの差分を１個置き或いは複数個置きにとった差分データを複数のデータ線の列番号の小さい順に転送するので、低い周波数で画像データの転送が可能になる。これにより、データ転送に用いる配線数を同じにすれば、データの転送周波数を下げることができる。また、データの転送周波数を同じにすれば、配線数を削減
することができ、ＥＭＩ（不要電磁波放射）を低減することができる。また、複数の走査線の各行で前記差分データを列番号の小さい順に転送した後、同じ行で間引かれた残りの各画素の画像データの差分を１個置き或いは複数個置きにとった差分データを、列番号の小さい順に転送するようにしている。このため、１行分の画像データの転送途中で転送時間切れになり、１行分の画像データの一部を転送できない場合でも、表示画像に著しい不具合が発生するのを抑制することができる。さらに、各画素の画像データの差分をとるという簡単な方法であるため、制御回路やデータ線駆動回路にそれぞれ付加する回路が簡単ですむ。そして、第１行目では横差分データを転送することで、画像データの横方向の相関性を利用してデータ量を削減し、第２行目以降では，横差分データと縦差分データのいずれか一方を転送することで、画像データの横方向の相関性と縦方向の相関性の両方を使ってデータ量を削減することができる。

さらに、第１行目では、奇数列の転送処理と偶数列の転送処理を行うことで、偶数列の転送処理の途中で転送時間切れになっても、表示画像に大きな不具合が発生するのを抑制することができる。また、奇数列の転送処理で第１列目の画素の画像データを元データのまま転送し、偶数列の転送処理で第２列目の画素の画像データを元データのまま転送することで、生の画像データである元データを基準にして後の差分演算により差分データを正確に求めることができる。また、連続する２個の横差分データがそれぞれ「２」の補数表示でｎ／２ビット以下で表現できる場合、連続する２個の差分データをまとめてｎビット分にして同時に転送することで、転送するデータ量が減り、データ転送周波数をさらに下げることができるとともに、データ転送時間を短縮することができる。また、連続する２個の差分データをまとめてｎビット分にして同時に転送する際に、第１の転送モード信号を第１状態にして転送することで、データ線駆動回路側では、連続する２個の差分データに対応する２つの画素の画像データの復元の仕方を知ることができる。

この電気光学装置のデータ転送方法において、第２行目以降では、行ごとに同じ奇数列の転送処理と偶数列の転送処理を繰り返し、第２行目以降の各行の前記奇数列の転送処理では、第１列目の画素の画像データを元データのまま転送し、前記偶数列の転送処理では、前記奇数列の転送処理終了後、第２列目の画素の画像データを元データのまま転送し、前記奇数列及び偶数列の各転送処理において、第１列目或いは第２列目以降の各画素に対して連続する２個の前記横差分データと連続する２個の前記縦差分データの両方をそれぞれ求め、前記連続する２個の横差分データと前記連続する２個の縦差分データのうち少なくとも前記連続する２個の横差分データが「２」の補数表示でｎ／２ビット以下で表現できる場合、前記連続する２個の横差分データをまとめてｎビット分にして同時に転送し、この転送時に前記第１の転送モード信号を第１状態にして転送し、前記連続する２個の縦差分データのみが「２」の補数表示でｎ／２ビット以下で表現できる場合、前記連続する２個の縦差分データをまとめてｎビット分にして同時に転送し、この転送時に、前記第１の転送モード信号と第２の転送モード信号の両方を第１状態にして転送する、ことを要旨とする。

これによれば、第２行目以降の各行で、連続する２個の縦差分データのみが「２」の補数表示でｎ／２ビット以下で表現できる場合、連続する２個の縦差分データをまとめてｎビット分にして同時に転送する。この転送時に、第１の転送モード信号と第２の転送モー
ド信号の両方を第１状態にして転送する。このため、データ線駆動回路側で、連続する２個の縦差分データか対応する２つの画素の画像データの復元の仕方を知ることができる。

この電気光学装置のデータ転送方法において、前記制御回路は、前記偶数列の各転送処理の途中で１行分の転送時間が終了したとき、その行の転送を打ち切るとともに、どの偶数列の画素まで画像データの転送が完了したかを表わす転送済みポインタを作成し、第２行目以降で前記縦差分のデータを選択して転送する際に、現在の列番号が前記転送済みポインタの値を超える場合には、前記縦差分データを転送するモードから前記横差分データを転送するモードに切り換えることを要旨とする。

これによれば、第２行目以降で縦差分のデータを選択して転送する際に、現在の列番号が転送済みポインタの値を超える場合には、縦差分データを転送するモードから横差分データを転送するモードに切り換えるようにしている。このため、連続する２個の縦差分データを作成するのに使う前の行の２つの画像データが、前の行での転送時間終了後の仮のデータで、正しくない場合に、それらの画像データを使って縦差分データを作成するのを防止できる。

本発明における電気光学装置は、複数の走査線と複数のデータ線との交差に対応してマトリクス状に配置された複数の画素、走査線駆動回路、データ線駆動回路、および制御回路を備え、ｎビットの階調値で表現される各画素の画像データに基づいて前記各画素に設けられた電気光学素子を駆動する電気光学装置において、前記各画素の画像データを前記データ線駆動回路へ転送する前記制御回路は、前記複数の走査線の１行分の画像データを保持するラインメモリと、同期信号に同期して、前記ラインメモリに保持される前記複数の走査線の各行の１行分の画像データを前記複数のデータ線の第１列目から１個置き或いは複数個置きに読み出すデータ削減回路とを備え、前記データ削減回路は、前記複数の走査線の各行で、奇数列の各画素の画像データの差分を１個置き或いは複数個置きにとった差分データを前記複数のデータ線の列番号の小さい順に転送する奇数列の転送処理と、偶数列の各画素の画像データの差分を１個置き或いは複数個置きにとった差分データを、前
記列番号の小さい順に転送する偶数列の転送処理とを行うとともに、前記データ削減回路は、前記各行において、連続する２個の前記差分データがそれぞれ「２」の補数表示でｎ／２ビット以下で表現できる場合、前記連続する２個の差分データをまとめてｎビット分にして同時に転送し、この転送時に第１の転送モード信号を第１状態にして転送することを要旨とする。

これによれば、低い周波数で画像データの転送が可能になる。これにより、データ転送に用いる配線数を同じにすれば、データの転送周波数を下げることができる。また、データの転送周波数を同じにすれば、配線数を削減することができ、ＥＭＩを低減することができる。また、１行分の画像データの転送途中で転送時間切れになり、１行分の画像データの一部を転送できない場合でも、表示画像に著しい不具合が発生するのを抑制することができる。さらに、制御回路やデータ線駆動回路にそれぞれ付加する回路が簡単ですむ。

そして、データの転送周波数を下げることができるとともに、データ転送時間を短縮することができる。これにより、高精細な表示パネルを有する電気光学装置を実現することができる。また、連続する２個の差分データの転送時に第１の転送モード信号を第１状態にして転送することで、データ線駆動回路側では、連続する２個の差分データから対応する２つの画素の画像データの復元の仕方を知ることができる。これにより、データ線駆動回路側の回路が簡単になる。

この電気光学装置において、前記データ線駆動回路は、前記制御回路から、第１状態に
された前記第１の転送モード信号と一緒に前記連続する２個の差分データがまとめてｎビット分にして同時に転送されたとき、前記２個の差分データの各々と該各差分データより２つ前の画素の各画像データとの和をそれぞれとって、連続する２つの画素の各画像データを復元するデータ復元回路を備えることを要旨とする。

これによれば、既存のデータ線駆動回路に付加するデータ復元回路の構成が簡単になる。
本発明における電子機器は、上記電気光学装置を備えることを要旨とする。

これによれば、表示品質の高い表示が可能な電子機器を実現できる。

以下、本発明を具体化した各実施形態を図面に基づいて説明する。
[第１実施形態]
本発明の第１実施形態に係る有機ＥＬ表示装置を図１〜図６に基づいて説明する。

（有機ＥＬ表示装置の構成）
図１に示す電気光学装置としての有機ＥＬ表示装置１は、電流プログラム方式を採用している。この有機ＥＬ表示装置１は、表示パネル２、４つのデータ線駆動回路３ａ〜３ｄ、走査線駆動回路４Ｌ，４Ｒ、及び制御回路６を備えている。

表示パネル２は、図１に示すように、行方向に延びるｎ本の第１走査線Ｙ１〜Ｙｎ（ｎは整数）と列方向に延びるｍ本のデータ線Ｘ１〜Ｘｍ（ｍは整数）との交差に対応する個所にｎ行ｍ列に配列された複数の画素１０Ａを有している。また、表示パネル２は、行方向に延びるｎ本の第２走査線Ｙ１１〜Ｙｎ１を有している。

複数の画素１０Ａは、例えば、Ｒ，Ｇ，Ｂの順に赤用画素，緑用画素及び青用画素が配置されている。本例では、表示パネル２として、ＷＸＧＡ（Ｗｉｄｅ Ｅｘｔｅｎｄｅｄ
Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）パネルを用いている。したがって、この表示パネル２全体の画素１０Ａの数は、１行の画素数（１２８０×ＲＧＢの３個）×７６８個である。つまり、データ線Ｘ１〜Ｘｍの本数は３８４０本（ｍ＝３８４０）であり、第１走査線Ｙ１〜Ｙｎ及び第２走査線Ｙ１１〜Ｙｎ１の本数はそれぞれ７６８本（ｎ＝７６８）である。

また、本例では、複数のデータ線Ｘ１〜Ｘｍを４つのブロックに分けて、各ブロックのデータ線を４つのデータ線駆動回路３ａ〜３ｄで分担して駆動するようになっている。データ線駆動回路３ａはデータ線Ｘ１〜Ｘ９６０を、データ線駆動回路３ｂはデータ線Ｘ９６１〜Ｘ１９２０を、データ線駆動回路３ｃはデータ線Ｘ１９２１〜Ｘ２８４０を、データ線駆動回路３ｄはデータ線Ｘ２８４１〜Ｘ３８４０をそれぞれ駆動するようになっている。

走査線駆動回路４Ｌは、外部供給される同期信号Ｓｙｎｃ、クロック信号ｃｌｏｃｋに応じたタイミングで、Ｈレベルのプログラム期間選択信号Ｖｐｒｇ（図２（ａ），（ｂ）参照）を順に生成して出力することで、第１走査線Ｙ１〜Ｙｎを線順次走査により一つずつ順に選択するようになっている。図２（ｂ）では、第１走査線Ｙ１〜Ｙｎのうち、第１行目の第１走査線Ｙ１にプログラム期間選択信号Ｖｐｒｇが出力されるプログラム期間（ｔ１時点からｔ２時点までの期間）のみを示してある。

走査線駆動回路４Ｒは、外部供給される同期信号Ｓｙｎｃ、クロック信号ｃｌｏｃｋに応じたタイミングで、Ｈレベルの発光期間選択信号Ｖｒｅｐ（図２（ｂ）参照）を順に生
成して出力することで、第２走査線Ｙ１１〜Ｙｎ１を線順次走査により一つずつ順に選択するようになっている。なお、図２（ｂ）では、第２走査線Ｙ１１〜Ｙｎ１のうち、第１行目の第２走査線Ｙ１１にＨレベルの発光期間選択信号Ｖｒｅｐが出力される発光期間（ｔ２時点からｔ３時点までの期間）のみを示してある。

そして、４つのデータ線駆動回路３ａ〜３ｄは、上記プログラム期間に、選択された１本の第１走査線に接続された各画素回路２０に、データ線Ｘ１〜Ｘｍをそれぞれ介してプログラム信号電流Ｉｓｉｇ（図２（ｂ）参照）を一斉に供給するようになっている。

各プログラム信号電流Ｉｓｉｇは、階調表示のためのｎビットのデジタル階調データである赤用，緑用及び青用の各画素の画像データを各データ線駆動回路３ａ〜３ｄ内でＤ−Ａ変換した電流信号である。本例では、各画素１０Ａの画像データは、各画素の明るさを、８ビットの２進数で表わすデジタル階調データであり、０〜２５５の２５６段階の階調値をとる。

各データ線駆動回路３ａ〜３ｄは、図３に示すように、プログラム信号電流Ｉｓｉｇをデータ線Ｘ１〜Ｘｍを介して各画素回路２０に書き込むためのデータ書き込み回路（サンプリング回路）、データ書き込み回路の動作タイミングをコントロールするシフトレジスタ、ラッチ回路、及びデジタル／アナログ変換器３１、等を備える。ラッチ回路は、各画素の画像データを各画素ごとに設けたデータメモリＲ１〜Ｒｍに格納して１行分の画像データを保持し、上記プログラム期間に、各データメモリに格納した画像データが一斉に読み出されてデジタル／アナログ変換器３１へ出力されるようになっている。

上述した赤用画素、緑用画素及び青用画素の各画素回路２０は、有機半導体材料で構成された発光層から赤色，緑色および青色の光をそれぞれ放射する電気光学素子としての有機ＥＬ素子２１（図２（ａ）参照）を有している。各画素回路２０は、各々の有機ＥＬ素子２１から放射される光の色が異なる以外は、同じ回路構成である。

画素回路２０の構成を図２（ａ）に基づいて説明する。
画素回路２０は、駆動トランジスタＴｄｒ、プログラム用トランジスタＴｐｒｇ、プログラム時選択トランジスタＴｓｉｇ、発光時選択トランジスタＴｒｅｐ及び保持容量Ｃｓｔｇを有している。駆動トランジスタＴｄｒはＰチャネルＴＦＴで構成されている。プログラム用トランジスタＴｐｒｇ、プログラム時選択トランジスタＴｓｉｇ及び発光時選択トランジスタＴｒｅｐは、ＮチャネルＴＦＴでそれぞれ構成されている。

駆動トランジスタＴｄｒのドレインは発光時選択トランジスタＴｒｅｐを介して有機ＥＬ素子２１の陽極に接続され、有機ＥＬ素子２１の陰極は接地されている。また、駆動トランジスタＴｄｒのドレインはプログラム時選択トランジスタＴｓｉｇを介して１つのデータ線（図２（ａ）ではデータ線Ｘ１）に接続されている。また、駆動トランジスタＴｄｒのソースは高電位電源Ｖｄｄに接続されている。さらに、駆動トランジスタＴｄｒのゲートは保持容量Ｃｓｔｇの第１の電極に接続され、その保持容量Ｃｓｔｇの第２の電極は高電位電源Ｖｄｄに接続されている。プログラム用トランジスタＴｐｒｇは、駆動トランジスタＴｄｒのゲート・ドレイン間に接続されている。

プログラム時選択トランジスタＴｓｉｇ及びプログラム用トランジスタＴｐｒｇの各ゲートは、第１走査線の１つ（同図では第１走査線Ｙ１）に接続されている。そして、プログラム時選択トランジスタＴｓｉｇ及びプログラム用トランジスタＴｐｒｇは、第１走査線Ｙ１からのＨレベルのプログラム期間選択信号Ｖｐｒｇに応答してオン状態となり、ＬレベルのＶｐｒｇに応答してオフ状態となる。そして、本実施形態では、プログラム時選択トランジスタＴｓｉｇ及びプログラム用トランジスタＴｐｒｇがオン状態となると、デ
ータ線Ｘ１に上記プログラム信号電流Ｉｓｉｇが供給されるようになっている。

発光時選択トランジスタＴｒｅｐのゲートは、第２走査線の１つ（同図ではＹ１１）に接続されている。また、発光時選択トランジスタＴｒｅｐは、第２走査線Ｙ１１からのＨレベルの発光期間選択信号Ｖｒｅｐに応答してオン状態となり、ＬレベルのＶｒｅｐに応答してオフ状態となる。そして、発光時選択トランジスタＴｒｅｐがオン状態になると、駆動トランジスタＴｄｒのオン状態に基づく駆動トランジスタ供給電流ＩｄｒをＯＬＥＤ供給電流Ｉｏｌｅｄとして有機ＥＬ素子２１に供給するようになっている。

次に、各画素回路２０の動作を、図２（ｂ）に基づいて簡単に説明する。
１．プログラム期間
いま、第１走査線Ｙ１からＨレベルのプログラム期間選択信号Ｖｐｒｇが供給されると、プログラム用トランジスタＴｐｒｇ及びプログラム時選択トランジスタＴｓｉｇはオン状態に設定される。このとき、第２走査線Ｙ１１からＬレベルの発光期間選択信号Ｖｒｅｐが供給されていて、発光時選択トランジスタＴｒｅｐはオフ状態に設定されている。このとき、データ線Ｘ１にプログラム信号電流Ｉｓｉｇが供給される。そして、プログラム用トランジスタＴｐｒｇがオン状態になることによって駆動トランジスタＴｄｒはダイオード接続となる。その結果、そのプログラム信号電流Ｉｓｉｇが、駆動トランジスタＴｄｒ→プログラム時選択トランジスタＴｓｉｇ→データ線Ｘ１という経路で流れる。このとき、駆動トランジスタＴｄｒのゲートの電位に対応した電荷が保持容量Ｃｓｔｇに蓄積される。

２．発光期間
この状態から、プログラム期間選択信号ＶｐｒｇがＬレベルとなり、発光期間選択信号ＶｒｅｐがＨレベルとなると、プログラム用トランジスタＴｐｒｇ及びプログラム時選択トランジスタＴｓｉｇがオフ状態に設定され、発光時選択トランジスタＴｒｅｐはオン状態に設定される。このとき、保持容量Ｃｓｔｇの電荷の蓄積状態は変化しないので、駆動トランジスタＴｄｒのゲート電位は、プログラム信号電流Ｉｓｉｇが流れたときの電圧に保持されている。従って、駆動トランジスタＴｄｒのソース・ドレイン間には、そのゲート電圧に応じた大きさの駆動トランジスタ供給電流Ｉｄｒ（ＯＬＥＤ供給電流Ｉｏｌｅｄ）が流れる。詳しくは、ＯＬＥＤ供給電流Ｉｏｌｅｄは、駆動トランジスタＴｄｒ→発光時選択トランジスタＴｒｅｐ→有機ＥＬ素子２１という経路で流れる。これによって、有機ＥＬ素子２１は、ＯＬＥＤ供給電流Ｉｏｌｅｄ（プログラム信号電流Ｉｓｉｇ）に応じた輝度で発光する。

このような動作が、第１走査線Ｙ２〜Ｙｎにそれぞれ接続された各画素回路２０において順に行われて１フレーム分の表示がなされる。
このように、本実施形態に係る有機ＥＬ表示装置１は、マトリクス状に配置された複数の画素１０Ａを備え、各画素１０Ａに設けた有機ＥＬ素子２１が８ビットのデジタル階調データである赤用，緑用及び青用の各画素の画像データに基づき駆動される。

次に、各画素の画像データを制御回路６から各データ線駆動回路３ａ〜３ｄへ転送するデータ転送方法及びこの方法を行うための電気的構成を説明する。
本実施形態で行うデータ転送方法の主な特徴は以下の点にある。

（１）各行において、各画素の画像データの横差分を１個置きにとった横差分データを、列番号の小さい順に転送する。次に、同じ行で間引かれた残りの各画素の画像データの横差分を１個置きにとった横差分データを、列番号の小さい順に転送する。

（２）各行において、連続する２個の横差分データがそれぞれ「２」の補数表示で４ビ
ット以下で表現できる場合、連続する２個の横差分データをまとめて８ビット分にして同時に転送し、この転送時に第１の転送モード信号としてのｐｈａｓｅ信号をＨレベルにして（第１状態にして）転送する。

なお、「２」の補数表示で４ビット以下で表現できる場合とは、符号ビットとして使う１ビットを除いた３ビットで表現できる数で、正の数「０」〜「＋７」と、負の数「−１」〜「−８」とが含まれる。したがって、「＋８」以上の正の数と、「−９」以下の負の数（絶対値が「９」以上の負の数）は、「２」の補数表示で４ビット以下で表現できない場合となる。

（３）行ごとに同じ転送処理を繰り返す。各行において、転送処理を奇数列と偶数列に分けて２回行う。奇数列の転送処理では、第１列目の画素の画像データとして元データを転送し、偶数列の転送処理では、第２列目の画素の画像データとして元データを転送する。

（４）連続する２個の横差分データがそれぞれ「２」の補数表示で４ビット以下で表現できない場合、該当する２つの画素の各画像データとして８ビットの元データをそれぞれ異なる時間に転送し、この転送時に、ｐｈａｓｅ信号をＬレベルにして（第２状態にして）転送する。ここでいう、「元データ」は、８ビットの画像データそのもので、０〜２５５の階調値をとる。

（５）連続する２個の横差分データがそれぞれ「２」の補数表示で４ビット以下で表現できない場合、２個の横差分データの各々を８ビットで異なる時間に転送し、この転送時に、ｐｈａｓｅ信号をＬレベルにして転送する。

（６）各データ線駆動回路３ａ〜３ｄでは、制御回路６から、Ｈレベルのｐｈａｓｅ信号と一緒に連続する２個の横差分データがまとめて８ビット分にして同時に転送されたとき、２個の横差分データの各々と該各横差分データより２つ前の画素の各画像データとの和をそれぞれとることで、連続する２つの画素の各画像データを復元する。復元した各画像データを各画素ごとに設けたデータメモリＲ１，Ｒ２，・・・の対応する１つに順に格納する。

（７）各データ線駆動回路３ａ〜３ｄでは、奇数列の転送処理において、まとめて８ビット分にして同時に転送された連続する２個の横差分データから復元した各画素の画像データ或いは元データを、各画素ごとに設けたデータメモリＲ１，Ｒ２，・・・に１個置きに格納する際に、隣りの偶数列のデータメモリにも同じデータを格納する。

このようなデータ転送方法を実現するために、有機ＥＬ表示装置１は、次のような電気的構成を有する。
制御回路６は、図１に示すように、データ処理回路７とタイミング制御回路８を備える。データ処理回路７は、入力される各画素１０Ａの画像データを処理してデータ線駆動回路３ａ〜３ｄへ供給する。タイミング制御回路８は、入力される同期信号Ｓｙｎｃ及びクロック信号ｃｌｏｃｋを、データ処理回路７、データ線駆動回路３ａ〜３ｄ、走査線駆動回路４Ｌ．４Ｒに供給して、これらの回路の動作タイミングを制御する。

データ処理回路７は、図３に示すように、画像データ受信メモリ９と、ラインメモリ１０と、データ削減回路１１とを備える。
画像データ受信メモリ９は、図示を省略したビデオ信号端子等の画像データ入力端子から入力される各画素１０Ａの画像データを受信し、受信した各画素の画像データを、タイミング制御回路８により動作タイミングを制御されて、第１行第１列目の画素の画像デー
タから入力順にラインメモリ１０へ出力する。

ラインメモリ１０は、１行分の画像データを第１行第１列目の画像データから順に保持可能である。本例では、１行の画素数は３８４０個であるので、ラインメモリ１０は、１行分の画像データとして３８４０個の画像データを保持可能になっている。

データ削減回路１１は、垂直走査開始信号ｓｔａｒｔ及びクロック信号に同期して、ラインメモリ１０に保持される第１行から最終行（第７６８行）までの各行の１行分の画像データを順に読み出す。ここで、「各行の１行分の画像データ」とは、第１行から最終行までの各行における３８４０個の画素の画像データをいう。

また、データ削減回路１１は、ラインメモリ１０から各行の１行分の画像データを読み出す際に、奇数列の各画素の画像データを第１列目から奇数列右端まで１個置きに読み出し、次に、偶数列の各画素の画像データを第２列目から偶数列右端まで１個置きに読み出す。こうして読み出した各画像データを、データ量を削減してデータ線駆動回路３ａ〜３ｄへ順に転送するようになっている。

このような画像データの読み出しとデータ転送を行うデータ削減回路１１は、図４に示すように、アドレス制御回路１２と、前データラッチ１３と、差分計算回路１４とを備える。

アドレス制御回路１２は、垂直走査開始信号及びクロック信号に同期して、各行の転送処理で、各画素の画像データを１個置きに順に読み出すためのアドレス信号ａｄｒ１，ａｄｒ２をラインメモリ１０へ順に出力する。

つまり、アドレス制御回路１２は、各行の列方向の画像データの番号（アドレス）をＪ（Ｊ＝１，２，３・・・ｍ）とすると、各行の奇数列の転送処理では、奇数列の画素の画像データＤＴ[Ｊ]をＪ＝１，３，５，・・・（ｍ−１）の順に１個置きに読み出すアドレス信号ａｄｒ１，ａｄｒ２をラインメモリ１０へ順に出力する。ここで、ｍ＝３８４０である。また、アドレス制御回路１２は、各行の偶数列の転送処理では、偶数列の画素の画像データＤＴ[Ｊ]をＪ＝２，４，６，・・・ｍの順に１個置きに読み出すアドレス信号ａｄｒ１，ａｄｒ２をラインメモリ１０へ順に出力する。

アドレス制御回路１２は、例えば、１フレームの最初に垂直走査開始信号が入ると、第１行第１列目（Ｊ＝１）の画素の画像データＤＴ[１]と第３列目（Ｊ＝３）の画素の画像データＤＴ[３]を読み出すためのアドレス信号ａｄｒ１，ａｄｒ２をラインメモリ１０へ出力する。次に、クロック信号に同期して、第５列目（Ｊ＝５）の画素の画像データＤＴ[５]と第７列目（Ｊ＝７）の画素の画像データＤＴ[７]を読み出すためのアドレス信号ａｄｒ１，ａｄｒ２をラインメモリ１０へ出力する。以下、同様の動作を繰り返して、最後に奇数列右端（Ｊ＝ｍ−１）の画素の画像データＤＴ[ｍ−１]を読み出すアドレス信号を出力する。この後、偶数列の各画素の画像データを、第２列目から偶数列右端まで読み出すアドレス信号を順に出力する。

アドレス制御回路１２は、偶数列右端の画素の画像データを読み出すアドレス信号を出力した後、同期信号が入る毎に、第２行目から最終行までの各行において、第１行目と同様に、アドレス信号ａｄｒ１，ａｄｒ２を順に出力する。最終行の偶数列右端の画素の画像データを読み出すアドレス信号を出力した後、次のフレームの最初に垂直走査開始信号が入ると、前のフレームと同様の動作を行う。

ラインメモリ１０は、アドレス信号ａｄｒ１，ａｄｒ２でそれぞれ指定される２つの画
素の画像データＤＴ[ａｄｒ１]，ＤＴ[ａｄｒ１]を、バスラインをそれぞれ介して差分計算回路１４へ出力する。例えば、各行での奇数列の転送処理の最初にアドレス信号ａｄｒ１，ａｄｒ２が入力されると、第１列目の画像データＤＴ[１]，第３列目の画像データＤＴ[３]を画像データＤＴ[ａｄｒ１]，ＤＴ[ａｄｒ１]として差分計算回路１４へ出力する。次に、アドレス信号ａｄｒ１，ａｄｒ２が入力されると、第５列目の画像データＤＴ[
５]，第７列目の画像データＤＴ[７]を差分計算回路１４へ出力する。このような動作を
繰り返して、奇数列右端の画像データＤＴ[ｍ−１]を出力した後、偶数列の転送処理では、アドレス信号ａｄｒ１，ａｄｒ２が入力される毎に、画像データＤＴ[２]，ＤＴ[４]、ＤＴ[６]，ＤＴ[８]、・・・偶数列右端の画像データＤＴ[ｍ]を順に出力する。

以下、同様にして、ラインメモリ１０は、最終行の偶数列右端の画像データを読み出すアドレス信号が入力されると、その画像データＤＴ[ｍ]を画像データＤＴ[ａｄｒ１]として差分計算回路１４へ出力する。

このように、アドレス制御回路１２とラインメモリ１０により、各行での奇数列の転送処理では、第１列目から奇数列右端までの各画素の画像データＤＴ[１]〜ＤＴ[ｍ−１]を１個置きに差分計算回路１４へ順に転送する。また、各行の偶数列の転送処理では、第２列目から偶数列右端の各画素の画像データＤＴ[２]〜ＤＴ[ｍ]を１個置きに差分計算回路１４へ順に転送するようになっている。

差分計算回路１４は、４つのデータ線駆動回路３ａ〜３ｄを３ａ→３ｂ→３ｃ→３ｄの順に選択して動作させるために、垂直走査開始信号及び同期信号に同期して、選択信号ＣＳ１〜ＣＳ４を信号線Ｌ１〜Ｌ４（図１及び図３参照）をそれぞれ介してデータ線駆動回路３ａ〜３ｄへ順に出力する。各選択信号ＣＳ１〜ＣＳ４は、例えば、各データ線駆動回路３ａ〜３ｄへの画像データの転送開始時に各データ線駆動回路３ａ〜３ｄに順に入力されるパルス信号である。

差分計算回路１４は、各行での奇数列の転送処理で、第１列目の画像データを転送する時に選択信号ＣＳ１をデータ線駆動回路３ａへ、第９６１列目の画像データを転送する時に選択信号ＣＳ２をデータ線駆動回路３ｂへそれぞれ出力する。また、第１９２１列目の画像データを転送する時に選択信号ＣＳ３をデータ線駆動回路３ｃへ、第２８４１列目の画像データを転送する時に選択信号ＣＳ４をデータ線駆動回路３ｄへそれぞれ出力する。また、各行での偶数列の転送処理で、第２列目の画像データを転送する時に選択信号ＣＳ１をデータ線駆動回路３ａへ、第９６２列目の画像データを転送する時に選択信号ＣＳ２をデータ線駆動回路３ｂへそれぞれ出力する。また、第１９２２列目の画像データを転送する時に選択信号ＣＳ３をデータ線駆動回路３ｃへ、第２８４２列目の画像データを転送する時に選択信号ＣＳ４をデータ線駆動回路３ｄへそれぞれ出力するようになっている。こうして、差分計算回路１４は、各行の１行分の画像データを転送するのに、４つのデータ線駆動回路３ａ〜３ｄを３ａ→３ｂ→３ｃ→３ｄの順に２回選択する。なお、各選択信号ＣＳ１〜ＣＳ４は、各データ線駆動回路３ａ〜３ｄへの画像データの転送期間中Ｈレベルとなる信号であってもよい。

また、差分計算回路１４は、各行での奇数列及び偶数列の各転送処理において、連続する２個の横差分データを順に作成するために、ラインメモリ１０から出力される画像データＤＴ[ａｄｒ１]，ＤＴ[ａｄｒ１]を、列番号の小さい順に１個ずつ前データラッチ１３へ転送するようになっている。前データラッチ１３は、差分計算回路１４から順に出力される各画像データを保持する。

差分計算回路１４は、各行での転送処理において、ラインメモリ１０から順に出力される画像データＤＴ[ａｄｒ１]，ＤＴ[ａｄｒ２]と前データラッチ１３に保持された画像デ
ータとから、各ＤＴ[ａｄｒ１]，ＤＴ[ａｄｒ２]とそれより２つ前の各画素の画像データとの横差分をそれぞれとって横差分データを１個置きに作成する。

例えば、奇数列の転送処理では、第１列の画像データＤＴ[１]の横差分はとれないので、第３列目以降の各画像データと該各画像データより２つ前の各画像データとの横差分をそれぞれ演算する。最初に、前データラッチ１３に保持されている第１列目の画像データＤＴ[１]と第３列目の画像データＤＴ[３]との横差分をとって横差分データｄｔ１（ｄｔ１＝ＤＴ[１]−ＤＴ[３]）を演算する。次に、前データラッチ１３に保持されている画像データＤＴ[３]と第５列目の画像データＤＴ[５]との横差分をとって、横差分データｄｔ２（ｄｔ２＝ＤＴ[３]−ＤＴ[５]）を演算する。以下同様にして、奇数列右端までの各画像データとそれより２つ前の各画像データとの横差分を、列番号の小さい順に演算する。この後、偶数列の転送処理でも、奇数列の転送処理と同様に、第４列目以降の各画像データと該各画像データより２つ前の各画像データとの横差分を、列番号の小さい順に演算する。この演算を、以下の説明で「横差分演算」と呼ぶ。

また、差分計算回路１４は、各行での奇数列の転送処理において、最初にＪ＝１か否かを判定し、Ｊ＝１ならば第１列目の画像データとして８ビットの元データ（画像データＤＴ［１］）を、転送データｄｔとして出力する。各行での偶数列の転送処理において、最初にＪ＝２か否かを判定し、Ｊ＝２ならば第１列目の画像データとして８ビットの元データ（画像データＤＴ［２］）を、転送データｄｔとして出力するようになっている。

また、差分計算回路１４は、各行において連続する２個の横差分データｄｔ１、ｄｔ２がそれぞれ「２」の補数表示で４ビット以下で表現できるか否かを順に判定する。連続する２個の横差分データｄｔ１，ｄｔ２がそれぞれ「２」の補数表示で４ビット以下で表現できる場合、これらの横差分データｄｔ１，ｄｔ２をまとめて８ビット分にして、バスラインＢ１を介して同時に転送する。この転送時に、ｐｈａｓｅ信号をＨレベルにして一緒に転送する。一方、連続する２個の横差分データｄｔ１，ｄｔ２のいずれか一方或いは両方が「２」の補数表示で４ビット以下で表現できない場合、該当する各画素の画像データを、ｐｈａｓｅ信号をＬレベル（第２状態）にして、８ビットの元データのまま時間をずらして転送する。

このような処理を、差分計算回路１４は内部に設けたＣＰＵ（図示省略）により、各行での転送処理において以下のような手順で列番号の小さい順に実行するようになっている。なお、以下の説明で、第Ｊ列目（Ｊ＝１，２，３，・・・ｍ−１，ｍ）の画素の画像データＤＴ[Ｊ]を単に「ＤＴ[Ｊ]」で表わす。例えば、ＤＴ[３]は第３列目の画素の画像データを表わす。また、以下の説明で「「２」の補数表示で４ビット以下で表現できる」を単に「４ビット以下で表現できる」と記す。

（Ｓ１）まず、奇数列の転送処理では、転送データｄｔとしてＤＴ［１］の元データを転送した後、Ｊ＝３に設定し、ＤＴ[１]とＤＴ[３]の横差分ｄｔ１が４ビット以下で表現できるか否かを判定する。

（Ｓ２）Ｓ１の判定結果がＹｅｓの場合、ＤＴ[３]とＤＴ[５]の横差分ｄｔ２が４ビット以下で表現できるか否かを判定する。
（Ｓ３）Ｓ１の判定結果がＹｅｓで、Ｓ２の判定結果もＹｅｓの場合、連続する２個の横差分データｄｔ１、ｄｔ２が共に４ビット以下で表現できることになるので、これらの横差分データｄｔ１、ｄｔ２をまとめて８ビット分にして同時に転送する。この転送時に、ｐｈａｓｅ信号をＨレベルにして一緒に転送する。

例えば、図６（ａ）の上側に示す第１行目の画像データ例では、ＤＴ[１]とＤＴ[３]の
横差分データｄｔ１は「−４」で、ＤＴ[３]とＤＴ[５]の横差分データｄｔ２は「−４」であり、連続する２個の横差分データｄｔ１、ｄｔ２は共に４ビット以下で表現できる。この場合、これらの横差分データ「−４」，「−４」をまとめて８ビット分にして、図６（ｂ）に示す転送タイミングＴ２の時間に同時に転送する。この転送時に、ｐｈａｓｅ信号をＨレベルにして（立ち上げて）一緒に転送する。

（Ｓ４）ＤＴ[１]とＤＴ[３]の横差分をとった横差分データｄｔ１が４ビット以下で表現できず、Ｓ１の判定結果がＮｏの場合には、その横差分データｄｔ１を転送せずに、［３］の元データを転送する。例えば、ＤＴ［３］が「１９９」であれば、その元データ「１９９」を転送する。

（Ｓ５）Ｓ４で元データを転送した後、Ｊ＝５に設定し、ＤＴ[３]とＤＴ[５]の横差分データが４ビット以下で表現できるか否かを判定する。
（Ｓ６）Ｓ５の判定結果がＹｅｓの場合、Ｊ＝７に設定し、ＤＴ[５]とＤＴ[７]との横差分ｄｔ２が４ビット以下で表現できるか否かを判定する。この判定結果がＹｅｓの場合、連続する２個の横差分データｄｔ１、ｄｔ２が共に４ビット以下で表現できることになるので、これらの横差分データｄｔ１、ｄｔ２をまとめて８ビット分にして同時に転送する。この転送時に、ｐｈａｓｅ信号をＨレベルにして一緒に転送する。

（Ｓ７）Ｓ１の判定結果がＹｅｓで、Ｓ２の判定結果がＮｏの場合、連続する２個の横差分データｄｔ１、ｄｔ２のうち、ｄｔ１は４ビット以下で表現できるが、ｄｔ２は４ビット以下で表現できないことになる。この場合、横差分データｄｔ１、ｄｔ２を転送せずに、各横差分データに該当する各画素の画像データＤＴ［３］，ＤＴ［５］の各元データを、転送タイミングの時間をずらして転送する。この転送時に、ｐｈａｓｅ信号をＬレベルにして一緒に転送する。例えば、ＤＴ［３］が「１８９」であればその元データ「１８９」を転送し、この後、ＤＴ［５］が「１７９」であればその元データ「１７９」を転送する。

このような奇数列の転送処理と同様の処理を偶数列の転送処理でも行う。
このように、差分計算回路１４は、各行の第１列目と第２列目の画像データとして、それぞれ元データを転送データｄｔとして出力する。奇数列の転送処理では、各行の第３列目以降の奇数列の画像データとして、連続する２個の横差分データｄｔ１、ｄｔ２が４ビット以下で表現できる場合、これら２個の横差分データをまとめて８ビット分にした２画素分の横差分データを転送データｄｔとして出力する。また、連続する２個の横差分データｄｔ１、ｄｔ２が４ビット以下で表現できない場合には、該当する２つの画素の各画像データとして８ビットの元データを、異なる転送タイミングで転送データｄｔとして個別に出力するようになっている。

同様に、差分計算回路１４は、偶数列の転送処理では、各行の第４列目以降の偶数列の画像データとして、連続する２個の横差分データｄｔ１、ｄｔ２が４ビット以下で表現できる場合、これら２個の横差分データｄｔ１、ｄｔ２をまとめて８ビット分にした２画素分の横差分データを転送データｄｔとして出力する。また、連続する２個の横差分データｄｔ１、ｄｔ２が４ビット以下で表現できない場合には、該当する２つの画素の各画像データとして８ビットの元データを、異なる転送タイミングで転送データｄｔとして個別に出力するようになっている。

さらに、差分計算回路１４は、各行の第１行目〜第３８４０行目までの画像データとして、第１列目から第９６０列目までの各転送データｄｔをデータ線駆動回路３ａへ、第９６１列目から第１９２０列目までの各転送データｄｔをデータ線駆動回路３ｂへ、それぞれバスラインＢ１を介して転送する。また、第１９２１列目から第２８４０列目までの各
転送データｄｔをデータ線駆動回路３ｃへ、第２８４１列目から第３８４０列目までの各転送データｄｔをデータ線駆動回路３ｄへ、それぞれバスラインＢ１を介して転送するようになっている。

なお、差分計算回路１４から各データ線駆動回路３ａ〜３ｄへ転送される転送データｄｔのうち、連続する２個の横差分データｄｔ１、ｄｔ２をまとめて８ビット分にした２画素分の転送データｄｔ（図４参照）を、ｄｔ｛ｄｔ＝ｄｔ１，ｄｔ２｝で表わす。

次に、各データ線駆動回路３ａ〜３ｄの電気的構成を説明する。各データ線駆動回路３ａ〜３ｄは同じ電気的構成を有するので、データ線駆動回路３ａの構成を中心に図３及び図５に基づいて説明する。

データ線駆動回路３ａは、図３に示すように、上述したシフトレジスタ、ラッチ回路、及びデジタル／アナログ変換器３１等に加えて、制御回路６から転送される転送データｄｔから元の画像データを復元するデータ復元回路３０を備える。

ラッチ回路は、各画素ごとに設けた９６０個のデータメモリＲ１〜Ｒ９６０を備えている。
このラッチ回路は、各画素の画像データを各データメモリＲ１〜Ｒ９６０にそれぞれ保持し、上記プログラム期間に、各データメモリＲ１〜Ｒ９６０に保持された画像データが一斉に読み出されてデジタル／アナログ変換器３１へ出力されるようになっている。他のデータ線駆動回路３ｂ〜３ｄも、データ線駆動回路３ａと同様に、各画素ごとに設けた９６０個のデータメモリをそれぞれ備えている。

図３では、データメモリＲ１〜Ｒ９６０のうち、Ｒ１〜Ｒ３，Ｒ３２０、Ｒ３２１、及びＲ６４１のみを示してある。データメモリＲ１，Ｒ２及びＲ３は、第１列目の画素（赤用画素：Ｒ），第２列目の画素（Ｒ）及び第３列目の画素（Ｒ）の各画像データを格納するデータメモリである。また、データメモリＲ３２１，Ｒ６４１は、各行の第３２１列目の画素（緑用画素：Ｇ），第６４１列目の画素（青用画素：Ｂ）の各画像データを格納するデータメモリである。このように番号付けを行った理由は、色毎に区別すれば隣接間の画像データの相関性が高いと考えられるためである。

４つのデータ線駆動回路３ａ〜３ｄは、各行での奇数列及び偶数数列の各データ処理により、９６０個のデータメモリ全てに画像データが格納された後、上記プログラム期間に、各々のラッチ回路により各データメモリに格納された画像データ（１行分の画像データ）を一斉に読み出して、デジタル／アナログ変換器３１へ出力するようになっている。

データ復元回路３０は、制御回路６からバスラインＢ１を介して転送される各転送データｄｔから、各転送データｄｔと一緒に送られるｐｈａｓｅ信号に応じて各画素の画像データを復元する。データ線駆動回路３ａのデータ復元回路３０は、復元した各画像データを、対応するデータメモリＲ１〜Ｒ９６０に転送して格納する。他のデータ線駆動回路３ｂ〜３ｄのデータ復元回路３０は、データ線駆動回路３ａと同様に、復元した各画像データを対応する各画素の９６０個のデータメモリにそれぞれ転送して格納する。

データ復元回路３０は、アドレス生成回路３２と、データ演算回路３３と、前データラッチ３４と、データ書き込み回路３５とを備える。
データ線駆動回路３ａのアドレス生成回路３２には、選択信号ＣＳ１と、クロック信号と、ｐｈａｓｅ信号とが入力される。同様に、データ線駆動回路３ｂ〜３ｄの各アドレス生成回路３２にも、選択信号ＣＳ２〜ＣＳ４と、クロック信号と、ｐｈａｓｅ信号とがそれぞれ入力される。データ線駆動回路３ａ〜３ｄの各アドレス生成回路は、選択信号ＣＳ
１〜ＣＳ４の入力によりそれぞれ動作を開始する。

アドレス生成回路３２は、選択信号ＣＳ１とクロック信号に同期して、奇数列の転送処理では第１列目から奇数列右端までの各画素に対応するアドレス信号を生成し、このアドレス信号をｐｈａｓｅ信号と一緒にデータ演算回路３３及びデータ書き込み回路３５へ出力する。また、偶数列の転送処理では第２列目から偶数列右端の各画素に対応するアドレス信号を生成し、このアドレス信号をｐｈａｓｅ信号と一緒にデータ演算回路３３及びデータ書き込み回路３５へ出力する。

データ演算回路３３は、制御回路６の差分計算回路１４から出力される転送データｄｔから、アドレス生成回路３２から出力されるアドレス信号で指定される画素の画像データを、ｐｈａｓｅ信号に基づいて復元する。なお、以下の説明で、データ削減回路１１から出力される転送データｄｔを、各データ線駆動回路３ａ〜３ｃ側では、受信データｄｔと呼ぶ。

データ演算回路３３は、ｐｈａｓｅ信号がＨレベルか否かを判定する。ｐｈａｓｅ信号がＬレベルで、差分計算回路１４から転送される受信データｄｔが第１列目或いは第２列目の画像データ（Ｊ＝１又は２）の場合、その受信データｄｔは８ビット全部が１画素分の元データであると判定し、その元データをデータ書き込み回路３５へ送る。また、ｐｈａｓｅ信号がＬレベルで、受信データｄｔが第１列目と第２列目以外の画像データの場合には、その受信データｄｔは８ビット全部が１画素分の元データであると判定する。つまり、Ｌレベルのｐｈａｓｅ信号と一緒に転送される受信データｄｔは、全て元データと判定する。

データ演算回路３３は、受信データｄｔを１画素分の元データと判定した場合、その受信データｄｔをそのままデータ書き込み回路３５へ転送するとともに、前データラッチ３４に転送して格納する。この格納された受信データｄｔは、次に受信される現在の受信データｄｔも画素分の元データと判定された場合、この現在の受信データｄｔが前データラッチ３４に転送されて書き換えられる。例えば、前データラッチ３４に格納されている前の画素の画像データがＤＴ[３]の元データとすると、この後に１画素分の元データと判定される受信データｄｔがＤＴ[５]であれば、ＤＴ[５]の元データ（画像データＤＴ[５]と同じデータ）がデータ書き込み回路３５へ転送されるとともに、前データラッチ３４に転送されて格納される。これにより、前データラッチ３４に格納された前の画素の画像データが書き換えられる。

一方、データ演算回路３３は、ｐｈａｓｅ信号がＨレベルの場合、そのｐｈａｓｅ信号と一緒に差分計算回路１４から転送される受信データｄｔは、連続する２個の横差分データがまとめて８ビット分にして同時に転送されたものと判定する。このとき、データ演算回路３３は、同時に転送された連続する２個の横差分データｄｔ１、ｄｔ２の各々（各４ビットのデータ）と、該各横差分データｄｔ１、ｄｔ２より２つ前の各画素の画像データとの和をそれぞれとって、該各画素の画像データを復元する演算処理を、各横差分データｄｔ１、ｄｔ２毎に行う。この演算処理を、以下の説明で「データ復元演算」と呼ぶ。

このとき、データ演算回路３３は、列番号の小さい横差分データｄｔ１を使ったデータ復元演算を先に行い、この後で横差分データｄｔ２を使ったデータ復元演算を行う。つまり、横差分データｄｔ１と前データラッチ３４に格納された前の画素の画像データとの和をとって、その横差分データｄｔ１に対応する画素の画像データＤＴ[Ｊ]を復元し、復元した画像データをデータ書き込み回路３５と前データラッチ３４に転送する。この後で、横差分データｄｔ２と前データラッチ３４に格納された前の画素の画像データＤＴ[Ｊ]との和をとって、横差分データｄｔ２に対応する画素の画像データＤＴ[Ｊ＋２]を復元し、
復元した画像データをデータ書き込み回路３５と前データラッチ３４に転送する。

例えば、受信データｄｔが、ＤＴ[１]とＤＴ[３]の横差分データｄｔ１と、ＤＴ[３]とＤＴ[５]の横差分データｄｔ２の２個を８ビット分にしたデータとすると、データ演算回路３３は、前データラッチ３４に格納されたＤＴ[１]とｄｔ１の和をとってＤＴ[３]の画像データを復元する。この後、データ演算回路３３は、その復元した画像データ（ＤＴ[
３]）を前データラッチ３４に転送して格納する。この後、データ演算回路３３は、前デ
ータラッチ３４に格納された前の画素の画像データＤＴ[３]とｄｔ２の和をとってＤＴ[
５]の画像データを復元する。この後、データ演算回路３３は、その復元した画像データ
ＤＴ[５]を前データラッチ３４に転送して格納する。

このようにして、前データラッチ３４に格納される前の画素の画像データは、１画素分の元データと判定された画像データ或いは上記データ復元演算で復元した画像データにより、受信データｄｔ毎に更新される。

また、上述したように、データ演算回路３３からデータ書き込み回路３５へは、Ｈレベルのｐｈａｓｅ信号と一緒に受信データｄｔが転送された場合、上記データ復元演算で復元した連続する２つの画素の画像データが転送される。また、Ｌレベルのｐｈａｓｅ信号と一緒に受信データｄｔが転送された場合、１画素分の元データと判定された１画素の画像データが、それぞれ転送される。なお、以下の説明で、データ演算回路３３からデータ書き込み回路３５へ転送される各画素の「復元した画像データ」と「１画素分の元データと判定された画像データ」を総称して「復元画像データ」と呼ぶ。

ラッチ回路の各データメモリＲ１〜Ｒ９６０は、図３に示すように、データ書き込み回路３５と、データ書き込み用配線（バスライン）３６及びメモリ選択信号線３７をそれぞれ介して接続されている。各メモリ選択信号線３７を介して各データメモリＲ１〜Ｒ９６０にメモリ選択信号ｒｅｇ１ｓｅｌｅｃｔ或いはｒｅｇ２ｓｅｌｅｃｔが入力されると、その信号が入力された各データメモリＲ１〜Ｒ９６０に復元画像データの書き込みが可能になる。

データ書き込み回路３５は、データ演算回路３３から転送される復元画像データｄａｔａ１或いはｄａｔａ２をデータメモリＲ１〜Ｒ９６０の対応する１つに格納する際には、格納先のデータメモリＲ１〜Ｒ９６０を選択するメモリ選択信号ｒｅｇ１ｓｅｌｅｃｔ或いはｒｅｇ２ｓｅｌｅｃｔを各メモリ選択信号線３７に供給するようになっている。

例えば、データ書き込み回路３５は、データ演算回路３３からＤＴ[１]の復元画像データが転送されると、その復元画像データｄａｔａ１の格納先であるデータメモリＲ１を選択するメモリ選択信号ｒｅｇ１ｓｅｌｅｃｔをメモリ選択信号線３７に供給する。これにより、ＤＴ[１]の復元画像データｄａｔａ１が、データ書き込み用配線３６を介してデータメモリＲ１に転送されて格納される。

また、データ書き込み回路３５は、連続する２個の横差分データから復元したＤＴ[３]，ＤＴ[５]の復元画像データがデータ演算回路３３から転送されると、該２個の復元画像データｄａｔａ１，ｄａｔａ２の格納先であるデータメモリＲ３，Ｒ５を選択するメモリ選択信号ｒｅｇ１ｓｅｌｅｃｔ，ｒｅｇ２ｓｅｌｅｃｔを出力する。これにより、ＤＴ[
３]の復元画像データｄａｔａ１がデータ書き込み用配線３６を介してデータメモリＲ３
に転送されて格納され、ＤＴ[５]の復元画像データｄａｔａ２がデータ書き込み用配線３６を介してデータメモリＲ５に転送されて格納される。

次に、本実施形態の有機ＥＬ表示装置において、上述したデータ転送方法を実現するた
めの制御回路６側の制御と、各データ線駆動回路３ａ〜３ｄ側の制御とを、図６（ａ），（ｂ）及び（ｃ）に基づいて具体的に説明する。なお、ここでの説明では、説明を簡単にするために、１行分の画素数を８個とし、データ線駆動回路として８個のデータメモリＲ１〜Ｒ８を有する１つのデータ線駆動回路３ａを用いる構成で説明する。

図６（ａ）は転送データの一例として、２行分の転送データを示している。同図の上側には、列番号の小さい順（ピクセル順）に並べた第１行目の８個の画素と各画素の画像データ（８ビットの元データ）を示し、その下側には、列番号の小さい順に並べた第２行目の８個の画素と各画素の画像データ（元データ）を示している。また、同図で示す各画素の３桁の数字は、各画素１０Ａの画像データの値、つまり、各画素の明るさを表わす０〜２５５の２５６段階の階調値を示している。

図６（ｂ）は、１行目の転送処理（１行目転送）及び２行目の転送処理（２行目転送）でそれぞれ転送される転送データと、転送タイミングＴ１〜Ｔ８と、ｐｈａｓｅ信号とを示している。また、同図で示す３桁の数字は、各転送タイミングＴ１〜Ｔ６で転送される８ビットの画像データ（元データ）を示している。

また、図６（ｃ）は、１行目と２行目の転送処理により、データ線駆動回路３ａ内の各データメモリＲ１〜Ｒ８に格納されるメモリ内容（画像データ）の時系列変化を示している。同図に示す３桁の数字は、データメモリＲ１〜Ｒ８にそれぞれ格納される８ビットの画像データを示している。したがって、図６（ｃ）は、１行目の転送処理で、データメモリＲ１〜Ｒ８に画像データが格納される様子と、１行目の転送処理を終了して２行目の転送処理が開始され、この転送処理でデータメモリＲ１〜Ｒ８に画像データが格納される様子とをそれぞれ時系列で示している。

また、図６（ｃ）のＴ１〜Ｔ６は、図６（ｂ）のＴ１〜Ｔ６と同じ転送タイミングを示している。また、図６（ｃ）で第１行目に並ぶ８個の四角形はデータメモリＲ１〜Ｒ８を示し、各データメモリＲ１〜Ｒ８と同じ列に並ぶ四角形内の数字は、各データメモリＲ１〜Ｒ８に格納される画像データ（メモリ内容）を表わしている。また、図６（ｃ）で、第１行目に並ぶ８個の四角形以外の四角形内の文字Ｒ３〜Ｒ８は、データメモリＲ３〜Ｒ８に画像データが格納されていないことを示している。

まず、制御回路６側の制御を図６（ａ），（ｂ）に基づいて説明する。
制御回路６は、以下のステップＳ１０〜Ｓ２０を実行して１フレーム分の画像データを、第１行目から順にデータ線駆動回路３ａへ転送する。

（Ｓ１０）行ごとに同じ転送処理を繰り返す。各行における転送処理において、列方向の画像データに１からｍ（ｍ＝８）の番号を付ける。つまり、ＤＴ[Ｊ]，Ｊ＝１，２、・・・ｍとする。

（Ｓ１１）次に、Ｊ＝１か否かを判定する。Ｊ＝１なら、ＤＴ[１]を８ビットの元データで転送する。ここでは、転送タイミングＴ１の時間に「１９９」の元データを転送する。

（Ｓ１２）次に、Ｊ＝奇数について、小さい番号順に処理する。
まず、Ｊ＝３に設定し、連続する２個の横差分データｄｔ１，ｄｔ２を上記横差分演算で求める。ここでは、ｄｔ１は、ＤＴ[１]の元データ「１９９」とＤＴ[３]の元データ「１９５」との横差分「−４」である。また、ｄｔ２は、ＤＴ[３]の元データ「１９５」とＤＴ[５]の元データ「１９１」との横差分「−４」である。

次に、上記判定処理により、連続する２個の横差分データｄｔ１、ｄｔ２がそれぞれ４ビット以下で表現できるか否かを判定する。ここでは、ｄｔ１、ｄｔ２共に４ビット以下で表現できるので、転送タイミングＴ２の時間に、２つの横差分データ「−４」，「−４」をまとめて８ビット分にして、転送データｄｔとして同時に転送する。この転送時に、ｐｈａｓｅ信号をＨレベルにして（立ち上げて）一緒に転送する。

なお、連続する２個の横差分データｄｔ１、ｄｔ２のいずれか一方或いは両方が４ビット以下で表現できない場合、ｐｈａｓｅ信号をＬレベルにして、該当する２つの画素の画像データとして、８ビットの元データを異なる転送タイミングで転送する。

（Ｓ１３）次に、Ｊを更新してＪ＝７に設定し、連続する２個の横差分データｄｔ１、ｄｔ２を演算する。ここで、第７列目は奇数列右端の画素であり、第７列目については連続する２個の横差分データｄｔ１、ｄｔ２を演算できない。このため、ＤＴ[７]は「１８６」で、その２つ前のＤＴ[５]の元データ「１９１」との横差分は「−５」であるが、ＤＴ[７]をその横差分データ「−５」で転送せずに、元データ「１８６」を転送タイミングＴ３の時間に転送する。この転送時に、ｐｈａｓｅ信号をＬレベルにして一緒に転送する。なお、第７列目が奇数列右端の画素であることは、１行の画素数が既知なので、データ線駆動回路３ａ側で判断できる。

以上の動作により、第１行目における奇数列の転送処理が終了する。
（Ｓ１４）この後、連続して第１行目における偶数列の各画像データを転送する処理（偶数列の転送処理）に移る。

この処理では、まずＪ＝２か否かを判定する。Ｊ＝２なら、ＤＴ[２]を８ビットの元データで転送する。ここでは、転送タイミングＴ４の時間に、ＤＴ[２]の元データである「１９７」を、Ｌレベルのｐｈａｓｅ信号と一緒に転送する。

（Ｓ１５）次に、Ｊ＝偶数について、小さい番号順に処理する。
まず、Ｊ＝４に設定し、連続する２個の横差分データｄｔ１、ｄｔ２を上記横差分演算で求める。ここで、ｄｔ１は、ＤＴ[２]の元データ「１９７」とＤＴ[４]の元データ「１９３」との横差分「−４」である。ｄｔ２は、ＤＴ[４]の元データ「１９３」とＤＴ[６]の元データ「１８８」との横差分「−５」である。

（Ｓ１６）次に、連続する２個の横差分データｄｔ１、ｄｔ２がそれぞれ４ビット以下で表現できるか否かを判定する。ここでは、ｄｔ１、ｄｔ２共に４ビット以下で表現できるので、転送タイミングＴ５の時間に、２つの横差分データ「−４」，「−５」をまとめて８ビット分にして同時に転送する。この転送時に、ｐｈａｓｅ信号をＨレベルにして一緒に転送する。

（Ｓ１７）次に、Ｊを更新してＪ＝８に設定し、連続する２個の横差分データｄｔ１、ｄｔ２を演算する。ここで、第８列目は偶数列右端の画素であり、この偶数列右端ではｄｔ１、ｄｔ２を演算できない。このため、ＤＴ[８]の元データ「１７７」を転送タイミングＴ６の時間に転送する。この転送時に、ｐｈａｓｅ信号をＬレベルにして一緒に転送する。

以上の動作により、第１行目の偶数列の転送処理が終了し、第１行目の転送処理が終わる。なお、偶数列の転送処理でも、奇数列の転送処理の場合と同様に、連続する２個の横差分データｄｔ１、ｄｔ２のいずれか一方或いは両方が４ビット以下で表現できない場合、ｐｈａｓｅ信号をＬレベルにして、該当する２つの画素の画像データを、それぞれ８ビットの元データで、異なる転送タイミングの時間で転送する。

ここで説明した第１行目の転送処理の一例では、転送タイミングＴ２，Ｔ５の時間にそれぞれ、２画素分の横差分データをまとめて８ビット分にして同時に転送するため、８ビットの画像データを２回転送するのに必要な転送時間（転送タイミングＴ７，Ｔ８）が削減されていることが、図６（ｂ）から分かる。

（Ｓ１８）次に、行番号を「１」増やして、第２行目の転送処理を行う。
この転送処理の奇数列の転送処理では、転送タイミングＴ１の時間に、ＤＴ[１]の元データ「１９８」を転送する。転送タイミングＴ２の時間に、連続する２個の横差分データ「−３」，「−５」をまとめて８ビット分にして同時に、Ｈレベルのｐｈａｓｅ信号と一緒に転送する。転送タイミングＴ３の時間に、ＤＴ[７]の元データ「１８４」を転送する。

（Ｓ１９）この後、第２行目の偶数列の転送処理に移り、転送タイミングＴ４の時間に、ＤＴ[２]の元データ「１９６」を転送する。転送タイミングＴ５の時間に、連続する２個の横差分データ「−４」，「−５」をまとめて８ビット分にして同時に、Ｈレベルのｐｈａｓｅ信号と一緒に転送する。そして、転送タイミングＴ６の時間に、ＤＴ[８]の元データ「１７７」を転送する。

ここで説明した第２行目の転送処理の一例でも、転送タイミングＴ２，Ｔ５の時間にそれぞれ、２画素分の横差分データをまとめて８ビット分にして同時に転送するため、８ビットの画像データを２回転送するのに必要な転送時間（転送タイミングＴ７，Ｔ８）が削減されていることが、図６（ｂ）から分かる。

こうして、偶数列の転送処理が終了したら、行番号を「１」増やして、第３行目の転送処理を行う。
（Ｓ２０）第３行目以降で上記転送処理を繰り返して、最後の行での転送処理を終了して１フレーム分の画像データの転送が終了したら、次のフレームに移る。

次に、本実施形態の有機ＥＬ表示装置において、各データ線駆動回路３ａ〜３ｄ側の制御を、図６（ｃ）に基づいて説明する。この説明では、上述した制御回路６側の制御についての説明と同様に、説明を簡単にするために、データ線駆動回路として、１行分の８個の画素の画像データが格納される８個のデータメモリＲ１〜Ｒ８を有する１つのデータ線駆動回路３ａを用いる構成で説明する。

データ線駆動回路３ａは、以下のステップＳ３０〜Ｓ４０を実行して、第１行目から順に制御回路６から転送される各行の画像データをデータメモリＲ１〜Ｒ８に格納する。
（Ｓ３０）データ線駆動回路３ａは、選択信号ＣＳ１が入力されると動作を開始する。

（Ｓ３１）各データメモリＲ１〜Ｒ８に格納される画像データをＸＤＴ[ＸＪ]とし、各画像データに番号を付ける。つまり、ＸＤＴ[ＸＪ]とし、ＸＪ＝１、２、・・・ｍとする。ｍは、ここではデータメモリが８個なので、ｍ＝８である。なお、上記第１実施形態では、一つのデータ線駆動回路当たりデータメモリは９６０個であるので、ｍ＝９６０となる。

（Ｓ３１）動作開始後、ＸＪ＝１に設定し、制御回路６側で第１行目の奇数列の転送処理が開始され、転送タイミングＴ１の時間に受信データｄｔとして第１列目のＤＴ[１]の元データ「１９９」を受けると、その元データ「１９９」を転送タイミングＴ１の時間にデータメモリＲ１に転送して格納する。このとき、データメモリＲ１と同じデータ「１９９」が隣のデータメモリＲ２にも転送されて格納される。このデータメモリＲ２に格納さ
れた画像データ「１９９」は、転送タイミングＴ４に正しい画像データ「１９７」が格納されるまでの仮のデータである。

（Ｓ３２）次に、ＸＪ＝３に設定し、ｐｈａｓｅ信号がＨレベルであれば、この信号と一緒に、８ビット分にして送られた連続する２個の横差分データｄｔ１、ｄｔ２から、第３列目の画像データＸＤＴ[ＸＪ]と、第５列目の画像データＸＤＴ[ＸＪ＋２]を、次のデータ復元演算を行って復元する。

ＸＤＴ[ＸＪ]＝ＸＤＴ[ＸＪ−２]＋ｄｔ１，
ＸＤＴ[ＸＪ＋２]＝ＸＤＴ[ＸＪ]＋ｄｔ２
ここでは、転送タイミングＴ２に、連続する２個の横差分データ「−４」，「−４」を８ビット分にした受信データｄｔが転送されるので、ＸＤＴ[３]はＸＤＴ[１]である「１９９」とｄｔ１である「−４」の和をとった「１９５」となり、この「１９５」がデータメモリＲ３に転送されて格納される。このとき、データメモリＲ３と同じデータ「１９５」が隣のデータメモリＲ４にも格納される。このデータ「１９５」も、転送タイミングＴ５に正しい画像データ「１９３」がデータメモリＲ４に格納されるまでの仮のデータである。

一方、ＸＤＴ[５]はＸＤＴ[３]である「１９５」とｄｔ２である「−４」の和をとった「１９１」となり、この「１９１」がデータメモリＲ５に転送されて格納される。この「１９１」と同じデータ「１９１」が隣のデータメモリＲ６にも格納される。このデータメモリＲ６に格納された画像データ「１９１」も、転送タイミングＴ５に正しい画像データ「１８８」が格納されるまでの仮のデータである。

（Ｓ３３）次に、ＸＪ＝ＸＪ＋４に設定する。ｐｈａｓｅ信号がＬレベルの場合には、この信号と一緒に送られた８ビットの転送データｄｔはＤＴ[７]の元データであるので、その元データを対応するデータメモリＲ７に転送して格納する。ここでは、ＤＴ[７]の元データは「１８６」であるので、「１８６」をデータメモリＲ７に格納するこのとき、データメモリＲ７と同じデータ「１８６」が隣のデータメモリＲ８にも格納される。このデータ「１８６」も、転送タイミングＴ６に正しい画像データ「１７７」がデータメモリＲ８に格納されるまでの仮のデータである。

（Ｓ３４）次に、ＸＪ＝ＸＪ＋２に設定し、（ＸＪ＋２）が奇数列右端の列番号（ここでは「７」）を超えているか否かを判定する。この判定結果がＹｅｓであれば、転送処理が奇数列右端に達して第１行目の奇数列の転送処理に対するデータの復元と復元画像データの書き込み処理とが終了したことになるので、ＸＪを書き換えて偶数列の転送処理に対するデータの復元と復元画像データの書き込み処理に移る。

（Ｓ３５）次に、ＸＪ＝２に設定し、ＤＴ[２]の元データ「１９７」を転送タイミングＴ２の時間にデータメモリＲ２に格納する。これにより、データメモリＲ２では、データメモリＲ１と同じ仮のデータ「１９９」から正しい画像データ「１９７」に書き換えられたことになる。

（Ｓ３６）次に、ＸＪ＝４に設定する。ここでは、転送タイミングＴ５に、Ｈレベルのｐｈａｓｅ信号と一緒に、連続する２個の横差分データ「−４」，「−５」を８ビット分にした受信データｄｔが転送されるので、ＸＤＴ[４]はＸＤＴ[２]である「１９７」とｄｔ１である「−４」の和をとった「１９３」となり、この「１９３」がデータメモリＲ４に格納される。

一方、ＸＤＴ[６]はＸＤＴ[４]である「１９３」とｄｔ２である「−５」の和をとった
「１８８」となり、この「１８８」がデータメモリＲ６に格納される。
（Ｓ３７）ＸＪ＝ＸＪ＋４に設定する。ｐｈａｓｅ信号がＬレベルの場合には、この信号と一緒に送られた８ビットの転送データｄｔはＤＴ[８]の元データであるので、その元データを対応するデータメモリＲ８に転送して格納する。ここでは、ＤＴ[８]の元データは「１７７」であるので、「１７７」をデータメモリＲ８に格納する。

（Ｓ３８）次に、ＸＪ＝ＸＪ＋２に設定し、（ＸＪ＋２）が偶数列右端の列番号（ここでは「８」）を超えているか否かを判定する。この判定結果がＹｅｓであれば、転送処理が偶数右端に達して第１行目の偶数列の転送処理に対するデータの復元と復元画像データの書き込み処理とが終了する。

ここまでの処理により、第１行目の１行分の各画像データがデータメモリＲ１〜Ｒ８（第１実施形態ではＲ１〜Ｒ３８４０）にそれぞれ格納されたことになる。この後、上記プログラム期間に、各データメモリＲ１〜Ｒ８に格納した画像データが一斉に読み出されてデジタル／アナログ変換器３１へ出力される。上記発光期間に、各画素１０Ａの有機ＥＬ素子２１に各画像データに応じたＯＬＥＤ供給電流Ｉｏｌｅｄ（プログラム信号電流Ｉｓｉｇ）が流れ、第１行目における各画素１０Ａの有機ＥＬ素子２１がそのＩｏｌｅｄに応じた輝度でそれぞれ発光する。

（Ｓ３９）第１行目のデータの復元と復元画像データの書き込み処理とが終了した後、行番号を１プラスして、次の行の処理に移る。
第２行目から最終行までの各行で上述した第１行目と同じデータの復元と復元画像データの書き込み処理とを行う。

第２行目以降の各行で、１行分の各画像データがデータメモリＲ１〜Ｒ８にそれぞれ格納された後、上記第１行目の場合と同様に、上記プログラム期間に、各データメモリＲ１〜Ｒ８に格納した画像データが一斉に読み出されてデジタル／アナログ変換器３１へ出力される。これにより、第２行目以降の各行で、各画素１０Ａの有機ＥＬ素子２１が発光する。

以上の説明では、赤用、緑用および青用画素を８ビットバスラインＢ１でデータ転送を行う場合を説明したが、バス構成としてはピクセル単位で２４ビットバス或いは２ピクセルを単位として４８ビットバスを使うことができる。なお、これらの場合、ｐｈａｓｅ信号は各８ビット毎に１本必要となる。

以上のように構成された第１実施形態によれば、以下の作用効果を奏する。
○各画素の画像データの横差分を１個置きにとった横差分データを列番号の小さい順に転送するので、低い周波数で画像データの転送が可能になる。これにより、データ転送に用いる配線数を同じにすれば、データの転送周波数を下げることができる。また、データの転送周波数を同じにすれば、配線数を削減することができ、ＥＭＩ（不要電磁波放射）を低減することができる。

○各行で横差分データを列番号の小さい順に転送した後、同じ行で間引かれた残りの各画素の画像データの横差分を１個置きにとった横差分データを、列番号の小さい順に転送するようにしている。このため、１行分の画像データの転送途中で転送時間切れになり、１行分の画像データの一部を転送できない場合でも、表示画像に著しい不具合が発生するのを抑制することができる。

○各画素の画像データの横差分をとるという簡単な方法であるため、既存の制御回路６や既存のデータ線駆動回路３ａ〜３ｄにそれぞれ付加する回路が簡単ですむ。
○連続する２個の横差分データをまとめて８ビット分にして同時に転送することで、２画素分の横差分データを１回で転送することができ、データの転送周波数を下げることができるとともに、データ転送時間を短縮することができる。これにより、高精細な表示パネルを有する電気光学装置を実現することができる。

○連続する２個の横差分データの転送時にｐｈａｓｅをＨレベルにして転送することで、データ線駆動回路３ａ〜３ｄ側では、連続する２個の横差分データから対応する２つの画素の画像データの復元の仕方を知ることができる。これにより、データ復元回路３０の構成が簡単になる。

○行ごとに同じ転送処理を繰り返すので、制御回路６の構成が簡単になる。
○各行において、転送処理を奇数列と偶数列に分けて２回行うことで、偶数列の転送処理の途中で転送時間切れになっても、表示画像に大きな不具合が発生するのを抑制することができる。

○偶数列及び奇数列での各転送処理で、先頭列の画素の画像データを元データで転送することで、各転送処理で先頭列の元データを基準に各画素の横差分データを正確に求めることができる。

○データ線駆動回路３ａ〜３ｄ側では、Ｌレベルにされたｐｈａｓｅ信号と一緒に転送される画像データ（受信データ）を８ビットの元データと判定でき、その受信データをそのまま対応するデータメモリＲ１〜Ｒｍへ格納できる。これにより、転送される各受信データから元の画像データを復元するデータ復元回路３０等の回路構成が簡単になる。

○データ線駆動回路３ａ〜３ｄ側では、Ｌレベルにされたｐｈａｓｅ信号と一緒に転送される画像データ（受信データ）を８ビットの元データと判定でき、それ以外では各受信データの８ビット全部を１画素分の横差分データと判定できる。これにより、第１列目と第２列目での各受信データをそのまま対応するデータメモリへ転送して格納できる。また、第１列目と第２列目以外での各受信データの８ビット全部を１画素分の差分データと判定できるので、これらの各受信データから元の画像データを容易に復元できる。

○データ線駆動回路では、Ｌレベルにされたｐｈａｓｅ信号と一緒に、連続する２個の横差分データがまとめて８ビット分にして同時に転送されたとき、該各差分データと該各差分データより２つ前の各画素の画像データとの和をそれぞれとることで、連続する２個の画像データを復元することができる。例えば、連続する２個の差分データが第１行第３列目の画素の横差分データと同行第５列目の画素の横差分データである場合、第１行第３列目の画素の画像データは、同行第１列目の画素の画像データと同行第３列目の横差分データとの和をとって復元することができる。また、第１行第５列目の画素の画像データは、同行第３列目の画素の復元した画像データと同行第５列目の差分データとの和をとって復元することができる。

○データ線駆動回路では、奇数列の転送処理で復元画像データ（復元した各画素の画像データ或いは各画素の元データ）をデータメモリに格納する際に、隣りの偶数列のデータメモリにも同じデータを格納する。このため、相関性の低い画像データを転送する際に、偶数列の転送処理の途中で転送時間切れになり、１行分の画像データの一部を転送できず、転送できない画像データが発生しても、表示画像に著しい不具合が発生するのを抑制することができる。

[ 第２実施形態]
次に、第２実施形態に係る有機ＥＬ表示装置を図７に基づいて説明する。
この有機ＥＬ表示装置のデータ転送方法は、制御回路６Ａから各データ線駆動回路３ａ〜３ｄへの各画素１０Ａの画像データの転送を、８ビットの各画像データをシリアルデータに変換して行う点で上記第１実施形態とは異なる。

本実施形態に係る有機ＥＬ表示装置の制御回路６Ａは、データ処理回路７Ａが、各画素１０Ａの画像データ（８ビットのパラレルデータ）をシリアルデータに変換するＰＳ変換回路４０を備える点で、図３に示す上記第１実施形態の制御回路６と異なる。

ＰＳ変換回路４０は、ＰＳ変換機能と、制御信号多重化機能と、データ分配機能とを備える。 ＰＳ変換機能は、データ削減回路１１から出力される８ビットの元データ（パラレルデータ）と、連続する２個の横差分データｄｔ１，ｄｔ２をまとめて８ビット分にした２画素分の画像データ（パラレルデータ）とを、各ビットの「０」又は「１」が８個１列に並んだシリアルデータにそれぞれ変換する機能である。このシリアルデータでは、「０」又は「１」のいずれかが１列に並んだ８個のデータで１個の画像データが構成される。

制御信号多重化機能は、１個の画像データを構成する８個の「０」又は「１」のデータに、ｐｈａｓｅ信号のＨレベル，Ｌレベルをそれぞれ表わす１個の「１」又は「０」のデータ（制御信号）を多重化する機能である。

また、データ分配機能は、第１列目から第３８４０列目までの各画像データをデータ転送線４２ａ〜４２ｄへ分配して各データ線駆動回路３ａ〜３ｄへ転送する機能である。第１列目から第９６０列目までの各画像データはデータ転送線４２ａを介してデータ線駆動回路３ａへ転送され、第９６１列目から第１９２０列目までの各画像データはデータ転送線４２ｂを介してデータ線駆動回路３ｂへ転送される。また、第１９２１列目から第２８４０列目までの各画像データはデータ転送線４２ｃを介してデータ線駆動回路３ｃへ転送され、第２８４１列目から第３８４０列目までの各画像データはデータ転送線４２ｄを介してデータ線駆動回路３ｄへ転送されるようになっている。

また、本実施形態の各データ線駆動回路３ａ〜３ｄは、ＳＰ変換回路４２をそれぞれ備える。このＳＰ変換回路４２は、制御回路６のＰＳ変換回路４０から各データ転送線４２ａ〜４２ｄをそれぞれ介してシリアルデータで転送される各画像データを、８ビットの画像データ（パラレルデータ）に変換する機能を有する。また、ＳＰ変換回路４２は、１個の画像データを構成する８個の「０」又は「１」のデータに多重化された制御信号（ｐｈａｓｅ信号）を抽出する機能を有する。

このＳＰ変換回路４２からデータ復元回路３０には、１個の画像データを構成する８個の「０」又は「１」のデータをパラレルデータに変換した８ビットの画像データと、多重化された制御信号を抽出したｐｈａｓｅ信号とが出力されるようになっている。

その他の構成（制御回路６Ａ及び各データ線駆動回路３ａ〜３ｄの構成）と各回路の動作は、上述した第１実施形態における制御回路及び各データ線駆動回路３ａ〜３ｄの構成と各回路オの動作と同じである。

以上のように構成された第２実施形態によれば、上記第１実施形態の奏する作用効果に加えて以下の作用効果を奏する。
○ ８ビットの各画像データをシリアルデータに変換して転送するので、２４ビット或いは４８ビット等のバスを用いずに、１本の配線によって各画像データを制御回路６Ａ側からデータ線駆動回路３ａ〜３ｄ側へ転送することができる。これにより、配線数を大幅に削減することができる。

[ 第３実施形態]
次に、第３実施形態に係る有機ＥＬ表示装置を図８〜図１１に基づいて説明する。
上記第１実施形態では、画像データの横方向の相関性を利用してデータ量を削減するようにしている。これに対して、本実施形態では、画像データの横方向の相関性と縦方向の相関性の両方を利用してデータ量を削減する点で、上記第１実施形態と異なる。

本実施形態に係る有機ＥＬ表示装置のデータ転送方法の特徴は次の点にある。
（特徴１）第１行目では、各画素の画像データの横差分を１個置きにとった横差分データを、列番号の小さい順に転送する。第２行目以降では、各画素の画像データの横差分を１個置きにとった横差分データと、前の行における同じ列の各画素の画像データとの縦差分をとった縦差分データのいずれか一方を転送する。

（特徴２）第１行目では、奇数列の転送処理と偶数列の転送処理を行う。
奇数列の転送処理では、第１列目の画素の画像データを元データのまま転送し、この転送後、第３列目以降の奇数列の各画素に対して連続する２個の横差分データをそれぞれ求める。連続する２個の横差分データがそれぞれ「２」の補数表示で４ビット以下で表現できる場合、連続する２個の横差分データをまとめて８ビット分にして同時に転送し、この転送時にｐｈａｓｅ信号をＨレベルにして転送する。

奇数列の転送処理終了後に行う偶数列の転送処理では、第２列目の画素の画像データを元データのまま転送する。この転送後、第４列目以降の偶数列の各画素に対して横差分データをそれぞれ求め、連続する２個の横差分データがそれぞれ「２」の補数表示で４ビット以下で表現できる場合、連続する２個の横差分データをまとめて８ビット分にして同時に転送する。この転送時に、ｐｈａｓｅ信号をＨレベルにして転送する。

（特徴３）第２行目以降では、行ごとに同じ転送処理を繰り返す。
第２行目以降の各行の奇数列の転送処理では、第１列目の画素の画像データを元データのまま転送し、第３列目以降で連続する２個の横差分データと連続する２個の縦差分データの両方を求める。偶数列の転送処理では、第２列目の画素の画像データを元データのまま転送し、第４列目以降で連続する２個の横差分データと連続する２個の縦差分データの両方を求める。

連続する２個の横差分データと連続する２個の縦差分データのうち少なくとも連続する２個の横差分データが「２」の補数表示で４ビット以下で表現できる場合、連続する２個の横差分データをまとめて８ビット分にして同時に転送する。この転送時にｐｈａｓｅ信号をＨレベルにして転送する。

連続する２個の縦差分データのみが「２」の補数表示で４ビット以下で表現できる場合、連続する２個の縦差分データをまとめて８ビット分にして同時に転送し、この転送時に、ｐｈａｓｅ信号と第２の転送モード信号としてのｍｏｄｅ信号の両方をＨレベルにして転送する。

（特徴４）第２行目以降では各画素の画像データを行ごとに同じ転送処理を繰り返して転送する。その転送処理は次の奇数列の転送処理と偶数列の転送処理を行う。
奇数列の転送処理では、第１列目の画素の画像データを元データのまま転送する。この転送後、第３列目以降の奇数列の各画素に対して、横差分データと、前の行における同じ列の各画素の画像データとの縦差分をとった縦差分データとをそれぞれ求める。偶数列の転送処理では、第２列目の画素の画像データを元データのまま転送する。この転送後、第４列目以降の偶数列の各画素に対して、横差分データと縦差分データとをそれぞれ求める
。

奇数列及び偶数列の各転送処理では、連続する２個の横差分データと連続する２個の縦差分データが共に「２」の補数表示で４ビット以下で表現できる場合、横差分を優先して、連続する２個の横差分データをまとめて８ビット分にして同時に転送する。この転送時に、ｐｈａｓｅ信号とｍｏｄｅ信号の両方をＨレベルにして転送する。連続する２個の縦差分データのみが「２」の補数表示で４ビット以下で表現できる場合、連続する２個の縦差分データをまとめて８ビット分にして同時に転送し、この転送時に、ｐｈａｓｅとｍｏｄｅ信号の両方を転送する。

このように、本実施形態に係るデータ転送方法は、上記特徴１と特徴３が、上記第１実施形態と異なる。
本例のデータ転送方法は、第１行目での奇数列の転送処理と偶数列の転送処理については、上記第１実施形態と同じである。第２行目以降の各行で、連続する２個の横差分データと連続する２個の縦差分データの両方をそれぞれ求める点で、上記第１実施形態と異なる。したがって、本実施形態の説明では、それらの相違点を中心に説明する。

制御回路６Ｂのデータ処理回路７Ｂは、図８に示すように、現在の行（現在データ転送中の行）の画像データを１行分保持するラインメモリ１０の他に、連続する２個の縦差分データを作成するのに用いる前の行（データ転送を終了した１つ前の行）の画像データを１行分保持する前ラインメモリ４３を備える。

この前ラインメモリ４３には、既に転送処理が終了した１つ前の行の各画像データが１行分保持されるようになっている。前ラインメモリ４３には、図９に示すように、ラインメモリ１０と同じアドレス信号ａｄｒ１，ａｄｒ２がアドレス制御回路１２から出力される。これにより、前ラインメモリ４３から差分計算回路１４Ｂには、ラインメモリ１０から列番号の小さい順に出力される画像データＤＴ[ａｄｒ１]，ＤＴ[ａｄｒ２]とそれぞれ同じ列番号で前の行の画像データＤＴｐ[ａｄｒ１]，ＤＴｐ[ａｄｒ２]が出力されるようになっている。例えば、ラインメモリ１０から現在の行の画像データＤＴ[３]，ＤＴ[５]が出力される場合、前ラインメモリ４３からはそれら２つの画像データと同じ列番号で前の行の画像データＤＴｐ[３]，ＤＴｐ[５]が出力される。ここで、ＤＴｐ[Ｊ]（Ｊ＝１，２，・・・，ｍ）は、前ラインメモリ４３に保持された前の行の画像データを表わす。

データ処理回路７Ｂのデータ削減回路１１Ｂは、図９に示すように、差分計算回路１４Ｂを備える。この差分計算回路１４Ｂは、前ラインメモリ４３に保持された前の行の１行分の画像データを使って、現在の行の連続する２つの画素の画像データと、前の行の列番号が同じ２つの画素の画像データとの縦差分をそれぞれとった連続する２個の縦差分データを作成するようになっている。例えば、ラインメモリ１０から現在の行の画像データＤＴ[３]，ＤＴ[５]が出力される場合、差分計算回路１４Ｂは、現在の行のＤＴ[３]と前ラインメモリ４３に保持された前の行のＤＴｐ[３]との縦差分をとって縦差分データｄｔ１を作成する。この後、現在の行のＤＴ[５]と前ラインメモリ４３に保持された前の行のＤＴｐ[５]との縦差分をとって縦差分データｄｔ２を作成する。

また、差分計算回路１４Ｂは、第２行目以降の各行で、上記奇数列の転送処理では、第３列目以降で、連続する２個の横差分データと連続する２個の縦差分データの両方を、列番号の小さい順に求める。また、第２行目以降の各行で、上記偶数列の転送処理では、第４列目以降で、連続する２個の横差分データと連続する２個の縦差分データの両方を、列番号の小さい順に求めるようになっている。

また、差分計算回路１４Ｂは、連続する２個の横差分データと連続する２個の縦差分デ
ータについて以下のような判定処理を行って、データ復元回路３０Ｂへ出力する転送データｄｔを決める。

・本実施形態では、縦差分データよりも横差分データを優先するので、まず、連続する２個の横差分データがそれぞれ４ビットで表現できるか否かを判定する。この判定結果がＹｅｓの場合、連続する２個の横差分データｄｔ１、ｄｔ２をまとめて８ビット分にした転送データｄｔを転送し、この転送時にｐｈａｓｅ信号をＨレベルにして（第１状態にして）一緒に出力する。

・連続する２個の横差分データがそれぞれ４ビットで表現できない場合、連続する２個の縦差分データがそれぞれ４ビットで表現できるか否かを判定する。この判定結果がＹｅｓの場合、連続する２個の縦差分データｄｔ１、ｄｔ２をまとめて８ビット分にした転送データｄｔを転送し、この転送時に、ｐｈａｓｅ信号と第２の転送モード信号としてのｍｏｄｅ信号の両方をＨレベルにして（第１状態にして）転送する。

・横差分データと縦差分データ共に４ビット以下で表現できない場合には、連続する２つの画素の画像データとして８ビットの元データをそれぞれ転送する。この転送時には、ｐｈａｓｅ信号とｍｏｄｅ信号の両方をＬレベルにする（第２状態にする）。例えば、連続する２個の横差分データｄｔ１、ｄｔ２に対応する２つの画素の画像データをＤＴ[３]，ＤＴ[５]とすると、２個の横差分データｄｔ１、ｄｔ２を転送せずに、ＤＴ[３]の元データとＤＴ[５]の元データをそれぞれ異なる時間に転送する。

このように構成されたデータ処理回路７Ｂのその他の構成は、上記第１実施形態のデータ処理回路７と同じである。
また、各データ線駆動回路３ａ〜３ｄのデータ演算回路３３Ｂは、図１０に示すように、前データラッチ３４の他に、前行データラッチ４４を備える。前データラッチ３４には、上述したように、連続する２個の横差分データｄｔ１、ｄｔ２から連続する２つの画素の画像データを上記データ復元演算で復元する際に用いる前の画素の画像データが格納される。一方、前行データラッチ４４には、連続する２個の縦差分データｄｔ１、ｄｔ２をまとめて８ビット分にした受信データｄｔをＨレベルのｍｏｄｅ信号と一緒に受信した際に、縦差分データｄｔ１、ｄｔ２から連続する２つの画素の画像データを復元する際に用いる前の行の列番号が同じ画像データが格納される。

データ書き込み回路３５Ｂは、連続する２個の縦差分データｄｔ１、ｄｔ２から連続する２つの画素の画像データを復元する前に、データメモリＲ１〜Ｒｍに格納された前の行の画像データＸＤＴｐ[ＸＪ]，ＸＤＴｐ[ＸＪ＋２]を、２個の縦差分データと同じ列番号の２つのデータメモリから順に読み出す。読み出した各画像データＸＤＴｐ[ＸＪ]，ＸＤＴｐ[ＸＪ＋２]を、前行データラッチ４４に順に転送して格納するようになっている。

そのために、ラッチ回路の各データメモリＲ１〜Ｒｍは、データ書き込み回路３５Ｂと、メモリ選択信号線３９（図１０参照）をそれぞれ介して接続されている。各メモリ選択信号線３９を介して各データメモリＲ１〜Ｒｍにメモリ選択信号ｒｅｇ３ｓｅｌｅｃｔが入力されると、その信号が入力された各データメモリＲ１〜Ｒｍから格納された画像データがデータ読出し用配線（バスライン）３８を介して前行データラッチ４４に転送されて格納されるようになっている。なお、図８では、複雑化を避けるために、各データメモリＲ１〜Ｒｍにそれぞれ接続されるデータ読出し用配線３８とメモリ選択信号線３９の図示を省略してある。

例えば、連続する２個の縦差分データｄｔ１、ｄｔ２のうち、ｄｔ１は現在の行の第３列目のＤＴ[３]と前の行の第３列目のＤＴｐ[３]との縦差分をとったデータで、ｄｔ２は
現在の行の第５列目のＤＴ[５]と前の行の第５列目のＤＴｐ[５]との縦差分をとったデータとする。この場合、データ書き込み回路３５Ｂは、メモリ選択信号ｒｅｇ３ｓｅｌｅｃｔ（ＸＪ＝５）をデータメモリＲ５へメモリ選択信号線３９を介して出力する。これにより、データメモリＲ５に格納されたＸＤＴｐ[５]がデータ読出し用配線３８を介して前行データラッチ４４に転送されて格納される。この後、データ書き込み回路３５Ｂは、メモリ選択信号ｒｅｇ３ｓｅｌｅｃｔ（ＸＪ＋２＝７）をデータメモリＲ７へメモリ選択信号線３９を介して出力する。これにより、データメモリＲ７に格納されたＸＤＴｐ[７]がデータ読出し用配線３８を介して前行データラッチ４４に転送されて格納される。

こうして、前行データラッチ４４には、連続する２個の縦差分データｄｔ１、ｄｔ２から連続する２つの画素の画像データを復元するのに必要な前行の連続する２個の画像データＸＤＴｐ[ＸＪ]，ＸＤＴｐ[ＸＪ＋２]が、順に転送されて格納されるようになっている。

データ演算回路３３Ｂは、ｐｈａｓｅ信号とｍｏｄｅ信号がそれぞれＨレベルか否かを判定する。
ｐｈａｓｅ信号とｍｏｄｅ信号が共にＬレベルの場合は、上記第１実施形態で説明したｐｈａｓｅ信号がＬレベルの場合と同様に、受信データｄｔは、全て１画素分の元データと判定する。この場合、データ演算回路３３Ｂは、上記第１実施形態の場合と同様に、その受信データｄｔをそのままデータ書き込み回路３５Ｂへ転送するとともに、前データラッチ３４に転送して格納する。

また、データ演算回路３３Ｂは、ｐｈａｓｅ信号がＨレベルでｍｏｄｅ信号がＬレベルの場合は、上記第１実施形態で説明したｐｈａｓｅ信号がＨレベルの場合と同様に、受信データｄｔは、連続する２個の横差分データがまとめて８ビット分にして同時に転送されたものと判定する。

このとき、データ演算回路３３Ｂは、上記第１実施形態と同様に、連続する２個の横差分データｄｔ１、ｄｔ２の各々と、該ｄｔ１、ｄｔ２より２つ前の各画素の画像データとの和をそれぞれとって、その横差分データｄｔ１に対応する２つの画素の画像データＤＴ[Ｊ]，ＤＴ[Ｊ＋２]を復元する。

そして、データ演算回路３３Ｂは、ｐｈａｓｅ信号とｍｏｄｅ信号が共にＨレベルの場合は、連続する２個の縦差分データがまとめて８ビット分にして同時に転送されたものと判定する。このとき、データ演算回路３３Ｂは、連続する２個の縦差分データｄｔ１、ｄｔ２の各々と、前行データラッチ４４に格納されている前の行の列番号が同じ２つの画像データＸＤＴｐ[ＸＪ]，ＸＤＴｐ[ＸＪ＋２]との和をそれぞれとって、その縦差分データｄｔ１，ｄｔ２に対応する２つの画素の画像データＤＴ[Ｊ]，ＤＴ[Ｊ＋２]を復元する。つまり、縦差分データｄｔ１と画像データＸＤＴｐ[ＸＪ]との和をとって、その縦差分データｄｔ１に対応する画像データＤＴ[Ｊ]を復元する。また、縦差分データｄｔ２と画像データＸＤＴｐ[ＸＪ＋２]との和をとって、その縦差分データｄｔ２に対応する画像データＤＴ[Ｊ＋２]を復元する。

例えば、受信データｄｔが、ＤＴ[１]とＤＴ[３]の縦差分データｄｔ１と、ＤＴ[３]とＤＴ[５]の縦差分データｄｔ２の２個を８ビット分にしたデータとする。この場合、データ演算回路３３Ｂは、前行データラッチ４４に格納されているＸＤＴｐ[３]，ＸＤＴｐ[
５]とｄｔ１，ｄｔ２との和をそれぞれとって画像データＤＴ[３]，ＤＴ[５]を復元する
。

次に、第３実施施形態に係る有機ＥＬ表示装置において、上述したデータ転送方法を実
現するための制御回路６Ｂ側の制御と、データ線駆動回路３ａ側の制御とを、図１１（ａ），（ｂ）及び（ｃ）に基づいて具体的に説明する。

図１１（ａ），（ｂ）及び（ｃ）は、それぞれ図６（ａ），（ｂ）及び（ｃ）に対応している。なお、図１１（ｂ）及び（ｃ）は、ｐｈａｓｅ信号に加えて、転送データｄｔが画像データの縦方向の相関性を利用したデータであることを表わすｍｏｄｅ信号が追加されている点で、図６（ｂ）及び（ｃ）とは異なる。

制御回路６Ｂは、以下のステップＳ５０〜Ｓ６０を実行して１フレーム分の画像データを、第１行目から順にデータ線駆動回路３ａへ転送する。
（Ｓ５０）まず、第１行目の転送処理を行う。

第１行目の転送処理は、上記第１実施形態のステップＳ１０〜Ｓ１７と同じ処理を行うので、説明を省略する。
（Ｓ５１）次に、行番号を「１」増やして、第２行目の転送処理を行う。

（Ｓ５２）まず、第２行目における列方向の画像データに１からｍ（ｍ＝８）の番号を付ける。つまり、ＤＴ[Ｊ]，Ｊ＝１，２、・・・ｍとする。
（Ｓ５３）次に、Ｊ＝１か否かを判定する。Ｊ＝１なら、ＤＴ[１]を８ビットの元データで転送する。ここでは、転送タイミングＴ１の時間に「１９８」の元データを転送する。

（Ｓ５４）次に、Ｊ＝奇数について、小さい番号順に処理する。
まず、Ｊ＝３に設定し、連続する２個の横差分データｄｔ１，ｄｔ２を上記横差分演算で求める。ここでは、ｄｔ１は、ＤＴ[１]の元データ「１９８」とＤＴ[３]の元データ「１９６」との横差分「−２」である。ｄｔ２は、ＤＴ[３]の元データ「１９６」とＤＴ[
５]の元データ「１８６」との横差分「−１０」である。

ここで、前ラインメモリ４３に保持された前の行（第１行目）の１行分の画像データを使って、現在の行（第２行目）の連続する２つの画素の画像データと、前の行の列番号が同じ２つの画素の画像データとの縦差分をそれぞれとった連続する２個の縦差分データｄｔ１，ｄｔ２を作成する。ここでは、ｄｔ１は、現在の行のＤＴ[３]である「１９６」と前の行のＤＴｐ[３]である「１９５」との縦差分「＋１」で、ｄｔ２は、現在の行のＤＴ[５]である「１８６」と前の行のＤＴｐ[５]である「１９１」との縦差分「−５」である。

次に、上記判定処理により、連続する２個の横差分データｄｔ１、ｄｔ２がそれぞれ４ビット以下で表現できるか否かを判定する。
ここでは、ｄｔ１の横差分「−２」は４ビット以下で表現できるが、ｄｔ２の横差分「−１０」は４ビット以下で表現できないので、連続する２個の縦差分データｄｔ１、ｄｔ２がそれぞれ４ビット以下で表現できるか否かを判定する。

ここでは、ｄｔ１の縦差分「＋１」とｄｔ２の縦差分「−５」は共に４ビット以下で表現できると判定される。
この場合、転送タイミングＴ２の時間に、２つの縦差分データ「＋１」，「−５」をまとめて８ビット分にして、転送データｄｔとして同時に転送する。この転送時に、ｐｈａｓｅ信号とｍｏｄｅ信号をそれぞれＨレベルにして一緒に転送する（図１１（ｂ），（ｃ）のＴ２参照）。

なお、連続する２個の横差分データと縦差分データの両方が共に４ビット以下で表現で
きない場合、ｐｈａｓｅ信号とｍｏｄｅ信号を共にＬレベルにして、該当する２つの画素の画像データとして、８ビットの元データを異なる転送タイミングで転送する。

（Ｓ５５）次に、Ｊを更新してＪ＝７に設定する。ここで、第７列目は奇数列右端の画素であり、第７列目については連続する２個の横差分データと縦差分データを演算できない。このため、ＤＴ[７]の元データ「１８４」を転送タイミングＴ３の時間に転送する。この転送時に、ｐｈａｓｅ信号とｍｏｄｅ信号を共にＬレベルにする。

以上の動作により、第２行目における奇数列の転送処理が終了する。
（Ｓ５６）この後、連続して第２行目における偶数列の転送処理に移る。
この処理では、まずＪ＝２か否かを判定する。Ｊ＝２なら、ＤＴ[２]を８ビットの元データで転送する。ここでは、転送タイミングＴ４の時間に、ＤＴ[２]の元データである「１９６」を、ｐｈａｓｅ信号とｍｏｄｅ信号を共にＬレベルにして転送する。

（Ｓ５７）次に、Ｊ＝偶数について、小さい番号順に処理する。
まず、Ｊ＝４に設定し、連続する２個の横差分データｄｔ１、ｄｔ２を上記横差分演算で求める。ここで、ｄｔ１は、ＤＴ[２]の元データ「１９６」とＤＴ[４]の元データ「１９２」との横差分「−４」である。ｄｔ２は、ＤＴ[４]の「１９２」とＤＴ[６]の元データ「１８７」との横差分「−５」である。

（Ｓ５８）次に、連続する２個の横差分データｄｔ１、ｄｔ２がそれぞれ４ビット以下で表現できるか否かを判定する。ここでは、ｄｔ１、ｄｔ２共に４ビット以下で表現できるので、転送タイミングＴ５の時間に、２つの横差分データ「−４」，「−５」をまとめて８ビット分にして同時に転送する。この転送時に、ｐｈａｓｅ信号をＨレベルにし、ｍｏｄｅ信号をＬレベルにして一緒に転送する。

（Ｓ５９）次に、Ｊを更新してＪ＝８に設定する。ここで、第８列目は偶数列右端の画素であり、この偶数列右端では連続する２個の横差分データと縦差分データｄｔ１、ｄｔ２を演算できない。このため、ＤＴ[８]の元データ「１７７」を転送タイミングＴ６の時間に転送する。この転送時に、ｐｈａｓｅ信号とｍｏｄｅ信号を共にＬレベルにする。

以上の動作により、第２行目の偶数列の転送処理が終了し、第２行目の転送処理が終わる。 なお、連続する２個の横差分データと縦差分データの両方が共に４ビット以下で表現できない場合、ｐｈａｓｅ信号とｍｏｄｅ信号を共にＬレベルにして、該当する２つの画素の画像データとして、８ビットの元データを異なる転送タイミングで転送する。

ここで説明した第２行目の転送処理の一例では、転送タイミングＴ２の時間に２画素分の縦差分データをまとめて８ビット分にして同時に転送し、転送タイミングＴ５の時間に２画素分の横差分データをまとめて８ビット分にして同時に転送している。このため、８ビットの画像データを２回転送するのに必要な転送時間（転送タイミングＴ７，Ｔ８）が削減されていることが、図１１（ｂ）から分かる。

（Ｓ６０）次に、行番号を「１」ずつ増やして、第３行目以降の各転送処理を、上記第２行目の転送処理と同様に行う。
第３行目以降で上記転送処理を繰り返して、最後の行での転送処理を終了して１フレーム分の画像データの転送が終了したら、次のフレームに移る。

次に、データ線駆動回路３ａ側の制御を、図１１（ｃ）に基づいて説明する。
データ線駆動回路３ａは、以下のステップＳ７０〜Ｓ７５を実行して、第１行目から順に制御回路６Ｂから転送される各行の画像データをデータメモリＲ１〜Ｒ８に格納する。

なお、データ線駆動回路３ａが第１行目で行うデータの復元と復元画像データの書き込み処理とは、上記第１実施形態のステップＳ３０〜Ｓ３７と同じであるので、ここではその説明を省略し、第２行目以降での同処理を説明する。

（Ｓ７０）第１行目のデータの復元と復元画像データの書き込み処理とが終了した後、データ線駆動回路３ａは、選択信号ＣＳ１が入力されると行番号を１プラスして、次の行の同処理に移る。

（Ｓ７１）各データメモリＲ１〜Ｒ８に格納される画像データをＸＤＴ[ＸＪ]とし、各画像データに番号を付ける（ＸＪ＝１、２、・・・ｍ）。また、データメモリＲ１〜Ｒｍから読み出されて前行データラッチ４４に順に格納される前の行の画像データをＸＤＴｐ[ＸＪ]とし、この画像データに番号を付ける。

（Ｓ７２）まず、ＸＪ＝１に設定し、制御回路６Ｂ側で第２行目の奇数列の転送処理が開始され、転送タイミングＴ１の時間に受信データｄｔとしてＤＴ[１]の元データ「１９９」を受けると、その元データ「１９９」を転送タイミングＴ１の時間にデータメモリＲ１に転送して格納する。このとき、データメモリＲ１と同じデータ「１９９」が隣のデータメモリＲ２にも転送されて格納される。なお、この場合に、Ｒ２は縦差分を使ったデータ復元に必要であるため列番号が偶数の各データメモリは前の行のデータとデータ転送を行っている今の行のデータを記憶できるよう多重化されている必要がある。多重化されていない場合にはＲ２にＲ１のデータを転送しないように制御する。

（Ｓ７３）次に、ＸＪ＝３に設定する。ここで、ｐｈａｓｅ信号とｍｏｄｅ信号が共にＨレベルであるので、これらの信号と一緒に、８ビット分にして送られた連続する２個の縦差分データｄｔ１、ｄｔ２から、第３列目の画像データＸＤＴ[ＸＪ]と、第５列目の画像データＸＤＴ[ＸＪ＋２]を、次のデータ復元演算を行って復元する。

ＸＤＴ[ＸＪ]＝ＸＤＴｐ[ＸＪ]＋ｄｔ１，
ＸＤＴ[ＸＪ＋２]＝ＸＤＴｐ[ＸＪ＋２]＋ｄｔ２
ここでは、転送タイミングＴ２に、連続する２個の縦差分データｄｔ１、ｄｔ２（「＋１」，「−５」）を８ビット分にした受信データｄｔが転送されている。また、ＸＤＴｐ[ＸＪ＝３]，ＸＤＴｐ[ＸＪ＋２＝５]は、それぞれ「１９５」，「１９１」である。したがって、ＸＤＴ[ＸＪ＝３]は「１９６」となり、ＸＤＴ[ＸＪ＋２＝５]は「１８６」となる。

これら２つの復元画像データ「１９６」，「１８６」がデータメモリＲ３，Ｒ５にそれぞれ転送されて格納される。このとき、データメモリＲ３と同じデータ「１９６」が隣のデータメモリＲ４にも格納され、データメモリＲ５と同じデータ「１８６」が隣のデータメモリＲ６にも格納される（図１１（ｃ）参照）。

（Ｓ７４）第２行目のデータの復元と復元画像データの書き込み処理のうち、上記ステップＳ７２で説明した「ｐｈａｓｅ信号とｍｏｄｅ信号が共にＨレベルになる場合」以外の処理は、第１行目の同処理と同じあるので説明を省略する。

（Ｓ７５）第１行目のデータの復元と復元画像データの書き込み処理が終了した後、行番号を１プラスして、次の行の処理に移る。なお、偶数列番号のデータメモリに隣接データをコピーしていない場合に全データの処理が終わる前に時間切れとなった場合には、データ転送がなされていない偶数列番号のデータメモリに隣接のデータメモリのデータを１行分の処理が時間切れになった時点でコピーしてもよい。

第２行目から最終行までの各行で上述した第２行目と同じデータの復元と復元画像データの書き込み処理を行う。
第２行目以降の各行で、１行分の各画像データがデータメモリＲ１〜Ｒ８にそれぞれ格納された後、上記プログラム期間に、各データメモリＲ１〜Ｒ８に格納した画像データが一斉に読み出されてデジタル／アナログ変換器３１へ出力される。これにより、第２行目以降の各行で、各画素１０Ａの有機ＥＬ素子２１が発光する。

以上のように構成された第３実施形態によれば、上記第１実施形態の奏する作用効果に加えて以下の作用効果を奏する。
○第１行目では横差分データを転送することで、画像データの横方向の相関性を利用してデータ量を削減し、第２行目以降では，横差分データと縦差分データのいずれか一方を転送することで、画像データの横方向の相関性と縦方向の相関性の両方を使ってデータ量をさらに削減することができる。

○第２行目以降では、行ごとに同じ転送処理を繰り返すので、制御回路６Ｂが簡単になる。
○第２行目以降の各行で、連続する２個の縦差分データのみが「２」の補数表示で４ビット以下で表現できる場合、連続する２個の縦差分データをまとめて８ビット分にして同時に転送し、この転送時に、ｐｈａｓｅ信号と第２の転送モード信号としてのｍｏｄｅ信号の両方をＨレベルにして転送する。このため、データ線駆動回路側で、連続する２個の縦差分データか対応する２つの画素の画像データの復元の仕方を知ることができる。

[ 第４実施形態]
次に、第４実施形態に係る有機ＥＬ表示装置を図１２及び図１３に基づいて説明する。
この有機ＥＬ表示装置の電気的構成は、図８〜図１０に示す上記第３実施形態と次の構成を除き同じである。

本実施形態で用いる差分計算回路１４Ｂ（図９参照）は、第１列目から順にラインメモリ１０から転送される各画素の画像データの列番号（Ｊ＝１，２、・・・ｍ）を計数するカウンタ（図示省略）を内部に備える。

この差分計算回路１４Ｂは、第２行目以降の各行で、偶数列の転送処理の途中で１行分の転送時間が終了したとき（１行分の転送打ち切りタイミングに）或いは、１行分の転送終了したとき、その時点での偶数列の列番号（カウンタの計数値）に「１」プラスした値の「転送済ポインタ」を作成するようになっている。この「転送済ポインタ」は、どの偶数列の画素まで画像データの転送が完了したかを表わす。なお、本実施形態に係る有機ＥＬ表示装置では、各行での転送処理のうち、奇数列の転送処理は最後の列番号まで必ず終了するように設定される。

また、この差分計算回路１４Ｂは、第２行目以降で縦差分のデータ（連続する２個の縦差分データ）を選択して転送する際に、現在の列番号が転送済みポインタの値を超える場合には、次の切換えを行うようになっている。つまり、その場合には、縦差分データと横差分データのいずれか一方或いは元データを転送するモード（「縦差分データを転送するモード」と略記する）から横差分データ或いは元データを転送するモード（「横差分データを転送するモード」と略記する）に切り換えるようになっている。

本実施形態に係る有機ＥＬ表示装置のデータ転送方法の特徴は、画像データの横方向の相関性と縦方向の相関性の両方を利用してデータ量を削減する上記第３実施形態のデータ転送方法に加えて、以下の処理を行う点にある。

・制御回路６Ｂは、偶数列の各転送処理の途中で１行分の転送時間が終了したとき、その行の転送を打ち切るとともに、どの偶数列の画素まで画像データの転送が完了したかを表わす転送済みポインタを作成する。

第２行目以降で縦差分のデータを選択して転送する際に、現在の列番号が転送済みポインタの値を超える場合（図１２のステップＳ１９０でＹＥＳの場合）には、縦差分データを転送するモードから横差分データを転送するモードに切り換える。

次に、本実施施形態に係る有機ＥＬ表示装置において、上述したデータ転送方法を実現するための制御回路６Ｂ側の制御を、図１２に基づいて、図１３（ａ），（ｂ）及び（ｃ）を参照しながら説明する。

図１２は、制御回路６Ｂが実行する１フレーム分の転送処理を示している。また、図１３（ａ），（ｂ）及び（ｃ）は、それぞれ図１１（ａ），（ｂ）及び（ｃ）に対応している。なお、図１３（ｂ）は、図１１（ｂ）に転送済ポインタの値を加えている点で、図１１（ｂ）とは異なる。

制御回路６Ｂは、図１２に示す処理を１フレーム周期で繰り返し実行する。
まず、図１２のステップＳ１１０で、垂直走査開始信号とクロック信号に同期して動作が開始される。この動作開始後、ステップＳ１２０に進み、第１行第１列目の画像データ（「２０５」）を転送する。

この転送後、ステップＳ１３０に進んで奇数列の転送を開始し、第１行第３列目以降で、１列飛ばしで奇数列の横差分データ或いは元データを列番号の小さい順に転送する。図１３（ａ），（ｂ）に示す例では、転送タイミングＴ２，Ｔ３，Ｔ４で、元データ「１９５」，「１９１」，「１７０」をそれぞれ転送する。

奇数列の転送処理が終了すると、ステップＳ１４０に進んで、偶数列の転送処理を開始し、第１行第２列目以降で、１列飛ばしで偶数列の横差分データ或いは元データを列番号の小さい順に転送する。図１３（ａ），（ｂ）に示す例では、転送タイミングＴ５，Ｔ６に、元データ「１９７」，「１９３」をそれぞれ転送する。

偶数列の転送処理を開始した後、ステップＳ１５０で１行分の転送打ち切りタイミングか否か、つまり１行分の転送時間が終了したか、或いは１行分の転送を終了したか（転送終了か）否かを判定する。その転送時間が終了するまで或いは１行分の転送が終了するまでは、ステップＳ１５０の判定結果がＮＯとなってステップＳ１４０に戻り、偶数列の転送処理を続行する。

偶数列の転送途中で１行分の転送時間が終了したとき、或いはその転送時間内に１行分の転送が終了したとき、ステップＳ１５０の判定結果がＹＥＳとなってステップＳ１６０に進む。

このステップＳ１６０では、１行分の転送時間が終了した時点、或いは１行分の転送が終了した時点での偶数列の列番号（カウンタの計数値）に「１」プラスした値の「転送済ポインタ」を作成する（転送済ポインタをセット）。図１１（ｂ）に示す例では、転送タイミングＴ６の時間に第４列目の画像データ「１９３」を転送した時点で１行分の転送時間が終了しているので、この終了時点に、列番号「４」に１をプラスした値「５」が転送済ポインタとしてセットされている。この値「５」が、第２行目での転送処理において「前行の転送済ポインタ」（図１３（ｂ）参照）として使用される。

この後、ステップＳ１７０で第２行目の転送処理を開始するとともに、ステップＳ１８０で行番号を「１」プラスする。
この後、ステップＳ１９０に進み、第２行目で現在の列番号が偶数か否かと、現在の列番号が転送済ポインタの値を越えているか否かとを判定する。なお、ここでの現在の列番号は、「Ｊ」と「Ｊ＋２」である。例えば、現在の列番号をＪ＝３とすると、転送済ポインタの値と比較する現在の列番号は、「３」と「５」となる。現在の列番号が奇数の場合、つまり奇数列の転送処理中であれば、転送済ポインタの値に拘わらずステップＳ１９０の判定結果はＮＯとなり、ステップＳ２００に進む。

ステップＳ２００では、前述の「縦差分データを転送するモード」を行う。例えば、連続する２個の縦差分データを転送する条件が成立する場合、つまり、上述したように連続する２個の縦差分データの各縦差分のみが４ビットで表現できる場合、２個の縦差分データをまとめて８ビット分にして同時に転送する。図１３に示す例では、転送タイミングＴ３の時間に縦差分データ「−５」，「−２」を転送している。

この後、ステップＳ２５０に進み、上記ステップＳ１５０と同様に、１行分の転送打ち切りタイミングか否か、つまり１行分の転送時間が終了したか、或いは１行分の転送を終了したか（転送終了か）否かを判定する。その転送時間が終了するまで或いは１行分の転送が終了するまでは、ステップＳ２５０の判定結果がＮＯとなってステップＳ１９０に戻る。

第２行目で奇数列の転送処理中は、ステップＳ２５０の判定結果はＮＯとなるので、ステップＳ１９０に戻る。一方、第２行目で奇数列の転送処理が終了して偶数列の転送処理に移り、この偶数列の転送処理途中で１行分の転送時間が終了したとき、或いはその転送時間内に１行分の転送が終了したとき、ステップＳ２５０の判定結果がＹＥＳとなってステップＳ２３０に進む。

第２行目で奇数列の転送処理が終了して第２行目の偶数列の転送処理に移る。この第２行目の偶数列の転送処理では、現在の列番号「Ｊ」と、１列飛ばした次の列番号「Ｊ＋２」が共に転送済ポインタの値より小さい間は、前の行の列番号が同じ２つの画像データを使って縦差分データｄｔ１，ｄｔ２を作成できるので、ステップＳ１９０の判定結果がＮｏとなってステップＳ２００に進む。こうして、第２行目の偶数列の転送処理では、現在の列番号が転送済ポインタの値より小さい間は、連続する２個の縦差分データを転送する条件が成立する場合には、２個の縦差分データを８ビット分にして同時に転送する。

第２行目での偶数列の転送処理がさらに進み、現在の列番号「Ｊ」と、１列飛ばした次の列番号「Ｊ＋２」が共に転送済ポインタの値を超えると、前の行の列番号が同じ２つの画像データを使って縦差分データｄｔ１，ｄｔ２を作成できなくなる。これは、縦差分データｄｔ１，ｄｔ２を作成するのに使う、前の行の２つの画像データ、図１３（ｃ）の破線でそれぞれ示すデータメモリＲ６の画像データ「１９１」やデータメモリＲ８の画像データ「１７０」は、転送時間終了後の仮のデータで、正しくないからである。

このような理由から、第２行目での偶数列の転送処理中に、現在の列番号「Ｊ」と、１列飛ばした次の列番号「Ｊ＋２」が共に転送済ポインタの値を超えると、ステップＳ１９０の判定結果がＹＥＳとなり、ステップＳ２１０に進み、「縦差分データを転送するモード」から前述の「横差分データを転送するモード」に切り換える。

この後、ステップＳ２２０に進み、ステップＳ１５０と同様に、１行分の転送打ち切りタイミングか否か、或いは１行分の転送を終了したか否かを判定する。その転送時間が終
了するまで或いは１行分の転送が終了するまでは、ステップＳ２２０の判定結果がＮＯとなってステップＳ２１０に戻り、偶数列の転送処理を続行する。

偶数列の転送途中で１行分の転送時間が終了したとき、或いはその転送時間内に１行分の転送が終了すると、ステップＳ２２０の判定結果がＹＥＳとなってステップＳ２３０に進む。

このステップＳ２３０では、ステップＳ１６０と同様に、１行分の転送時間が終了した時点、或いは１行分の転送が終了した時点での偶数列の列番号に「１」プラスした値の「転送済ポインタ」を作成する。

この後、ステップＳ２４０に進み、最終行の転送処理が終了したか否かを判定する。最終行の転送処理が終了するまでは、ステップＳ１８０に戻り、行番号を「１」プラスして、次の行の転送処理を行う。ここでは、第３行目の転送処理を行う。

第３行目以降での各転送処理が進み、最終行の転送処理が終了すると、ステップＳ２４０の判定結果がＹＥＳとなり、ステップＳ１１０に戻って、次のフレームでの転送処理を、垂直同期信号とクロック信号に同期して開始する。

以上のように構成された第４実施形態によれば、以下の作用効果を奏する。
○偶数列の各転送処理の途中で１行分の転送時間が終了したとき、その行の転送を打ち切るとともに、どの偶数列の画素まで画像データの転送が完了したかを表わす転送済みポインタを作成する。第２行目以降で縦差分のデータを選択して転送する際に、現在の列番号が転送済みポインタの値を超える場合には、縦差分データを転送するモードから横差分データを転送するモードに切り換えるようにしている。このため、縦差分データｄｔ１，ｄｔ２を作成するのに使う前の行の２つの画像データが、前の行での転送時間終了後の仮のデータで、正しくない場合に、それらの画像データを使って縦差分データｄｔ１，ｄｔ２を作成するのを防止できる。

[ 電子機器]
次に、上記各実施形態で説明した。有機ＥＬディスプレイ１の表示パネル２を用いた電子機器について説明する。有機ＥＬ表示装置１の表示パネル２は、図１４に示すようなモバイル型のパーソナルコンピュータに適用できる。図１４に示すパーソナルコンピュータ７０は、キーボード７１を備えた本体部７２と、表示パネル２を用いた表示ユニット７３とを備えている。

このパーソナルコンピュータ７０によれば、表示品質の高い表示が可能となる。
なお、この発明は以下のように変更して具体化することもできる。
・上記第１実施形態では、図２（ａ）に示す画素回路２０を一例として説明したが、他の構成を有する画素回路を用いても良い。この場合、その画素回路の構成によっては、左右の走査線駆動回路４Ｌ，４Ｒは片側に配置される構成にも本発明は適用可能である。

・上記第１実施形態では、各行において、各画素の画像データの横差分を１個置きにとって横差分データを作成しているが、横差分を複数個置きにとって横差分データを作成しても良い。

・上記第１実施形態では、８ビットの階調値で表現される画像データを用いる例で説明したが、その階調値は「８」に限らずｎビット（ｎは「８」以外の整数、例えばｎ＝４）の階調値で表現される画像データを用いることもできる。この場合、連続する２個の横差分データがそれぞれ「２」の補数表示でｎ／２ビット以下で表現できる場合、連続する２
個の横差分データをまとめてｎビット分にして同時に転送する。

・上記第１実施形態では、各行において、転送処理を奇数列と偶数列に分けて２回行っているが、３回以上に分けて行ってもよい。
・上記第１実施形態では、連続する２個の横差分データがそれぞれ「２」の補数表示で４ビット以下で表現できない場合、該当する２つの画素の各画像データとして８ビットの元データを転送するようにしているが、各横差分データをそれぞれ異なる時間に転送するようにしても良い。

・上記第１実施形態では、連続する２個の横差分データがそれぞれ「２」の補数表示で４ビット以下で表現できない場合、２個の横差分データの各々を８ビットで異なる時間に転送し、この転送時に、ｐｈａｓｅ信号をＬレベルにして転送する。

・上記第２実施形態では、制御回路からデータ線駆動回路へ８ビットの各画像データをシリアルデータに変換して行う転送方法を、上記第１実施形態のデータ転送方法に適用した例について説明した、上記第３及び第４実施形態のデータ転送方法に適用しても良い。

・上記第３実施形態では、第２行目以降の各行で、連続する２個の横差分データと連続する２個の縦差分データが共に「２」の補数表示で４ビット以下で表現できる場合、横差分データを優先しているが、縦差分データを優先して連続する２個の縦差分データをまとめて８ビット分にして同時に転送するようにしても良い。

・上記各実施形態では、電気光学装置の一例としての有機ＥＬ表示装置に本発明を具体化した構成について説明したが、液晶表示装置、放電を用いた蛍光型電気光学装置（例えばプラズマディスプレイ）等、各種の電気光学置にも適用可能である。

・図１４では、有機ＥＬ表示装置を備えた電子機器の一例としてパーソナルコンピュータについて説明したが、有機ＥＬ表示装置は、パーソナルコンピュータに限らず、携帯電話、デジタルカメラ等の各種の電子機器に適用できる。

第１実施形態に係る有機ＥＬ表示装置の電気的構成を示す概略構成図。 （ａ）は画素回路を示す回路図、（ｂ）は動作を示すタイミングチャート。 第１実施形態の制御回路と１つのデータ線駆動回路を示す概略構成図。 同制御回路の内部を示すブロック図。 １つのデータ線駆動回路の内部を示すブロック図。 （ａ）は第１実施形態での１行目と２行目の転送データ例を示す説明図、（ｂ）は転送タイミングを示す説明図、（ｃ）はメモリ内容の時系列変化を示す説明図。 第２実施形態に係る有機ＥＬ表示装置の電気的構成を示す概略構成図。 第３実施形態に係る有機ＥＬ表示装置の電気的構成を示す概略構成図。 第３実施形態の制御回路の内部を示すブロック図。 同実施形態の１つのデータ線駆動回路の内部を示すブロック図。 （ａ）は第３実施形態での１行目と２行目の転送データ例を示す説明図、（ｂ）は転送タイミングを示す説明図、（ｃ）はメモリ内容の時系列変化を示す説明図。 第３実施形態の動作を示すフローチャート。 （ａ）は第４実施形態での１行目と２行目の転送データ例を示す説明図、（ｂ）は転送タイミングを示す説明図、（ｃ）はメモリ内容の時系列変化を示す説明図。 電子機器としてのパーソナルコンピュータを示す斜視図。

符号の説明

１…有機ＥＬ表示装置、Ｙ１〜Ｙｎ…走査線、Ｘ１〜Ｘｍ…データ線、１０Ａ…画素、４Ｌ，４Ｒ…走査線駆動回路、３ａ〜３ｄ…データ線駆動回路、６，６Ａ，６Ｂ…制御回路、１０…ラインメモリ、１１…データ削減回路、３０…データ復元回路。

Claims (13)

1. 複数の走査線と複数のデータ線との交差に対応してマトリクス状に配置された複数の画素、走査線駆動回路、データ線駆動回路、および制御回路を備え、ｎビットの階調値で表現される各画素の画像データに基づいて前記各画素に設けられた電気光学素子を駆動する電気光学装置のデータ転送方法であって、
   前記各画素の画像データを前記制御回路から前記データ線駆動回路へ転送する際に、前記複数の走査線の各行において、前記各画素の画像データの差分を１個置き或いは複数個置きにとった差分データを、前記複数のデータ線の列番号の小さい順に転送し、
   次に、同じ行で間引かれた残りの各画素の画像データの差分を１個置き或いは複数個置きにとった差分データを、前記列番号の小さい順に転送するとともに、
   前記各行において、連続する２個の前記差分データがそれぞれ「２」の補数表示でｎ／２ビット以下で表現できる場合、前記連続する２個の差分データをまとめてｎビット分にして同時に転送し、この転送時に第１の転送モード信号を第１状態にして転送する、転送処理を行うことを特徴とする電気光学装置のデータ転送方法。
2. 請求項１に記載の電気光学装置のデータ転送方法において、
   行ごとに同じ前記転送処理を繰り返し、
   前記各行において、前記転送処理を奇数列と偶数列に分けて２回行い、
   奇数列の前記転送処理では、第１列目の画素の画像データとして元データを転送し、偶数列の前記転送処理では、第２列目の画素の画像データとして元データを転送する電気光学装置のデータ転送方法。
3. 請求項２に記載の電気光学装置のデータ転送方法において、
   前記連続する２個の差分データがそれぞれ「２」の補数表示でｎ／２ビット以下で表現できない場合、該当する２つの画素の各画像データとしてｎビットの元データをそれぞれ異なる時間に転送し、この転送時に、前記第１の転送モード信号を第２状態にして転送する電気光学装置のデータ転送方法。
4. 請求項２に記載の電気光学装置のデータ転送方法において、
   前記連続する２個の差分データがそれぞれ「２」の補数表示でｎ／２ビット以下で表現
   できない場合、前記２個の差分データの各々をｎビットで異なる時間に転送し、この転送時に、前記第１の転送モード信号を第２状態にして転送する電気光学装置のデータ転送方法。
5. 請求項１〜４のいずれか１つに記載の電気光学装置のデータ転送方法において、
   データ線駆動回路では、前記制御回路から、第１状態にされた前記第１の転送モード信号と一緒に前記連続する２個の差分データがまとめてｎビット分にして同時に転送されたとき、前記２個の差分データの各々と該各差分データより２つ前の各画素の画像データとの和をそれぞれとることで、連続する２つの画素の各画像データを復元し、復元した各画像データを画素ごとに設けたデータメモリの対応する１つに順に格納する電気光学装置のデータ転送方法。
6. 請求項５に記載の電気光学装置のデータ転送方法において、
   前記データ線駆動回路では、前記奇数列の転送処理において、前記まとめてｎビット分にして同時に転送された前記連続する２個の差分データから復元した各画素の画像データ或いは各画素の前記元データを、画素ごとに設けたデータメモリに１個置き或いは複数個置きに格納する際に、隣りの偶数列のデータメモリにも同じデータを格納する電気光学装置のデータ転送方法。
7. 請求項１〜６のいずれか１つに記載の電気光学装置のデータ転送方法において、
   前記制御回路から前記データ線駆動回路への前記各画素の画像データの転送を、ｎビットの前記各画像データをシリアルデータに変換して行う電気光学装置のデータ転送方法。
8. 複数の走査線と複数のデータ線との交差に対応してマトリクス状に配置された複数の画素、走査線駆動回路、データ線駆動回路、および制御回路を備え、ｎビットの階調値で表現される各画素の画像データに基づいて前記各画素に設けられた電気光学素子を駆動する電気光学装置のデータ転送方法であって、
   前記各画素の画像データを前記制御回路から前記データ線駆動回路へ転送する際に、前記複数の走査線の各行において、前記各画素の画像データの差分を１個置き或いは複数個置きにとった差分データを、前記複数のデータ線の列番号の小さい順に転送し、
   次に、同じ行で間引かれた残りの各画素の画像データの差分を１個置き或いは複数個置きにとった差分データを、前記列番号の小さい順に転送し、
   第１行目では、前記各画素の画像データの差分を１個置き或いは複数個置きにとった横差分データを、列番号の小さい順に転送し、
   第２行目以降では、前記各画素の画像データの差分を１個置き或いは複数個置きにとった横差分データと、前の行における同じ列の各画素の画像データとの差分をとった縦差分データのいずれか一方を転送するとともに、
   第１行目では、奇数列の転送処理と偶数列の転送処理を行い、
   前記奇数列の転送処理では、第１列目の画素の画像データを元データのまま転送し、この転送後、第３列目以降の奇数列の各画素に対して連続する２個の前記横差分データをそれぞれ求め、前記連続する２個の横差分データがそれぞれ「２」の補数表示でｎ／２ビット以下で表現できる場合、前記連続する２個の横差分データをまとめてｎビット分にして同時に転送し、この転送時に第１の転送モード信号を第１状態にして転送し、
   前記奇数列の転送処理終了後に行う前記偶数列の転送処理では、第２列目の画素の画像データを元データのまま転送し、この転送後、第４列目以降の偶数列の各画素に対して前記横差分データをそれぞれ求め、前記連続する２個の横差分データがそれぞれ「２」の補数表示でｎ／２ビット以下で表現できる場合、前記連続する２個の横差分データをまとめてｎビット分にして同時に転送し、この転送時に、前記第１の転送モード信号を第１状態にして転送する、ことを特徴とする電気光学装置のデータ転送方法。
9. 請求項８に記載の電気光学装置のデータ転送方法において、
   第２行目以降では、行ごとに同じ奇数列の転送処理と偶数列の転送処理を繰り返し、
   第２行目以降の各行の前記奇数列の転送処理では、第１列目の画素の画像データを元データのまま転送し、前記偶数列の転送処理では、前記奇数列の転送処理終了後、第２列目の画素の画像データを元データのまま転送し、
   前記奇数列及び偶数列の各転送処理において、
   第１列目或いは第２列目以降の各画素に対して連続する２個の前記横差分データと連続する２個の前記縦差分データの両方をそれぞれ求め、
   前記連続する２個の横差分データと前記連続する２個の縦差分データのうち少なくとも前記連続する２個の横差分データが「２」の補数表示でｎ／２ビット以下で表現できる場合、前記連続する２個の横差分データをまとめてｎビット分にして同時に転送し、この転送時に前記第１の転送モード信号を第１状態にして転送し、
   前記連続する２個の縦差分データのみが「２」の補数表示でｎ／２ビット以下で表現できる場合、前記連続する２個の縦差分データをまとめてｎビット分にして同時に転送し、この転送時に、前記第１の転送モード信号と第２の転送モード信号の両方を第１状態にして転送する電気光学装置のデータ転送方法。
10. 請求項９に記載の電気光学装置のデータ転送方法において、
    前記制御回路は、前記偶数列の各転送処理の途中で１行分の転送時間が終了したとき、その行の転送を打ち切るとともに、どの偶数列の画素まで画像データの転送が完了したかを表わす転送済みポインタを作成し、
    第２行目以降で前記縦差分のデータを選択して転送する際に、現在の列番号が前記転送済みポインタの値を超える場合には、前記縦差分データを転送するモードから前記横差分データを転送するモードに切り換える電気光学装置のデータ転送方法。
11. 複数の走査線と複数のデータ線との交差に対応してマトリクス状に配置された複数の画素、走査線駆動回路、データ線駆動回路、および制御回路を備え、ｎビットの階調値で表現される各画素の画像データに基づいて前記各画素に設けられた電気光学素子を駆動する電気光学装置において、
    前記各画素の画像データを前記データ線駆動回路へ転送する前記制御回路は、前記複数の走査線の１行分の画像データを保持するラインメモリと、同期信号に同期して、前記ラインメモリに保持される前記複数の走査線の各行の１行分の画像データを前記複数のデータ線の第１列目から１個置き或いは複数個置きに読み出すデータ削減回路とを備え、
    前記データ削減回路は、前記複数の走査線の各行で、奇数列の各画素の画像データの差分を１個置き或いは複数個置きにとった差分データを前記複数のデータ線の列番号の小さい順に転送する奇数列の転送処理と、偶数列の各画素の画像データの差分を１個置き或いは複数個置きにとった差分データを、前記列番号の小さい順に転送する偶数列の転送処理とを行うとともに、
    前記データ削減回路は、前記各行において、連続する２個の前記差分データがそれぞれ「２」の補数表示でｎ／２ビット以下で表現できる場合、前記連続する２個の差分データをまとめてｎビット分にして同時に転送し、この転送時に第１の転送モード信号を第１状態にして転送することを特徴とする電気光学装置。
12. 請求項１１に記載の電気光学装置において、
    前記データ線駆動回路は、前記制御回路から、第１状態にされた前記第１の転送モード信号と一緒に前記連続する２個の差分データがまとめてｎビット分にして同時に転送されたとき、前記２個の差分データの各々と該各差分データより２つ前の画素の各画像データとの和をそれぞれとって、連続する２つの画素の各画像データを復元するデータ復元回路を備える電気光学装置。
13. 請求項１１または１２に記載の電気光学装置を備える電子機器。

Images