JP2547332Y2 - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP2547332Y2 JP2547332Y2 JP2237891U JP2237891U JP2547332Y2 JP 2547332 Y2 JP2547332 Y2 JP 2547332Y2 JP 2237891 U JP2237891 U JP 2237891U JP 2237891 U JP2237891 U JP 2237891U JP 2547332 Y2 JP2547332 Y2 JP 2547332Y2
- Authority
- JP
- Japan
- Prior art keywords
- display
- circuit
- data
- image
- storage circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Sources (AREA)
- Calculators And Similar Devices (AREA)
- Microcomputers (AREA)
- Digital Computer Display Output (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、マイクロコンピュータ
の省電システムに関する。
の省電システムに関する。
【０００２】
【従来の技術】ラップトップ型あるいはノートブック型
のマイクロコンピュータは、その携帯性のよさから広く
普及しつつある。 ところで、このようなマイクロコン
ピュータに共通している問題の１つは消費電力である。
すなわち、これらのマイクロコンピュータは携帯用電源
として電池を用いているが、通常動作だと２〜５時間程
度しか動作しないのが現状である。この問題の対策の一
つとして、マイクロコンピュータにおける表示の省電を
行うシステムが本考案者により既に発明されている（特
願平ー３２９９６２号）。図３はこのシステムの通常消
費電力表示モード時のブロック図を示す。アドレスバス
１０１を介してＣＰＵ１０２に通じている表示コントロ
ーラ１０３はＶＲＡＭ１０４の表示データをＬＣＤデー
タ１０８としてＬＣＤ同期信号１０９とともに画像回路
１０５を通してＬＣＤ回路１０７に出力し、低消費電力
表示モードに切り替わる直前のＬＣＤデータをＬＣＤ同
期信号１０９に従って保持メモリ回路１０６に記憶す
る。 図４はこのシステムの低消費電力表示モード時の
ブロック図を示す。画像回路１０５から発生した疑似Ｌ
ＣＤ同期信号２０１に従って、保持メモリ回路１０６中
のデータはＬＣＤ保持データ２０２として画像回路１０
５を介してＬＣＤ回路１０７に出力される。同時に、画
像回路１０５から発生した疑似ＬＣＤ同期信号２０１は
ＬＣＤ回路に出力する。すなわち、消費電力の大きい表
示コントローラ１０３を停止させて、表示コントローラ
から送られた最後のデータを、データが更新されるまで
低消費電力表示モードで表示し続けるものである。
のマイクロコンピュータは、その携帯性のよさから広く
普及しつつある。 ところで、このようなマイクロコン
ピュータに共通している問題の１つは消費電力である。
すなわち、これらのマイクロコンピュータは携帯用電源
として電池を用いているが、通常動作だと２〜５時間程
度しか動作しないのが現状である。この問題の対策の一
つとして、マイクロコンピュータにおける表示の省電を
行うシステムが本考案者により既に発明されている（特
願平ー３２９９６２号）。図３はこのシステムの通常消
費電力表示モード時のブロック図を示す。アドレスバス
１０１を介してＣＰＵ１０２に通じている表示コントロ
ーラ１０３はＶＲＡＭ１０４の表示データをＬＣＤデー
タ１０８としてＬＣＤ同期信号１０９とともに画像回路
１０５を通してＬＣＤ回路１０７に出力し、低消費電力
表示モードに切り替わる直前のＬＣＤデータをＬＣＤ同
期信号１０９に従って保持メモリ回路１０６に記憶す
る。 図４はこのシステムの低消費電力表示モード時の
ブロック図を示す。画像回路１０５から発生した疑似Ｌ
ＣＤ同期信号２０１に従って、保持メモリ回路１０６中
のデータはＬＣＤ保持データ２０２として画像回路１０
５を介してＬＣＤ回路１０７に出力される。同時に、画
像回路１０５から発生した疑似ＬＣＤ同期信号２０１は
ＬＣＤ回路に出力する。すなわち、消費電力の大きい表
示コントローラ１０３を停止させて、表示コントローラ
から送られた最後のデータを、データが更新されるまで
低消費電力表示モードで表示し続けるものである。
【０００３】
【考案が解決しようとする課題】上記のシステムでは表
示コントローラから出力されるＬＣＤデータの並列ビッ
ト数（回路に同一タイミングで入出力されるデータのビ
ット数）に従ってＬＣＤデータを保持メモリ回路に入出
力しているが、表示システムの回路規模の制限から表示
コントローラの入出力の並列ビット数を自由に増やすこ
とができない。このため、低消費電力表示モードにおい
ても、保持メモリ回路で高い周波数の同期信号が必要と
なり、これに伴って消費電力も大きくなる。本考案はこ
の問題を解決し、低い周波数の同期信号を用いて消費電
力の小さいマイクロコンピュータを提供することを目的
とする。
示コントローラから出力されるＬＣＤデータの並列ビッ
ト数（回路に同一タイミングで入出力されるデータのビ
ット数）に従ってＬＣＤデータを保持メモリ回路に入出
力しているが、表示システムの回路規模の制限から表示
コントローラの入出力の並列ビット数を自由に増やすこ
とができない。このため、低消費電力表示モードにおい
ても、保持メモリ回路で高い周波数の同期信号が必要と
なり、これに伴って消費電力も大きくなる。本考案はこ
の問題を解決し、低い周波数の同期信号を用いて消費電
力の小さいマイクロコンピュータを提供することを目的
とする。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に、本考案は、表示素子、表示画像発生回路、第１の画
像表示記憶回路、画像固定表示用の第２の画像表示記憶
回路を備え、通常消費電力表示モード時に前記第１の画
像表示記憶回路に記憶されたデータを前記表示画像発生
回路を介して前記表示素子に表示するとともに前記第２
の画像表示記憶回路に該データを記憶させ、低消費電力
表示モード時に前記表示画像発生回路を停止させ、前記
第２の画像表示記憶回路中のデータを前記表示素子に表
示するマイクロコンピュータにおいて、前記第２の画像
表示記憶回路のデータの入出力の並列ビット数を前記表
示画像発生回路の出力の並列ビット数より多くし、表示
画像発生回路と第２の画像表示記憶回路の間に表示画像
発生回路の出力の並列ビット数でデータを入力し、第２
の画像表示記憶回路のデータ入出力の並列ビット数でデ
ータを出力する第１の変換回路を設け、前記第２の画像
表示記憶回路と前記表示素子の間に第２の画像表示記憶
回路のデータ入出力の並列ビット数でデータを入力し、
表示画像発生回路の出力の並列ビット数で前記表示素子
にデータを出力する第２の変換回路を設けたことを特徴
とする。
に、本考案は、表示素子、表示画像発生回路、第１の画
像表示記憶回路、画像固定表示用の第２の画像表示記憶
回路を備え、通常消費電力表示モード時に前記第１の画
像表示記憶回路に記憶されたデータを前記表示画像発生
回路を介して前記表示素子に表示するとともに前記第２
の画像表示記憶回路に該データを記憶させ、低消費電力
表示モード時に前記表示画像発生回路を停止させ、前記
第２の画像表示記憶回路中のデータを前記表示素子に表
示するマイクロコンピュータにおいて、前記第２の画像
表示記憶回路のデータの入出力の並列ビット数を前記表
示画像発生回路の出力の並列ビット数より多くし、表示
画像発生回路と第２の画像表示記憶回路の間に表示画像
発生回路の出力の並列ビット数でデータを入力し、第２
の画像表示記憶回路のデータ入出力の並列ビット数でデ
ータを出力する第１の変換回路を設け、前記第２の画像
表示記憶回路と前記表示素子の間に第２の画像表示記憶
回路のデータ入出力の並列ビット数でデータを入力し、
表示画像発生回路の出力の並列ビット数で前記表示素子
にデータを出力する第２の変換回路を設けたことを特徴
とする。
【０００５】
【作用】通常消費電力表示モード時に第２の画像表示記
憶回路にデータを書き込む時の駆動信号の周波数が並列
ビット数が多い分低くすることができるので記憶回路の
消費電力を低減することができ、さらに低消費電力表示
モード時にも第２の画像表示記憶回路からデータを読み
出す時の駆動信号の周波数が並列ビット数が多い分低く
することができるので消費電力を低減することができる
憶回路にデータを書き込む時の駆動信号の周波数が並列
ビット数が多い分低くすることができるので記憶回路の
消費電力を低減することができ、さらに低消費電力表示
モード時にも第２の画像表示記憶回路からデータを読み
出す時の駆動信号の周波数が並列ビット数が多い分低く
することができるので消費電力を低減することができる
【０００６】
【実施例】図１に本考案に基づく実施例の通常消費電力
表示モード時のブロック図を、図２に低消費電力表示モ
ード時のブロック図を示す。ここで、ＣＰＵ１０２は例
えばインテル社の８０Ｃ８８等の中央演算装置に相当す
る。ＶＲＡＭ１０４は公知の通りマイクロコンピュータ
に使われるダイナミックＲＡＭ等を用いた記憶回路素子
を用いたビデオメモリのことで第１の画像表示記憶回路
に相当する。保持メモリ回路１１６はＬＣＤデータを記
憶できるダイナミックＲＡＭ等を用いた８ビットパラレ
ルのＬＣＤデータを扱う記憶回路素子を含む回路であ
り、画像固定表示用の第２の画像表示記憶回路に相当す
る。表示コントローラ１０３は通常のＶＧＡコントロー
ラ等と呼ばれているマイクロコンピュータ用回路であり
表示画像発生回路に相当する。ＬＣＤ回路１０７はＬＣ
Ｄデータ１１１を処理する機能を持つ液晶表示体を含む
表示回路で表示素子に相当する。画像回路１０５は表示
コントローラ１０３からのデータを入力しＬＣＤ回路１
０７、保持メモリ回路１１６を制御する回路である。変
換回路Ａ１１０は４ビットのＬＣＤデータ１０８を８ビ
ットパラレルのＬＣＤデータ１１１に変換しＬＣＤ同期
信号１０９を分周してＬＣＤ同期信号１１２を出力する
役割をする第１の変換回路に相当する。変換回路Ｂ１２
０は８ビットのＬＣＤデータ１１１を４ビットのＬＣＤ
データ１１８に変換し疑似同期信号１１３を分周して疑
似同期信号１１７を出力する役割をする第２の変換回路
に相当する。以下、本実施例のシステムの動作について
説明する。
表示モード時のブロック図を、図２に低消費電力表示モ
ード時のブロック図を示す。ここで、ＣＰＵ１０２は例
えばインテル社の８０Ｃ８８等の中央演算装置に相当す
る。ＶＲＡＭ１０４は公知の通りマイクロコンピュータ
に使われるダイナミックＲＡＭ等を用いた記憶回路素子
を用いたビデオメモリのことで第１の画像表示記憶回路
に相当する。保持メモリ回路１１６はＬＣＤデータを記
憶できるダイナミックＲＡＭ等を用いた８ビットパラレ
ルのＬＣＤデータを扱う記憶回路素子を含む回路であ
り、画像固定表示用の第２の画像表示記憶回路に相当す
る。表示コントローラ１０３は通常のＶＧＡコントロー
ラ等と呼ばれているマイクロコンピュータ用回路であり
表示画像発生回路に相当する。ＬＣＤ回路１０７はＬＣ
Ｄデータ１１１を処理する機能を持つ液晶表示体を含む
表示回路で表示素子に相当する。画像回路１０５は表示
コントローラ１０３からのデータを入力しＬＣＤ回路１
０７、保持メモリ回路１１６を制御する回路である。変
換回路Ａ１１０は４ビットのＬＣＤデータ１０８を８ビ
ットパラレルのＬＣＤデータ１１１に変換しＬＣＤ同期
信号１０９を分周してＬＣＤ同期信号１１２を出力する
役割をする第１の変換回路に相当する。変換回路Ｂ１２
０は８ビットのＬＣＤデータ１１１を４ビットのＬＣＤ
データ１１８に変換し疑似同期信号１１３を分周して疑
似同期信号１１７を出力する役割をする第２の変換回路
に相当する。以下、本実施例のシステムの動作について
説明する。
【０００７】次に、図１に基づいて本システムの通常消
費電力表示モード時の動作について説明する。表示コン
トローラ１０３はＶＲＡＭ１０４の内容をスキャンして
所定の演算を行い、その結果としての画像データをＬＣ
Ｄ用に変換してＬＣＤデータ１０８を出力すると同時に
ＬＣＤ駆動のためのＬＣＤ同期信号１０９を出力する。
画像回路１０５はＬＣＤデータ１０８とＬＣＤ同期信号
１０９を変換回路Ａ１１０およびＬＣＤ回路１０７に出
力する。変換回路Ａ１１０はＬＣＤデータ１０８を４ビ
ットパラレルから８ビットパラレルに変換してＬＣＤデ
ータ１１１とし、ＬＣＤ同期信号１０９を２分の１分周
してＬＣＤ同期信号１１２とする。ＬＣＤ回路１０７は
ＬＣＤデータ１０８をＬＣＤ同期信号１０９に応じてＬ
ＣＤに表示する。その間にＬＣＤデータ１１１はＬＣＤ
同期信号１１２に応じて保持メモリ回路１１６に転送さ
れ記憶される。
費電力表示モード時の動作について説明する。表示コン
トローラ１０３はＶＲＡＭ１０４の内容をスキャンして
所定の演算を行い、その結果としての画像データをＬＣ
Ｄ用に変換してＬＣＤデータ１０８を出力すると同時に
ＬＣＤ駆動のためのＬＣＤ同期信号１０９を出力する。
画像回路１０５はＬＣＤデータ１０８とＬＣＤ同期信号
１０９を変換回路Ａ１１０およびＬＣＤ回路１０７に出
力する。変換回路Ａ１１０はＬＣＤデータ１０８を４ビ
ットパラレルから８ビットパラレルに変換してＬＣＤデ
ータ１１１とし、ＬＣＤ同期信号１０９を２分の１分周
してＬＣＤ同期信号１１２とする。ＬＣＤ回路１０７は
ＬＣＤデータ１０８をＬＣＤ同期信号１０９に応じてＬ
ＣＤに表示する。その間にＬＣＤデータ１１１はＬＣＤ
同期信号１１２に応じて保持メモリ回路１１６に転送さ
れ記憶される。
【０００８】次に、図２に基づいて低消費電力表示モー
ド時の動作について説明する。表示コントローラ１０３
は停止させる。このとき、表示コントローラ１０３内の
コントロールレジスタおよびＶＲＡＭ１０４の内容は保
持されている。画像回路１０５は疑似同期信号１１３を
発生してＬＣＤ回路１０７に出力すると同時に変換回路
Ｂ１２０にも出力する。変換回路Ｂ１２０内は疑似同期
信号１１３を２分の１分周して疑似同期信号１１７を出
力する。保持メモリ回路１１６内の保持ＬＣＤデータ１
１４は疑似同期信号１１７に応じて８ビットパラレルで
変換回路Ｂ１２０に出力され、変換回路Ｂ１２０により
４ビットパラレルに変換され、ＬＣＤ回路１０７に疑似
同期信号１１３に応じて出力される。
ド時の動作について説明する。表示コントローラ１０３
は停止させる。このとき、表示コントローラ１０３内の
コントロールレジスタおよびＶＲＡＭ１０４の内容は保
持されている。画像回路１０５は疑似同期信号１１３を
発生してＬＣＤ回路１０７に出力すると同時に変換回路
Ｂ１２０にも出力する。変換回路Ｂ１２０内は疑似同期
信号１１３を２分の１分周して疑似同期信号１１７を出
力する。保持メモリ回路１１６内の保持ＬＣＤデータ１
１４は疑似同期信号１１７に応じて８ビットパラレルで
変換回路Ｂ１２０に出力され、変換回路Ｂ１２０により
４ビットパラレルに変換され、ＬＣＤ回路１０７に疑似
同期信号１１３に応じて出力される。
【０００９】
【考案の効果】本考案の構成によるマイクロコンピュー
タにより、従来の表示の低電力システムによる消費電流
をさらに低減させることができる。
タにより、従来の表示の低電力システムによる消費電流
をさらに低減させることができる。
【図１】本考案に基づく実施例の通常消費電力表示モー
ド時のブロック図である。
ド時のブロック図である。
【図２】本考案に基づく実施例の低消費電力表示モード
時のブロック図である。
時のブロック図である。
【図３】従来のマイクロコンピュータ表示部の通常消費
電力表示モード時のブロック図である。
電力表示モード時のブロック図である。
【図４】従来のマイクロコンピュータ表示部の低消費電
力表示モード時のブロック図である。
力表示モード時のブロック図である。
１０２ ＣＰＵ １０３ 表示コントローラ １０４ ＶＲＡＭ １０５ 画像回路 １１６ 保持メモリ回路 １０７ ＬＣＤ回路 １１０ 変換回路Ａ １２０ 変換回路Ｂ
Claims (1)
- 【請求項１】 表示素子、表示画像発生回路、第１の画
像表示記憶回路、画像固定表示用の第２の画像表示記憶
回路を備え、通常消費電力表示モード時に前記第１の画
像表示記憶回路に記憶されたデータを前記表示画像発生
回路を介して前記表示素子に表示するとともに前記第２
の画像表示記憶回路に該データを記憶させ、低消費電力
表示モード時に前記表示画像発生回路を停止させ、前記
第２の画像表示記憶回路中のデータを前記表示素子に表
示するマイクロコンピュータにおいて、前記第２の画像
表示記憶回路のデータの入出力の並列ビット数を前記表
示画像発生回路の出力の並列ビット数より多くし、表示
画像発生回路と第２の画像表示記憶回路の間に表示画像
発生回路の出力の並列ビット数でデータを入力し、第２
の画像表示記憶回路のデータ入出力の並列ビット数でデ
ータを出力する第１の変換回路を設け、前記第２の画像
表示記憶回路と前記表示素子の間に第２の画像表示記憶
回路のデータ入出力の並列ビット数でデータを入力し、
表示画像発生回路の出力の並列ビット数で前記表示素子
にデータを出力する第２の変換回路を設けたことを特徴
とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2237891U JP2547332Y2 (ja) | 1991-03-15 | 1991-03-15 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2237891U JP2547332Y2 (ja) | 1991-03-15 | 1991-03-15 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04111629U JPH04111629U (ja) | 1992-09-29 |
| JP2547332Y2 true JP2547332Y2 (ja) | 1997-09-10 |
Family
ID=31907895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2237891U Expired - Lifetime JP2547332Y2 (ja) | 1991-03-15 | 1991-03-15 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2547332Y2 (ja) |
-
1991
- 1991-03-15 JP JP2237891U patent/JP2547332Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04111629U (ja) | 1992-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080100636A1 (en) | Systems and Methods for Low-Power Computer Operation | |
| US6525720B1 (en) | Liquid crystal display and driving method thereof | |
| US20090213033A1 (en) | Timing controller for reducing power consumption and display device having the same | |
| JP3240218B2 (ja) | 多色表示可能な情報処理装置 | |
| JPH10228012A (ja) | Ｌｃｄ表示装置 | |
| JPH04242790A (ja) | 電子機器 | |
| KR19980024406A (ko) | 액정 디스플레이 구동기 | |
| JP2006251795A (ja) | タイミング信号の出力方法及びタイミングコントローラ | |
| JP2547332Y2 (ja) | マイクロコンピュータ | |
| JP2549765B2 (ja) | マイクロコンピュータ | |
| KR100429880B1 (ko) | Ｌｃｄ 프레임 비율 제어 회로 및 방법과 ｌｃｄ 시스템 | |
| EP2416230B1 (en) | Computer system with power saving function | |
| JP2595243Y2 (ja) | マイクロコンピュータ | |
| JPH09297562A (ja) | Ｌｃｄ表示装置 | |
| JP2582417Y2 (ja) | マイクロコンピュータ | |
| KR100385953B1 (ko) | 프레임 메모리를 내장하는 ｔｆｔ-ｌｃｄ의 구동 ｉｃ 및구동 ｉｃ에서의 데이터 동기 방법 | |
| KR100396359B1 (ko) | 개인 휴대용 단말기의 제어장치 및 방법 | |
| JP2941409B2 (ja) | パーソナルコンピュータの表示装置 | |
| JPH04216592A (ja) | 表示制御装置 | |
| JP2007011130A (ja) | Ｌｃｄ表示制御装置 | |
| JPH09281940A (ja) | 省電力表示装置およびこれを用いたパーソナルコンピュ ータ | |
| JP2557606B2 (ja) | 表示制御装置およびその表示制御装置のパワーダウン制御方法 | |
| JP2003044009A (ja) | アクティブマトリクス型表示装置及びその制御装置 | |
| JP2795926B2 (ja) | パーソナルコンピュータ | |
| JPH0612036A (ja) | 表示制御装置 |