JP2582417Y2 - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP2582417Y2 JP2582417Y2 JP1432092U JP1432092U JP2582417Y2 JP 2582417 Y2 JP2582417 Y2 JP 2582417Y2 JP 1432092 U JP1432092 U JP 1432092U JP 1432092 U JP1432092 U JP 1432092U JP 2582417 Y2 JP2582417 Y2 JP 2582417Y2
- Authority
- JP
- Japan
- Prior art keywords
- display
- image
- circuit
- synchronization signal
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本考案は、マイクロコンピュータ
の表示システムに関する。
の表示システムに関する。
【０００２】
【従来の技術】ラップトップ型あるいはノートブック型
のマイクロコンピュータは、その携帯性のよさから広く
普及しつつある。 ところで、このようなマイクロコン
ピュータに共通している問題の１つは消費電力である。
すなわち、これらのマイクロコンピュータは携帯用電源
として電池を用いているが、通常動作だと２ー５時間程
度しか動作しないのが現状である。そのため表示の省電
を行うシステムが本考案者により既に発明されている。
図３はこのシステムの通常モード時のブロック図を示
す。表示コントローラ１０３はＬＣＤデータ１０８とＬ
ＣＤ同期信号１０９を画像回路１０５を通してＬＣＤ回
路１０７に出力し、省電モードに切り替わる直前のＬＣ
Ｄデータを表示コントローラ１０３から発生するデータ
転送用信号を基にしたＬＣＤ同期信号１０９に従って保
持メモリ回路１０６に記憶する。 図４はこのシステム
の省電モード時のブロック図を示す。画像回路１０５か
ら発生した疑似同期信号２０１に従って、保持メモリ回
路１０６中のデータはＬＣＤ保持データ２０２として画
像回路１０５を介してＬＣＤ回路１０７に出力される。
同時に、画像回路１０５から発生した疑似同期信号２０
１はＬＣＤ回路に出力する。
のマイクロコンピュータは、その携帯性のよさから広く
普及しつつある。 ところで、このようなマイクロコン
ピュータに共通している問題の１つは消費電力である。
すなわち、これらのマイクロコンピュータは携帯用電源
として電池を用いているが、通常動作だと２ー５時間程
度しか動作しないのが現状である。そのため表示の省電
を行うシステムが本考案者により既に発明されている。
図３はこのシステムの通常モード時のブロック図を示
す。表示コントローラ１０３はＬＣＤデータ１０８とＬ
ＣＤ同期信号１０９を画像回路１０５を通してＬＣＤ回
路１０７に出力し、省電モードに切り替わる直前のＬＣ
Ｄデータを表示コントローラ１０３から発生するデータ
転送用信号を基にしたＬＣＤ同期信号１０９に従って保
持メモリ回路１０６に記憶する。 図４はこのシステム
の省電モード時のブロック図を示す。画像回路１０５か
ら発生した疑似同期信号２０１に従って、保持メモリ回
路１０６中のデータはＬＣＤ保持データ２０２として画
像回路１０５を介してＬＣＤ回路１０７に出力される。
同時に、画像回路１０５から発生した疑似同期信号２０
１はＬＣＤ回路に出力する。
【０００３】
【考案が解決しようとする課題】上の低消電表示システ
ムにおいては、上記表示コントローラから発生する垂直
同期期間におけるデータ転送用同期信号のパルス数が表
示コントローラ製造各社によって異なるため、表示コン
トローラ製造会社を変更するたびに画像回路から発生す
る疑似同期信号における垂直同期期間のデータ転送用同
期信号のパルス数を合わせ込まなければならない。
ムにおいては、上記表示コントローラから発生する垂直
同期期間におけるデータ転送用同期信号のパルス数が表
示コントローラ製造各社によって異なるため、表示コン
トローラ製造会社を変更するたびに画像回路から発生す
る疑似同期信号における垂直同期期間のデータ転送用同
期信号のパルス数を合わせ込まなければならない。
【０００４】本考案はこの問題を解決し、表示低電力シ
ステムに汎用性を持たせると同時に保持メモリ回路中へ
の必要保持データ数を削減することを目的とする。
ステムに汎用性を持たせると同時に保持メモリ回路中へ
の必要保持データ数を削減することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に本考案は以下の手段をとる。 （１）中央演算装置、第１の画像表示記憶回路、画像固
定表示用の第２の画像表示記憶回路、表示画像発生回
路、表示制御回路および表示素子を備え、通常消費電力
表示モードと低消費電力表示モードを有するマイクロコ
ンピュータにおいて、前記表示画像発生回路から出力さ
れる同期信号に基づく水平同期期間中における前記同期
信号に基づく最初のデータ転送用信号のパルスから前記
表示制御回路から新たに発生させた疑似同期信号に基づ
く水平同期期間中における前記疑似同期信号に基づくデ
ータ転送用信号のパルス数に一致した数までの前記表示
画像発生回路から出力される前記同期信号に基づくデー
タ転送用信号に従って前記表示画像発生回路から出力さ
れる前記第１の画像表示記憶回路に記憶されたデータに
基づく画像データを前記第２の画像表示記憶回路に記憶
する。
に本考案は以下の手段をとる。 （１）中央演算装置、第１の画像表示記憶回路、画像固
定表示用の第２の画像表示記憶回路、表示画像発生回
路、表示制御回路および表示素子を備え、通常消費電力
表示モードと低消費電力表示モードを有するマイクロコ
ンピュータにおいて、前記表示画像発生回路から出力さ
れる同期信号に基づく水平同期期間中における前記同期
信号に基づく最初のデータ転送用信号のパルスから前記
表示制御回路から新たに発生させた疑似同期信号に基づ
く水平同期期間中における前記疑似同期信号に基づくデ
ータ転送用信号のパルス数に一致した数までの前記表示
画像発生回路から出力される前記同期信号に基づくデー
タ転送用信号に従って前記表示画像発生回路から出力さ
れる前記第１の画像表示記憶回路に記憶されたデータに
基づく画像データを前記第２の画像表示記憶回路に記憶
する。
【０００６】 （２）中央演算装置、第１の画像表示記憶回路、画像固
定表示用の第２の画像表示記憶回路、表示画像発生回
路、表示制御回路および表示素子を備え、通常消費電力
表示モードと低消費電力表示モードを有するマイクロコ
ンピュータにおいて、前記表示画像発生回路から出力さ
れる同期信号に基づく垂直同期期間中における最初の前
記同期信号に基づくデータ転送用信号のパルスから前記
表示制御回路から新たに発生させた疑似同期信号におけ
る垂直同期期間中における水平同期期間の数未満の領域
中の前記疑似同期信号に基づくデータ転送用信号のパル
ス数に一致した数までの前記表示画像発生回路から出力
される前記同期信号におけるデータ転送用信号のパルス
および前記表示画像発生回路から出力される前記同期信
号に基づく垂直同期期間中の最期の水平同期期間領域中
の前記同期信号に基づくデータ転送用信号に従って前記
表示画像発生回路から出力される前記第１の画像表示記
憶回路に記憶されたデータに基づく画像データを前記第
２の画像表示記憶回路に記憶する。
定表示用の第２の画像表示記憶回路、表示画像発生回
路、表示制御回路および表示素子を備え、通常消費電力
表示モードと低消費電力表示モードを有するマイクロコ
ンピュータにおいて、前記表示画像発生回路から出力さ
れる同期信号に基づく垂直同期期間中における最初の前
記同期信号に基づくデータ転送用信号のパルスから前記
表示制御回路から新たに発生させた疑似同期信号におけ
る垂直同期期間中における水平同期期間の数未満の領域
中の前記疑似同期信号に基づくデータ転送用信号のパル
ス数に一致した数までの前記表示画像発生回路から出力
される前記同期信号におけるデータ転送用信号のパルス
および前記表示画像発生回路から出力される前記同期信
号に基づく垂直同期期間中の最期の水平同期期間領域中
の前記同期信号に基づくデータ転送用信号に従って前記
表示画像発生回路から出力される前記第１の画像表示記
憶回路に記憶されたデータに基づく画像データを前記第
２の画像表示記憶回路に記憶する。
【０００７】
【作用】上記表示低消電システムにおける保持メモリ回
路１０６に書き込みを行う際は表示コントローラ１０３
から発生するＬＣＤ同期信号１０９の１つであるシフト
クロックパルスと称されるデータ転送用信号を基におこ
なう。ところで、垂直同期期間のシフトクロックパルス
のパルス数はその表示コントローラ１０３によっては必
要以上のパルスを発生しているのが現状である。従っ
て、画像回路１０５から発生する疑似同期信号２０１は
その表示コントローラ１０３に応じてシフトクロックパ
ルスのパルス数を表示コントローラ１０３からのシフト
クロックパルスのパルス数に一致させることが必要とな
る。そこで、上記表示低消電システムにおける保持メモ
リ回路１０６に書き込みを行う際の垂直同期期間中のシ
フトクロックパルスのパルス数を疑似同期信号２０１に
おける垂直同期期間中のシフトクロックパルスのパルス
数に合わせ、新同期信号２２０を発生することとする。
ここで、余分なシフトクロックパルスが水平同期期間中
に存在する場合と垂直同期期間中の余分な水平同期信号
期間中に存在する場合がある。それぞれの場合につい
て、以下の実施例にて説明する。
路１０６に書き込みを行う際は表示コントローラ１０３
から発生するＬＣＤ同期信号１０９の１つであるシフト
クロックパルスと称されるデータ転送用信号を基におこ
なう。ところで、垂直同期期間のシフトクロックパルス
のパルス数はその表示コントローラ１０３によっては必
要以上のパルスを発生しているのが現状である。従っ
て、画像回路１０５から発生する疑似同期信号２０１は
その表示コントローラ１０３に応じてシフトクロックパ
ルスのパルス数を表示コントローラ１０３からのシフト
クロックパルスのパルス数に一致させることが必要とな
る。そこで、上記表示低消電システムにおける保持メモ
リ回路１０６に書き込みを行う際の垂直同期期間中のシ
フトクロックパルスのパルス数を疑似同期信号２０１に
おける垂直同期期間中のシフトクロックパルスのパルス
数に合わせ、新同期信号２２０を発生することとする。
ここで、余分なシフトクロックパルスが水平同期期間中
に存在する場合と垂直同期期間中の余分な水平同期信号
期間中に存在する場合がある。それぞれの場合につい
て、以下の実施例にて説明する。
【０００８】
【実施例】図１に本考案に基づくブロック図の実施例を
示す。ここで、ＣＰＵ１０２は例えばインテル社の８０
Ｃ８８等の中央演算装置に相当する。ＶＲＡＭ１０４は
公知の通りマイクロコンピュータに使われるダイナミッ
クラム等を用いた記憶回路素子を用いたビデオメモリの
ことで第１の画像表示記憶回路に相当する。保持メモリ
回路１１６はＬＣＤデータを記憶できるダイナミックラ
ム等を用いた記憶回路素子を含む回路であり、画像固定
表示用の第２の画像表示回路に相当する。表示コントロ
ーラ１０３は通常のＶＧＡコントローラ等と呼ばれてい
るマイクロコンピュータ用回路であり表示画像発生回路
に相当する。画像回路１０５は表示制御回路に相当す
る。ＬＣＤ回路１０７は表示素子に相当する。以下、本
実施例のシステムについて説明する。
示す。ここで、ＣＰＵ１０２は例えばインテル社の８０
Ｃ８８等の中央演算装置に相当する。ＶＲＡＭ１０４は
公知の通りマイクロコンピュータに使われるダイナミッ
クラム等を用いた記憶回路素子を用いたビデオメモリの
ことで第１の画像表示記憶回路に相当する。保持メモリ
回路１１６はＬＣＤデータを記憶できるダイナミックラ
ム等を用いた記憶回路素子を含む回路であり、画像固定
表示用の第２の画像表示回路に相当する。表示コントロ
ーラ１０３は通常のＶＧＡコントローラ等と呼ばれてい
るマイクロコンピュータ用回路であり表示画像発生回路
に相当する。画像回路１０５は表示制御回路に相当す
る。ＬＣＤ回路１０７は表示素子に相当する。以下、本
実施例のシステムについて説明する。
【０００９】表示コントローラ１０３はＶＲＡＭ１０４
の内容をスキャンして所定の演算を行い、その結果とし
ての画像データをＬＣＤ用に変換してＬＣＤデータ１０
８を出力すると同時にＬＣＤ駆動のためのＬＣＤ同期信
号１０９を出力する。画像回路１０５はＬＣＤデータ１
０８とＬＣＤ同期信号１０９をＬＣＤ回路１０７に出力
し、ＬＣＤデータ１０８をＬＣＤ同期信号１０９に応じ
てＬＣＤに表示する。その間にＬＣＤデータ１０８を新
ＬＣＤ同期信号２２０に応じて保持メモリ回路１０６に
転送して記憶する。ここで、新ＬＣＤ同期信号２２０と
は水平同期期間中に余分なデータ転送用のＬＣＤ同期信
号であるシフトクロックパルス２１１が発生している場
合は図２（ａ）に示す通り水平同期期間２１０の先頭か
ら疑似同期信号に応じたパルスの数（ここではＮパル
ス）だけ新シフトクロックパルス２１５として出力す
る。また、垂直同期期間２１３中に余分なデータ転送用
のＬＣＤ同期信号であるシフトクロックパルス２１４が
発生している場合は図２（ｂ）に示す通り垂直同期期間
２１３の先頭から疑似同期信号に応じた水平同期期間の
数より１つ少ない数（ここではＭ−１）の領域のパルス
と、垂直同期期間の最後の水平期間領域のパルスを新シ
フトクロックパルス２１５として出力する。
の内容をスキャンして所定の演算を行い、その結果とし
ての画像データをＬＣＤ用に変換してＬＣＤデータ１０
８を出力すると同時にＬＣＤ駆動のためのＬＣＤ同期信
号１０９を出力する。画像回路１０５はＬＣＤデータ１
０８とＬＣＤ同期信号１０９をＬＣＤ回路１０７に出力
し、ＬＣＤデータ１０８をＬＣＤ同期信号１０９に応じ
てＬＣＤに表示する。その間にＬＣＤデータ１０８を新
ＬＣＤ同期信号２２０に応じて保持メモリ回路１０６に
転送して記憶する。ここで、新ＬＣＤ同期信号２２０と
は水平同期期間中に余分なデータ転送用のＬＣＤ同期信
号であるシフトクロックパルス２１１が発生している場
合は図２（ａ）に示す通り水平同期期間２１０の先頭か
ら疑似同期信号に応じたパルスの数（ここではＮパル
ス）だけ新シフトクロックパルス２１５として出力す
る。また、垂直同期期間２１３中に余分なデータ転送用
のＬＣＤ同期信号であるシフトクロックパルス２１４が
発生している場合は図２（ｂ）に示す通り垂直同期期間
２１３の先頭から疑似同期信号に応じた水平同期期間の
数より１つ少ない数（ここではＭ−１）の領域のパルス
と、垂直同期期間の最後の水平期間領域のパルスを新シ
フトクロックパルス２１５として出力する。
【００１０】
【考案の効果】本考案の構成によるマイクロコンピュー
タにより、従来のマイクロコンピュータの液晶表示部の
消費電力削減システムにおける保持メモリ回路１０６へ
の書き込みのための信号を、疑似同期信号２０１の水平
同期期間２１０中および垂直同期期間２１３中のシフト
クロックパルスのパルス数に一致させて新ＬＣＤ同期信
号２２０とするので表示コントローラ１０３の種類に依
存せずにシステムを駆動出来る。さらに、表示コントロ
ーラ１０３から発生するＬＣＤ同期信号１０９の中で不
必要な信号発生期間を削除する事により作られた新ＬＣ
Ｄ同期信号２２０に従って、表示コントローラ１０３か
ら発生するＬＣＤデータ１０８を保持メモリ回路１０６
に記憶すれば、不必要なＬＣＤデータ１０８は保持メモ
リ回路１０６中へは記憶しないので保持メモリ回路１０
６中の保持データ領域を削減することができる。
タにより、従来のマイクロコンピュータの液晶表示部の
消費電力削減システムにおける保持メモリ回路１０６へ
の書き込みのための信号を、疑似同期信号２０１の水平
同期期間２１０中および垂直同期期間２１３中のシフト
クロックパルスのパルス数に一致させて新ＬＣＤ同期信
号２２０とするので表示コントローラ１０３の種類に依
存せずにシステムを駆動出来る。さらに、表示コントロ
ーラ１０３から発生するＬＣＤ同期信号１０９の中で不
必要な信号発生期間を削除する事により作られた新ＬＣ
Ｄ同期信号２２０に従って、表示コントローラ１０３か
ら発生するＬＣＤデータ１０８を保持メモリ回路１０６
に記憶すれば、不必要なＬＣＤデータ１０８は保持メモ
リ回路１０６中へは記憶しないので保持メモリ回路１０
６中の保持データ領域を削減することができる。
【図１】本考案に基づく実施例のブロック図。
【図２】本考案に基づく実施例のタイミング図。
【図３】従来のマイクロコンピュータ表示部の通常モー
ド時のブロック図。
ド時のブロック図。
【図４】従来のマイクロコンピュータ表示部の省電モー
ド時のブロック図。
ド時のブロック図。
１０２ ＣＰＵ １０３ 表示コントローラ １０４ ＶＲＡＭ １０５ 画像回路 １０６ 保持メモリ回路 １０７ ＬＣＤ回路 ２２０ 新ＬＣＤ同期信号
Claims (2)
- 【請求項１】 中央演算装置、第１の画像表示記憶回
路、画像固定表示用の第２の画像表示記憶回路、表示画
像発生回路、表示制御回路および表示素子を備え、通常
消費電力表示モードと低消費電力表示モードを有するマ
イクロコンピュータにおいて、前記表示画像発生回路か
ら出力される同期信号に基づく水平同期期間中における
前記同期信号に基づく最初のデータ転送用信号のパルス
より、前記表示制御回路から新たに発生させた疑似同期
信号に基づく水平同期期間中における前記疑似同期信号
に基づくデータ転送用信号のパルス数に一致した数まで
の前記表示画像発生回路から出力される前記同期信号に
基づくデータ転送用信号に従って、前記表示画像発生回
路から出力される前記第１の画像表示記憶回路に記憶さ
れたデータに基づく画像データを前記第２の画像表示記
憶回路に記憶することを特徴とするマイクロコンピュー
タ。 - 【請求項２】 中央演算装置、第１の画像表示記憶回
路、画像固定表示用の第２の画像表示記憶回路、表示画
像発生回路、表示制御回路および表示素子を備え、通常
消費電力表示モードと低消費電力表示モードを有するマ
イクロコンピュータにおいて、前記表示画像発生回路か
ら出力される同期信号に基づく垂直同期期間中における
最初の前記同期信号に基づくデータ転送用信号のパルス
より、前記表示制御回路から新たに発生させた疑似同期
信号における垂直同期期間中における水平同期期間の数
未満の領域中の前記疑似同期信号に基づくデータ転送用
信号のパルス数に一致した数までの前記表示画像発生回
路から出力される前記同期信号におけるデータ転送用信
号のパルス、および前記表示画像発生回路から出力され
る前記同期信号に基づく垂直同期期間中の最期の水平同
期期間領域中の前記同期信号に基づくデータ転送用信号
に従って、前記表示画像発生回路から出力される前記第
１の画像表示記憶回路に記憶されたデータに基づく画像
データを前記第２の画像表示記憶回路に記憶することを
特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1432092U JP2582417Y2 (ja) | 1992-02-18 | 1992-02-18 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1432092U JP2582417Y2 (ja) | 1992-02-18 | 1992-02-18 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0566745U JPH0566745U (ja) | 1993-09-03 |
| JP2582417Y2 true JP2582417Y2 (ja) | 1998-10-08 |
Family
ID=11857795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1432092U Expired - Fee Related JP2582417Y2 (ja) | 1992-02-18 | 1992-02-18 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2582417Y2 (ja) |
-
1992
- 1992-02-18 JP JP1432092U patent/JP2582417Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0566745U (ja) | 1993-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6380932B1 (en) | Liquid crystal display device | |
| JP3658764B2 (ja) | コンピュータ・システムのパワーダウンモード | |
| CN101046941B (zh) | 用于驱动液晶显示器件的装置和方法 | |
| JP4992140B2 (ja) | 表示装置駆動用方法、表示装置駆動システム及び機械読取り自在記憶媒体 | |
| JP2809180B2 (ja) | 液晶表示装置 | |
| US6340959B1 (en) | Display control circuit | |
| JP3240218B2 (ja) | 多色表示可能な情報処理装置 | |
| US8120599B2 (en) | Method of automatically recovering bit values of control register and LCD drive integrated circuit for performing the same | |
| JPH07271323A (ja) | 液晶表示装置 | |
| JP2582417Y2 (ja) | マイクロコンピュータ | |
| JP2000298536A (ja) | 情報処理装置 | |
| JP2549765B2 (ja) | マイクロコンピュータ | |
| JPH09297562A (ja) | Ｌｃｄ表示装置 | |
| JP2003108091A (ja) | ドライバ回路及びディスプレイ | |
| JP2595243Y2 (ja) | マイクロコンピュータ | |
| JP2547332Y2 (ja) | マイクロコンピュータ | |
| JP2941409B2 (ja) | パーソナルコンピュータの表示装置 | |
| JP2578996B2 (ja) | 液晶表示装置 | |
| JP2776678B2 (ja) | 表示回路 | |
| JP2786054B2 (ja) | 液晶表示装置の表示方法 | |
| JPH1097226A (ja) | 液晶駆動装置およびこれを有する液晶表示装置 | |
| JP2007011130A (ja) | Ｌｃｄ表示制御装置 | |
| JP2845038B2 (ja) | タイミング制御装置 | |
| JP2000056740A (ja) | 表示装置の省電力化制御方式 | |
| JP2003044009A (ja) | アクティブマトリクス型表示装置及びその制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |