JPH09297562A - Ｌｃｄ表示装置 - Google Patents
Ｌｃｄ表示装置Info
- Publication number
- JPH09297562A JPH09297562A JP8114673A JP11467396A JPH09297562A JP H09297562 A JPH09297562 A JP H09297562A JP 8114673 A JP8114673 A JP 8114673A JP 11467396 A JP11467396 A JP 11467396A JP H09297562 A JPH09297562 A JP H09297562A
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- ram
- lcd
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 低消費電力のＬＣＤモジュールを表示装置に
接続して装置の低消費電力化を図る場合、ＣＰＵの処理
制御を複雑化せずに装置の消費電力を低減する。 【解決手段】 内蔵ＲＡＭ７１を有する低消費電力のＬ
ＣＤモジュール７へ表示データを転送する場合、ＬＣＤ
表示制御回路８の監視部８３は、ＣＰＵ１の画面データ
ＲＡＭ５へのデータ書き込みの有無を監視し、データ転
送回路８１はその監視出力に基づきＲＡＭ５のデータが
更新された時のみそのＲＡＭ５の表示データをデータシ
フトクロックａに同期して内蔵ＲＡＭ７１に転送し、か
つ転送の終了によりデータシフトクロックを停止すると
共に、ＬＣＤモジュール７の転送部７３はデータシフト
クロックの停止に基づき内蔵ＲＡＭ７１の表示データを
ＬＣＤ７２に出力する。
接続して装置の低消費電力化を図る場合、ＣＰＵの処理
制御を複雑化せずに装置の消費電力を低減する。 【解決手段】 内蔵ＲＡＭ７１を有する低消費電力のＬ
ＣＤモジュール７へ表示データを転送する場合、ＬＣＤ
表示制御回路８の監視部８３は、ＣＰＵ１の画面データ
ＲＡＭ５へのデータ書き込みの有無を監視し、データ転
送回路８１はその監視出力に基づきＲＡＭ５のデータが
更新された時のみそのＲＡＭ５の表示データをデータシ
フトクロックａに同期して内蔵ＲＡＭ７１に転送し、か
つ転送の終了によりデータシフトクロックを停止すると
共に、ＬＣＤモジュール７の転送部７３はデータシフト
クロックの停止に基づき内蔵ＲＡＭ７１の表示データを
ＬＣＤ７２に出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＣＤ表示器に画
像データを表示するＬＣＤ表示装置に関する。
像データを表示するＬＣＤ表示装置に関する。
【０００２】
【従来の技術】図２はこの種のＬＣＤ表示装置の構成を
示すブロック図である。同図において、１はＣＰＵ、２
はＣＰＵ１の実行するプログラム等が格納されたＲＯ
Ｍ、３は一時的なデータを格納するＲＡＭである。ま
た、４は各種の表示を行うＬＣＤモジュール、５はＬＣ
Ｄモジュール４に表示される表示データが格納される画
面データＲＡＭ、６は画面データＲＡＭ５の画像データ
を取り出してＬＣＤモジュール４へ送出し表示させるＬ
ＣＤ表示制御回路であり、データ転送回路６１とバス調
停回路６２とからなる。なお、図中、ＡＢはアドレスバ
ス、ＤＢはデータバスを示す。
示すブロック図である。同図において、１はＣＰＵ、２
はＣＰＵ１の実行するプログラム等が格納されたＲＯ
Ｍ、３は一時的なデータを格納するＲＡＭである。ま
た、４は各種の表示を行うＬＣＤモジュール、５はＬＣ
Ｄモジュール４に表示される表示データが格納される画
面データＲＡＭ、６は画面データＲＡＭ５の画像データ
を取り出してＬＣＤモジュール４へ送出し表示させるＬ
ＣＤ表示制御回路であり、データ転送回路６１とバス調
停回路６２とからなる。なお、図中、ＡＢはアドレスバ
ス、ＤＢはデータバスを示す。
【０００３】以上のように構成されたＬＣＤ表示装置で
は、ＣＰＵ１が例えばＲＡＭ３に格納されている表示デ
ータをＬＣＤモジュール４に表示する場合は、ＣＰＵ１
はまずＲＡＭ３の該当アドレスをアドレスバスＡＢで指
定して表示データをデータバスＤＢを介して取り出し、
次にＬＣＤ表示制御回路６のバス調停回路６２を介して
画面データＲＡＭ５のアドレス指定を行って画面データ
ＲＡＭ５の該当アドレスにその表示データを格納する。
そして画面データＲＡＭ５の該当アドレスへの表示デー
タの格納が終了すると、ＣＰＵ１はＲＡＭ３の次のアド
レスを指定してデータを取り出し画面データＲＡＭ５の
次のアドレスに格納する。このようにして画面データＲ
ＡＭ５の領域にＲＡＭ３の表示データが順次転送され
る。
は、ＣＰＵ１が例えばＲＡＭ３に格納されている表示デ
ータをＬＣＤモジュール４に表示する場合は、ＣＰＵ１
はまずＲＡＭ３の該当アドレスをアドレスバスＡＢで指
定して表示データをデータバスＤＢを介して取り出し、
次にＬＣＤ表示制御回路６のバス調停回路６２を介して
画面データＲＡＭ５のアドレス指定を行って画面データ
ＲＡＭ５の該当アドレスにその表示データを格納する。
そして画面データＲＡＭ５の該当アドレスへの表示デー
タの格納が終了すると、ＣＰＵ１はＲＡＭ３の次のアド
レスを指定してデータを取り出し画面データＲＡＭ５の
次のアドレスに格納する。このようにして画面データＲ
ＡＭ５の領域にＲＡＭ３の表示データが順次転送され
る。
【０００４】この場合、ＬＣＤ表示制御回路６のデータ
転送回路６１は、バス調停回路６２をアクセスして画面
データＲＡＭ５内の表示データをＬＣＤモジュール４へ
転送する動作を行う。この結果、画面データＲＡＭ５の
アドレスバスＡＢがバス調停回路６２によってデータ転
送回路６１側に切り替えられ、かつデータバスＤＢはＬ
ＣＤモジュール４側に切り替えられ、データ転送回路６
１により画面データＲＡＭ５の表示データが読み出され
てＬＣＤモジュール４に転送されＬＣＤモジュール４に
は表示データが表示される。
転送回路６１は、バス調停回路６２をアクセスして画面
データＲＡＭ５内の表示データをＬＣＤモジュール４へ
転送する動作を行う。この結果、画面データＲＡＭ５の
アドレスバスＡＢがバス調停回路６２によってデータ転
送回路６１側に切り替えられ、かつデータバスＤＢはＬ
ＣＤモジュール４側に切り替えられ、データ転送回路６
１により画面データＲＡＭ５の表示データが読み出され
てＬＣＤモジュール４に転送されＬＣＤモジュール４に
は表示データが表示される。
【０００５】このようなＬＣＤモジュール４へのデータ
転送を行う場合、データ転送回路６１は、データシフト
クロックａに同期した転送動作を行っている。そして、
ＬＣＤモジュール４の全ての表示領域分のデータ（１画
面データ）の転送が終了すると、データ転送回路６１は
画面データＲＡＭ５の先頭アドレスから再び表示データ
を取り出しＬＣＤモジュール４に転送する動作を繰り返
して行う。即ち、ＬＣＤモジュール４に画面表示を行う
ためには、データシフトクロックａに同期して順次表示
データを与える必要があるため、データ転送回路６１
は、画面データＲＡＭ５内の表示データの更新の有無に
かかわらずデータシフトクロックに同期したデータ転送
動作を繰り返し行っている。
転送を行う場合、データ転送回路６１は、データシフト
クロックａに同期した転送動作を行っている。そして、
ＬＣＤモジュール４の全ての表示領域分のデータ（１画
面データ）の転送が終了すると、データ転送回路６１は
画面データＲＡＭ５の先頭アドレスから再び表示データ
を取り出しＬＣＤモジュール４に転送する動作を繰り返
して行う。即ち、ＬＣＤモジュール４に画面表示を行う
ためには、データシフトクロックａに同期して順次表示
データを与える必要があるため、データ転送回路６１
は、画面データＲＡＭ５内の表示データの更新の有無に
かかわらずデータシフトクロックに同期したデータ転送
動作を繰り返し行っている。
【０００６】
【発明が解決しようとする課題】ところでこのような表
示装置に、近年、低消費電力の新たなＬＣＤモジュール
を接続して装置全体の消費電力を低減することが検討さ
れている。この低消費電力のＬＣＤモジュールは、内蔵
ＲＡＭを備え、データシフトクロックａが停止している
間は内蔵ＲＡＭの表示データがＬＣＤに繰り返し表示す
るものである。
示装置に、近年、低消費電力の新たなＬＣＤモジュール
を接続して装置全体の消費電力を低減することが検討さ
れている。この低消費電力のＬＣＤモジュールは、内蔵
ＲＡＭを備え、データシフトクロックａが停止している
間は内蔵ＲＡＭの表示データがＬＣＤに繰り返し表示す
るものである。
【０００７】このような低消費電力のＬＣＤモジュール
を表示装置に組み込む場合、装置側ではＬＣＤモジュー
ルの内蔵ＲＡＭに表示データを書き込んだ後、データ転
送回路６１から出力されるデータシフトクロックａを停
止する必要がある。しかし、データシフトクロックａを
停止するためには、データ転送回路６１とＬＣＤモジュ
ール間にゲート回路を設け、ＣＰＵ１がデータ転送回路
６１からＬＣＤモジュールへのデータ転送終了を検知し
てこのゲート回路を制御することによりＬＣＤモジュー
ルへのデータシフトクロックａを停止させる必要があ
り、ＣＰＵ１の処理が複雑化するという問題がある。従
って本発明は、低消費電力のＬＣＤモジュールを表示装
置に接続して表示装置の低消費電力化を図る場合、ＣＰ
Ｕの処理制御を複雑化せずに装置全体の消費電力を低減
することを目的とする。
を表示装置に組み込む場合、装置側ではＬＣＤモジュー
ルの内蔵ＲＡＭに表示データを書き込んだ後、データ転
送回路６１から出力されるデータシフトクロックａを停
止する必要がある。しかし、データシフトクロックａを
停止するためには、データ転送回路６１とＬＣＤモジュ
ール間にゲート回路を設け、ＣＰＵ１がデータ転送回路
６１からＬＣＤモジュールへのデータ転送終了を検知し
てこのゲート回路を制御することによりＬＣＤモジュー
ルへのデータシフトクロックａを停止させる必要があ
り、ＣＰＵ１の処理が複雑化するという問題がある。従
って本発明は、低消費電力のＬＣＤモジュールを表示装
置に接続して表示装置の低消費電力化を図る場合、ＣＰ
Ｕの処理制御を複雑化せずに装置全体の消費電力を低減
することを目的とする。
【０００８】
【課題を解決するための手段】このような課題を解決す
るために本発明は、画面データメモリの表示データの更
新時に画面データメモリの表示データをデータシフトク
ロックに基づいて内蔵メモリに転送するとともに転送の
終了によりデータシフトクロックを停止する表示制御回
路とを設けたものである。従って、画面データメモリの
表示データの更新時には画面データメモリの表示データ
が内蔵メモリに転送され、転送が終了しデータシフトク
ロックが停止すると内蔵メモリの表示データがＬＣＤに
出力される。また、表示制御回路に監視部を設け、監視
部により画面データメモリへの表示データの格納が検知
されると、表示制御回路は画面データメモリの表示デー
タを取り出して内蔵メモリに転送する。また、表示制御
回路は画面データメモリの表示領域が切り替えられると
切り替えられた領域の表示データを取り出して内蔵メモ
リへ転送する。
るために本発明は、画面データメモリの表示データの更
新時に画面データメモリの表示データをデータシフトク
ロックに基づいて内蔵メモリに転送するとともに転送の
終了によりデータシフトクロックを停止する表示制御回
路とを設けたものである。従って、画面データメモリの
表示データの更新時には画面データメモリの表示データ
が内蔵メモリに転送され、転送が終了しデータシフトク
ロックが停止すると内蔵メモリの表示データがＬＣＤに
出力される。また、表示制御回路に監視部を設け、監視
部により画面データメモリへの表示データの格納が検知
されると、表示制御回路は画面データメモリの表示デー
タを取り出して内蔵メモリに転送する。また、表示制御
回路は画面データメモリの表示領域が切り替えられると
切り替えられた領域の表示データを取り出して内蔵メモ
リへ転送する。
【０００９】
【発明の実施の形態】以下、本発明について図面を参照
して説明する。図１は本発明に係るＬＣＤ表示装置の構
成を示すブロック図である。同図において、このＬＣＤ
表示装置には、従来装置と同様のＣＰＵ１、ＲＯＭ２、
ＲＡＭ３及び画面データＲＡＭ５を設けられる他に、新
たに、内蔵ＲＡＭ７１を有する低消費電力のＬＣＤモジ
ュール７と、データ転送回路８１，バス調停回路８２，
画面データＲＡＭアクセス監視部（以下、監視部）８３
からなるＬＣＤ表示制御回路８とを設けている。
して説明する。図１は本発明に係るＬＣＤ表示装置の構
成を示すブロック図である。同図において、このＬＣＤ
表示装置には、従来装置と同様のＣＰＵ１、ＲＯＭ２、
ＲＡＭ３及び画面データＲＡＭ５を設けられる他に、新
たに、内蔵ＲＡＭ７１を有する低消費電力のＬＣＤモジ
ュール７と、データ転送回路８１，バス調停回路８２，
画面データＲＡＭアクセス監視部（以下、監視部）８３
からなるＬＣＤ表示制御回路８とを設けている。
【００１０】ここで、ＬＣＤモジュール７内の内蔵ＲＡ
Ｍ７１は表示データが格納されるものであり、ＬＣＤモ
ジュール７は内蔵ＲＡＭ７１へのデータ転送の停止の条
件により、内蔵ＲＡＭ７１に格納されている表示データ
をＬＣＤ７２に繰り返し表示させるものである。そし
て、この間は、ＬＣＤ表示制御回路８と画面データＲＡ
Ｍ５とはデータ転送を行わない低消費電力のスタンバイ
モードとなる。
Ｍ７１は表示データが格納されるものであり、ＬＣＤモ
ジュール７は内蔵ＲＡＭ７１へのデータ転送の停止の条
件により、内蔵ＲＡＭ７１に格納されている表示データ
をＬＣＤ７２に繰り返し表示させるものである。そし
て、この間は、ＬＣＤ表示制御回路８と画面データＲＡ
Ｍ５とはデータ転送を行わない低消費電力のスタンバイ
モードとなる。
【００１１】ＬＣＤ表示制御回路８は、ＣＰＵ１が画面
データＲＡＭ５に表示データが書き込まれると、画面デ
ータＲＡＭ５の表示データを読み出しデータシフトクロ
ックａに同期してこの表示データをＬＣＤモジュール７
の内蔵ＲＡＭ７１に転送するものである。そして、ＬＣ
Ｄ７２の１画面分の転送が終了するとデータシフトクロ
ックａの出力を停止する。
データＲＡＭ５に表示データが書き込まれると、画面デ
ータＲＡＭ５の表示データを読み出しデータシフトクロ
ックａに同期してこの表示データをＬＣＤモジュール７
の内蔵ＲＡＭ７１に転送するものである。そして、ＬＣ
Ｄ７２の１画面分の転送が終了するとデータシフトクロ
ックａの出力を停止する。
【００１２】次に以上のように構成されたＬＣＤ表示装
置の動作を説明する。ＣＰＵ１が例えばＲＡＭ３に格納
されている表示データをＬＣＤモジュール７に表示する
場合は、ＣＰＵ１はＲＡＭ３の該当アドレスをアクセス
して表示データを読み出し、次にＬＣＤ表示制御回路８
のバス調停回路８２を介して画面データＲＡＭ５の該当
アドレス指定し、画面データＲＡＭ５の該当アドレスに
その表示データを格納する。そして画面データＲＡＭ５
の該当アドレスへの表示データの格納が終了すると、Ｃ
ＰＵ１はＲＡＭ３の次のアドレスを指定してデータを読
み出して画面データＲＡＭ５の次のアドレスに同様に格
納する。このようにして画面データＲＡＭ５の領域にＲ
ＡＭ３の表示データが順次転送される。
置の動作を説明する。ＣＰＵ１が例えばＲＡＭ３に格納
されている表示データをＬＣＤモジュール７に表示する
場合は、ＣＰＵ１はＲＡＭ３の該当アドレスをアクセス
して表示データを読み出し、次にＬＣＤ表示制御回路８
のバス調停回路８２を介して画面データＲＡＭ５の該当
アドレス指定し、画面データＲＡＭ５の該当アドレスに
その表示データを格納する。そして画面データＲＡＭ５
の該当アドレスへの表示データの格納が終了すると、Ｃ
ＰＵ１はＲＡＭ３の次のアドレスを指定してデータを読
み出して画面データＲＡＭ５の次のアドレスに同様に格
納する。このようにして画面データＲＡＭ５の領域にＲ
ＡＭ３の表示データが順次転送される。
【００１３】こうしたＣＰＵ１による画面データＲＡＭ
５への表示データの格納動作は、ＬＣＤ表示制御回路８
内のバス調停回路８２からのアドレスデコード信号ｂと
して監視部８３に伝達され、監視される。そしてこの監
視部８３の監視出力信号ｃがデータ転送回路８１に伝達
される。データ転送回路８１はこの監視出力信号ｃを検
知すると、データシフトクロックａを動作させると共
に、バス調停回路８２をアクセスして画面データＲＡＭ
５内の表示データをデータシフトクロックａに同期させ
てＬＣＤモジュール７の内蔵ＲＡＭ７１へ転送する動作
を行う。
５への表示データの格納動作は、ＬＣＤ表示制御回路８
内のバス調停回路８２からのアドレスデコード信号ｂと
して監視部８３に伝達され、監視される。そしてこの監
視部８３の監視出力信号ｃがデータ転送回路８１に伝達
される。データ転送回路８１はこの監視出力信号ｃを検
知すると、データシフトクロックａを動作させると共
に、バス調停回路８２をアクセスして画面データＲＡＭ
５内の表示データをデータシフトクロックａに同期させ
てＬＣＤモジュール７の内蔵ＲＡＭ７１へ転送する動作
を行う。
【００１４】すると、バス調停回路８２が画面データＲ
ＡＭ５のアドレスバスＡＢをデータ転送回路８１側に切
り替えることにより、ＣＰＵ１からアドレス指定されて
いる画面データＲＡＭ５の表示データが内蔵ＲＡＭ７１
に転送される。このようにしてＣＰＵ１が画面データＲ
ＡＭ５に表示データを格納する毎にそのデータがデータ
転送回路８１により内蔵ＲＡＭ７１に転送される。な
お、ＣＰＵ１により一連の表示データが全て画面データ
ＲＡＭ５に格納された後、データ転送回路８１がバス調
停回路８２をアクセスして画面データＲＡＭ５の先頭領
域の表示データから順次内蔵ＲＡＭ７１へ転送するよう
にしても良い。
ＡＭ５のアドレスバスＡＢをデータ転送回路８１側に切
り替えることにより、ＣＰＵ１からアドレス指定されて
いる画面データＲＡＭ５の表示データが内蔵ＲＡＭ７１
に転送される。このようにしてＣＰＵ１が画面データＲ
ＡＭ５に表示データを格納する毎にそのデータがデータ
転送回路８１により内蔵ＲＡＭ７１に転送される。な
お、ＣＰＵ１により一連の表示データが全て画面データ
ＲＡＭ５に格納された後、データ転送回路８１がバス調
停回路８２をアクセスして画面データＲＡＭ５の先頭領
域の表示データから順次内蔵ＲＡＭ７１へ転送するよう
にしても良い。
【００１５】ＬＣＤモジュール７の内蔵ＲＡＭ７１への
データ転送が終了すると、データ転送回路８１は、デー
タシフトクロックａのＬＣＤモジュール７への送出を停
止する。ＬＣＤモジュール７の転送部７３ではこのデー
タシフトクロックａの停止を検知すると、上述したよう
に、内蔵ＲＡＭ７１に格納されている表示データを順次
ＬＣＤ７２に繰り返して表示する動作を行う。この結
果、ＬＣＤ７２にはＣＰＵ１により更新格納された画面
データＲＡＭ５の表示データが表示される。
データ転送が終了すると、データ転送回路８１は、デー
タシフトクロックａのＬＣＤモジュール７への送出を停
止する。ＬＣＤモジュール７の転送部７３ではこのデー
タシフトクロックａの停止を検知すると、上述したよう
に、内蔵ＲＡＭ７１に格納されている表示データを順次
ＬＣＤ７２に繰り返して表示する動作を行う。この結
果、ＬＣＤ７２にはＣＰＵ１により更新格納された画面
データＲＡＭ５の表示データが表示される。
【００１６】このようにＬＣＤモジュール７の転送部７
３ではデータシフトクロックａが停止している間は、常
時、内蔵ＲＡＭ７１からＬＣＤ７２へのデータ転送を繰
り返し行っている。また、このときデータ転送回路８１
を含むＬＣＤ表示制御回路８はデータ転送及びデータシ
フトクロックａの停止によって低消費電力のスタンバイ
モードとなる。ここでＣＰＵ１により画面データＲＡＭ
５に表示データの書込が行われると、表示制御回路８は
スタンバイモードから動作モードとなって再び上述した
表示データの転送動作を行う。
３ではデータシフトクロックａが停止している間は、常
時、内蔵ＲＡＭ７１からＬＣＤ７２へのデータ転送を繰
り返し行っている。また、このときデータ転送回路８１
を含むＬＣＤ表示制御回路８はデータ転送及びデータシ
フトクロックａの停止によって低消費電力のスタンバイ
モードとなる。ここでＣＰＵ１により画面データＲＡＭ
５に表示データの書込が行われると、表示制御回路８は
スタンバイモードから動作モードとなって再び上述した
表示データの転送動作を行う。
【００１７】このようにＬＣＤモジュールへ表示データ
を転送する場合、従来ではＬＣＤ表示制御回路が画面デ
ータＲＡＭから常時、表示データを取り出してＬＣＤモ
ジュールへ転送していたのに対し、本実施の形態では、
データが画面データＲＡＭ４に格納された場合のみＬＣ
Ｄ表示制御回路８がこれらのデータを読み出してＬＣＤ
モジュール７へ転送すると共に、転送終了後はＬＣＤモ
ジュール７及び画面データＲＡＭ４は低消費電力のスタ
ンバイモードとするようにしたものである。
を転送する場合、従来ではＬＣＤ表示制御回路が画面デ
ータＲＡＭから常時、表示データを取り出してＬＣＤモ
ジュールへ転送していたのに対し、本実施の形態では、
データが画面データＲＡＭ４に格納された場合のみＬＣ
Ｄ表示制御回路８がこれらのデータを読み出してＬＣＤ
モジュール７へ転送すると共に、転送終了後はＬＣＤモ
ジュール７及び画面データＲＡＭ４は低消費電力のスタ
ンバイモードとするようにしたものである。
【００１８】なお、画面データＲＡＭ５の容量は、内蔵
ＲＡＭ７１の容量の数倍の容量を有しており、ＬＣＤ７
２にある画面が表示されている場合にＣＰＵ１により次
の画面に切り替えられる場合は、その表示データを格納
している画面データＲＡＭ５の領域へのアドレスの切り
替えが行われる。この画面切替信号はバス調停回路８２
からアドレスデコード信号ｂとして監視部８３へ伝達さ
れ、さらに監視部８３から監視出力信号ｃとしてデータ
転送回路８１に伝達される。この場合、データ転送回路
８１は同様に、データシフトクロックａを動作させると
共に、バス調停回路８２をアクセスして画面データＲＡ
Ｍ５内の該当領域の表示データをデータシフトクロック
ａに同期させてＬＣＤモジュール７の内蔵ＲＡＭ７１へ
転送する動作を行う。この結果、ＬＣＤ７２には切り替
わった画面が表示される。
ＲＡＭ７１の容量の数倍の容量を有しており、ＬＣＤ７
２にある画面が表示されている場合にＣＰＵ１により次
の画面に切り替えられる場合は、その表示データを格納
している画面データＲＡＭ５の領域へのアドレスの切り
替えが行われる。この画面切替信号はバス調停回路８２
からアドレスデコード信号ｂとして監視部８３へ伝達さ
れ、さらに監視部８３から監視出力信号ｃとしてデータ
転送回路８１に伝達される。この場合、データ転送回路
８１は同様に、データシフトクロックａを動作させると
共に、バス調停回路８２をアクセスして画面データＲＡ
Ｍ５内の該当領域の表示データをデータシフトクロック
ａに同期させてＬＣＤモジュール７の内蔵ＲＡＭ７１へ
転送する動作を行う。この結果、ＬＣＤ７２には切り替
わった画面が表示される。
【００１９】このように、ＬＣＤ表示制御回路８に監視
部８３を設け、監視部８３は画面データメモリ５への表
示データの書き込みを監視すると共に、データ転送回路
８１は監視部８３による監視出力があったときのみ画面
データＲＡＭ５の表示データをＬＣＤモジュール７の内
蔵ＲＡＭ７１に転送し、転送終了後はデータシフトクロ
ックａを停止するようにしたので、低消費電力のＬＣＤ
モジュール７を表示装置に接続して表示装置の低消費電
力化を図る場合、ＣＰＵの余分な処理制御を必要とせず
に装置全体の消費電力を低減することが可能になる。
部８３を設け、監視部８３は画面データメモリ５への表
示データの書き込みを監視すると共に、データ転送回路
８１は監視部８３による監視出力があったときのみ画面
データＲＡＭ５の表示データをＬＣＤモジュール７の内
蔵ＲＡＭ７１に転送し、転送終了後はデータシフトクロ
ックａを停止するようにしたので、低消費電力のＬＣＤ
モジュール７を表示装置に接続して表示装置の低消費電
力化を図る場合、ＣＰＵの余分な処理制御を必要とせず
に装置全体の消費電力を低減することが可能になる。
【００２０】
【発明の効果】以上説明したように本発明によれば、表
示制御回路は、画面データメモリの表示データの更新時
にのみ画面データメモリの表示データをＬＣＤモジュー
ル内の内蔵メモリに転送し転送終了後にはデータシフト
クロックを停止するようにしたので、データシフトクロ
ックの停止期間に内蔵メモリの表示データをＬＣＤに繰
り返し表示する低消費電力のＬＣＤモジュールを本装置
に接続して本装置の低消費電力化を図る場合、ＣＰＵの
余分な処理制御を必要とせずに装置全体の消費電力を低
減することが可能になる。また、表示制御回路に監視部
を設け、監視部により画面データメモリへの表示データ
の格納が検知されると、表示制御回路は画面データメモ
リの表示データを取り出して内蔵メモリに転送するよう
にしたので、表示制御回路では、画面データメモリの表
示データの更新を的確に検知して表示データを転送でき
る。また、表示制御回路は画面データメモリの表示領域
が切り替えられると切り替えられた領域の表示データを
取り出して内蔵メモリへ転送するようにしたので、表示
制御回路では、同様に画面データメモリの表示データの
更新を的確に検知でして表示データの転送を行うことが
できる。
示制御回路は、画面データメモリの表示データの更新時
にのみ画面データメモリの表示データをＬＣＤモジュー
ル内の内蔵メモリに転送し転送終了後にはデータシフト
クロックを停止するようにしたので、データシフトクロ
ックの停止期間に内蔵メモリの表示データをＬＣＤに繰
り返し表示する低消費電力のＬＣＤモジュールを本装置
に接続して本装置の低消費電力化を図る場合、ＣＰＵの
余分な処理制御を必要とせずに装置全体の消費電力を低
減することが可能になる。また、表示制御回路に監視部
を設け、監視部により画面データメモリへの表示データ
の格納が検知されると、表示制御回路は画面データメモ
リの表示データを取り出して内蔵メモリに転送するよう
にしたので、表示制御回路では、画面データメモリの表
示データの更新を的確に検知して表示データを転送でき
る。また、表示制御回路は画面データメモリの表示領域
が切り替えられると切り替えられた領域の表示データを
取り出して内蔵メモリへ転送するようにしたので、表示
制御回路では、同様に画面データメモリの表示データの
更新を的確に検知でして表示データの転送を行うことが
できる。
【図１】 本発明のＬＣＤ表示装置の構成を示すブロッ
ク図である。
ク図である。
【図２】 従来装置の構成を示すブロック図である。
１…ＣＰＵ、３…ＲＡＭ、５…画面データＲＡＭ、７…
ＬＣＤモジュール、８…ＬＣＤ表示制御回路、７１…内
蔵ＲＡＭ、７２…ＬＣＤ、７３…転送部、８１…データ
転送回路、８２…バス調停回路、８３…画面データＲＡ
Ｍアクセス監視部（監視部）、ａ…データシフトクロッ
ク，ｂ…アドレスデコード信号。
ＬＣＤモジュール、８…ＬＣＤ表示制御回路、７１…内
蔵ＲＡＭ、７２…ＬＣＤ、７３…転送部、８１…データ
転送回路、８２…バス調停回路、８３…画面データＲＡ
Ｍアクセス監視部（監視部）、ａ…データシフトクロッ
ク，ｂ…アドレスデコード信号。
Claims (3)
- 【請求項１】 表示データが格納される画面データメモ
リと、表示データを格納する内蔵メモリと，ＬＣＤと，
内蔵メモリの表示データをＬＣＤに転送する転送部とか
らなるＬＣＤモジュールとを備え、前記画面データメモ
リ内の表示データを前記ＬＣＤモジュールへ転送し表示
させるＬＣＤ表示装置において、 前記画面データメモリの表示データの更新時にこの画面
データメモリの表示データをデータシフトクロックに基
づいて前記内蔵メモリに転送するとともに転送の終了に
よりデータシフトクロックを停止する表示制御回路を備
えたことを特徴とするＬＣＤ表示装置。 - 【請求項２】 請求項１において、 表示制御回路に監視部を設け、監視部により前記画面デ
ータメモリへの表示データの格納が検知されると、表示
制御回路は画面データメモリの表示データを取り出して
前記内蔵メモリに転送することを特徴とするＬＣＤ表示
装置。 - 【請求項３】 請求項１において、 表示制御回路に監視部を設け、画面データメモリの表示
領域が切り替えが前記監視部により検知されると、表示
制御回路は画面データメモリの切り替えられた領域の表
示データを取り出して内蔵メモリへ転送することを特徴
とするＬＣＤ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8114673A JPH09297562A (ja) | 1996-05-09 | 1996-05-09 | Ｌｃｄ表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8114673A JPH09297562A (ja) | 1996-05-09 | 1996-05-09 | Ｌｃｄ表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09297562A true JPH09297562A (ja) | 1997-11-18 |
Family
ID=14643754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8114673A Pending JPH09297562A (ja) | 1996-05-09 | 1996-05-09 | Ｌｃｄ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09297562A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100476401B1 (ko) * | 2001-11-12 | 2005-03-17 | 세이코 엡슨 가부시키가이샤 | 화상 표시 방법, 화상 표시 장치 및 전자기기 |
| KR100482493B1 (ko) * | 2000-05-31 | 2005-04-14 | 마츠시타 덴끼 산교 가부시키가이샤 | 화상 출력 장치 및 화상 출력 제어 방법 |
| KR100590923B1 (ko) * | 1999-06-30 | 2006-06-19 | 비오이 하이디스 테크놀로지 주식회사 | 디스플레이 데이터 전송 방법 및 회로 |
| US7116304B2 (en) | 2001-04-18 | 2006-10-03 | Seiko Epson Corporation | Liquid crystal display apparatus |
| KR100777683B1 (ko) * | 2006-11-15 | 2007-11-21 | (주)토마토엘에스아이 | 디스플레이 왜곡 방지를 위한 ｓｒａｍ을 내장한 액정 구동드라이버의 인터페이스 장치 및 그 방법 |
| WO2008111396A1 (ja) * | 2007-03-15 | 2008-09-18 | Nec Corporation | 半導体集積回路装置 |
| JP2009086363A (ja) * | 2007-09-28 | 2009-04-23 | Kyocera Corp | 携帯電子機器 |
| JP2012032579A (ja) * | 2010-07-30 | 2012-02-16 | Kyocera Mita Corp | 電源制御装置 |
-
1996
- 1996-05-09 JP JP8114673A patent/JPH09297562A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100590923B1 (ko) * | 1999-06-30 | 2006-06-19 | 비오이 하이디스 테크놀로지 주식회사 | 디스플레이 데이터 전송 방법 및 회로 |
| KR100482493B1 (ko) * | 2000-05-31 | 2005-04-14 | 마츠시타 덴끼 산교 가부시키가이샤 | 화상 출력 장치 및 화상 출력 제어 방법 |
| US7116304B2 (en) | 2001-04-18 | 2006-10-03 | Seiko Epson Corporation | Liquid crystal display apparatus |
| KR100476401B1 (ko) * | 2001-11-12 | 2005-03-17 | 세이코 엡슨 가부시키가이샤 | 화상 표시 방법, 화상 표시 장치 및 전자기기 |
| KR100777683B1 (ko) * | 2006-11-15 | 2007-11-21 | (주)토마토엘에스아이 | 디스플레이 왜곡 방지를 위한 ｓｒａｍ을 내장한 액정 구동드라이버의 인터페이스 장치 및 그 방법 |
| WO2008111396A1 (ja) * | 2007-03-15 | 2008-09-18 | Nec Corporation | 半導体集積回路装置 |
| JP5115548B2 (ja) * | 2007-03-15 | 2013-01-09 | 日本電気株式会社 | 半導体集積回路装置 |
| US9019285B2 (en) | 2007-03-15 | 2015-04-28 | Renesas Electronics Corporation | Semiconductor integrated circuit device |
| JP2009086363A (ja) * | 2007-09-28 | 2009-04-23 | Kyocera Corp | 携帯電子機器 |
| JP2012032579A (ja) * | 2010-07-30 | 2012-02-16 | Kyocera Mita Corp | 電源制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7755633B2 (en) | Loading an internal frame buffer from an external frame buffer | |
| US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
| JP2002072990A (ja) | 画像表示システム及び表示装置 | |
| JPH09297562A (ja) | Ｌｃｄ表示装置 | |
| JPH04242790A (ja) | 電子機器 | |
| JPS60117327A (ja) | ディスプレイ装置 | |
| CN111341361A (zh) | 一种快速响应的中控屏显示方法及装置 | |
| JP2549765B2 (ja) | マイクロコンピュータ | |
| JP2002311918A (ja) | 液晶表示装置 | |
| JP2904876B2 (ja) | パーソナルコンピュータの表示装置 | |
| JPS6259396B2 (ja) | ||
| JP2000347640A (ja) | 電子機器、表示システム及び方法 | |
| JPH09244596A (ja) | ディスプレイ制御装置 | |
| JPH1195975A (ja) | 表示装置 | |
| JPH06202715A (ja) | 状態変化検知記録回路 | |
| JPS619684A (ja) | デフオルト画面表示方式 | |
| JP2941409B2 (ja) | パーソナルコンピュータの表示装置 | |
| JP2547332Y2 (ja) | マイクロコンピュータ | |
| JPH03188545A (ja) | 画像メモリ制御装置 | |
| JPH09319352A (ja) | ディスプレイ制御回路 | |
| JP2001184014A (ja) | Ｌｃｄ制御方式 | |
| KR0174608B1 (ko) | 메모리 직접 억세스 기능을 갖는 마이컴 및 그 제어 방법 | |
| JPH0683760A (ja) | データ転送装置 | |
| JPH04340119A (ja) | 情報処理装置 | |
| JPH046482A (ja) | 半導体装置 |