JP2795926B2 - パーソナルコンピュータ - Google Patents
パーソナルコンピュータInfo
- Publication number
- JP2795926B2 JP2795926B2 JP1271236A JP27123689A JP2795926B2 JP 2795926 B2 JP2795926 B2 JP 2795926B2 JP 1271236 A JP1271236 A JP 1271236A JP 27123689 A JP27123689 A JP 27123689A JP 2795926 B2 JP2795926 B2 JP 2795926B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- refresh
- power
- main power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dram (AREA)
- Power Sources (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明はパーソナルコンピュータに用いられる表示
メモリのバックアップ回路に係り、特に表示メモリにダ
イナミックRAMを用いたパーソナルコンピュータに使用
して好適な表示メモリのバックアップ回路および表示装
置に関する。
メモリのバックアップ回路に係り、特に表示メモリにダ
イナミックRAMを用いたパーソナルコンピュータに使用
して好適な表示メモリのバックアップ回路および表示装
置に関する。
（従来の技術） 従来、パーソナルコンピュータに使用される表示メモ
リ（以下、単にVRAMと称す）のデータ保存は、保存の対
象となる表示データを主電源オフ時に、他のメモリへ、
あるいは他のメディアにファームウェアを介入して書き
込むことにより行われていた。
リ（以下、単にVRAMと称す）のデータ保存は、保存の対
象となる表示データを主電源オフ時に、他のメモリへ、
あるいは他のメディアにファームウェアを介入して書き
込むことにより行われていた。
一方、表示メモリにダイナミックRAMが使用される場
合には主電源オフと共に表示データが失われてしまう。
また、この際、電源オフ時に表示データを保存しようと
すると、電源オフ時のバックアップにファームウェアを
介入させる必要があり、従って表示システム全体の構成
が著しく繁雑化するという問題があった。
合には主電源オフと共に表示データが失われてしまう。
また、この際、電源オフ時に表示データを保存しようと
すると、電源オフ時のバックアップにファームウェアを
介入させる必要があり、従って表示システム全体の構成
が著しく繁雑化するという問題があった。
（発明が解決しようとする課題） 上述したように従来では、VRAMとしてダイナミックRA
Mを使用した場合、主電源オフにより表示画面が消えて
しまうという不都合が生じ、また、電源オフ時に表示デ
ータを保存しようとすると、電源オフ時のバックアップ
にファームウェアを介入させる必要があることから、構
成が著しく繁雑になるという問題があった。
Mを使用した場合、主電源オフにより表示画面が消えて
しまうという不都合が生じ、また、電源オフ時に表示デ
ータを保存しようとすると、電源オフ時のバックアップ
にファームウェアを介入させる必要があることから、構
成が著しく繁雑になるという問題があった。
この発明は上記事情に鑑みてなされたものであり、主
電源をオフした後もVRAMリフレッシュ回路により、ダイ
ナミックRAMで構成されるVRAMに格納された表示データ
を他のメモリ、メディア等にセーブすることなく保存で
きるリジュウム機能付のパーソナルコンピュータを実現
することを目的とする。
電源をオフした後もVRAMリフレッシュ回路により、ダイ
ナミックRAMで構成されるVRAMに格納された表示データ
を他のメモリ、メディア等にセーブすることなく保存で
きるリジュウム機能付のパーソナルコンピュータを実現
することを目的とする。
［発明の構成］ （課題を解決するための手段） 本発明は、リジューム機能を有するパーソナルコンピ
ュータにおいて、表示デバイスと、ダイナミックRAMか
ら構成され、表示データが格納される表示メモリと、前
記パーソナルコンピュータの主電源が投入されている期
間、RAS/CAS信号から構成される第１のリフレッシュ制
御信号と、アドレス信号とを用いて、前記表示メモリを
アクセスし前記表示デバイスに表示データを表示する表
示制御回路と、主電源が遮断されている期間、前記表示
メモリの表示データを保持するためのリフレッシュ制御
を実行するリフレッシュ手段と、主電源が遮断されてい
る期間、前記表示メモリおよび前記リフレッシュ手段に
電源を供給するバックアップ電池とを具備し、前記リフ
レッシュ手段は、前記主電源の供給状態を示すパワーオ
ン信号を入力する手段と、前記パワーオン信号が前記主
電源の遮断を示す状態であるとき、前記パーソナルコン
ピュータに設けられている時計モジュールから出力され
る一定周期のクロック信号を受けて、前記表示メモリの
内容をバックアップするためにRAS/CAS信号から構成さ
れる第２のリフレッシュ制御信号を出力する出力手段
と、前記主電源の遮断されている期間は前記出力手段か
らの前記第２のリフレッシュ制御信号が前記表示メモリ
に供給され、前記主電源が投入されている期間は前記表
示制御回路からの前記第１のリフレッシュ制御信号が前
記表示メモリに供給されるように、前記入力手段に入力
されたパワーオン信号の状態に応じて前記第１および第
２のリフレッシュ制御信号を切り替えるリフレッシュ制
御信号選択手段とを具備することを特徴とする。
ュータにおいて、表示デバイスと、ダイナミックRAMか
ら構成され、表示データが格納される表示メモリと、前
記パーソナルコンピュータの主電源が投入されている期
間、RAS/CAS信号から構成される第１のリフレッシュ制
御信号と、アドレス信号とを用いて、前記表示メモリを
アクセスし前記表示デバイスに表示データを表示する表
示制御回路と、主電源が遮断されている期間、前記表示
メモリの表示データを保持するためのリフレッシュ制御
を実行するリフレッシュ手段と、主電源が遮断されてい
る期間、前記表示メモリおよび前記リフレッシュ手段に
電源を供給するバックアップ電池とを具備し、前記リフ
レッシュ手段は、前記主電源の供給状態を示すパワーオ
ン信号を入力する手段と、前記パワーオン信号が前記主
電源の遮断を示す状態であるとき、前記パーソナルコン
ピュータに設けられている時計モジュールから出力され
る一定周期のクロック信号を受けて、前記表示メモリの
内容をバックアップするためにRAS/CAS信号から構成さ
れる第２のリフレッシュ制御信号を出力する出力手段
と、前記主電源の遮断されている期間は前記出力手段か
らの前記第２のリフレッシュ制御信号が前記表示メモリ
に供給され、前記主電源が投入されている期間は前記表
示制御回路からの前記第１のリフレッシュ制御信号が前
記表示メモリに供給されるように、前記入力手段に入力
されたパワーオン信号の状態に応じて前記第１および第
２のリフレッシュ制御信号を切り替えるリフレッシュ制
御信号選択手段とを具備することを特徴とする。
（作用） すなわち、本発明は、電源オフ時にそのときの作業状
態をセーブし、電源再投入時に、セーブされている情報
を用いて電源オフ直前の作業状態に復元するというリジ
ューム機能を有するパーソナルコンピュータにおいて、
電源オフ時に表示メモリの内容を他の不揮発性メモリに
転送し、電源再投入時に表示データを不揮発性メモリか
ら読み出して表示メモリに再書き込みするといった複雑
な制御を行うことなく、電源再投入時に、電源オフ直前
の表示データを高速に表示できるようにする事を目的と
したものであり、そのために、電源オフ後も表示メモリ
の内容をそのままその表示メモリ内で保持するという新
たなリジューム方式を採用し、且つその新リジューム方
式の実現のために、従来よりパーソナルコンピュータに
設けられている時計モジュールから出力される一定周期
のクロック信号を使用して表示メモリをバックアップす
るための専用のリフレッシュ信号を生成すると共に、そ
のバックアップ用のリフレッシュ信号と表示制御回路か
ら出力される通常動作用のリフレッシュ信号との切り替
えに、パーソナルコンピュータの主電源の状態を示すパ
ワーオン信号を利用するという構成を用いたものであっ
て、ａ）電源オフ後も表示メモリの内容をそのままその
表示メモリ内で保持するという新たなリジューム方式を
採用する点、ｂ）バックアップ用リフレッシュ信号の生
成のためのクロック信号として電源オフ後も動作し続け
る時計モジュールからの出力を用いる点、およびｃ）パ
ーソナルコンピュータの主電源の状態をシステム内の各
種LSIに通知するために従来より用いられているパワー
オン信号に連動させてリフレッシュ信号の切り替えを行
うという点、を特徴とするものであり、これにより、簡
単な構成で、しかも電源再投入時に、電源オフ直前の表
示データを高速に表示できるようになる。
態をセーブし、電源再投入時に、セーブされている情報
を用いて電源オフ直前の作業状態に復元するというリジ
ューム機能を有するパーソナルコンピュータにおいて、
電源オフ時に表示メモリの内容を他の不揮発性メモリに
転送し、電源再投入時に表示データを不揮発性メモリか
ら読み出して表示メモリに再書き込みするといった複雑
な制御を行うことなく、電源再投入時に、電源オフ直前
の表示データを高速に表示できるようにする事を目的と
したものであり、そのために、電源オフ後も表示メモリ
の内容をそのままその表示メモリ内で保持するという新
たなリジューム方式を採用し、且つその新リジューム方
式の実現のために、従来よりパーソナルコンピュータに
設けられている時計モジュールから出力される一定周期
のクロック信号を使用して表示メモリをバックアップす
るための専用のリフレッシュ信号を生成すると共に、そ
のバックアップ用のリフレッシュ信号と表示制御回路か
ら出力される通常動作用のリフレッシュ信号との切り替
えに、パーソナルコンピュータの主電源の状態を示すパ
ワーオン信号を利用するという構成を用いたものであっ
て、ａ）電源オフ後も表示メモリの内容をそのままその
表示メモリ内で保持するという新たなリジューム方式を
採用する点、ｂ）バックアップ用リフレッシュ信号の生
成のためのクロック信号として電源オフ後も動作し続け
る時計モジュールからの出力を用いる点、およびｃ）パ
ーソナルコンピュータの主電源の状態をシステム内の各
種LSIに通知するために従来より用いられているパワー
オン信号に連動させてリフレッシュ信号の切り替えを行
うという点、を特徴とするものであり、これにより、簡
単な構成で、しかも電源再投入時に、電源オフ直前の表
示データを高速に表示できるようになる。
（実施例） 以下、図面を使用して本発明の実施例につき説明す
る。
る。
第１図は本発明の実施例を示すブロック図である。図
において、符号１はシステムの制御を司るCPU、符号２
は電源オン時に於いてCPU1の制御の下に表示デバイス５
を表示ドライブ制御する表示制御部である。符号３はVR
AMリフレッシュ回路であり、主電源オフ時のVRAMリフレ
ッシュを行う。符号４はダイナミックRAMで構成される
表示メモリ（VRAM）であり、CPU1の制御の下に表示デー
タが書込まれ、表示制御部２により読出し制御されて表
示信号の生成に供される。符号５は例えばCRTディスプ
レイ、プラズマディスプレイ、又は液晶ディスプレイ等
により構成される表示デバイスである。符号６はバック
アップ用の電池であり、主電源オフ時にリフレッシュ回
路３、及び表示メモリ（VRAM）４にバックアップ電源を
供給する。
において、符号１はシステムの制御を司るCPU、符号２
は電源オン時に於いてCPU1の制御の下に表示デバイス５
を表示ドライブ制御する表示制御部である。符号３はVR
AMリフレッシュ回路であり、主電源オフ時のVRAMリフレ
ッシュを行う。符号４はダイナミックRAMで構成される
表示メモリ（VRAM）であり、CPU1の制御の下に表示デー
タが書込まれ、表示制御部２により読出し制御されて表
示信号の生成に供される。符号５は例えばCRTディスプ
レイ、プラズマディスプレイ、又は液晶ディスプレイ等
により構成される表示デバイスである。符号６はバック
アップ用の電池であり、主電源オフ時にリフレッシュ回
路３、及び表示メモリ（VRAM）４にバックアップ電源を
供給する。
第２図は第１図に示したVRAMリフレッシュ回路３の内
部構成を示すブロック図である。図において、符号31は
制御部であり、主電源オン時はその旨を示す主電源オン
信号（PON）を受けて、表示制御部２より生成されるVRA
M制御信号（RAS/CAS/WE）をそのまま表示メモリ（VRA
M）４に出力し、電源オフ時は、図示しない例えば時計
モジュール（RTC）又は電源オフ時に於いても動作する
発振回路等から得られる一定周期のクロックをリフレッ
シュ信号（REFCLK）として、表示データ保存のためのリ
フレッシュ信号（RAS/CAS）を生成し表示メモリ（VRA
M）４に出力制御する。符号32はゲートであり、上記制
御部31の制御の下に、主電源オン時は、表示制御部２よ
り生成されるVRAM制御のためのRAS信号（RAS1）,CAS信
号（CAS1）をそのまま表示メモリ（VRAM）４に出力し、
電源オフ時は、制御部31のタイミング制御で生成された
表示データ保存のためのリフレッシュ信号（RAS2,CAS
2）を表示メモリ（VRAM）４に出力制御する。符号33は
ゲートであり、制御部31の制御の下に表示制御部２より
出力される表示メモリ（VRAM）アクセスのためのアドレ
ス信号（A0〜A9）を出力制御する。
部構成を示すブロック図である。図において、符号31は
制御部であり、主電源オン時はその旨を示す主電源オン
信号（PON）を受けて、表示制御部２より生成されるVRA
M制御信号（RAS/CAS/WE）をそのまま表示メモリ（VRA
M）４に出力し、電源オフ時は、図示しない例えば時計
モジュール（RTC）又は電源オフ時に於いても動作する
発振回路等から得られる一定周期のクロックをリフレッ
シュ信号（REFCLK）として、表示データ保存のためのリ
フレッシュ信号（RAS/CAS）を生成し表示メモリ（VRA
M）４に出力制御する。符号32はゲートであり、上記制
御部31の制御の下に、主電源オン時は、表示制御部２よ
り生成されるVRAM制御のためのRAS信号（RAS1）,CAS信
号（CAS1）をそのまま表示メモリ（VRAM）４に出力し、
電源オフ時は、制御部31のタイミング制御で生成された
表示データ保存のためのリフレッシュ信号（RAS2,CAS
2）を表示メモリ（VRAM）４に出力制御する。符号33は
ゲートであり、制御部31の制御の下に表示制御部２より
出力される表示メモリ（VRAM）アクセスのためのアドレ
ス信号（A0〜A9）を出力制御する。
以下、第１図、及び第２図を参照して本発明の実施例
に於ける動作を説明する。通常の動作時（電源オン時）
には、表示制御部２より発生するVRAM制御信号（RAS,CA
S,WS）により表示メモリ（VRAM）４をアクセスし、表示
デバイス５に表示信号を出力する。この通常動作時は、
上記表示制御部２で生成されたVRAM制御信号（RAS,CAS,
WS）がVRAMリフレッシュ回路３を通り抜ける（スルーす
る）だけである。主電源がオフしたときには、別回路あ
るいは発振回路等より供給されるリフレッシュ信号（RE
FCLK）によりリフレッシュ回路３から表示メモリ（VRA
M）４のデータを保持するための制御信号（RAS2,CAS2）
が表示メモリ（VRAM）４に供給される。この際はVRAMリ
フレッシュ回路３とVRAM4にバックアップ電池６よりバ
ックアップ電源が供給される。
に於ける動作を説明する。通常の動作時（電源オン時）
には、表示制御部２より発生するVRAM制御信号（RAS,CA
S,WS）により表示メモリ（VRAM）４をアクセスし、表示
デバイス５に表示信号を出力する。この通常動作時は、
上記表示制御部２で生成されたVRAM制御信号（RAS,CAS,
WS）がVRAMリフレッシュ回路３を通り抜ける（スルーす
る）だけである。主電源がオフしたときには、別回路あ
るいは発振回路等より供給されるリフレッシュ信号（RE
FCLK）によりリフレッシュ回路３から表示メモリ（VRA
M）４のデータを保持するための制御信号（RAS2,CAS2）
が表示メモリ（VRAM）４に供給される。この際はVRAMリ
フレッシュ回路３とVRAM4にバックアップ電池６よりバ
ックアップ電源が供給される。
第２図はリフレッシュ回路３の内部構成を示すブロッ
ク図であり、通常の動作時（主電源オン時）は、制御部
31が電源オン状態を示す主電源オン信号（PON）を受け
て、ゲート32,33を開制御し、表示制御部２より出力さ
れるVRAM制御信号（RAS/CAS/WE）、及びアドレス信号
（A0〜A9）をそのまま表示メモリ（VRAM）４に供給す
る。この際の表示メモリ（VRAM）４に供給されるRAS信
号、CAS信号を第２図に於いてはRAS1、CAS1として示し
ている。
ク図であり、通常の動作時（主電源オン時）は、制御部
31が電源オン状態を示す主電源オン信号（PON）を受け
て、ゲート32,33を開制御し、表示制御部２より出力さ
れるVRAM制御信号（RAS/CAS/WE）、及びアドレス信号
（A0〜A9）をそのまま表示メモリ（VRAM）４に供給す
る。この際の表示メモリ（VRAM）４に供給されるRAS信
号、CAS信号を第２図に於いてはRAS1、CAS1として示し
ている。
また、電源オフ時は、制御部31が図示しない例えば時
計モジュール（RTC）又は電源オフ時に於いても動作す
る発振回路等から得られる一定周期のクロックをリフレ
ッシュ信号（REFCLK）として受け、表示データ保存のた
めのリフレッシュ信号（RAS2,CAS2）を表示メモリ（VRA
M）４に供給する。
計モジュール（RTC）又は電源オフ時に於いても動作す
る発振回路等から得られる一定周期のクロックをリフレ
ッシュ信号（REFCLK）として受け、表示データ保存のた
めのリフレッシュ信号（RAS2,CAS2）を表示メモリ（VRA
M）４に供給する。
尚、本発明実施例では表示メモリ（VRAM）の制御のみ
例示して説明してきたが、これに限らず電源オフ時にデ
ータを保存するメモリを有する装置全てに同様の方法で
応用できる。
例示して説明してきたが、これに限らず電源オフ時にデ
ータを保存するメモリを有する装置全てに同様の方法で
応用できる。
［発明の効果］ 以上説明のように本発明によれば、表示メモリ（VRA
M）にダイナミックRAMを用いたパーソナルコンピュータ
に於いて、主電源オフ後も表示用メモリの内容が表示用
メモリに保存されるため、表示メモリにダイナミックRA
Mを用いたパーソナルコンピュータに於いて、電源投入
時に表示データの再表示が可能なリジュウム機能が容易
に実現できる。
M）にダイナミックRAMを用いたパーソナルコンピュータ
に於いて、主電源オフ後も表示用メモリの内容が表示用
メモリに保存されるため、表示メモリにダイナミックRA
Mを用いたパーソナルコンピュータに於いて、電源投入
時に表示データの再表示が可能なリジュウム機能が容易
に実現できる。
第１図は本発明の実施例を示すブロック図、第２図は第
１図に示すリフレッシュ回路の内部構成を示すブロック
図である。 １……CPU、２……表示制御回路、３……VRAMリフレッ
シュ回路、４……表示メモリ（VRAM）、５……表示デバ
イス、６……バックアップ電池、31……制御部、32,33
……ゲート。
１図に示すリフレッシュ回路の内部構成を示すブロック
図である。 １……CPU、２……表示制御回路、３……VRAMリフレッ
シュ回路、４……表示メモリ（VRAM）、５……表示デバ
イス、６……バックアップ電池、31……制御部、32,33
……ゲート。
Claims (1)
- 【請求項１】リジューム機能を有するパーソナルコンピ
ュータにおいて、 表示デバイスと、 ダイナミックRAMから構成され、表示データが格納され
る表示メモリと、 前記パーソナルコンピュータの主電源が投入されている
期間、RAS/CAS信号から構成される第１のリフレッシュ
制御信号と、アドレス信号とを用いて、前記表示メモリ
をアクセスし前記表示デバイスに表示データを表示する
表示制御回路と、 主電源が遮断されている期間、前記表示メモリの表示デ
ータを保持するためのリフレッシュ制御を実行するリフ
レッシュ手段と、 主電源が遮断されている期間、前記表示メモリおよび前
記リフレッシュ手段に電源を供給するバックアップ電池
とを具備し、 前記リフレッシュ手段は、 前記主電源の供給状態を示すパワーオン信号を入力する
手段と、 前記パワーオン信号が前記主電源の遮断を示す状態であ
るとき、前記パーソナルコンピュータに設けられている
時計モジュールから出力される一定周期のクロック信号
を受けて、前記表示メモリの内容をバックアップするた
めにRAS/CAS信号から構成される第２のリフレッシュ制
御信号を出力する出力手段と、 前記主電源の遮断されている期間は前記出力手段からの
前記第２のリフレッシュ制御信号が前記表示メモリに供
給され、前記主電源が投入されている期間は前記表示制
御回路からの前記第１のリフレッシュ制御信号が前記表
示メモリに供給されるように、前記入力手段に入力され
たパワーオン信号の状態に応じて前記第１および第２の
リフレッシュ制御信号を切り替えるリフレッシュ制御信
号選択手段とを具備することを特徴とするパーソナルコ
ンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1271236A JP2795926B2 (ja) | 1989-10-18 | 1989-10-18 | パーソナルコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1271236A JP2795926B2 (ja) | 1989-10-18 | 1989-10-18 | パーソナルコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03131922A JPH03131922A (ja) | 1991-06-05 |
| JP2795926B2 true JP2795926B2 (ja) | 1998-09-10 |
Family
ID=17497254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1271236A Expired - Lifetime JP2795926B2 (ja) | 1989-10-18 | 1989-10-18 | パーソナルコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2795926B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6023888A (ja) * | 1983-07-20 | 1985-02-06 | 日本電気株式会社 | デイスプレイ制御装置 |
| JPS62293593A (ja) * | 1986-06-13 | 1987-12-21 | Fujitsu Ltd | メモリバツクアツプ制御回路 |
| JPS63200256A (ja) * | 1987-02-16 | 1988-08-18 | Nec Home Electronics Ltd | バツクアツプ機能を備えた記憶装置 |
-
1989
- 1989-10-18 JP JP1271236A patent/JP2795926B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03131922A (ja) | 1991-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080100636A1 (en) | Systems and Methods for Low-Power Computer Operation | |
| US5469559A (en) | Method and apparatus for refreshing a selected portion of a dynamic random access memory | |
| US5524249A (en) | Video subsystem power management apparatus and method | |
| US20010018726A1 (en) | Memory refreshing system | |
| JPH09212416A (ja) | 計算機システムおよび計算機システムの電力管理方法 | |
| KR20040014838A (ko) | 리프레시 플래그를 발생시키는 반도체 메모리 장치 및반도체 메모리 시스템. | |
| JPH11231850A (ja) | ディスプレイ装置 | |
| JPH0784660A (ja) | 情報処理システム | |
| JPH04242790A (ja) | 電子機器 | |
| US5915080A (en) | Reprogramming device of a flash memory | |
| JP2795926B2 (ja) | パーソナルコンピュータ | |
| JPH0588795A (ja) | データ処理装置 | |
| JPH1115742A (ja) | メモリ・リフレッシュ制御回路 | |
| JPS6259396B2 (ja) | ||
| JP2549765B2 (ja) | マイクロコンピュータ | |
| JPH0628053A (ja) | スタンバイモードを有する電子機器 | |
| JPH09282873A (ja) | メモリ装置 | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| JP2595243Y2 (ja) | マイクロコンピュータ | |
| JPH0844622A (ja) | 情報処理装置 | |
| JP2547332Y2 (ja) | マイクロコンピュータ | |
| JP2000339953A (ja) | Ｄｒａｍリフレッシュ制御回路 | |
| JP2582417Y2 (ja) | マイクロコンピュータ | |
| JPH0589672A (ja) | リフレツシユ信号発生回路 | |
| JPH04362594A (ja) | メモリバックアップ制御装置 |