JPH0612036A - 表示制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＣＰＵのアクセスが中断して不活性状態とな
った場合に、表示装置の画面を消さずに、消費電力を低
減することが可能な表示制御装置を実現する。 【構成】 タイミング発生回路４から、垂直同期信号に
基づいて偶数フィールド信号Ｓ６を発生させる。ＣＰＵ
７からのアクセスが中断した場合には、そのクロック信
号供給制御回路６Ａが、上記偶数フィールド信号Ｓ６を
受けた時のみ、タイミング発生回路４から表示制御回路
２へ表示制御クロック信号Ｓ２を供給し、その時のみ表
示制御回路２が動作するように構成する。この構成で
は、ＣＰＵ７からのアクセスが中断した場合には、偶数
フィールドにおいてのみ、メモリ回路９内の記憶表示デ
ータに基づく表示信号Ｓｄが表示装置８へ供給されて画
像が表示され、奇数フィールドにおいては画像は表示さ
れない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、中央処理装置からの制
御信号に基づいてＣＲＴ等の表示装置を制御する表示制
御装置に関する。特に、中央処理装置からの制御信号が
停止した場合、つまり中央処理装置からのアクセスが中
断して表示装置が不活性状態となった場合に、表示装置
の消費電力を低減させるように構成した表示制御装置に
関する。

【０００２】

【従来の技術】従来の表示制御装置は、表示データを含
む制御信号を出力する中央処理装置と、表示データと水
平／垂直同期信号とに基づく表示信号に従って画像を表
示する表示装置と、表示データを記憶する表示メモリと
に接続され、上記中央処理装置からの制御信号に基づい
て表示装置を制御する。その回路構成としては、表示制
御回路とメモリ制御回路とタイミング発生回路とを含ん
でいる。

【０００３】上記表示制御回路は、表示制御クロック信
号によって動作し、中央処理装置からの制御信号、ある
いは表示メモリからの表示データを受けて表示装置へ表
示信号を供給する。また上記メモリ制御回路は、メモリ
制御クロック信号によって動作し、上記表示制御回路と
表示メモリとの間で表示データの授受を行う。さらに上
記タイミング発生回路は、上記表示制御クロック信号と
メモリ制御クロック信号と水平／垂直同期信号とを発生
させる。

【０００４】そして従来の表示制御装置では、中央処理
装置からのアクセスが中断して、表示装置が不活性状態
となった場合に、その消費電力を低減させるような種々
の工夫がなされている。例えば、特開平２−３０４４８
１号の公報に示された表示制御装置においては、中央処
理装置からのアクセスがない場合には、タイミング発生
回路から表示制御回路へ供給する表示制御クロック信号
が停止されるように構成されている。また同号公報に示
された他の構成においては、不活性状態となった場合
に、通常の表示制御クロック信号より低い周波数のクロ
ック信号を表示制御回路へ供給するように構成されてい
る。

【０００５】

【発明が解決しようとする課題】しかし、上記従来の表
示制御装置のように、不活性状態となった場合に表示制
御回路への表示制御クロック信号が停止されると、表示
制御回路の動作が停止するために消費電力は低減される
が、同時に表示装置の画面も消失してしまう。従って、
オペレータが次に業務を再開して表示装置の画面にデー
タを入力する際、それまでの画面情報がないために入力
位置等がわからなくなるという問題が生じる。

【０００６】また、不活性状態となった場合に、通常の
表示制御クロック信号より低い周波数のクロック信号を
表示制御回路へ与えるという構成は、実際には実現が困
難である。即ち、表示制御クロック信号は、表示装置の
横・縦両方向の分解能とビデオ帯域、および水平偏向周
波数の上限値で規定されるビデオクロック信号を分周し
て発生させているため、その表示制御クロック信号の周
波数のみを安易に変更することはできない。

【０００７】本発明は、これらの問題を解決するために
なされたもので、中央処理装置からのアクセスが中断し
て不活性状態となった場合に、表示装置の画面を消すこ
となく消費電力を低減させることの可能な表示制御装置
を実現することを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る第一の表示制御装置では、タイミング
発生回路が、垂直同期信号に基づいて偶数フィールド信
号を発生する。また、中央処理装置からの制御信号が停
止した場合には、クロック信号供給制御回路は、タイミ
ング発生回路からの偶数フィールド信号を受けた時のみ
に、タイミング発生回路からの表示制御クロック信号を
表示制御回路へ供給するように構成した。

【０００９】さらに、本発明に係る第二の表示制御装置
では、中央処理装置からの制御信号によって予め設定さ
れた制御コードと、タイミング発生回路からの垂直同期
信号とに基づいて、表示すべきフィールドを表す表示フ
ィールド信号を周期的に発生する表示フィールド発生回
路が設けられている。中央処理装置からの信号が停止し
た場合には、クロック信号供給制御回路が、表示フィー
ルド発生回路からの表示フィールド信号を受けた時の
み、タイミング発生回路から表示制御回路へ表示制御ク
ロック信号を供給するように構成した。

【００１０】

【作用】上記第一の表示制御装置では、中央処理装置か
らの信号が停止した場合には、クロック信号供給制御回
路がタイミング発生回路からの偶数フィールド信号を受
けた時にのみ、タイミング発生回路からの表示制御クロ
ック信号が表示制御回路へ供給される。この表示制御ク
ロック信号によって表示装置を制御する表示制御回路が
動作する。即ち、中央処理装置からの信号が停止した場
合には、偶数フィールドにおいてのみ表示制御回路が動
作し、表示メモリ内の記憶表示データに基づく表示信号
が表示装置へ供給されて画像が表示される。一方、奇数
フィールドにおいては表示制御回路が動作しないため、
画像は表示されない。

【００１１】また、上記第二の表示制御装置では、中央
処理装置からの信号が停止した場合には、クロック信号
供給制御回路が表示フィールド発生回路からの表示フィ
ールド信号を受けた時にのみ、タイミング発生回路から
表示制御回路へ表示制御クロック信号が供給される。こ
の表示制御クロック信号によって表示装置を制御する表
示制御回路が動作する。即ち、中央処理装置からの信号
が停止した場合には、表示フィールド信号に対応するフ
ィールドにおいてのみ、表示制御回路が動作し、表示メ
モリ内の記憶表示データに基づく表示信号が表示装置へ
供給されて画像が表示される。一方、その他のフィール
ドにおいては画像は表示されない。

【００１２】

【実施例】以下、図面に基づいて本発明の実施例を説明
する。

【００１３】実施例１ 図１は、本発明の実施例１における表示制御装置の構成
図である。

【００１４】図のように、この実施例１における表示制
御装置１Ａは、表示制御回路２とメモリ制御回路３とタ
イミング発生回路４とクロック発振回路５、およびクロ
ック信号供給制御回路６Ａから構成されている。

【００１５】上記表示制御回路２は、中央処理装置（以
下ＣＰＵとする）７と、ＣＲＴ等の表示装置８とに接続
されており、ＣＰＵ７からの表示データ、あるいは表示
メモリ内の記憶表示データを受けて表示装置８へ表示信
号Ｓｄを供給する。そしてこの表示制御回路２は、後述
の表示制御クロック信号Ｓ２によって動作する。

【００１６】上記メモリ制御回路３は、表示データを記
憶する表示メモリであるメモリ回路９に接続されてお
り、そのメモリ回路９と表示制御回路２との間で表示デ
ータの授受を行う。そしてこのメモリ制御回路３は、後
述のメモリ制御クロック信号によって動作する。

【００１７】上記タイミング発生回路４は、上記クロッ
ク発振回路５から供給されるビデオクロック信号Ｓ１を
分周して、上記表示制御クロック信号Ｓ２とメモリ制御
クロック信号Ｓ３、および表示装置８用の水平／垂直同
期信号Ｓ４、それにクロック信号供給制御回路６Ａ用の
動作クロック信号Ｓ５を発生する。さらにこのタイミン
グ発生回路４は、垂直同期信号に基づいて偶数フィール
ド信号Ｓ６を発生する。

【００１８】上記クロック信号供給制御回路６Ａは、上
記ＣＰＵ７からの制御信号、および上記タイミング発生
回路４からの動作クロック信号Ｓ５と偶数フィールド信
号Ｓ６とを受けることによって、上記タイミング発生回
路４から表示制御回路２への表示制御クロック信号Ｓ２
の供給を制御するもので、第一のＯＲゲート６１とプロ
グラマブルカウンタ６２とＲ−Ｓフリップフロップ６３
と第二のＯＲゲート６４、およびＡＮＤゲート６５とか
ら構成されている。このクロック信号供給制御回路６Ａ
において、第一のＯＲゲート６１には、ＣＰＵ７からの
制御信号が入力され、その出力は、プログラマブルカウ
ンタ６２とＲ−Ｓフリップフロップ６３とのリセット入
力「Ｒ」に入力される。またプログラマブルカウンタ６
２のクロック入力「ＣＬＫ」には、タイミング発生回路
４からの動作クロック信号Ｓ５が入力され、そのプログ
ラマブルカウンタ６２の桁上げ出力「ＲＣＯ」は、Ｒ−
Ｓフリップフロップ６３のセット入力「Ｓ」に入力され
る。さらにＲ−Ｓフリップフロップ６３の否定出力「−
Ｑ」と、タイミング発生回路４からの偶数フィールド信
号Ｓ６とが、第二のＯＲゲート６４に入力され、その第
二のＯＲゲート６４の出力と、タイミング発生回路４か
らの表示制御クロック信号Ｓ２とがＡＮＤゲート６５に
入力される。そしてそのＡＮＤゲート６５の出力が、上
記表示制御回路２に供給される。

【００１９】次に、上記構成の表示制御装置１Ａの動作
を、図１および図２のタイミングチャートを用いて説明
する。

【００２０】この表示制御装置１ＡがＣＰＵ７からアク
セスを受けている活性状態においては、ＣＰＵ７からシ
ステムバス１０を介して表示制御回路２に入力される制
御信号は、クロック信号供給制御回路６Ａの第一のＯＲ
ゲート６１にも入力される。するとその第一のＯＲゲー
ト６１の出力によりＲ−Ｓフリップフロップ６３のリセ
ット入力「Ｒ」が“Ｈ”レベルとなって、Ｒ−Ｓフリッ
プフロップ６３はリセット状態となり、その否定出力
「−Ｑ」が“Ｈ”レベルとなる。またその“Ｈ”レベル
の否定出力「−Ｑ」を受けた第二のＯＲゲート６４の出
力も“Ｈ”レベルとなる。そしてその第二のＯＲゲート
６４の“Ｈ”レベルの出力を受けたＡＮＤゲート６５を
介して、上記タイミング発生回路４からの表示制御クロ
ック信号Ｓ２が表示制御回路２へそのまま供給され、そ
れにより表示制御回路２は動作することになる。

【００２１】この場合には、表示制御回路２は、ＣＰＵ
７からフレームごとに入力される表示データ、あるいは
メモリ回路９からメモリ制御回路３を介してフレームご
とに入力される記憶表示データを、表示制御クロック信
号Ｓ２によりシリアルのビデオ信号に変換処理するとと
もに、水平／垂直同期信号Ｓ４と合成して表示信号Ｓｄ
とし、表示装置８へ供給する。これにより、表示装置８
で画像が表示されることになる。

【００２２】一方、ＣＰＵ７からのアクセスが中断し、
この表示制御装置１Ａが不活性状態となった場合には、
クロック信号供給制御回路６Ａの第一のＯＲゲート６１
への入力が全て“Ｌ”レベルとなるため、そのクロック
信号供給制御回路６のプログラマブルカウンタ６２は、
そのリセット入力「Ｒ」が“Ｌ”レベルとなってリセッ
トが解除される。するとプログラマブルカウンタ６２
は、そのクロック入力「ＣＬＫ」に与えられるタイミン
グ発生回路４からの動作クロック信号Ｓ５によって計数
を開始する。そしてＣＰＵ７からのアクセスが所定時間
以上中断すると、プログラマブルカウンタ６２が、予め
設定された数だけ動作クロック信号Ｓ５を計数すること
により、そのプログラマブルカウンタ６２の桁上げ出力
「ＲＣＯ」が“Ｈ”レベルになる。

【００２３】またこの時には、クロック信号供給制御回
路６ＡのＲ−Ｓフリップフロップ６３は、プログラマブ
ルカウンタ６２と同様に既にリセットが解除されている
ため、そのセット入力「Ｓ」に、プログラマブルカウン
タ６２の“Ｈ”レベルの桁上げ出力「ＲＣＯ」が与えら
れることによってセット状態となり、その否定出力「−
Ｑ」が“Ｌ”レベルとなる。すると第二のＯＲゲート６
４からは、常に“Ｈ“の信号ではなく、タイミング発生
回路４からの偶数フィールド信号Ｓ６が出力される。

【００２４】そしてその第二のＯＲゲート６４を介して
出力された偶数フィールド信号Ｓ６と、タイミング発生
回路４からの表示制御クロック信号Ｓ２とがＡＮＤゲー
ト６５に入力されることにより、偶数フィールド信号Ｓ
６が入力された時のみ、表示制御クロック信号Ｓ２が、
ＡＮＤゲート６５を介して表示制御回路２へ供給され、
表示制御回路２が動作することになる。従って、表示制
御回路２は、メモリ回路９からメモリ制御回路３を介し
てフレームごとに入力される記憶表示データを、偶数フ
ィールドにおいてのみ、表示制御クロック信号Ｓ２によ
りシリアルのビデオ信号に変換処理するとともに、その
ビデオ信号をタイミング発生回路４からの水平／垂直同
期信号Ｓ４と合成して表示信号Ｓｄとし、表示装置８へ
供給する。

【００２５】また、奇数フィールドにおいては、表示制
御回路２は、表示制御クロック信号Ｓ２がクロック信号
供給制御回路６ＡのＡＮＤゲート６５で遮断されるため
に、記憶表示データをシリアルのビデオ信号に変換処理
せず、水平／垂直同期信号Ｓ４だけを表示装置８へ供給
する。

【００２６】即ち、この表示制御装置１Ａでは、ＣＰＵ
７からのアクセスが所定時間以上中断した場合には、偶
数フィールドにおいてのみ、メモリ回路９内の記憶表示
データに基づく表示信号Ｓｄが表示装置８へ供給されて
画像が表示されることになり、奇数フィールドにおいて
は画像は表示されない。

【００２７】このように、表示制御回路２の動作を偶数
フィールドの時だけに限ることにより、表示装置８の画
面を完全に消すことなく、画面情報を表示させたままで
消費電力を低減させることができる。

【００２８】実施例２ 図３は、本発明の実施例２における表示制御装置の構成
図である。なお、この図３中の構成要素のうち、上記図
１に示した実施例１と同様の構成要素については、同一
の符号を付して説明を省略する。

【００２９】図のように、この実施例２における表示制
御装置１Ｂでは、上記実施例１における表示制御装置１
Ａの構成に、表示フィールド信号Ｓ７を発生する表示フ
ィールド発生回路１１が付加されている。そしてこの表
示制御装置１Ｂのクロック信号供給制御回路６Ｂでは、
第二のＯＲゲート６４に、上記実施例１における偶数フ
ィールド信号Ｓ６の代わりに、上記表示フィールド発生
回路１１からの表示フィールド信号Ｓ７が入力され、そ
の表示フィールド信号Ｓ７を受けた時のみ、タイミング
発生回路４から表示制御回路２へ表示制御クロック信号
Ｓ２を供給させる。よってこの実施例２の場合には、タ
イミング発生回路４は偶数フィールド信号Ｓ６を発生し
ない。この実施例２におけるその他の構成は、上記実施
例１と同様である。

【００３０】上記表示フィールド発生回路１１は、ＣＰ
Ｕ７からの制御信号によって予め設定された制御コード
Ｃと、タイミング発生回路４からの垂直同期信号Ｓ４ｖ
とに基づいて、周期的に表示フィールド信号Ｓ７を発生
するもので、図４の詳細図に示すように、レジスタ１１
１とフィールドカウンタ１１２と比較回路１１３とから
構成されている。

【００３１】上記表示フィールド発生回路１１では、レ
ジスタ１１１がＣＰＵ７からの制御信号を受けることに
よって、そのレジスタ１１１に、制御コードＣ、例えば
４ビットの制御コードＣが設定される。またフィールド
カウンタ１１２のクロック入力「ＣＬＫ」に、タイミン
グ発生回路４からの垂直同期信号Ｓ４ｖが入力される。
このフィールドカウンタ１１２は、制御コードＣに対応
したビット数、例えば４ビットのカウンタであり、入力
された垂直同期信号Ｓ４ｖをクロックとして計数する。

【００３２】そして比較回路１１３は、図５のタイミン
グチャートに示すように、上記レジスタ１１１の出力値
（ｎ）と、フィールドカウンタ１１２の出力値（０，
１，２〜ｎ）とをフィールドごとに比較し、フィールド
カウンタ１１２の出力値がｎとなって両出力値が一致し
た時に表示フィールド信号Ｓ７を発生する。さらにその
比較回路１１３からの表示フィールド信号Ｓ７は、フィ
ールドカウンタ１１２のリセット入力「Ｒ」に入力さ
れ、それにより、その比較回路１１３における表示フィ
ールド信号Ｓ７の発生は、次の垂直同期信号Ｓ４ｖでリ
セットされる。こうして表示フィールド発生回路１１
は、周期的に１フィールド分の表示フィールド信号Ｓ７
を発生することになる。

【００３３】次に、上記構成の表示制御装置１Ｂの動作
を説明する。

【００３４】この表示制御装置１ＢがＣＰＵ７からアク
セスを受けている場合には、上記実施例１における表示
制御装置１Ａの場合と同様に、クロック信号供給制御回
路６ＢのＡＮＤゲート６５を介してタイミング発生回路
４からの表示制御クロック信号Ｓ２が表示制御回路２へ
供給され、それにより表示制御回路２が動作する。

【００３５】即ち、表示制御回路２は、ＣＰＵ７からフ
レームごとに入力される表示データ、あるいはメモリ回
路９からメモリ制御回路３を介してフレームごとに入力
される記憶表示データを、表示制御クロック信号Ｓ２に
よりシリアルのビデオ信号に変換処理するとともに、そ
のビデオ信号を水平／垂直同期信号Ｓ４と合成して表示
信号Ｓｄとし、表示装置８へ供給する。これにより、表
示装置８で画像が表示されることになる。

【００３６】一方、ＣＰＵ７からのアクセスが中断し、
この表示制御装置１Ｂが不活性状態となった場合には、
クロック信号供給制御回路６Ｂは、上記実施例１におけ
るクロック信号供給制御回路６Ａと同様に動作して、所
定時間後にＲ−Ｓフリップフロップ６３の否定出力「−
Ｑ」が“Ｌ”レベルとなる。それ以後は、第二のＯＲゲ
ート６４からは、表示フィールド発生回路１１が周期的
に発生する表示フィールド信号Ｓ７が出力される。そし
てその表示フィールド信号Ｓ７がＡＮＤゲート６５に入
力された時のみ、そのＡＮＤゲート６５を介して表示制
御クロック信号Ｓ２が表示制御回路２へ供給され、表示
制御回路２が動作することになる。

【００３７】つまり、この実施例２における表示制御装
置１Ｂでは、ＣＰＵ７からのアクセスが所定時間以上な
い場合には、表示フィールド信号Ｓ７に対応するフィー
ルドにおいてのみ、メモリ回路９内の記憶表示データに
基づく表示信号Ｓｄが表示装置８へ供給されて画像が表
示される。またその他のフィールドにおいては、タイミ
ング発生回路４からの水平／垂直同期信号Ｓ４だけが表
示装置８へ供給され、画像は表示されない。

【００３８】このように、表示制御回路２の動作を、表
示フィールド信号Ｓ７に対応するフィールドの時だけに
限ることにより、表示装置８の画面を完全に消すことな
く、画面情報を表示させたままで消費電力を低減させる
ことができる。

【００３９】しかもこの実施例２における表示制御装置
１Ｂの場合には、画像を表示させるフィールドの周期
を、ＣＰＵ７から、制御コードＣによって任意に設定し
得るため、表示装置８の設置場所の明るさ等に応じて、
画面が見にくくならない範囲で、消費電力を可能な限り
低減させることができる。

【００４０】

【発明の効果】以上説明したとおり、本発明に係る表示
制御装置によれば、オペレータの業務が中断して中央処
理装置からの制御信号が停止し、不活性状態となった場
合には、表示装置の画面を消すことなく、画面情報を表
示させたままで消費電力を低減させることができる。そ
してこのように画面情報を表示させたままであるため、
オペレータはスムーズに業務を再開することができる。

【図面の簡単な説明】

【図１】本発明の実施例１における表示制御装置の構成
図である。

【図２】本発明の実施例１における表示制御装置の動作
を説明するタイミングチャートである。

【図３】本発明の実施例２における表示制御装置の構成
図である。

【図４】本発明の実施例２における表示フィールド発生
回路の詳細構成図である。

【図５】本発明の実施例２における表示フィールド発生
回路の動作を説明するタイミングチャートである。

【符号の説明】

１Ａ，１Ｂ 表示制御装置 ２ 表示制御回路 ３ メモリ制御回路 ４ タイミング発生回路 ６Ａ，６Ｂ クロック信号供給制御回路 ７ ＣＰＵ（中央処理装置） ８ 表示装置 ９ メモリ回路（表示メモリ） １１ 表示フィールド発生回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 表示データ及び制御信号を出力する中央
   処理装置と、 前記表示データと水平／垂直同期信号とから構成される
   表示信号に従って画像を表示する表示装置と、 表示データを記憶する表示メモリと、 にそれぞれ接続され、上記中央処理装置からの前記制御
   信号に基づいて上記表示装置を制御する表示制御装置に
   おいて、 表示制御クロック信号によって動作し、上記中央処理装
   置からの制御信号、あるいは表示メモリ内の記憶表示デ
   ータを受信し、上記表示装置へ上記表示信号を供給する
   表示制御回路と、 上記表示制御クロック信号と水平／垂直同期信号とを発
   生するとともに、その垂直同期信号に基づいて偶数フィ
   ールドであることを表す偶数フィールド信号を発生する
   タイミング発生回路と、 上記中央処理装置からの制御信号が停止した場合には、
   上記タイミング発生回路からの偶数フィールド信号を受
   信した時のみ、上記タイミング発生回路からの表示制御
   クロック信号を上記表示制御回路へ供給するクロック信
   号供給制御回路と、 を備え、偶数フィールドの時のみ画像を前記表示装置に
   表示させることを特徴とする表示制御装置。
2. 【請求項２】 表示データ及び制御信号を出力する中央
   処理装置と、 前記表示データと水平／垂直同期信号とから構成される
   表示信号に従って画像を表示する表示装置と、 表示データを記憶する表示メモリと、 にそれぞれ接続され、上記中央処理装置からの前記制御
   信号に基づいて上記表示装置を制御する表示制御装置に
   おいて、 表示制御クロック信号によって動作し、上記中央処理装
   置からの制御信号、あるいは表示メモリ内の記憶表示デ
   ータを受信し、上記表示装置へ上記表示信号を供給する
   表示制御回路と、 上記表示制御クロック信号と水平／垂直同期信号とを発
   生するタイミング発生回路と、 上記中央処理装置からの制御信号によってあらかじめ設
   定された制御コードと、上記タイミング発生回路からの
   垂直同期信号とに基づいて、表示するフィールドを表す
   表示フィールド信号を周期的に発生する表示フィールド
   発生回路と、 上記中央処理装置からの制御信号が停止した場合には、
   上記表示フィールド発生回路からの表示フィールド信号
   を受信した時のみ、上記タイミング発生回路からの表示
   制御クロック信号を上記表示制御回路へ供給するクロッ
   ク信号供給制御回路と、 を備え、上記表示フィールド信号によって指定されるフ
   ィールドの時のみ画像を前記表示装置に表示することを
   特徴とする表示制御装置。