KR100762840B1 - 디스플레이 제어 회로, 디스플레이 메모리 및 디스플레이장치 - Google Patents

디스플레이 제어 회로, 디스플레이 메모리 및 디스플레이장치 Download PDF

Info

Publication number
KR100762840B1
KR100762840B1 KR1020010036628A KR20010036628A KR100762840B1 KR 100762840 B1 KR100762840 B1 KR 100762840B1 KR 1020010036628 A KR1020010036628 A KR 1020010036628A KR 20010036628 A KR20010036628 A KR 20010036628A KR 100762840 B1 KR100762840 B1 KR 100762840B1
Authority
KR
South Korea
Prior art keywords
display
data
palette
memory
display data
Prior art date
Application number
KR1020010036628A
Other languages
English (en)
Other versions
KR20030000591A (ko
Inventor
이형중
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020010036628A priority Critical patent/KR100762840B1/ko
Publication of KR20030000591A publication Critical patent/KR20030000591A/ko
Application granted granted Critical
Publication of KR100762840B1 publication Critical patent/KR100762840B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/04—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using circuits for interfacing with colour displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

복수의 팔레트 모드를 구현하는 디스플레이 메모리 및 디스플레이 장치가 제공된다. 본 발명에 의한 디스플레이 장치는 데이터 인코더와 디스플레이 메모리와 데이터 디코더와 팔레트 메모리를 구비하고 있다. 데이터 인코더는 데이터 호스트로부터 출력되는 팔레트용 디스플레이 데이터를 입력받아 유효 비트들을 모음으로써 상기 팔레트용 디스플레이 데이터를 축약한다. 디스플레이 메모리는 팔레트 모드에 최적화된 뱅크 구조를 가지고 있으며, 데이터 인코더를 통해 변환된 디스플레이 데이터를 저장한다. 데이터 디코더는 변환되기 이전의 디스플레이 데이터로 복원하며, 팔레트 메모리는 복원된 디스플레이 데이터에 따라 표시수단을 실제로 구동하는 디스플레이 데이터를 생성하여 표시수단에 제공한다. 본 발명에 의하면 복수의 칼라 팔레트를 지원하는 디스플레이 메모리의 전력 소모를 크게 줄일 수 있다. 특히 1-1-1, 3-3-3 등과 같은 비교적 낮은 색상수를 사용하는 응용 분야에서 디스플레이 메모리의 전력 소모를 크게 줄일 수 있다.
디스플레이 메모리, 팔레트, 센스 앰프, 데이터 디코더, 팔레트 메모리

Description

디스플레이 제어 회로, 디스플레이 메모리 및 디스플레이 장치{DISPLAY CONTROL CIRCUIT, DISPLAY MEMORY AND DISPLAY DEVICE USING THESE}
도 1은 디스플레이 장치의 구성도.
도 2는 팔레트 모드를 구현하는 디스플레이 장치의 구성도.
도 3은 팔레트의 동작 원리를 설명하는 도면.
도 4은 팔레트를 이용할 때의 호스트 인터페이스 버스의 사용예를 도시한 도면.
도 5는 팔레트를 이용할 때의 디스플레이 메모리의 사용예를 도시한 도면.
도 6은 본 발명의 일 실시예에 의한 디스플레이 장치의 구성도.
도 7은 본 발명에 의한 일 실시예에 의한 디스플레이 메모리의 뱅크 구조를 도시한 도면.
도 8은 본 발명의 다른 실시예에 의한 디스플레이 메모리의 회로도.
본 발명은 디스플레이 제어 회로, 디스플레이 메모리 및 이를 이용하는 디스플레이 장치에 관한 것으로서, 특히 복수의 팔레트 모드를 구현하는 디스플레이 장 치에서 팔레트용 디스플레이 데이터를 저장하는 디스플레이 메모리의 소비전력을 낮추는 것에 관련된다.
종래의 CRT 모니터나 TFT-LCD 등의 디스플레이 장치는 그래픽 카드나 LCD 제어기 등에 의해 제어된다. 이러한 구조를 간략히 도시하면 도 1과 같다. 도 1에서 호스트(101)는 개인용 컴퓨터의 중앙 처리 장치를 나타내며, 디스플레이 제어기(103)는 CRT의 그래픽 카드나 LCD의 LCD 제어기와 같이 각 디스플레이 장치에 따라 디스플레이 데이터를 처리하고 디스플레이 장치를 제어하는 부분이다. 호스트(101)와 디스플레이 제어기(103)는 호스트 인터페이스(109)에 의해 연결된다. 호스트 인터페이스(109)는 디스플레이 데이터 외에도 각종 제어신호들을 전송한다. 도 1에서 디스플레이 메모리(105)는 디스플레이 제어기(103)에 의해 제어되는 메모리 소자로서, 디스플레이 데이터가 저장되어 표시수단(107)에 표시되기 전의 버퍼 역할을 수행한다. 디스플레이 데이터는 디스플레이 메모리(105)에 대한 메모리 쓰기의 형태로써 전송되는 것이 일반적이다. 디스플레이 제어기(103)는 이러한 디스플레이 메모리(105)에 저장된 디스플레이 데이터를 디스플레이 인터페이스(111)를 통하여 표시수단(107)에 전송하고, 다른 제어신호들은 디스플레이 데이터와 함께 표시수단(107)과 주고 받음으로써 표시수단(107)에 디스플레이 데이터를 표시한다.
이러한 종래의 디스플레이 장치에서는 많은 경우 팔레트(palette)를 이용하여 컬러 색상을 표시한다. 팔레트는 실제 표시수단에 물리적으로 표시 가능한 색상 중에서 실제로 사용하는 색상들을 모은 하나의 집합이라고 볼 수 있다. 호스트(101)에서는 이러한 팔레트의 색상 중 하나의 색상을 지정하는 데이터(이하, "팔레트용 디스플레이 데이터"라고 함)를 전송하고, 이 데이터에 의해 지정된 팔레트의 색상 데이터(이하, "표시수단용 디스플레이 데이터"라고 함)이 표시수단으로 실제 전송된다. 이 팔레트는 디스플레이 제어기(103)에 의해 팔레트 메모리(203)에 저장되어 사용되는데, 팔레트 메모리(203)로는 일반적으로 SRAM이 사용된다. 팔레트에 저장된 색상의 변경은 팔레트 메모리(203)에 대한 기록 동작(write operation)에 의해 이루어지고, 이러한 과정을 통하여 호스트(101)는 제한된 수의 데이터만으로 표시수단이 표시할 수 있는 색상들을 다양하게 이용할 수 있다. 도 2에 이러한 팔레트가 디스플레이 제어기(103)에 내장된 경우가 도시되어 있다. 도 2에 도시되어 있는 바와 같이, 팔레트가 디스플레이 제어기(103)에 내장된 경우 디스플레이 제어기(103)는 팔레트 메모리 제어부(201)와 팔레트 메모리(203)를 구비하고 있다. 이하에서는 팔레트 메모리 제어부(201)와 팔레트 메모리(203)는 물론 디스플레이 메모리(105)까지 구비한 회로(205)를 "디스플레이 제어 회로"라고 하겠다.
도 3은 전술한 바와 같은 팔레트 메모리(203)에서 팔레트용 디스플레이 데이터를 어떻게 표시수단용 디스플레이 데이터로 변환하는지에 대해 도시되어 있다. 도 3에서 왼쪽의 8개 코드는 팔레트 메모리(203)의 어드레스로 사용되는 색상 정보이다. 호스트(101)가 이 값을 이용하여 색상을 지정하면 팔레트 메모리(203)에서는 이 값에 해당하는 오른쪽의 실제 색상 정보(즉, 표시수단용 디스플레이 데이터)를 찾아 출력해 주고, 이 표시수단용 디스플레이 데이터는 다른 제어신호들과 함께 표시수단으로 전송된다.
이러한 팔레트를 이용한 디스플레이 장치에서 16 비트 호스트 인터페이스 버스를 사용한 컬러 디스플레이 데이터의 전송은 도 4에 도시된 바와 같이 이루어진다. 도 4에서 R은 빨강, G는 녹색, B는 파랑을 가리키고, 빈칸은 사용되지 않는 비트를 나타낸다. 도 4에서 5-6-5 팔레트를 사용하는 경우 16 비트 버스가 모두 R, G, B 데이터를 표시하는데 사용되고, 4-4-4 팔레트에서는 회색으로 표시된 4 비트가 사용되지 않으며, 3-3-3 팔레트에서는 7 비트가 사용되지 않는다. 그리고 1-1-1 팔레트의 경우는 전체 16 비트 중에서 3 비트만이 사용되고 13 비트가 사용되지 않는다. 상기와 같은 팔레트를 이용해 전송된 팔레트용 디스플레이 데이터는 도 5에 도시된 바와 같은 메모리 워드(memory word)로 디스플레이 메모리(105)에 저장된다.
전술한 바와 같이 디스플레이 메모리에 팔레트 방식을 이용하여 디스플레이 데이터를 저장하면 도 4와 관련하여 설명한 바와 같이 사용되지 않는 비트들이 발생한다. 이러한 비트들은 디스플레이 메모리 워드에 분산되어 분포되고 있고, 디스플레이 메모리로 주로 사용되고 있는 DRAM, SRAM 등의 소자는 사용되지 않는 비트 셀들에 대해서도 판독, 기록 동작을 반복하기 때문에 디스플레이 메모리에서 불필요하게 많은 전력이 소모되는 문제점이 있다.
따라서 복수의 칼라 팔레트를 지원하는 디스플레이 메모리의 전력 소모를 줄이는 것을 일 목적으로 한다.
또한 본 발명은 종래의 호스트 인터페이스, 디스플레이 인터페이스 등을 그 대로 사용하면서 전력 소모를 줄일 수 있는 디스플레이 제어 회로 및 디스플레이 장치를 제공하는 것을 다른 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위하여 본 발명은 복수의 팔레트 모드를 구현하는 디스플레이 제어 회로(a display control circuit)에 있어서, 호스트로부터 출력되는 팔레트용 디스플레이 데이터를 입력받아 유효 비트들을 모음으로써 상기 팔레트용 디스플레이 데이터를 축약하는 데이터 인코더와, 상기 데이터 인코더의 출력 신호를 저장하는 디스플레이 메모리와, 상기 디스플레이 메모리로부터 데이터를 판독하여 원래의 팔레트용 디스플레이 데이터로 복원하는 데이터 디코더와, 상기 복원된 팔레트용 디스플레이 데이터에 해당하는 표시수단용 디스플레이 데이터를 출력하는 팔레트 메모리를 구비하며, 상기 디스플레이 메모리의 셀들 중에서 상기 유효 비트들을 저장하지 않는 셀들은 디스에이블되는 것을 특징으로 한다.
상기 디스플레이 메모리는 상기 복수의 팔레트 모드에 대해 최적화된 뱅크 구조를 가지고 있으며, 선택된 팔레트 모드에 따라 사용되지 않는 뱅크들은 디스에이블된다. 상기 뱅크 구조는 또한 레이아웃에 대해 최적화되는 것이 바람직하다.
또한 본 발명은 복수의 팔레트 모드를 구현하는 디스플레이 제어 회로(a display control circuit)에 있어서, 호스트로부터 출력되는 팔레트용 디스플레이 데이터를 입력받아 유효 비트들을 모음으로써 상기 팔레트용 디스플레이 데이터를 축약하는 데이터 인코더와, 상기 데이터 인코더의 출력 신호를 저장하는 디스플레이 메모리와, 상기 디스플레이 메모리로부터 판독된 상기 데이터 인코더의 출력 신 호에 따라 해당하는 표시수단용 디스플레이 데이터를 출력하는 팔레트 메모리를 구비하며, 상기 디스플레이 메모리의 셀들 중에서 상기 유효 비트들을 저장하지 않는 셀들은 디스에이블되는 것을 특징으로 한다.
또한 본 발명은 복수의 팔레트 모드를 구현하는 디스플레이 장치에 있어서, 팔레트용 디스플레이 데이터를 출력하는 호스트와, 상기 팔레트용 디스플레이 데이터를 표시장치용 디스플레이 데이터로 변환하는 디스플레이 제어 회로와, 상기 표시수단용 디스플레이 데이터에 따라 해당 디스플레이를 수행하는 표시수단을 구비하며, 상기 디스플레이 제어 회로는 호스트로부터 출력되는 팔레트용 디스플레이 데이터를 입력받아 유효 비트들을 모음으로써 상기 팔레트용 디스플레이 데이터를 축약하는 데이터 인코더와, 상기 데이터 인코더의 출력 신호를 저장하는 디스플레이 메모리와, 상기 디스플레이 메모리로부터 데이터를 판독하여 원래의 팔레트용 디스플레이 데이터로 복원하는 데이터 디코더와, 상기 복원된 팔레트용 디스플레이 데이터에 해당하는 표시수단용 디스플레이 데이터를 출력하는 팔레트 메모리부를 포함하며, 상기 디스플레이 메모리의 셀들 중에서 상기 유효 비트들을 저장하지 않는 셀들은 디스에이블되는 것을 특징으로 한다.
또한 본 발명은 복수의 팔레트 모드를 구현하는 디스플레이 장치에 있어서, 팔레트용 디스플레이 데이터를 출력하는 호스트와, 상기 팔레트용 디스플레이 데이터를 표시장치용 디스플레이 데이터로 변환하는 디스플레이 제어 회로와, 상기 표시수단용 디스플레이 데이터에 따라 해당 디스플레이를 수행하는 표시수단을 구비하며, 상기 디스플레이 제어 회로는 호스트로부터 출력되는 팔레트용 디스플레이 데이터를 입력받아 유효 비트들을 모음으로써 상기 팔레트용 디스플레이 데이터를 축약하는 데이터 인코더와, 상기 데이터 인코더의 출력 신호를 저장하는 디스플레이 메모리와, 상기 디스플레이 메모리로부터 판독된 상기 데이터 인코더의 출력 신호에 따라 해당하는 표시수단용 디스플레이 데이터를 출력하는 팔레트 메모리를 포함하며, 상기 디스플레이 메모리의 셀들 중에서 상기 유효 비트들을 저장하지 않는 셀들은 디스에이블되는 것을 특징으로 한다.
또한 본 발명은 복수의 팔레트 모드를 구현하는 디스플레이 메모리에 있어서, 디스플레이 데이터를 저장하는 복수의 메모리 셀 어레이와, 상기 메모리 셀 어레이로부터 상기 디스플레이 데이터를 판독하는 복수의 센스 앰프를 구비하며, 상기 복수의 메모리 셀 어레이들은 상기 복수의 팔레트 모드에 대해 최적화된 뱅크 구조를 가지고 있으며, 선택된 팔레트 모드에 따라 사용되지 않는 뱅크들은 디스에이블되는 것을 특징으로 한다.
또한 본 발명은 복수의 팔레트 모드를 구현하는 디스플레이 메모리에 있어서, 디스플레이 데이터를 저장하는 복수의 메모리 셀 어레이와, 상기 메모리 셀 어레이로부터 상기 디스플레이 데이터를 판독하는 복수의 센스 앰프를 구비하며, 상기 복수의 센스 앰프는 상기 팔레트 모드에 따라 복수의 센스 앰프 그룹으로 그룹핑되어 있으며, 상기 팔레트 모드에 따라 해당하는 센스 앰프 그룹만이 인에이블되는 것을 특징으로 한다.
또한 본 발명은 복수의 팔레트 모드를 구현하는 디스플레이 제어 회로에 있어서, 호스트로부터 팔레트용 디스플레이 데이터를 입력받아 저장하고, 복수의 센 스 앰프를 구비하며, 상기 복수의 센스 앰프는 상기 팔레트 모드에 따라 복수의 센스 앰프 그룹으로 그룹핑되어 있으며, 상기 팔레트 모드에 따라 해당하는 센스 앰프 그룹만이 인에이블되는 디스플레이 메모리와, 상기 디스플레이 메모리로부터 데이터를 판독하여 원래의 팔레트용 디스플레이 데이터로 복원하는 데이터 디코더와, 상기 복원된 팔레트용 디스플레이 데이터에 해당하는 표시수단용 디스플레이 데이터를 출력하는 팔레트 메모리를 구비한 것을 특징으로 한다.
또한 본 발명은 복수의 팔레트 모드를 구현하는 디스플레이 장치에 있어서, 팔레트용 디스플레이 데이터를 출력하는 호스트와, 상기 팔레트용 디스플레이 데이터를 저장하는 디스플레이 메모리와, 상기 디스플레이 메모리로부터 판독된 상기 팔레트용 디스플레이 데이터에 따라 해당하는 표시수단용 디스플레이 데이터를 출력하는 팔레트 메모리와, 상기 표시수단용 디스플레이 데이터에 따라 해당 디스플레이를 수행하는 표시수단을 구비하며, 상기 디스플레이 메모리에 구비된 복수의 센스 앰프는 상기 팔레트 모드에 따라 복수의 센스 앰프 그룹으로 그룹핑되어 있고, 상기 팔레트 모드에 따라 해당하는 센스 앰프 그룹만이 인에이블되는 것을 특징으로 한다.
전술한 바와 같은 구성의 본 발명에 의하면 복수의 칼라 팔레트를 지원하는 디스플레이 메모리의 전력 소모를 크게 줄일 수 있다. 특히 1-1-1, 3-3-3 등과 같은 비교적 낮은 색상수를 사용하는 응용 분야에서 디스플레이 메모리의 전력 소모를 크게 줄일 수 있다. 또한 데이터 인코더를 통해 유효한 비트의 디스플레이 데이터만을 축약할 경우, 디스플레이 제어기의 데이터 경로에서 유효한 비트만을 인에 이블시킴으로써 디스플레이 제어기의 전력 소모도 줄일 수 있다. 또한 데이터 인코더, 데이터 디코더 등을 통해 종래의 호스트 인터페이스, 디스플레이 인터페이스를 그대로 사용할 수 있고, 디스플레이 제어기의 대부분을 사용할 수 있으므로 더욱 효과적으로 종래의 디스플레이 장치에 적용할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리킨다.
먼저 도 6은 본 발명의 일 실시예에 의한 디스플레이 장치의 구성도이다. 도 6에서 호스트(101), 표시수단(107) 등은 도 1에 도시된 종래의 디스플레이 장치와 동일하다. 한편 디스플레이 제어기(103)는 그 기능이 도 1에 도시된 종래의 디스플레이 장치에서와 대부분 유사하며, 도 6에 도시되어 있지는 않지만 팔레트용 디스플레이 데이터에 따라 표시수단용 디스플레이 데이터를 출력하는 팔레트 메모리를 구비하고 있다. 본 발명은 데이터 인코더(601), 저전력 디스플레이 메모리(603), 데이터 디코더(605) 등에서 종래의 디스플레이 장치와 구별된다. 도 6에서 참조부호 607은 디스플레이 제어 회로를 가리킨다.
도 6에서 데이터 인코더(601)는 호스트(101)로부터 출력되는 팔레트용 디스플레이 데이터를 입력받아 유효 비트들을 모음으로써 팔레트용 디스플레이 데이터를 축약한다. 저전력 디스플레이 메모리(603)는 데이터 인코더(601)의 출력 신호를 저장하며, 디스플레이 메모리(603)의 셀들 중에서 유효 비트들을 저장하지 않는 셀들은 디스에이블된다. 데이터 인코더(601)는 도 4에서와 같이 사용되는 종래의 호스트 인터페이스 버스의 유효 비트들을 모으는 역할을 수행한다. 예를 들어, 도 4 의 3-3-3 팔레트를 사용할 때 버스 구성을 도 7에 도시된 바와 같이 한 쪽으로 모음으로써 디스플레이 메모리의 뱅크 구조에 적합하도록 한다. 디스플레이 메모리(603)에서 유효 비트들을 저장하지 않는 뱅크들은 디스에이블된다. 따라서 디스에이블되는 뱅크에 해당하는 만큼의 전력 소모를 줄일 수 있다.
데이터 디코더(605)는 저전력 디스플레이 메모리(603)로부터 데이터를 판독하여 원래의 팔레트용 디스플레이 데이터로 복원한다. 데이터 디코더(605)는 저전력 디스플레이 메모리(603)에 저장된 디스플레이 데이터를 표시수단(107)로 전달하기 위해 필요한 작업을 수행한다. 팔레트에 최적화된 뱅크 구조의 저전력 디스프레이 메모리(603)를 사용할 경우 디스플레이 데이터를 도 4에 도시된 바와 같이 재구성(복원)하고, 사용되지 않는 비트의 위치에 "1" 또는 "0"의 값을 채운다. 이와 같은 특징을 갖는 데이터 디코더(605)는 종래의 디스플레이 제어기(103)를 크게 변경하지 않고, 전술한 바와 같은 특징의 저전력 디스플레이 메모리(603)을 사용하는 것을 가능하도록 한다.
도 7은 본 발명의 일 실시예에 의한 저전력 디스플레이 메모리의 뱅크 구조를 도시한 도면이다. 도 7에 도시된 저전력 디스플레이 메모리(603)는 팔레트에 최적화된 뱅크 구조를 가지고 있다. 표시수단(107)가 1-1-1 팔레트를 사용할 경우는 뱅크 0 만이 인에이블되고, 다른 뱅크들은 모두 디스에이블된다. 3-3-3 팔레트를 사용할 때는 뱅크 0 와 뱅크 1 만이 인에이블되고 뱅크 2 와 뱅크 3 는 디스에이블된다. 이러한 방식으로 각 팔레트에 따라 사용되지 않는 뱅크들을 디스에이블시킴으로써 디스플레이 메모리에서의 전력 소비를 줄일 수 있다.
한편 저전력 디스플레이 메모리를 구현할 때 팔레트에 따른 뱅크 구분과 함께 레이아웃의 최적화를 위한 고려를 부가할 수 있다. 이 경우 뱅크 1 는 각각 3 비트폭을 갖는 두개의 뱅크로 나뉘어질 수 있다.
도 6 및 도 7를 참조하여 전술한 구성의 동작을 설명하면, 먼저 종래와 마찬가지로 호스트 인터페이스(109)를 통해 팔레트용 디스플레이 데이터가 호스트(101)로부터 전송되면 디스플레이 제어 회로(607)는 사전에 지정된 팔레트 형식에 따라 디스플레이 데이터를 받아 들인다. 데이터 인코더(601)는 이렇게 입력된 디스플레이 데이터를 도 7에 도시된 비트 구조의 디스플레이 데이터로 변환하여 디스플레이 메모리(603)에 저장한다. 디스플레이 메모리(603)는 사용하는 팔레트 형식에 최적화된 뱅크 구조를 가지므로, 변환된 디스플레이 데이터의 유효 비트가 디스플레이 메모리(603)의 최소한의 뱅크에만 저장되도록 한다. 유효 비트들을 제외한 나머지 비트들은 디스플레이 메모리(603)에 전송되지 않을 수도 있다. 디스플레이 메모리(603)의 복수의 뱅크들 중에서 유효 비트에 해당하는 뱅크들만이 인에이블되며, 나머지 뱅크들은 디스에이블되어 사용되지 않는다. 인에이블된 뱅크로부터 디스플레이 데이터를 읽어 오는 것은 통상의 데이터를 읽어 오는 과정과 동일하지만, 디스에이블된 뱅크로부터 디스플레이 데이터는 읽을 수 없다. 이에 따라 저전력 디스플레이 메모리(603)를 사용하는 경우 데이터 디코더(605)를 통해 각 디스플레이 데이터 비트의 위치를 다시 조정하여 도 4와 같은 디스플레이 데이터로 복원해야 한다. 이 때 디스에이블된 뱅크에 해당하는 비트들은 "0" 또는 "1"로 채워질 수 있다. 그런데 디스플레이 제어기(103)가 상기의 저전력 디스플레이 메모리(603)에 최 적화되어 있다면, 별도로 데이터 디코더를 사용하지 않고도 팔레트 메모리에 액세스하여 표시수단(107)을 구동하기 위한 실제 디스플레이 데이터를 얻을 수 있다.
도 8은 본 발명의 다른 실시예에 의한 디스플레이 메모리의 회로도이다. 도 8에 도시되어 있는 바와 같이 각각의 메모리 비트의 센스 앰프들(801)은 사용되는 팔레트에 따라 나뉘어져 그룹으로 묶이며, 각 그룹별로 센스 앰프가 인에이블 또는 디스에이블되면서 작업을 수행한다. 예를 들어, 도 8에서 센스 앰프의 그룹 0 는 1-1-1 팔레트에 해당하는 R0, G0, B0 비트에 해당하며, 센스 앰프의 그룹 1은 3-3-3 팔레트에 해당하는 비트들에서 1-1-1 팔레트에 해당하는 비트들을 제외한 R2, R1, G2, G1, B2, B1 비트에 해당한다. 센스 앰프의 그룹 2는 4-4-4 팔레트에 해당하는 비트들에서 1-1-1 팔레트와 3-3-3 팔레트에 해당하는 비트들을 제외한 R3, G3, B3 비트에 해당한다. 센스 앰프이 그룹 3은 5-6-5 팔레트에 해당하는 비트들에서 1-1-1 팔레트와 3-3-3 팔레트와 4-4-4 팔레트에 해당하는 비트들을 제외한 R4, G5, G4, B4에 해당한다. 이러한 경우 예를 들어, 3-3-3 팔레트를 사용하면 센스 앰프의 그룹 0 와 그룹 1이 인에이블되고, 그룹 2 와 그룹 3 은 디스에이블된다.
도 8의 저전력 디스플레이 메모리는 도 7에서와 마찬가지로 디스플레이 장치에 사용되는 팔레트에 따라 각 메모리 비트의 센스 앰프들이 제어된다. 이에 따라 1-1-1, 3-3-3, 4-4-4 등의 각 팔레트에 사용되는 메모리 비트의 센스 앰프만이 인에이블되고, 다른 센스 앰프들은 디스에이블되어 전원을 절약할 수 있다. 이와 같은 구조의 저전력 디스플레이 메모리는 기존의 뱅크로 구성된 디스플레이 메모리의 레이아웃을 크게 변경시키지 않는 장점을 가진다.
이와 같이 센스 앰프를 제어하는 구조의 저전력 디스플레이 메모리를 사용하는 경우, 도 6 및 도 7를 참조하여 설명한 실시예에서와는 달리 데이터 인코더(601)를 사용하지 않을 수 있다. 이 경우 도 6 및 도 7과 관련된 실시예에서와는 달리 디스플레이 데이터의 각 비트는 그 위치가 변경되지 않는다. 그러나 이 경우에도 디스플레이 메모리(103)에 저장되어 있는 디스플레이 데이터를 나머지 디스플레이 제어 회로(607)에서 정확히 인식될 수 있는 형식의 디스플레이 데이터로 변환할 수 있는 데이터 디코더가 필요하다. 데이터 디코더는 팔레트에 의해 사용되지 않는 비트의 위치에 "1" 또는 "0"의 값을 채운다.
지금까지의 기재는 본 발명을 구체화하는 실시예들에 관한 것이며, 본 발명의 권리범위를 한정하려는 의도는 아니다. 따라서 당업자들은 전술한 구성에 대한 다양한 변형이나 변경이 본 발명의 권리범위에서 가능함을 주목하여야 한다. 본 발명의 권리범위는 원칙적으로 후술하는 특허청구범위에 의하여 정하여진다.
전술한 바와 같은 구성의 본 발명에 의하면 복수의 칼라 팔레트를 지원하는 디스플레이 메모리의 전력 소모를 크게 줄일 수 있다. 특히 1-1-1, 3-3-3 등과 같은 비교적 낮은 색상수를 사용하는 응용 분야에서 디스플레이 메모리의 전력 소모를 크게 줄일 수 있다. 또한 데이터 인코더를 통해 유효한 비트의 디스플레이 데이터만을 축약할 경우, 디스플레이 제어기의 데이터 경로에서 유효한 비트만을 인에이블시킴으로써 디스플레이 제어기의 전력 소모도 줄일 수 있다. 또한 본 발명에서는 데이터 인코더, 데이터 디코더 등을 통해 종래의 호스트 인터페이스, 디스플레 이 인터페이스를 그대로 사용할 수 있고, 디스플레이 제어기의 대부분을 사용할 수 있으므로 더욱 효과적으로 종래의 디스플레이 장치에 적용될 수 있다.

Claims (14)

  1. 복수의 팔레트 모드를 구현하는 디스플레이 제어 회로(a display control circuit)에 있어서,
    호스트로부터 출력되는 팔레트용 디스플레이 데이터를 입력받아 유효 비트들을 모음으로써 상기 팔레트용 디스플레이 데이터를 축약하는 데이터 인코더와,
    상기 데이터 인코더의 출력 신호를 저장하는 디스플레이 메모리와,
    상기 디스플레이 메모리로부터 데이터를 판독하여 원래의 팔레트용 디스플레이 데이터로 복원하는 데이터 디코더와,
    상기 복원된 팔레트용 디스플레이 데이터에 해당하는 표시수단용 디스플레이 데이터를 출력하는 팔레트 메모리를 구비하며,
    상기 디스플레이 메모리의 셀들 중에서 상기 유효 비트들을 저장하지 않는 셀들은 디스에이블되는 것을 특징으로 하는 디스플레이 제어 회로.
  2. 제1항에 있어서,
    상기 디스플레이 메모리는 상기 복수의 팔레트 모드에 대해 최적화된 뱅크 구조를 가지고 있으며, 선택된 팔레트 모드에 따라 사용되지 않는 뱅크들은 디스에이블되는 것을 특징으로 하는 디스플레이 제어 회로.
  3. 제2항에 있어서,
    상기 뱅크 구조는 또한 레이아웃에 대해 최적화된 것을 특징으로 하는 디스플레이 제어 회로.
  4. 복수의 팔레트 모드를 구현하는 디스플레이 제어 회로(a display control circuit)에 있어서,
    호스트로부터 출력되는 팔레트용 디스플레이 데이터를 입력받아 유효 비트들을 모음으로써 상기 팔레트용 디스플레이 데이터를 축약하는 데이터 인코더와,
    상기 데이터 인코더의 출력 신호를 저장하는 디스플레이 메모리와,
    상기 디스플레이 메모리로부터 판독된 상기 데이터 인코더의 출력 신호에 따라 해당하는 표시수단용 디스플레이 데이터를 출력하는 팔레트 메모리를 구비하며,
    상기 디스플레이 메모리의 셀들 중에서 상기 유효 비트들을 저장하지 않는 셀들은 디스에이블되는 것을 특징으로 하는 디스플레이 제어 회로.
  5. 제4항에 있어서,
    상기 디스플레이 메모리는 상기 복수의 팔레트 모드에 대해 최적화된 뱅크 구조를 가지고 있으며, 선택된 팔레트 모드에 따라 사용되지 않는 뱅크들은 디스에이블되는 것을 특징으로 하는 디스플레이 제어 회로.
  6. 복수의 팔레트 모드를 구현하는 디스플레이 장치에 있어서,
    팔레트용 디스플레이 데이터를 출력하는 호스트와,
    상기 팔레트용 디스플레이 데이터를 표시장치용 디스플레이 데이터로 변환하는 디스플레이 제어 회로와,
    상기 표시장치용 디스플레이 데이터에 따라 해당 디스플레이를 수행하는 표시수단을 구비하며,
    상기 디스플레이 제어 회로는
    호스트로부터 출력되는 팔레트용 디스플레이 데이터를 입력받아 유효 비트들을 모음으로써 상기 팔레트용 디스플레이 데이터를 축약하는 데이터 인코더와,
    상기 데이터 인코더의 출력 신호를 저장하는 디스플레이 메모리와,
    상기 디스플레이 메모리로부터 데이터를 판독하여 원래의 팔레트용 디스플레이 데이터로 복원하는 데이터 디코더와,
    상기 복원된 팔레트용 디스플레이 데이터에 해당하는 표시수단용 디스플레이 데이터를 출력하는 팔레트 메모리부를 포함하며,
    상기 디스플레이 메모리의 셀들 중에서 상기 유효 비트들을 저장하지 않는 셀들은 디스에이블되는 것을 특징으로 하는 디스플레이 장치.
  7. 제6항에 있어서,
    상기 디스플레이 메모리는 상기 복수의 팔레트 모드에 대해 최적화된 뱅크 구조를 가지고 있으며, 선택된 팔레트 모드에 따라 사용되지 않는 뱅크들은 디스에이블되는 것을 특징으로 하는 디스플레이 장치.
  8. 복수의 팔레트 모드를 구현하는 디스플레이 장치에 있어서,
    팔레트용 디스플레이 데이터를 출력하는 호스트와,
    상기 팔레트용 디스플레이 데이터를 표시장치용 디스플레이 데이터로 변환하는 디스플레이 제어 회로와,
    상기 표시장치용 디스플레이 데이터에 따라 해당 디스플레이를 수행하는 표시수단을 구비하며,
    상기 디스플레이 제어 회로는
    호스트로부터 출력되는 팔레트용 디스플레이 데이터를 입력받아 유효 비트들을 모음으로써 상기 팔레트용 디스플레이 데이터를 축약하는 데이터 인코더와,
    상기 데이터 인코더의 출력 신호를 저장하는 디스플레이 메모리와,
    상기 디스플레이 메모리로부터 판독된 상기 데이터 인코더의 출력 신호에 따라 해당하는 표시수단용 디스플레이 데이터를 출력하는 팔레트 메모리를 포함하며,
    상기 디스플레이 메모리의 셀들 중에서 상기 유효 비트들을 저장하지 않는 셀들은 디스에이블되는 것을 특징으로 하는 디스플레이 장치.
  9. 제8항에 있어서,
    상기 디스플레이 메모리는 상기 복수의 팔레트 모드에 대해 최적화된 뱅크 구조를 가지고 있으며, 선택된 팔레트 모드에 따라 사용되지 않는 뱅크들은 디스에이블되는 것을 특징으로 하는 디스플레이 장치.
  10. 복수의 팔레트 모드를 구현하는 디스플레이 메모리에 있어서,
    디스플레이 데이터를 저장하는 복수의 메모리 셀 어레이와,
    상기 메모리 셀 어레이로부터 상기 디스플레이 데이터를 판독하는 복수의 센스 앰프를
    구비하며,
    상기 복수의 메모리 셀 어레이들은 상기 복수의 팔레트 모드에 대해 최적화된 뱅크 구조를 가지고 있으며, 선택된 팔레트 모드에 따라 사용되지 않는 뱅크들은 디스에이블되는 것을 특징으로 하는 디스플레이 메모리.
  11. 제10항에 있어서,
    상기 뱅크 구조는 또한 레이아웃에 대해 최적화된 것을 특징으로 하는 디스플레이 메모리.
  12. 복수의 팔레트 모드를 구현하는 디스플레이 메모리에 있어서,
    디스플레이 데이터를 저장하는 복수의 메모리 셀 어레이와,
    상기 메모리 셀 어레이로부터 상기 디스플레이 데이터를 판독하는 복수의 센스 앰프를
    구비하며,
    상기 복수의 센스 앰프는 상기 팔레트 모드에 따라 복수의 센스 앰프 그룹으로 그룹핑되어 있으며, 상기 팔레트 모드에 따라 해당하는 센스 앰프 그룹만이 인 에이블되는 것을 특징으로 하는 디스플레이 메모리.
  13. 복수의 팔레트 모드를 구현하는 디스플레이 메모리에 있어서,
    호스트로부터 팔레트용 디스플레이 데이터를 입력받아 저장하고, 복수의 센스 앰프를 구비하며, 상기 복수의 센스 앰프는 상기 팔레트 모드에 따라 복수의 센스 앰프 그룹으로 그룹핑되어 있으며, 상기 팔레트 모드에 따라 해당하는 센스 앰프 그룹만이 인에이블되는 디스플레이 메모리와,
    상기 디스플레이 메모리로부터 데이터를 판독하여 원래의 팔레트용 디스플레이 데이터로 복원하는 데이터 디코더와,
    상기 복원된 팔레트용 디스플레이 데이터에 해당하는 표시수단용 디스플레이 데이터를 출력하는 팔레트 메모리를
    구비하는 것을 특징으로 하는 디스플레이 메모리.
  14. 복수의 팔레트 모드를 구현하는 디스플레이 장치에 있어서,
    팔레트용 디스플레이 데이터를 출력하는 호스트와,
    상기 팔레트용 디스플레이 데이터를 저장하는 디스플레이 메모리와,
    상기 디스플레이 메모리로부터 판독된 상기 팔레트용 디스플레이 데이터에 따라 해당하는 표시수단용 디스플레이 데이터를 출력하는 팔레트 메모리와,
    상기 표시수단용 디스플레이 데이터에 따라 해당 디스플레이를 수행하는 표시수단을
    구비하며,
    상기 디스플레이 메모리에 구비된 복수의 센스 앰프는 상기 팔레트 모드에 따라 복수의 센스 앰프 그룹으로 그룹핑되어 있으며, 상기 팔레트 모드에 따라 해당하는 센스 앰프 그룹만이 인에이블되는 것을 특징으로 하는 디스플레이 장치.
KR1020010036628A 2001-06-26 2001-06-26 디스플레이 제어 회로, 디스플레이 메모리 및 디스플레이장치 KR100762840B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010036628A KR100762840B1 (ko) 2001-06-26 2001-06-26 디스플레이 제어 회로, 디스플레이 메모리 및 디스플레이장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010036628A KR100762840B1 (ko) 2001-06-26 2001-06-26 디스플레이 제어 회로, 디스플레이 메모리 및 디스플레이장치

Publications (2)

Publication Number Publication Date
KR20030000591A KR20030000591A (ko) 2003-01-06
KR100762840B1 true KR100762840B1 (ko) 2007-10-08

Family

ID=27711189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010036628A KR100762840B1 (ko) 2001-06-26 2001-06-26 디스플레이 제어 회로, 디스플레이 메모리 및 디스플레이장치

Country Status (1)

Country Link
KR (1) KR100762840B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100972414B1 (ko) * 2007-07-10 2010-07-26 장용수 방화문
US10446114B2 (en) 2017-06-01 2019-10-15 Qualcomm Incorporated Adjusting color palettes used for displaying images on a display device based on ambient light levels

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05216428A (ja) * 1992-02-03 1993-08-27 Hitachi Ltd カラー液晶表示システム
JPH0612036A (ja) * 1992-06-02 1994-01-21 Mitsubishi Electric Corp 表示制御装置
JPH09214860A (ja) * 1996-01-31 1997-08-15 Toshiba Corp 電子機器
JP2000221955A (ja) * 1999-01-29 2000-08-11 Nec Corp 携帯情報端末及び表示電力制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05216428A (ja) * 1992-02-03 1993-08-27 Hitachi Ltd カラー液晶表示システム
JPH0612036A (ja) * 1992-06-02 1994-01-21 Mitsubishi Electric Corp 表示制御装置
JPH09214860A (ja) * 1996-01-31 1997-08-15 Toshiba Corp 電子機器
JP2000221955A (ja) * 1999-01-29 2000-08-11 Nec Corp 携帯情報端末及び表示電力制御方法

Also Published As

Publication number Publication date
KR20030000591A (ko) 2003-01-06

Similar Documents

Publication Publication Date Title
US5537353A (en) Low pin count-wide memory devices and systems and methods using the same
KR100762840B1 (ko) 디스플레이 제어 회로, 디스플레이 메모리 및 디스플레이장치
JPS6061790A (ja) 表示用制御回路
US5781493A (en) Semiconductor memory device having block write function
JPS60113396A (ja) メモリｌｓｉ
EP0276110A2 (en) Semiconductor memory device
US6990039B2 (en) Semiconductor storing device
US6680736B1 (en) Graphic display systems having paired memory arrays therein that can be row accessed with 2(2n) degrees of freedom
JPH04147493A (ja) 半導体メモリ
KR100234415B1 (ko) 액정표시장치 컨트롤러 램
JPH05189975A (ja) ランダムアクセスメモリ
US4841298A (en) Bit pattern conversion system
JP2003015609A (ja) 表示装置およびそれを用いた携帯機器
JPH05334869A (ja) 半導体記憶装置
KR100313961B1 (ko) 에스지램(ｓｇｒａｍ)의 라이트 구동장치
KR0168973B1 (ko) 어드레스를 자동 증가시켜 롬을 억세스하는 방법 및 그장치
JPH11260061A (ja) メモリ回路のパターン構成方法
JPH06131519A (ja) Ｉｃカード
JPH10268854A (ja) カーソルメモリ
JPS63118960A (ja) フレ−ムメモリ制御装置
JPS60168677A (ja) 罫線イメ−ジ発生装置
JPH0428311B2 (ko)
JPH0817181A (ja) 画像処理用半導体メモリ
JPS63294595A (ja) キャラクタ・ジェネレ−タ
JPH02230418A (ja) 文字フォント切替え装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160817

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180820

Year of fee payment: 12