JPS587997B2 - ズケイシンゴウハツセイソウチ - Google Patents

Description

【発明の詳細な説明】 この発明は図形信号発生装置に関するものである。

従来の図形発生装置は、図形（文字も含む）を５×７ま
たは１５×２１のドットで表わすのが普通である。

しかしながら、これらの使用ドット数を任意に変えるこ
とができなかった。

もしも、使用ドット数を増減することができれば、異な
る大きさの文字等を表示する場合等に便利である。

したがって、この発明の目的は、図形表示のためのドッ
ト数を任意に可変することができる図形信号発生装置を
提供することである。

第１図はこの発明の図形信号発生装置に用いるドット表
示板の図形例、第２図はこの発明の一実施例の図形信号
発生用ＬＳＩのブロック図である。

文字を第１図に示すように、縦２１×横１５のドットで
表示し得るだけのメモリを第２図のＲＯＭ（読出専用メ
モリ）３に具えるものとする。

仮に片仮名のみを表示する場合を考えると、１文字当り
１５Ｘ２１＝３１５ビット必要となり、５０文字トして
、１５７５０ビットのメモリが必要となる。

周知のとうり、ｒｏｗセレクタ２で行ｂ１〜ｂ２１のい
ずれかを選択すれば、例えば０００１１とすれば、行ｂ
３の情報が出力端子より現われる。

出力端子を列ａ１〜ａｌ５に対応して１５個設けておけ
ば第３行の各列ａ１〜ａｌ５の情報（０か１か）が同時
に出力されるが、ＬＳＩ１のピン数が増えるので、並列
入力および直列出力のシフトレジスタ５およびクロツク
・マルチプレツクス回路４を設け、列ａ１〜ａ１５のデ
ータを読み込み、直列に変換し、これを例えば、ＣＲＴ
上へ表示すれば、第１図の行ｂ３の情報が表示される。

この場合、シフトレジスタ５へＲＯＭ３の出力を読込む
パルスは、列ａ１の読取パルスすなわち最初のクロック
パルスより前になければならない。

第３図の信号波形図において、ＲＯＭ３の出力を決める
指定コードが、第３図の読込パルスＱ，，Ｑ２の少し前
に切換えられると、その指定された文字の列ａ１〜ａｌ
５の情報が、読込パルスＱ１，Ｑ２・・・・・・で、第
２図のシフトレジスタ５に読込まれ、例えば「ア」，「
イ」・・・・・・の順に文字が表示される。

以上の説明中、第２図のクロック・マルチプレツクス回
路４、シフトレジスタ５以外は市販の文字発生器のＬＳ
Ｉとほぼ同一である。

つぎに、表示する文字の粗さを変える方法を述べる。

第２図の切換電圧が高レベルの時は、入力クロツクがそ
のままシフトレジスタ５へ伝わり通常動作をする。

また、ｒｏｗセレクタ２も行ｂ１〜ｂ２１を指定する５
ビットのコードをそのままＲＯＭ３へ伝える。

切換電圧が低レベルになると、クロックは３倍になり、
すなわちクロツク・マルチプレツクス回路４の出力は３
倍の周波数になるとともに、ｒｏｗセレクタ２の出力は
第１行、第４行・・・・・・を選択するように次表のと
うりコードの変換を行なう。

００００１→００００１ ０００１０→００１００ ０００１１→００１１１ ００１００→０１０１０ ００１０１→０１１０１ ００１１０→１００００ ００１１１→１００１１ すなわち、１〜７の７行の指定を、１，４，・・・・・
・１９に変換し、第１図の黒点のみを出力として取り出
す。

行の指定だけでは、列ａ１，ａ２・・・・・・ａ１５が
現われるので、第４図に示すゲート回路を第２図のシフ
トレジスタ５の入力の前に設けて入力の切換えを行なう
。

すなわち、切換電圧が高レベルの時、ＡＮＤゲート６，
７が導通し、ＡＮＤゲート８が遮断されるので、ＲＯＭ
３の出力ａ１〜ａ３がそのままシフトレジスタ５の入力
Ｋ，〜Ｋ３へ伝えられる。

出力ａ４〜ａ６，ａ７〜ａ９，ａ１０−ａ１２，ａ１３
〜ａ１５についても同様である。

切換電圧が低レベルになると、ＡＮＤゲート６，７が遮
断されＡＮＤゲート８が導通し、ＯＲゲート９，１０へ
は、出力ａ３が伝えられる。

一方この時、第２図のクロツク・マルチプレツクス回路
４は、第６図のように、外部人カクロツクａ′１，ａ′
２・・・・・・ａ′５と、それより少し遅れて発生する
各２個のパルスｃ１，ｄ１，ｃ２，ｄ２・・・・・・を
出力する。

パルスｃ１，ｄ１・・・・・・は単安定マルチ２個で形
成され、クロックパルスａ′１，・・・・・・ａ′５の
最高周波数の１Ｈｚ以内に、パルスｃ１，ｄ１，ｃ２，
ｄ２がそれぞれ収まるように短い時間内に発生させてお
く。

したがって、クロツク・マルチプレツクス回路４へは３
×５＝１５個のクロツクが供給され、前述のように、入
力Ｋ１，Ｋ２・・・・・・を直列に変換して出力する。

この場合、入力Ｋ１，Ｋ２，Ｋ３はいずれもＲＯＭ３の
出力ａ３が入力され、すなわち第１図の行ｂ１と列ａ３
の交点の情報が入力されており、第６図のクロツクパル
スａ′１〜ａ′２間にａ’１，ｃ１，ｄ１と３回クロツ
クするので入力Ｋ１〜Ｋ３がシフトレジスタ５の出力に
現われ、パルスｃ１〜ａ′２間は入力Ｋ３がシフトレジ
スタ５の出力として現われる。

すなわち、パルスａ′１〜ａ′２間は出力ａ３の情報が
シフトレジスタ５の出力になる。

以下同様に、クロックパルスａ′２〜ａ′５についても
第１図に示す黒丸の情報が出力される。

その結果、第５図に示すように５×７ドットの文字が出
力される。

つぎに、第２図のｒｏｗセレクタ２の構成例を第７図に
示す。

切換電圧が高レベルのとき、ＡＮＤゲート１３，１６，
１９，２２，２５は導通し、ＡＮＤゲート１２，１５，
１８，２１，２４は遮断され、入力端子Ｊ１〜Ｊ５に加
えられる２値信号がそのままＯＲゲート１４，１７，２
０，２３，２６を介してＲＯＭ３へ加わる。

切換電圧が低レベルになると、この場合５×７ドットの
文字とすると、入力端子Ｊ１，Ｊ２，Ｊ３にのみ行指定
コードを入れればよいので、入力端子Ｊ１，Ｊ２，Ｊ３
の２値信号を２進−１０進変換器２７へ供給し、その出
力を演算回路２８に加える。

演算回路２８はコードを変換するためのものであって、
この実施例ではｍ＝３，ｎ＝１，２，・・・・・・７で
ある。

すなわち、演算回路２８の出力は、ｎ＝１，２，３，４
，５，６，７に対して１，４，７，１０，１３，１６，
１９と変化する。

この１０進数を１０進−２進変換器２９で２進数に変換
する。

１０進−２進変換器２９の出力は、ＡＮＤゲート１２，
１５，・・・・・・２４およびＯＲゲート１４，１７，
・・・・・・２６を介・してＲＯＭ３へ供給される。

なお、反転器３０は、切換電圧が低レベルの時、その出
力は高レベルとなり、ＡＮＤゲート１２，１５，・・・
・・・２４を導通し、ＡＮＤゲート１３，１６，・・・
・・・２５を遮断するためのものである。

このようにして、前述の行ｂ１，ｂ４，・・・・・・ｂ
ｌ９を選び出せる。

なお、ｍは外部から指定してもよく、予め固定してもよ
い。

また、演算回路２８を２進入出力とすれば変換器２７，
２９は不要となる。

以上のように、この発明によれば、同一のＲＯＭより、
１個の文字または図形の構成素子（ドット）数の異なる
ものを取り出し表示できる。

片仮名のみならず、平仮名、筆記体のアルファベツト等
をテレビジョンのＣＲＴ上に１つだけ大きく表示する場
合、５×７ドットでは不十分であり、１５×２１でも十
分とは言えないが、例えば３５×４９＝１７１５ドット
ぐらいで平仮名や筆記体のアルファベットを表示すれば
、教育用として十分使える。

この場合、学習の進行に応じ、文字を小さくし、文章を
表示するようにすれば、１個のＲＯＭで大きさの異なる
文字または図形を表示するメリットが活かせる。

また、倍率は自由であり、切換電圧を２端子以上にすれ
ば４種類以上に変化させ得る。

【図面の簡単な説明】

第１図および第５図はこの発明に用いるドット表示板の
図形例、第２図はこの発明の図形信号発生装置の一実施
例のブロック図、第３図はその動作説明のための信号波
形図、第４図は第２図の装置に用いるゲート回路の論理
回路図、第６図はその動作説明のための信号波形図、第
７図は第２図の装置に用いるｒｏｗセレクタの構成例の
回路図である。 １・・・・・・図形信号発生用ＬＳＩ，２・・・・・・
ｒｏｗセレクタ、３・・・・・・ＲＯＭ、４・・・・・
・クロツク・マルチプレツクス回路、５・・・・・・シ
フトレジスタ。

Claims (1)

【特許請求の範囲】
1. １ ドット構成の図形信号が複数行×複数列の各ドット
   の信号として予め記憶されている読出専用メモリと、こ
   の読出専用メモリから前記図形信号を読み出すべき行を
   １行毎にもしくは複数行毎に順次選択する行セレククと
   、前記読出専用メモリから読み出された並列出力の１行
   分の図形信号を直列出力に変換するシフトレジスタと、
   前記読出専用メモリから読み出された１行分の図形信号
   をそのまま前記シフトレジスタに加えるかもしくは複数
   列毎に選択して取り出してその取り出した列の信号を前
   記シフトレジスタの複数列分の位置に同一に加えるかを
   切換えるゲート回路と、上記シフトレジスタから前記図
   形信号を読み出すために前記シフトレジスクに印加する
   クロックパルスの周波数を切換えるクロツク切換供給手
   段とを備えた図形信号発生装置。