JP2842590B2 - 二重画面表示制御装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、第１、第２の画像メモリの画像データを
合成して、二重画面表示を行う二重画面表示制御装置に
関する。

［従来の技術］ 従来より、背景画像の上の物体の画像を移動させる方
法としては、一画面分の画像メモリに、背景画と、物体
の移動の一形態の画像とを重ねた一画面を記憶して、物
体の画像のみを消去し、次の位置の再書き込みすること
により移動させる方法がある。しかし、この方法の場合
には、物体の画像の消去、再書き込みの処理が非常に面
倒で回数の多いので時間がかかり、高速化できない。

他の方法としては、２画面分の画像メモリに背景と物
体の画像データを別々に記憶し、物体の画像データを移
動させて背景の画像データと合成する方法がある。この
方法の場合には、表示画面上の１画素毎に対応して、２
画面分の画像データの内のいずれかを選択することによ
って、２画面を高速で合成処理することができる。

［発明が解決しようとする課題］ 後者の方法により、背景と物体の画像データを別々の
画像メモリに記憶した場合には、それらを合成する関係
上、それら２組の画像データは解像度等のモードが同一
であることが必要となる。

しかし、このことは、必然的に、合成できる画像デー
タが制約されるという問題を生じることになる。

この発明は、このような問題を解決し、解像度の異な
る表示データを高速で合成処理することができる二重画
面表示制御装置を提供することを目的とする。

［問題点を解決するための手段］ この発明の二重画面表示制御装置は、異なるビット構
成による異なる解像度の第１、第２の画像データを記憶
する第１、第２の画像メモリと、前記第１、第２の画像
データを入力し、それらの画像データを同一ビット構成
による同一解像度の２組の画素データに変換する変換回
路と、前記変換回路から出力された２組の画素データを
入力とし、表示面の画素単位毎に、２組の画素データの
内の一方を選択して合成するセレクタとを具備してなる
ことを特徴とする。

［作用］ この発明の二重画面表示制御装置は、異なるビット構
成による異なる解像度の２つの画像データを同一ビット
構成による同一解像度の画素データに変換してセレクタ
に入力し、そしてセレクタによって所定のタイミングで
画素データの一方を選択することにより、２つの画像デ
ータを組み合わせて２画面分を合成する。

［実施例］ 以下、この発明の実施例を図面に基づいて説明する。

第１図および第２図は、この発明の第１実施例の説明
図である。

本実施例において、１は第１の画像メモリ、２は第２
の画像メモリであり、これらは、CRTディスプレイの少
なくとも１画面分の画像データを記憶している。第１、
第２の画像メモリ１、２は、ビットマップモードでデー
タ記憶されており、第１の画像メモリ１は、１ドットを
４ビットのカラーコードで記憶し、第２の画像メモリ２
は、１ドットを８ビットのカラーコードで記憶してい
る。また、後述するように、第１の画像メモリ１のカラ
ーコードデータを読み出す速さは、第２の画像メモリ２
の場合の２倍である。したがって、前者の画像データは
解像度が高いものとなっている。これらの画像データ
は、画素単位でパラレルに出力される。

本実施例の場合には、このように解像度の異なる異種
のモードの画像データを入力して合成する。以下におい
ては、画像メモリ１に記憶されている画像データを「Ａ
面入力データ」、画像メモリ１に記憶されている画像デ
ータを「Ｂ面入力データ」という。

Ａ面入力データとＢ面入力データは、ブランク信号
「−BLANK」（「−」はロウアクティブを意味する）が
ハイレベルのときに、MCLK（マスタークロック）に基づ
く所定のタイミングで入力される。

すなわち、Ａ面入力データは、MCLKをＤ−FF（Ｄタイ
プフリップフロップ）３によって1/2に分周したDCIK1に
同期するように、そのDCLK1をクロック端子に入力する
４つのＤ−FF4（画面上は１つ）を通して入力される。
その入力は、１ドット分遅延して１ドット（４ビット）
ずつとなる。一方、Ｂ面入力データは、DCLK1を更にＤ
−FF5によって1/2に分周したDCLK2を同期するように、
そのDCLK2をクロック端子に入力する８つのＤ−FF6（画
面上は１つ）通して入力される。その入力は、１ドット
分遅延して１ドット（８ビット）ずつとなる。

いま、１ドット分の４ビット単位で入力されるＡ面入
力データを「AD0」、「AD1」、……とし（第２図
（ホ））、１ドット分の８ビット単位で入力されるＢ面
入力データを「BD0」、「BD1」……とする（同図
（ヘ））。これらの入力データは、MCLKをクロック信号
とするＤ−FF7,8によって同期がとられ（第２図
（ト），（チ））、そしてそれぞれ別個のLUT（ルック
アップテーブル）9,10に入力される。LUT9は、４ビット
のカラーコードをR,G,B（赤、緑、青）のカラーデータ
に変換するためのテーブルであって、16エントリに対応
して13ビットのデータをもっている。13ビットのデータ
の内、４ビットがＲデータ、４ビットがＧデータ、４ビ
ットがＢデータ、１ビットがTPAデータ（透明データ）
となっている。TPAデータは、カラーデータが透明色に
相当するとき“1"となる。

一方、LUT10は、８ビットのカラーコードをR,G,B
（赤，緑，青）のカラーデータに変換するためのテーブ
ルであって、256エントリに対応して13ビットのデータ
をもっている。13ビットのデータの内、４ビットがＲデ
ータ、４ビットがＧデータ、４ビットがＢデータ、１ビ
ットがTPBデータ（透明データ）となっている。TPBデー
タは、カラーデータが透明色に相当するときに“1"とな
る。

いま、Ａ面入力データ「AD0」、「AD1」、……の変換
後のカラーデータを「ARGB1」、「ARGB2」……とし（第
２図（リ））、Ｂ面入力データ「BD0」、「BD1」……の
変換後のカラーデータを「BRGB1」、「BRGB2」……とす
る（同図（ヌ））。これらのカラーデータは、それぞれ
の12ビットが１画素に対応する同一モードの画素データ
となる。

これらのＡ面、Ｂ面のカラーデータは、同期がとられ
てセレクタ11に入力される。セレクタ11には、Ａ面、Ｂ
面のカラーデータのいずれか一方を選択して、CRTディ
スプレイの表示回路（図示せず）に出力する機能があ
り、セレクト端Ｓに“1"信号を入力したとにはＢ面のカ
ラーデータを選択して表示回路に出力し、またセレクト
端Ｓに“0"信号を入力したときにはＡ面のカラーデータ
を選択して表示回路に出力する。表示回路は、入力した
カラーデータと同期信号（SYNC）に基づいて、CRTディ
スプレイに画像を表示させるものである。

セレクタ11のセレクト端Ｓは、セレクタ12の出力端Ｙ
に接続されている。セレクタ12は、LURT9のTPAデータを
入力端Ａから入力し、LUT10のTPBデータをインバータ13
で反転して入力端Ｂに入力する。そして、セレクト端Ｓ
に“0"信号を入力したときに入力端Ａの入力信号を出力
し、セレクト端Ｓに“1"信号を入力したときに入力端Ｂ
の入力信号を出力する。セレクタ12のセレクト端Ｓには
優先信号（PRIORITY）が入力される。この優先信号は、
Ａ面とＢ面のどちらを背景あるいは前景とするかに応じ
て与えられる“1"あるいは“0"の選択信号である。

したがって、優先信号を“0"とした場合は、LUT9のTP
Aデータがそのままセレクタ11のセレクト端Ｓに入力さ
れることになり、Ａ面入力データが不透明でTPAデータ
が“0"のときは、そのＡ面入力データを選択しＡ面の画
像を表示し、Ａ面入力データが透明でTPAデータが“1"
のときは、Ｂ面入力データを選択しＢ面の画像を表示す
る。したがって、この場合は、Ａ面が優先して前景とな
り、Ｂ面が背景となる。

一方、優先信号を“1"とした場合は、LUT10のTPAデー
タが反転してセレクタ11のセレクト端Ｓに入力されるこ
とになり、Ｂ面入力データが不透明でTPAデータが“0"
のときは、そのＢ面入力データを選択しＢ面の画像を表
示し、Ｂ面入力データが透明でTPAデータが“1"のとき
は、Ａ面入力データを選択しＡ面の画像を表示する。し
たがって、この場合は、Ｂ面が優先して前景となり、Ａ
面が背景となる。

次に、具体的な作用として、Ａ面入力データを前景と
し、Ｂ面入力データを背景として、これらを合成する場
合について説明する。この場合、Ａ面入力データとし
て、背景を透明とした解像度の高い物体の映像データを
想定し、Ｂ面入力データとして、物体の背景となる解像
度の低い映像データを想定する。

まず、優先信号を“0"とする。これにより、セレクタ
12はLUT9のTPAデータを選択し、そのTPAデータの“1"信
号あるいは“0"信号をそのままセレクタ11のセレクト端
Ｓに与える。

LUT9,10は、Ａ面、Ｂ面入力データを共通のモード、
つまり１画素を12ビットとする同一モードに変換し、そ
れらを同期をとってセレクトタ11に出力する。セレクタ
11は、LUT9のTPAデータが“0"のとき、つまりＡ面中の
物体に相当するデータのときは、Ａ面のカラーデータを
表示回路に出力する。一方、LUT9のTPAデータが“1"の
とき、つまりＡ面中の透明の背景に相当するデータのと
きは、Ｂ面のカラーデータを表示回路に出力する。した
がって、前者のときはＡ面の物体のカラーは表示され、
後者のときはＢ面の背景のカラーが表示される。結局、
Ｂ面を背景として、その背景の上にＡ面の物体が表示さ
れることになる。勿論、Ａ面の物体に透明部分があった
場合は、その部分にはＢ面の画像が表示される。

例えば、第２図（リ）のＡ面のカラーデータ「ARGB
3」が透明を意味するものであるときは、それに同期し
てTPAデータが“1"となり（同図（ホ））、セレクタ11
は、カラーデータ「ARGB3」に代えて、そのときのＢ面
のカラーデータ「BRGB1」を出力することになる（第２
図（ル））。Ａ面のカラーデータが透明を意味しないと
きは、そのＡ面が優先して表示される。

なお、上記の場合とは逆に、Ａ面を背景として、Ｂ面
を優先して表示する場合には、優先信号を“1"とする。

第３図および第４図は、この発明の第２実施例の説明
図である。

本実施例の場合は、第１の画像メモリ21のカラーコー
ドデータと、第２の画像メモリ22のビットマップデータ
との異なるモードの画像データを合成するようになって
おり、その合成に当たっては、第３の画像メモリ22のキ
ャラクタコードデータを用いる。

第１の画像メモリ21は、４ビットのカラーコードデー
タを記憶しており、その４ビットのカラーコードデータ
はパラレルに出力され、そしてCCLKをクロック信号とす
る４つのＤ−FF23（図面上は１つ）と、４つのＤ−FF24
（図面上は１つ）と、MCLKをクロック信号とする４つの
Ｄ−FF25（図面上は１つ）を通してセレクタ26の入力端
Ｂに入力される。したがって、このカラーコードデータ
は、MCLKに同期して１画素分の４ビットずつセレクタ26
に入力される。

一方、第２の画像メモリ22は、ビットマップモードで
データ記録されており、４ドットを16ビットのカラーコ
ードで記憶している。このようなカラーコードデータは
パラレルに出力され、GCLKをクロック信号とする16のＤ
−FF27（図面上は１つ）によって1GCL分遅延され、そし
てP/S変換器（パラレル／シリアル変換器）28によって
４ビットのシリアル信号に変換される。P/S変換器28
は、GS/L信号に同期して、カラーコードデータをロード
し、シリアルアウトする。P/S変換器28から出力された
シリアル信号は、MCLKをクロック信号とするＤ−FF29に
よって更に１ドット分遅延されて、セレクタ26の入力端
Ａに入力される。

したがって、第１の画像メモリ21のカラーコードデー
タと、第２の画像メモリ22の画像データは、セレクタ26
に入力されるときは、１画素を４ビットのカラーコード
データとする同一モードの画素データとなる。

セレクタ26には、入力端A,Bのカラーコードデータの
いずれか一方を選択してLUT30に出力する機能があり、
セレクト端に入力するセレクト信号が“0"のときは入力
端ＡのカラーコードデータをLUT30に出力し、セレクト
信号が“1"のときは入力端ＢのカラーコードデータをLU
T30に出力する。LUT30は、４ビットのカラーコードをR,
G,Bのカラーデータに変換するためのテーブルである。

セレクト26のセレクト信号は、第３の画像メモリ31に
記憶されているキャラクタコードデータにしたがって
“1"、あるいは“0"となる。

すなわち、画像メモリ31は、８ビットのキャラクタコ
ードデータをパラレルに出力し、そのキャラクタコード
データは、CCLKをクロック信号とする８つのＤ−FF32
（画面上は１つ）にて遅延されてキャラクタROM（キャ
ラクタ・ジェネレータ）33に入力される。キャラクタRO
M33は、文字フォントをドットで表したフォント・デー
タを記憶しており、キャラクタコードデータに対応する
フォント・データを８ビット長でパラレルに出力する。
１文字分のフォント・データは、スキャン・アドレスデ
ータにより、HSYNC（水平同期信号）に同期して１行分
ずつ出力される。パラレルに出力された８ビット長のフ
ォント・データは、CCLKをクロック信号とする８つのＤ
−FF34（図面上は１つ）にて遅延され、P/S変換器35に
よって１ビットのシリアル信号に変換される。P/S変換
器35は、CS/L信号に同期して、フォント・データをロー
ドしシリアルアウトする。P/S変換器35から出力された
シリアル信号は、“1",“0"のセレクト信号としてセレ
クタ26のセレクト端Ｓに入力される。セレクタ26は、そ
のセレクト信号によって、前述したように入力端A,Bの
カラーコードデータのいずれかを選択する。

LUT30は、４ビットのカラーコードデータをR,G,Bのカ
ラーデータに変換するためのテーブルであって、16エン
トリーに対応して12ビットのデータをもっている。12ビ
ットのデータの内、４ビットがＲデータ、４ビットがＧ
データ、４ビットがＢデータである。これらのRGBデー
タは、CRTディスプレイの表示回路（図示せず）に入力
される。

第４図は、タイミングジェネレータを表し、クロック
MCLKから、クロックCCLK,CS/L,GCLK,GS/Lを生成する。

次に、作用について説明する。

本実施例の場合は、第２の画像メモリ22に記憶されて
いる画像データを背景として、その背景の上に文字を描
く。

まず、第３の画像メモリ31がキャラクタコードデータ
を出力しないときは、セレクタ26のセレクト信号が“0"
のままとなり、セレクタ26は入力端Ａのカラーコードデ
ータをLUT30に出力する。したがって、CRTディスプレイ
は、第２の画像メモリ22に記憶されている画像を表示す
ることになる。

いま、第３の画像メモリ31からキャラクタコードデー
タが出力されると、それに対応する文字のフォント・デ
ータによって、セレクタ26のセレクト信号が所定のタイ
ミングで“1"となる。当然、そのタイミングは文字をCR
Tディスプレイに表示させるタイミングと一致する。そ
して、セレクト信号が“1"となったときに、セレクタ26
は、入力端ＢのカラーコードデータをLUT30に出力す
る。したがって、CRTディスプレイは、そのカラーコー
ドデータに対応する色の文字を背景の上に表示する。

第５図および第６図は、この発明の第３実施例の説明
図である。

本実施例の場合は、第１の画像メモリ41のビットマッ
プデータと、第２の画像メモリ42のYUVデータとの異な
る画像データを合成するようになっている。なお、YUV
データは、輝度データＹと、色差データU,Vを組み合わ
せたデータであり、周知のように、カラーデータを圧縮
したかたちとなっている。

第１の画像メモリ41は、ドットマップモードでデータ
記録されており、１ドットを16ビットのR,G,Bのカラー
データで記憶している。その16ビットの内、４ビットが
Ｒデータ、４ビットがＧデータ、４ビットがＢデータ、
１ビットがTPAデータ（透明データ）である。このよう
な画像データはパラレルに出力され、そしてGCLKをクロ
ック信号とする16個のＤ−FF43（図面上は１つ）によっ
て１ドット分遅延され、更に、MCLKをクロック信号とす
る16個のＤ−FF44を（図面上は１つ）によって1MCLKク
ロック分遅延されてセレクタ45の入力端Ａとセレクト端
に入力される。セレクタ45の入力端Ａには、R,G,Bのカ
ラーデータが入力され、セレクト端にはTPAデータがセ
レクト信号として入力される。TPAデータは、不透明の
ときは“0"であり、透明ときに“1"となる。

一方、第２の画像メモリ42は、ドット単位で画像デー
タを割り当てて、その画像データを１ピクセル当たり８
ビットのYUVデータとして記憶している。本例の場合、
画像メモリ42は、YUVデータの横方向ピクセルを１つの
グループとして32ビット単位で貯えている。このような
YUVデータは、YUVCLKをクロック信号とする８つずつ計
４組のＤ−FF46,47,48,49によって、計４ドット分遅延
されて演算器50に入力される。演算器50は、所定の変換
式によってYUVデータをR,G,B5ビットずつのRGBデータに
変換するものである、RGBデータは、YUVCLKをクロック
信号とするＺ−FF51によって１ドット分遅延され、更
に、MCLKをクロック信号とするＤ−FF52によって1MCLK
クロック分遅延されて、セレクタ45の入力端Ｂされる。

したがって、第１の画像メモリ41のRGBデータと、第
２の画素メモリ42のYUVデータは、同一モードの画素デ
ータとなってセレクタ45に入力される。

セレクタ45には、入力端A,Bのデータのいずれか一方
を選択してCRTディスプレイの表示回路（図示せず）に
出力する機能があり、セレクト端に入力するセレクト信
号が“0"のときは入力端Ａのデータを表示回路に出力
し、セレクト信号が“1"のときは入力端Ｂのデータを出
力する。

第６図は、タイミングジェネレータを表し、クロック
MCLKから、クロックYUVCLKとBMCLKを生成する。

次に、作用について説明する。

本実施例の場合は、第１の画像メモリ41に記憶されて
いる画像を優先的に表示し、そしてその画像の透明部分
に限って、第２の画像メモリ42に記憶されている画像を
表示する。

まず、第１の画像メモリ41から入力したRGBデータが
不透明部分に相当するときは、TPAデータつまりセレク
タ45のセレクト信号が“0"となり、セレクタ45が端子Ａ
の画像データを出力する。したがって、CRTディスプレ
イは、第１の画像メモリ41に記憶されている画像を表示
する。

いま、第１の画像メモリ41から入力したRGBデータが
透明部分に相当するときは、TPAデータが“1"となり、
セレクタ45が素子ＢのRGBデータを出力することにな
る。したがって、CRTディスプレイは第２の画像メモリ4
2に記憶されている画像を表示する。

なお、画像データの１画面分の中に複数の絵を用意し
て、その絵を選択的に読み出して合成することにより、
動画の表示をすることもできる。

［効果］ 以上説明したように、この発明の二重画面表示制御装
置は、異なるビット構成による異なる解像度の第１、第
２の画像データを記憶する第１、第２の画像メモリと、
前記第１、第２の画像データを入力し、それらの画像デ
ータを同一ビット構成による同一解像度の２組の画素デ
ータに変換する変換回路と、前記変換回路から出力され
た２組の画素データを入力とし、表示面の画素単位毎
に、２組の画素データの内の一方を選択して合成するセ
レクタとを具備してなる構成であるから、次のような効
果を有する。

合成する画像データのビット構成が同一であることを
必要としないため、取り扱うデータが制約されない。

セレクタを所定のタイミングで作動させることによ
り、２画面の重ね合わせ表示、および優先度の組み合わ
せによる特殊な表示を高速で行うことができる。

背景と前景の分離処理することにより、物体の移動や
高速更新が可能である。

【図面の簡単な説明】

第１図はこの発明の第１の実施例を説明するための要部
の回路図、第２図は同実施例のタイミングチャートであ
る。 第３図はこの発明の第２の実施例を説明するための要部
の回路図、第４図は同実施例におけるタイミングジェネ
レータの説明図である。 第５図はこの発明の第３の実施例を説明するための要部
の回路図、第６図は同実施例におけるタンミングジェネ
レータの説明図である。 1,31,41……第１の画像メモリ、 2,22,42……第２の画像メモリ、 11,26,45……セレクタ。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−254185（ＪＰ，Ａ) 特開 昭63−37388（ＪＰ，Ａ) 特開 昭63−287991（ＪＰ，Ａ) 特開 昭63−306490（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】第１、第２の画像データを合成して、二重
   画面表示を行う二重画面表示制御装置において、 異なるビット構成による異なる解像度の第１、第２の画
   像データを記憶する第１、第２の画像メモリと、 前記第１、第２の画像データを入力し、それらの画像デ
   ータを同一ビット構成による同一解像度の２組の画素デ
   ータに変換する変換回路と、 前記変換回路からの出力された２組の画素データを入力
   とし、表示面の画素単位毎に、２組の画素データの内の
   一方を選択して合成するセレクタと を具備してなることを特徴とする二重画面表示制御装
   置。