JPH099275A - 映像信号時間圧縮装置及びそれを備えた面順次カラー画像表示装置 - Google Patents
映像信号時間圧縮装置及びそれを備えた面順次カラー画像表示装置Info
- Publication number
- JPH099275A JPH099275A JP17427595A JP17427595A JPH099275A JP H099275 A JPH099275 A JP H099275A JP 17427595 A JP17427595 A JP 17427595A JP 17427595 A JP17427595 A JP 17427595A JP H099275 A JPH099275 A JP H099275A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- color
- liquid crystal
- image display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 面順次カラー画像表示装置において、カラー
映像信号の時間圧縮用メモリの個数と容量を削減する。 【構成】 Ｙ信号，Ｒ−Ｙ信号，Ｂ−Ｙ信号を、Ａ／Ｄ
コンバータ１１，１２により４：２：２コンポーネント
符号化し、Ｙ信号をＶＲＡＭ１３に、Ｒ−Ｙ信号とＢ−
Ｙ信号をＶＲＡＭ１４に記憶する。ＶＲＡＭ１３，１４
に記憶した信号を３倍の速度で読み出し、マトリックス
回路１５によりＲ，Ｇ，Ｂに面順次化し、Ｄ／Ａコンバ
ータ１６によりアナログのＲ，Ｇ，Ｂ面順次信号に変換
する。
映像信号の時間圧縮用メモリの個数と容量を削減する。 【構成】 Ｙ信号，Ｒ−Ｙ信号，Ｂ−Ｙ信号を、Ａ／Ｄ
コンバータ１１，１２により４：２：２コンポーネント
符号化し、Ｙ信号をＶＲＡＭ１３に、Ｒ−Ｙ信号とＢ−
Ｙ信号をＶＲＡＭ１４に記憶する。ＶＲＡＭ１３，１４
に記憶した信号を３倍の速度で読み出し、マトリックス
回路１５によりＲ，Ｇ，Ｂに面順次化し、Ｄ／Ａコンバ
ータ１６によりアナログのＲ，Ｇ，Ｂ面順次信号に変換
する。
Description
【０００１】
【産業上の利用分野】本発明は、白黒ＣＲＴのような白
黒画像表示手段の前面にカラー液晶シャッタを配置し、
白黒ＣＲＴへ入力する面順次カラー映像信号に同期させ
てカラー液晶シャッタをオン／オフ制御することにより
カラー画像を高解像度表示する装置に関し、さらに詳細
にはカラー映像信号の時間圧縮用メモリの容量を削減す
る技術に関するものである。
黒画像表示手段の前面にカラー液晶シャッタを配置し、
白黒ＣＲＴへ入力する面順次カラー映像信号に同期させ
てカラー液晶シャッタをオン／オフ制御することにより
カラー画像を高解像度表示する装置に関し、さらに詳細
にはカラー映像信号の時間圧縮用メモリの容量を削減す
る技術に関するものである。
【０００２】
【従来の技術】白黒ＣＲＴの前面にカラー液晶シャッタ
を配置し、白黒ＣＲＴへ入力する面順次カラー映像信号
に同期させてカラー液晶シャッタをオン／オフ制御する
ことによりカラー画像を高解像度表示する面順次カラー
画像表示装置が提案されている。
を配置し、白黒ＣＲＴへ入力する面順次カラー映像信号
に同期させてカラー液晶シャッタをオン／オフ制御する
ことによりカラー画像を高解像度表示する面順次カラー
画像表示装置が提案されている。
【０００３】図４はこのような表示装置の一例を示すブ
ロック図である。この図に示すように、従来の面順次カ
ラー画像表示装置は、同時に入力されるフィールド周波
数ｆｖ１＝６０ＨｚのＲ，Ｇ，Ｂのカラー映像信号をフ
ィールド周波数ｆｖ２＝１８０Ｈｚの面順次カラー映像
信号に変換する映像信号時間圧縮ブロック１と、入力さ
れるＧ信号から水平同期信号ＨＤ及び垂直同期信号ＶＤ
を分離して映像信号時間圧縮ブロック１へ供給すると共
にこの水平同期信号ＨＤを後述するてい倍回路３へ供給
する同期分離回路２と、同期分離回路２から供給される
水平同期信号ＨＤをてい倍して映像信号時間圧縮ブロッ
ク１におけるサンプリングクロック周波数ｆｓの３倍の
周波数のクロックを生成するてい倍回路３と、映像信号
時間圧縮ブロック１から出力される面順次カラー映像信
号が供給される白黒ＣＲＴ４と、白黒ＣＲＴ４の前面に
配置されたカラー液晶シャッタ５と、映像信号時間圧縮
ブロック１から出力される面順次カラー映像信号から水
平同期信号及び垂直同期信号を分離し、後述する偏向回
路７と液晶シャッタドライブ回路８へ供給する同期分離
回路６と、同期分離回路６から供給される水平同期信号
及び垂直同期信号を基に白黒ＣＲＴ４の水平偏向及び垂
直偏向を行なう偏向回路７と、同期分離回路６から供給
される水平同期信号と垂直同期信号及び映像信号時間圧
縮ブロック１から供給されるカラー指定信号を基にカラ
ー液晶シャッタ５のオン／オフ制御を行なう液晶シャッ
タ（ＬＣＳ）ドライブ回路８とから構成されている。
ロック図である。この図に示すように、従来の面順次カ
ラー画像表示装置は、同時に入力されるフィールド周波
数ｆｖ１＝６０ＨｚのＲ，Ｇ，Ｂのカラー映像信号をフ
ィールド周波数ｆｖ２＝１８０Ｈｚの面順次カラー映像
信号に変換する映像信号時間圧縮ブロック１と、入力さ
れるＧ信号から水平同期信号ＨＤ及び垂直同期信号ＶＤ
を分離して映像信号時間圧縮ブロック１へ供給すると共
にこの水平同期信号ＨＤを後述するてい倍回路３へ供給
する同期分離回路２と、同期分離回路２から供給される
水平同期信号ＨＤをてい倍して映像信号時間圧縮ブロッ
ク１におけるサンプリングクロック周波数ｆｓの３倍の
周波数のクロックを生成するてい倍回路３と、映像信号
時間圧縮ブロック１から出力される面順次カラー映像信
号が供給される白黒ＣＲＴ４と、白黒ＣＲＴ４の前面に
配置されたカラー液晶シャッタ５と、映像信号時間圧縮
ブロック１から出力される面順次カラー映像信号から水
平同期信号及び垂直同期信号を分離し、後述する偏向回
路７と液晶シャッタドライブ回路８へ供給する同期分離
回路６と、同期分離回路６から供給される水平同期信号
及び垂直同期信号を基に白黒ＣＲＴ４の水平偏向及び垂
直偏向を行なう偏向回路７と、同期分離回路６から供給
される水平同期信号と垂直同期信号及び映像信号時間圧
縮ブロック１から供給されるカラー指定信号を基にカラ
ー液晶シャッタ５のオン／オフ制御を行なう液晶シャッ
タ（ＬＣＳ）ドライブ回路８とから構成されている。
【０００４】図５は図４におけるカラー液晶シャッタの
構成の一例とその動作を示す図である。図５（ａ）に示
すように、カラー液晶シャッタは、図４の白黒ＣＲＴ４
の画面の前面に配置されており、第１の偏光板２１と、
第１の液晶パネル２２と、第２の偏光板２３と、第２の
液晶パネル２４と、第３の偏光板２５とから構成されて
いる。
構成の一例とその動作を示す図である。図５（ａ）に示
すように、カラー液晶シャッタは、図４の白黒ＣＲＴ４
の画面の前面に配置されており、第１の偏光板２１と、
第１の液晶パネル２２と、第２の偏光板２３と、第２の
液晶パネル２４と、第３の偏光板２５とから構成されて
いる。
【０００５】第１の偏光板２１はニュートラル偏光板で
あり、水平方向に偏光面を有するＲ，Ｇ，Ｂを透過させ
る。また、第２の偏光板２３はカラー偏光板であり、水
平方向に偏光面を有するＢと垂直方向に偏光面を有する
Ｒ及びＧを透過させる。さらに、第３の偏光板２５もカ
ラー偏光板であり、水平方向に偏光面を有するＲと垂直
方向に偏光面を有するＢ及びＧを透過させる。そして、
第１、第２の液晶パネル２２，２４は、オンの時（電圧
が印加された時）にはそのままの偏光面で、オフの時
（電圧が印加されていない時）には偏光面を９０度回転
させて入射光を透過させる。
あり、水平方向に偏光面を有するＲ，Ｇ，Ｂを透過させ
る。また、第２の偏光板２３はカラー偏光板であり、水
平方向に偏光面を有するＢと垂直方向に偏光面を有する
Ｒ及びＧを透過させる。さらに、第３の偏光板２５もカ
ラー偏光板であり、水平方向に偏光面を有するＲと垂直
方向に偏光面を有するＢ及びＧを透過させる。そして、
第１、第２の液晶パネル２２，２４は、オンの時（電圧
が印加された時）にはそのままの偏光面で、オフの時
（電圧が印加されていない時）には偏光面を９０度回転
させて入射光を透過させる。
【０００６】したがって、図５（ｂ）に示すように、こ
のカラー液晶シャッタにおける第１、第２の液晶パネル
２２，２４をＲ，Ｇ，Ｂ信号に同期してオン／オフ制御
することにより、カラー表示を行うことができる。
のカラー液晶シャッタにおける第１、第２の液晶パネル
２２，２４をＲ，Ｇ，Ｂ信号に同期してオン／オフ制御
することにより、カラー表示を行うことができる。
【０００７】まず、第１の液晶パネル２２がオン、第２
の液晶パネル２４がオフの時について説明する。図４の
白黒ＣＲＴ４から放射された白色光（Ｒ，Ｇ，Ｂ）は、
水平方向に偏光面を有する成分のみが第１の偏光板２１
を透過する。そして、第１の液晶パネル２２はオンなの
で、そのままの偏光面で透過し、第２の偏光板２３へ入
射する。第２の偏光板２３は水平方向に偏光面を有する
色はＢのみ透過させるので、第２の偏光板２３へ入射し
たＲ，Ｇ，Ｂの内、Ｂのみがここを透過し、第２の液晶
パネル２４へ入射する。第２の液晶パネル２４はオフで
あるから、ここで偏光面を９０度回転させられて垂直方
向に偏光面を有するＢとなり、第３の偏光板２５へ入射
する。第３の偏光板２５は垂直方向に偏光面を有するＢ
とＧを透過させるので、第３の偏光板２５を透過する光
はＢのみとなる。
の液晶パネル２４がオフの時について説明する。図４の
白黒ＣＲＴ４から放射された白色光（Ｒ，Ｇ，Ｂ）は、
水平方向に偏光面を有する成分のみが第１の偏光板２１
を透過する。そして、第１の液晶パネル２２はオンなの
で、そのままの偏光面で透過し、第２の偏光板２３へ入
射する。第２の偏光板２３は水平方向に偏光面を有する
色はＢのみ透過させるので、第２の偏光板２３へ入射し
たＲ，Ｇ，Ｂの内、Ｂのみがここを透過し、第２の液晶
パネル２４へ入射する。第２の液晶パネル２４はオフで
あるから、ここで偏光面を９０度回転させられて垂直方
向に偏光面を有するＢとなり、第３の偏光板２５へ入射
する。第３の偏光板２５は垂直方向に偏光面を有するＢ
とＧを透過させるので、第３の偏光板２５を透過する光
はＢのみとなる。
【０００８】同様に、第１の液晶パネル２２がオフ、第
２の液晶パネル２４がオンの時は、第３の偏光板２５を
透過する光はＧとなり、第１の液晶パネル２２と第２の
液晶パネル２４が共にオフの時は、Ｒとなる。
２の液晶パネル２４がオンの時は、第３の偏光板２５を
透過する光はＧとなり、第１の液晶パネル２２と第２の
液晶パネル２４が共にオフの時は、Ｒとなる。
【０００９】次に図４に示した面順次カラー画像表示装
置の動作を説明する。フィールド周波数ｆｖ１＝６０Ｈ
ｚのＲ，Ｇ，Ｂ信号は映像信号時間圧縮ブロック１にパ
ラレルに入力される。映像信号時間圧縮ブロック１は、
Ｒ，Ｇ，Ｂ信号をＡ／Ｄ変換して内部のフィールドメモ
リ（図示せず）に書き込み、書き込み時の３倍の速度で
読み出すことにより１／３に時間圧縮を行う。また、
Ｒ，Ｇ，Ｂの面順次信号としてこのフィールドメモリか
ら読み出す。読み出されたフィールド周波数ｆｖ２＝１
８０ＨｚのＲ，Ｇ，Ｂ面順次カラー映像信号はＤ／Ａ変
換されて出力される。この時、同期分離回路２がＧ信号
から分離した水平同期信号ＨＤ及び垂直同期信号ＶＤ
と、この水平同期信号ＨＤを基にてい倍回路３が生成し
たクロックが映像信号時間圧縮ブロック１に入力され、
各種タイミング制御信号の作成に使用される（詳細は後
述）。
置の動作を説明する。フィールド周波数ｆｖ１＝６０Ｈ
ｚのＲ，Ｇ，Ｂ信号は映像信号時間圧縮ブロック１にパ
ラレルに入力される。映像信号時間圧縮ブロック１は、
Ｒ，Ｇ，Ｂ信号をＡ／Ｄ変換して内部のフィールドメモ
リ（図示せず）に書き込み、書き込み時の３倍の速度で
読み出すことにより１／３に時間圧縮を行う。また、
Ｒ，Ｇ，Ｂの面順次信号としてこのフィールドメモリか
ら読み出す。読み出されたフィールド周波数ｆｖ２＝１
８０ＨｚのＲ，Ｇ，Ｂ面順次カラー映像信号はＤ／Ａ変
換されて出力される。この時、同期分離回路２がＧ信号
から分離した水平同期信号ＨＤ及び垂直同期信号ＶＤ
と、この水平同期信号ＨＤを基にてい倍回路３が生成し
たクロックが映像信号時間圧縮ブロック１に入力され、
各種タイミング制御信号の作成に使用される（詳細は後
述）。
【００１０】映像信号時間圧ブロック１から出力された
Ｒ，Ｇ，Ｂ面順次カラー映像信号はは白黒ＣＲＴ４へ送
られ、電気／光変換され白色光となる。Ｒ，Ｇ，Ｂ面順
次カラー映像信号は同期分離回路６へも送られる。同期
分離回路６はＲ，Ｇ，Ｂ面順次カラー映像信号から水平
同期信号と垂直同期信号を分離して偏向回路７と液晶シ
ャッタドライブ回路８へ送る。偏向回路７は同期分離回
路６から供給される水平同期信号及び垂直同期信号を基
に白黒ＣＲＴ４の水平偏向及び垂直偏向を行なう。ま
た、液晶シャッタドライブ回路８は同期分離回路６から
供給される水平同期信号と垂直同期信号及び映像信号時
間圧縮ブロック１から供給されるカラー指定信号を基
に、図５に示した２枚の液晶パネル２２，２４がＲ，
Ｇ，Ｂ面順次カラー映像信号の色に対応した表示色にな
るようにオン／オフ制御する。
Ｒ，Ｇ，Ｂ面順次カラー映像信号はは白黒ＣＲＴ４へ送
られ、電気／光変換され白色光となる。Ｒ，Ｇ，Ｂ面順
次カラー映像信号は同期分離回路６へも送られる。同期
分離回路６はＲ，Ｇ，Ｂ面順次カラー映像信号から水平
同期信号と垂直同期信号を分離して偏向回路７と液晶シ
ャッタドライブ回路８へ送る。偏向回路７は同期分離回
路６から供給される水平同期信号及び垂直同期信号を基
に白黒ＣＲＴ４の水平偏向及び垂直偏向を行なう。ま
た、液晶シャッタドライブ回路８は同期分離回路６から
供給される水平同期信号と垂直同期信号及び映像信号時
間圧縮ブロック１から供給されるカラー指定信号を基
に、図５に示した２枚の液晶パネル２２，２４がＲ，
Ｇ，Ｂ面順次カラー映像信号の色に対応した表示色にな
るようにオン／オフ制御する。
【００１１】図６に映像信号時間圧縮ブロック１の詳細
を示す。この図に示すように、映像信号時間圧縮ブロッ
ク１は、Ｒ，Ｇ，Ｂの各信号を８ビットのデジタル信号
に変換するＡ／Ｄコンバータ３１，３２，３３と、Ａ／
Ｄコンバータ３１，３２，３３の出力を格納するＶＲＡ
Ｍ３４，３５，３６と、ＶＲＡＭ３４，３５，３６の出
力を選択して面順次化するスイッチＳＷ３と、スイッチ
ＳＷ３により面順次化されたカラー映像信号をアナログ
変換するＤ／Ａコンバータ３７と、ＶＲＡＭ３４，３
５，３６の書き込み制御信号を生成するＶＲＡＭ書き込
み制御回路３８と、ＶＲＡＭ３４，３５，３６の読み出
し制御信号、スイッチＳＷ３の切り換え制御信号及び図
４の液晶シャッタドライブ回路８のカラー指定信号を生
成するＶＲＡＭ読み出し制御回路３９と、図４のてい倍
回路３から供給される３ｆｓのクロックを１／３に分周
して周波数ｆｓのサンプリングクロックを生成する１／
３分周回路４０とから構成されている。
を示す。この図に示すように、映像信号時間圧縮ブロッ
ク１は、Ｒ，Ｇ，Ｂの各信号を８ビットのデジタル信号
に変換するＡ／Ｄコンバータ３１，３２，３３と、Ａ／
Ｄコンバータ３１，３２，３３の出力を格納するＶＲＡ
Ｍ３４，３５，３６と、ＶＲＡＭ３４，３５，３６の出
力を選択して面順次化するスイッチＳＷ３と、スイッチ
ＳＷ３により面順次化されたカラー映像信号をアナログ
変換するＤ／Ａコンバータ３７と、ＶＲＡＭ３４，３
５，３６の書き込み制御信号を生成するＶＲＡＭ書き込
み制御回路３８と、ＶＲＡＭ３４，３５，３６の読み出
し制御信号、スイッチＳＷ３の切り換え制御信号及び図
４の液晶シャッタドライブ回路８のカラー指定信号を生
成するＶＲＡＭ読み出し制御回路３９と、図４のてい倍
回路３から供給される３ｆｓのクロックを１／３に分周
して周波数ｆｓのサンプリングクロックを生成する１／
３分周回路４０とから構成されている。
【００１２】ここで、図４の同期分離回路２から出力さ
れた水平同期信号ＨＤと垂直同期信号ＶＤは、ＶＲＡＭ
書き込み制御回路３８とＶＲＡＭ読み出し制御回路３９
のタイミング制御信号として用いられる。
れた水平同期信号ＨＤと垂直同期信号ＶＤは、ＶＲＡＭ
書き込み制御回路３８とＶＲＡＭ読み出し制御回路３９
のタイミング制御信号として用いられる。
【００１３】また、周波数ｆｓのサンプリングクロック
はＡ／Ｄコンバータ３１，３２，３３のサンプリングク
ロックとして、また、ＶＲＡＭ３４，３５，３６の書き
込みクロックＷＣＬＫとして用いられる。さらに、ＶＲ
ＡＭ書き込み制御回路３８のタイミング制御信号として
用いられる。
はＡ／Ｄコンバータ３１，３２，３３のサンプリングク
ロックとして、また、ＶＲＡＭ３４，３５，３６の書き
込みクロックＷＣＬＫとして用いられる。さらに、ＶＲ
ＡＭ書き込み制御回路３８のタイミング制御信号として
用いられる。
【００１４】同様に、周波数３ｆｓのサンプリングクロ
ックはＤ／Ａコンバータ３７のタイミング制御信号とし
て、また、ＶＲＡＭ３４，３５，３６の読み出しクロッ
クＲＣＬＫとして、さらに、ＶＲＡＭ読み出し制御回路
３９のタイミング制御信号として用いられる。
ックはＤ／Ａコンバータ３７のタイミング制御信号とし
て、また、ＶＲＡＭ３４，３５，３６の読み出しクロッ
クＲＣＬＫとして、さらに、ＶＲＡＭ読み出し制御回路
３９のタイミング制御信号として用いられる。
【００１５】また、ＶＲＡＭ３４，３５，３６の内、Ｖ
ＲＡＭ３４，３６は１フィールドの容量を持たせてあ
り、ＶＲＡＭ３５は、メモリ内で読み出しが書き込みを
追い越さないようにするために４／３フィールドの容量
を持たせてある。
ＲＡＭ３４，３６は１フィールドの容量を持たせてあ
り、ＶＲＡＭ３５は、メモリ内で読み出しが書き込みを
追い越さないようにするために４／３フィールドの容量
を持たせてある。
【００１６】図７はＶＲＡＭ３４，３５，３６のメモリ
制御動作を示す図である。この図において、横軸は時間
を示し、縦軸は各ＶＲＡＭの容量であってＶはフィール
ドを示す。
制御動作を示す図である。この図において、横軸は時間
を示し、縦軸は各ＶＲＡＭの容量であってＶはフィール
ドを示す。
【００１７】この図に示すように、ＶＲＡＭ３４，３
５，３６への書き込みはＲ，Ｇ，Ｂ同時に行なわれ、読
み出しはＲ，Ｂ，Ｇの順に行なわれる。より詳しく説明
すると、Ｂは書き込み終了と同時に読み出しが開始さ
れ、ＲはＢよりも入力信号の１／３フィールド（＝出力
信号の１フィールド）早く読み出される。そして、Ｇは
Ｂよりも入力信号の１／３フィールド遅く読み出され
る。このため、Ｇを格納するＶＲＡＭ３５の容量を他の
ＶＲＡＭ３４，３６と同じ１フィールドにすると、読み
出しを次のフィールドの書き込みが追い越してしまうの
で、容量を４／３フィールドまで増加させ、追い越しを
回避している。
５，３６への書き込みはＲ，Ｇ，Ｂ同時に行なわれ、読
み出しはＲ，Ｂ，Ｇの順に行なわれる。より詳しく説明
すると、Ｂは書き込み終了と同時に読み出しが開始さ
れ、ＲはＢよりも入力信号の１／３フィールド（＝出力
信号の１フィールド）早く読み出される。そして、Ｇは
Ｂよりも入力信号の１／３フィールド遅く読み出され
る。このため、Ｇを格納するＶＲＡＭ３５の容量を他の
ＶＲＡＭ３４，３６と同じ１フィールドにすると、読み
出しを次のフィールドの書き込みが追い越してしまうの
で、容量を４／３フィールドまで増加させ、追い越しを
回避している。
【００１８】
【発明が解決しようとする課題】前記従来の面順次カラ
ー画像表示装置では、カラー映像信号の時間圧縮用に
Ｒ，Ｇ，Ｂの各々に１個、計３個のＶＲＡＭが必要であ
り、その容量は計１０／３フィールド分必要であった。
ー画像表示装置では、カラー映像信号の時間圧縮用に
Ｒ，Ｇ，Ｂの各々に１個、計３個のＶＲＡＭが必要であ
り、その容量は計１０／３フィールド分必要であった。
【００１９】したがって、本発明はカラー映像信号の時
間圧縮用メモリの個数と容量を削減した映像信号時間圧
縮装置を提供することを目的とする。また、本発明はカ
ラー映像信号の時間圧縮用メモリの個数と容量を削減し
た面順次カラー画像表示装置を提供することを目的とす
る。
間圧縮用メモリの個数と容量を削減した映像信号時間圧
縮装置を提供することを目的とする。また、本発明はカ
ラー映像信号の時間圧縮用メモリの個数と容量を削減し
た面順次カラー画像表示装置を提供することを目的とす
る。
【００２０】
【課題を解決するための手段】前記問題点を解決するた
めに、本発明に係る映像信号時間圧縮装置は、輝度信号
を記憶する第１の記憶手段と、色差信号を記憶する第２
の記憶手段と、第１及び第２の記憶手段の出力からＲ，
Ｇ，Ｂ信号を作成するマトリックス手段とを具備し、輝
度／色差コンポーネント映像信号を１／３に時間圧縮す
ると共に面順次化することを特徴とするものである。
めに、本発明に係る映像信号時間圧縮装置は、輝度信号
を記憶する第１の記憶手段と、色差信号を記憶する第２
の記憶手段と、第１及び第２の記憶手段の出力からＲ，
Ｇ，Ｂ信号を作成するマトリックス手段とを具備し、輝
度／色差コンポーネント映像信号を１／３に時間圧縮す
ると共に面順次化することを特徴とするものである。
【００２１】また、本発明に係る面順次カラー画像表示
装置は、輝度信号を記憶する第１の記憶手段と、色差信
号を記憶する第２の記憶手段と、第１及び第２の記憶手
段の出力からＲ，Ｇ，Ｂ信号を作成するマトリックス手
段とを有し、輝度／色差コンポーネント符号化映像信号
を１／３に時間圧縮すると共に面順次化する映像信号時
間圧縮手段と、映像信号時間圧縮手段の出力が供給され
る白黒画像表示手段と、白黒画像表示手段の前面に配置
されたカラー液晶シャッタと、映像信号時間圧縮手段の
出力に基づいてカラー液晶シャッタをオン／オフ制御す
る手段とを具備することを特徴とするものである。
装置は、輝度信号を記憶する第１の記憶手段と、色差信
号を記憶する第２の記憶手段と、第１及び第２の記憶手
段の出力からＲ，Ｇ，Ｂ信号を作成するマトリックス手
段とを有し、輝度／色差コンポーネント符号化映像信号
を１／３に時間圧縮すると共に面順次化する映像信号時
間圧縮手段と、映像信号時間圧縮手段の出力が供給され
る白黒画像表示手段と、白黒画像表示手段の前面に配置
されたカラー液晶シャッタと、映像信号時間圧縮手段の
出力に基づいてカラー液晶シャッタをオン／オフ制御す
る手段とを具備することを特徴とするものである。
【００２２】ここで、第１の記憶手段及び第２の記憶手
段がそれぞれ４／３フィールド分の記憶容量を有するよ
うに構成することにより、これらの記憶手段において読
み出しが書き込みを追い越さないようにすることが好適
である。
段がそれぞれ４／３フィールド分の記憶容量を有するよ
うに構成することにより、これらの記憶手段において読
み出しが書き込みを追い越さないようにすることが好適
である。
【００２３】
【作用】本発明に係る映像信号時間圧縮装置によれば、
輝度／色差コンポーネント映像信号の輝度信号を第１の
記憶手段に書き込み、色差信号を第２の記憶手段に書き
込む。そして、この輝度信号及び色差信号を書き込み速
度の３倍の速度で読み出し、マトリックス手段により面
順次カラー映像信号を作成する。
輝度／色差コンポーネント映像信号の輝度信号を第１の
記憶手段に書き込み、色差信号を第２の記憶手段に書き
込む。そして、この輝度信号及び色差信号を書き込み速
度の３倍の速度で読み出し、マトリックス手段により面
順次カラー映像信号を作成する。
【００２４】また、本発明に係る面順次カラー画像表示
装置によれば、このようにして作成した面順次カラー映
像信号を白黒画像表示手段へ供給する。そして、白黒画
像表示手段の前面に配置されたカラー液晶シャッタを面
順次カラー映像信号に基づいてオン／オフ制御すること
により、面順次カラー画像を表示する。
装置によれば、このようにして作成した面順次カラー映
像信号を白黒画像表示手段へ供給する。そして、白黒画
像表示手段の前面に配置されたカラー液晶シャッタを面
順次カラー映像信号に基づいてオン／オフ制御すること
により、面順次カラー画像を表示する。
【００２５】
【実施例】以下本発明の実施例について図面を参照しな
がら詳細に説明する。図１は本発明を適用した面順次カ
ラー画像表示装置の構成を示すブロック図である。ここ
で、図４と同一の部分には同一の番号が付してある。
がら詳細に説明する。図１は本発明を適用した面順次カ
ラー画像表示装置の構成を示すブロック図である。ここ
で、図４と同一の部分には同一の番号が付してある。
【００２６】本実施例の面順次カラー画像表示装置は、
フィールド周波数ｆｖ１＝６０Ｈｚの輝度／色差コンポ
ーネント映像信号をフィールド周波数ｆｖ２＝１８０Ｈ
ｚの面順次カラー映像信号に変換する映像信号時間圧縮
ブロック１’と、入力される輝度／色差コンポーネント
映像信号のＹ信号（輝度信号）から水平同期信号ＨＤ及
び垂直同期信号ＶＤを分離して映像信号時間圧縮ブロッ
ク１’へ供給すると共にこの水平同期信号ＨＤを後述す
るてい倍回路３へ供給する同期分離回路２と、同期分離
回路２から供給される水平同期信号ＨＤをてい倍して映
像信号時間圧縮ブロック１’におけるサンプリングクロ
ック周波数ｆｓの３倍の周波数のクロックを生成するて
い倍回路３と、映像信号時間圧縮ブロック１’から出力
される面順次カラー映像信号を供給される白黒ＣＲＴ４
と、白黒ＣＲＴ４の前面に配置されたカラー液晶シャッ
タ５と、映像信号時間圧縮ブロック１’から出力される
面順次カラー映像信号から水平同期信号及び垂直同期信
号を分離し、後述する偏向回路７と液晶シャッタドライ
ブ回路８へ供給する同期分離回路６と、同期分離回路６
から供給される水平同期信号及び垂直同期信号を基に白
黒ＣＲＴ４の水平偏向及び垂直偏向を行なう偏向回路７
と、同期分離回路６から供給される水平同期信号と垂直
同期信号及び映像信号時間圧縮ブロック１’から供給さ
れるカラー指定信号を基にカラー液晶シャッタ５のオン
／オフ制御を行なう液晶シャッタドライブ回路８とから
構成されている。
フィールド周波数ｆｖ１＝６０Ｈｚの輝度／色差コンポ
ーネント映像信号をフィールド周波数ｆｖ２＝１８０Ｈ
ｚの面順次カラー映像信号に変換する映像信号時間圧縮
ブロック１’と、入力される輝度／色差コンポーネント
映像信号のＹ信号（輝度信号）から水平同期信号ＨＤ及
び垂直同期信号ＶＤを分離して映像信号時間圧縮ブロッ
ク１’へ供給すると共にこの水平同期信号ＨＤを後述す
るてい倍回路３へ供給する同期分離回路２と、同期分離
回路２から供給される水平同期信号ＨＤをてい倍して映
像信号時間圧縮ブロック１’におけるサンプリングクロ
ック周波数ｆｓの３倍の周波数のクロックを生成するて
い倍回路３と、映像信号時間圧縮ブロック１’から出力
される面順次カラー映像信号を供給される白黒ＣＲＴ４
と、白黒ＣＲＴ４の前面に配置されたカラー液晶シャッ
タ５と、映像信号時間圧縮ブロック１’から出力される
面順次カラー映像信号から水平同期信号及び垂直同期信
号を分離し、後述する偏向回路７と液晶シャッタドライ
ブ回路８へ供給する同期分離回路６と、同期分離回路６
から供給される水平同期信号及び垂直同期信号を基に白
黒ＣＲＴ４の水平偏向及び垂直偏向を行なう偏向回路７
と、同期分離回路６から供給される水平同期信号と垂直
同期信号及び映像信号時間圧縮ブロック１’から供給さ
れるカラー指定信号を基にカラー液晶シャッタ５のオン
／オフ制御を行なう液晶シャッタドライブ回路８とから
構成されている。
【００２７】次に図１に示した面順次カラー画像表示装
置の動作を説明する。フィールド周波数ｆｖ１＝６０Ｈ
ｚの輝度／色差コンポーネント映像信号は映像信号時間
圧縮ブロック１’にパラレルに入力される。映像信号時
間圧縮ブロック１’は、Ｙ信号及び色差信号（Ｒ−Ｙ，
Ｂ−Ｙ信号）をＡ／Ｄ変換して内部のフィールドメモリ
（図示せず）に書き込み、書き込み時の３倍の速度で読
み出すことにより１／３に時間圧縮を行う。そして、こ
のフィールドメモリから読み出したＹ信号及び色差信号
からＲ，Ｇ，Ｂ面順次信号を作成する。さらに、この
Ｒ，Ｇ，Ｂ面順次信号をＤ／Ａ変換して映像信号時間圧
縮ブロック１’から出力する。この時、同期分離回路２
がＹ信号から分離した水平同期信号ＨＤ及び垂直同期信
号ＶＤと、この水平同期信号ＨＤを基にてい倍回路３が
生成したクロックが映像信号時間圧縮ブロック１’に入
力され、各種タイミング制御信号の作成に使用される
（詳細は後述）。
置の動作を説明する。フィールド周波数ｆｖ１＝６０Ｈ
ｚの輝度／色差コンポーネント映像信号は映像信号時間
圧縮ブロック１’にパラレルに入力される。映像信号時
間圧縮ブロック１’は、Ｙ信号及び色差信号（Ｒ−Ｙ，
Ｂ−Ｙ信号）をＡ／Ｄ変換して内部のフィールドメモリ
（図示せず）に書き込み、書き込み時の３倍の速度で読
み出すことにより１／３に時間圧縮を行う。そして、こ
のフィールドメモリから読み出したＹ信号及び色差信号
からＲ，Ｇ，Ｂ面順次信号を作成する。さらに、この
Ｒ，Ｇ，Ｂ面順次信号をＤ／Ａ変換して映像信号時間圧
縮ブロック１’から出力する。この時、同期分離回路２
がＹ信号から分離した水平同期信号ＨＤ及び垂直同期信
号ＶＤと、この水平同期信号ＨＤを基にてい倍回路３が
生成したクロックが映像信号時間圧縮ブロック１’に入
力され、各種タイミング制御信号の作成に使用される
（詳細は後述）。
【００２８】映像信号時間圧ブロック１’から出力され
たＲ，Ｇ，Ｂ面順次カラー映像信号はは白黒ＣＲＴ４へ
送られ、電気／光変換され白色光となる。Ｒ，Ｇ，Ｂ面
順次カラー映像信号は同期分離回路６へも送られる。同
期分離回路６はＲ，Ｇ，Ｂ面順次カラー映像信号から水
平同期信号と垂直同期信号を分離して偏向回路７と液晶
シャッタドライブ回路８へ送る。偏向回路７は同期分離
回路６から供給される水平同期信号及び垂直同期信号を
基に白黒ＣＲＴ４の水平偏向及び垂直偏向を行なう。ま
た、液晶シャッタドライブ回路８は同期分離回路６から
供給される水平同期信号と垂直同期信号及び映像信号時
間圧縮ブロック１’から供給されるカラー指定信号を基
に、図５に示した２枚の液晶パネル２２，２４がＲ，
Ｇ，Ｂ面順次カラー映像信号の色に対応した表示色にな
るようにオン／オフ制御する。
たＲ，Ｇ，Ｂ面順次カラー映像信号はは白黒ＣＲＴ４へ
送られ、電気／光変換され白色光となる。Ｒ，Ｇ，Ｂ面
順次カラー映像信号は同期分離回路６へも送られる。同
期分離回路６はＲ，Ｇ，Ｂ面順次カラー映像信号から水
平同期信号と垂直同期信号を分離して偏向回路７と液晶
シャッタドライブ回路８へ送る。偏向回路７は同期分離
回路６から供給される水平同期信号及び垂直同期信号を
基に白黒ＣＲＴ４の水平偏向及び垂直偏向を行なう。ま
た、液晶シャッタドライブ回路８は同期分離回路６から
供給される水平同期信号と垂直同期信号及び映像信号時
間圧縮ブロック１’から供給されるカラー指定信号を基
に、図５に示した２枚の液晶パネル２２，２４がＲ，
Ｇ，Ｂ面順次カラー映像信号の色に対応した表示色にな
るようにオン／オフ制御する。
【００２９】つまり、本実施例では輝度／色差コンポー
ネント映像信号を面順次カラー映像信号に変換している
点が図４の従来例と相違する。このための映像信号時間
圧縮ブロック１’は図２のように構成されている。な
お、この映像信号時間圧縮ブロック１’は１個のＩＣチ
ップで構成することが好適である。
ネント映像信号を面順次カラー映像信号に変換している
点が図４の従来例と相違する。このための映像信号時間
圧縮ブロック１’は図２のように構成されている。な
お、この映像信号時間圧縮ブロック１’は１個のＩＣチ
ップで構成することが好適である。
【００３０】図２に示すように、映像信号時間圧縮ブロ
ック１’は、Ｙ信号を８ビットのデジタル信号に変換す
るＡ／Ｄコンバータ１１と、Ｒ−Ｙ信号及びＢ−Ｙ信号
をサンプル毎に交互に選択して時分割化するスイッチＳ
Ｗ１と、スイッチＳＷ１が選択したＲ−Ｙ信号及びＢ−
Ｙ信号を８ビットのデジタル信号に変換するＡ／Ｄコン
バータ１２と、Ａ／Ｄコンバータ１１，１２の出力を格
納するＶＲＡＭ１３，１４と、ＶＲＡＭ１３，１４の出
力からＲ，Ｇ，Ｂ信号を作成するマトリックス回路１５
と、マトリックス回路１５の出力を選択して面順次化す
るスイッチＳＷ２と、スイッチＳＷ２により面順次化し
たカラー映像信号をアナログ変換するＤ／Ａコンバータ
１６と、ＶＲＡＭ１３，１４の書き込み制御信号を生成
するＶＲＡＭ書き込み制御回路１７と、ＶＲＡＭ１３，
１４の読み出し制御信号、スイッチＳＷ２の切り換え制
御信号及び液晶シャッタドライブ回路８のカラー指定信
号を生成するＶＲＡＭ読み出し制御回路１８と、図１の
てい倍回路３から供給される３ｆｓのクロックを１／３
に分周して周波数ｆｓのサンプリングクロックを生成す
る１／３分周回路１９とから構成されている。
ック１’は、Ｙ信号を８ビットのデジタル信号に変換す
るＡ／Ｄコンバータ１１と、Ｒ−Ｙ信号及びＢ−Ｙ信号
をサンプル毎に交互に選択して時分割化するスイッチＳ
Ｗ１と、スイッチＳＷ１が選択したＲ−Ｙ信号及びＢ−
Ｙ信号を８ビットのデジタル信号に変換するＡ／Ｄコン
バータ１２と、Ａ／Ｄコンバータ１１，１２の出力を格
納するＶＲＡＭ１３，１４と、ＶＲＡＭ１３，１４の出
力からＲ，Ｇ，Ｂ信号を作成するマトリックス回路１５
と、マトリックス回路１５の出力を選択して面順次化す
るスイッチＳＷ２と、スイッチＳＷ２により面順次化し
たカラー映像信号をアナログ変換するＤ／Ａコンバータ
１６と、ＶＲＡＭ１３，１４の書き込み制御信号を生成
するＶＲＡＭ書き込み制御回路１７と、ＶＲＡＭ１３，
１４の読み出し制御信号、スイッチＳＷ２の切り換え制
御信号及び液晶シャッタドライブ回路８のカラー指定信
号を生成するＶＲＡＭ読み出し制御回路１８と、図１の
てい倍回路３から供給される３ｆｓのクロックを１／３
に分周して周波数ｆｓのサンプリングクロックを生成す
る１／３分周回路１９とから構成されている。
【００３１】ここで、図１の同期分離回路２から出力さ
れた水平同期信号ＨＤと垂直同期信号ＶＤは、ＶＲＡＭ
書き込み制御回路１７とＶＲＡＭ読み出し制御回路１８
のタイミング制御信号として用いられる。
れた水平同期信号ＨＤと垂直同期信号ＶＤは、ＶＲＡＭ
書き込み制御回路１７とＶＲＡＭ読み出し制御回路１８
のタイミング制御信号として用いられる。
【００３２】また、周波数ｆｓのサンプリングクロック
はＡ／Ｄコンバータ１１，１２のサンプリングクロック
として、また、スイッチＳＷ１の切り換え制御信号とし
て、さらに、ＶＲＡＭ１３，１４の書き込みクロックＷ
ＣＬＫとして用いられる。また、ＶＲＡＭ書き込み制御
回路１７のタイミング制御信号として用いられる。
はＡ／Ｄコンバータ１１，１２のサンプリングクロック
として、また、スイッチＳＷ１の切り換え制御信号とし
て、さらに、ＶＲＡＭ１３，１４の書き込みクロックＷ
ＣＬＫとして用いられる。また、ＶＲＡＭ書き込み制御
回路１７のタイミング制御信号として用いられる。
【００３３】同様に、周波数３ｆｓのサンプリングクロ
ックはマトリックス回路１５とＤ／Ａコンバータ１６の
タイミング制御信号として、また、ＶＲＡＭ１３，１４
の読み出しクロックＲＣＬＫとして、さらに、ＶＲＡＭ
読み出し制御回路１８のタイミング制御信号として用い
られる。
ックはマトリックス回路１５とＤ／Ａコンバータ１６の
タイミング制御信号として、また、ＶＲＡＭ１３，１４
の読み出しクロックＲＣＬＫとして、さらに、ＶＲＡＭ
読み出し制御回路１８のタイミング制御信号として用い
られる。
【００３４】また、ＶＲＡＭ１３，１４は、メモリ内で
書き込みが読み出しを追い越さないようにするために４
／３フィールドの容量を持たせてある。
書き込みが読み出しを追い越さないようにするために４
／３フィールドの容量を持たせてある。
【００３５】図３はＶＲＡＭ１３，１４のメモリ制御動
作を示す図である。この図において、横軸は時間を示
し、縦軸は各ＶＲＡＭの容量であってＶはフィールドを
示す。この図に示すように、ＶＲＡＭ１３，１４への書
き込みはＹとＲ−Ｙ／Ｂ−Ｙが同時に行なわれる。前述
したように、Ｒ−ＹとＢ−Ｙは１サンプルずつ交互に書
き込まれる。本実施例におけるカラー映像信号はＹ：Ｒ
−Ｙ：Ｂ−Ｙが４：２：２であるから、Ｙ：Ｒ−Ｙ／Ｂ
−Ｙは４：４となり、ＶＲＡＭ１３と１４へ格納される
ときは、ＹとＲ−Ｙ／Ｂ−Ｙはともに周波数ｆｓのレー
トとなる。
作を示す図である。この図において、横軸は時間を示
し、縦軸は各ＶＲＡＭの容量であってＶはフィールドを
示す。この図に示すように、ＶＲＡＭ１３，１４への書
き込みはＹとＲ−Ｙ／Ｂ−Ｙが同時に行なわれる。前述
したように、Ｒ−ＹとＢ−Ｙは１サンプルずつ交互に書
き込まれる。本実施例におけるカラー映像信号はＹ：Ｒ
−Ｙ：Ｂ−Ｙが４：２：２であるから、Ｙ：Ｒ−Ｙ／Ｂ
−Ｙは４：４となり、ＶＲＡＭ１３と１４へ格納される
ときは、ＹとＲ−Ｙ／Ｂ−Ｙはともに周波数ｆｓのレー
トとなる。
【００３６】また、読み出しもＹとＲ−Ｙ／Ｂ−Ｙが同
時に行なわれる。ここで、読み出しの記号Ｒに添付され
ているｒ，ｇ，ｂは、ＶＲＡＭ１３，１４から読み出さ
れた後にマトリックス回路１５で変換される色に対応し
ている。つまり、Ｒｇ（ｎ）はｎフィールドの読み出し
データであって、かつマトリックス回路１５によりＧ信
号に変換される成分であることを意味する。マトリック
ス回路１５でＲ，Ｇ，Ｂの各信号を生成するには、Ｙ，
Ｒ−Ｙ，Ｂ−Ｙが同時に存在することが必要であるた
め、ＹとＲ−Ｙ／Ｂ−Ｙの対応する成分を同時に読み出
す。本実施例では、マトリックス回路１５においてＲ，
Ｇ，Ｂの順序で面順次化するため、ＶＲＡＭ１３，１４
からＲｒ，Ｒｇ，Ｒｂの順序で読み出している。
時に行なわれる。ここで、読み出しの記号Ｒに添付され
ているｒ，ｇ，ｂは、ＶＲＡＭ１３，１４から読み出さ
れた後にマトリックス回路１５で変換される色に対応し
ている。つまり、Ｒｇ（ｎ）はｎフィールドの読み出し
データであって、かつマトリックス回路１５によりＧ信
号に変換される成分であることを意味する。マトリック
ス回路１５でＲ，Ｇ，Ｂの各信号を生成するには、Ｙ，
Ｒ−Ｙ，Ｂ−Ｙが同時に存在することが必要であるた
め、ＹとＲ−Ｙ／Ｂ−Ｙの対応する成分を同時に読み出
す。本実施例では、マトリックス回路１５においてＲ，
Ｇ，Ｂの順序で面順次化するため、ＶＲＡＭ１３，１４
からＲｒ，Ｒｇ，Ｒｂの順序で読み出している。
【００３７】そして、Ｙ、Ｒ−Ｙ／Ｂ−Ｙ共に、１フィ
ールド分の書き込みを行なった後、次の１フィールド分
の書き込みを行なう前に、Ｒｒ，Ｒｇ，Ｒｂの読み出し
を行なうことが必要であるため、ＶＲＡＭ１３，１４共
に容量を４／３フィールドにして追い越しを回避してい
る。
ールド分の書き込みを行なった後、次の１フィールド分
の書き込みを行なう前に、Ｒｒ，Ｒｇ，Ｒｂの読み出し
を行なうことが必要であるため、ＶＲＡＭ１３，１４共
に容量を４／３フィールドにして追い越しを回避してい
る。
【００３８】このように、本実施例によれば、ＶＲＡＭ
の個数を従来の３個から２個へと削減でき、かつその容
量も１０／３フィールド分から８／３フィールド分へと
削減できる。マトリックス回路の増加分を考慮しても、
映像信号時間圧縮ブロック１’をまとめてＩＣ化すれ
ば、従来よりもＶＲＡＭ１個分コストを低減できる。
の個数を従来の３個から２個へと削減でき、かつその容
量も１０／３フィールド分から８／３フィールド分へと
削減できる。マトリックス回路の増加分を考慮しても、
映像信号時間圧縮ブロック１’をまとめてＩＣ化すれ
ば、従来よりもＶＲＡＭ１個分コストを低減できる。
【００３９】なお、本発明は前記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、それらを本発明の範囲から排除するものではな
い。例えば、図１における同期分離回路２及びてい倍回
路３を１チップで構成された映像信号時間圧縮ブロック
１’内に設けてもよい。逆に、図２における１／３分周
回路１９を映像信号時間圧縮ブロック１’の外部に設け
てもよい。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、それらを本発明の範囲から排除するものではな
い。例えば、図１における同期分離回路２及びてい倍回
路３を１チップで構成された映像信号時間圧縮ブロック
１’内に設けてもよい。逆に、図２における１／３分周
回路１９を映像信号時間圧縮ブロック１’の外部に設け
てもよい。
【００４０】また、ＶＲＡＭ１３，１４には画像の有効
走査部分の映像信号のみ格納し、ＶＲＡＭ１３，１４か
ら読み出した後に別途作成した同期信号を付加するよう
に構成してもよい。この場合、同期分離回路６により分
離した同期信号を偏向回路７と液晶シャッタドライブ回
路８へ供給するのではなく、前記別途作成した同期信号
を偏向回路７と液晶シャッタドライブ回路８へ供給する
ように構成することが好適である。
走査部分の映像信号のみ格納し、ＶＲＡＭ１３，１４か
ら読み出した後に別途作成した同期信号を付加するよう
に構成してもよい。この場合、同期分離回路６により分
離した同期信号を偏向回路７と液晶シャッタドライブ回
路８へ供給するのではなく、前記別途作成した同期信号
を偏向回路７と液晶シャッタドライブ回路８へ供給する
ように構成することが好適である。
【００４１】
【発明の効果】以上詳細に説明したように、本発明によ
れば、カラー映像信号を時間圧縮するために必要なメモ
リの個数と容量を削減することができるので、映像信号
時間圧縮装置及び面順次カラー画像表示装置のコトスダ
ウンを実現できる。
れば、カラー映像信号を時間圧縮するために必要なメモ
リの個数と容量を削減することができるので、映像信号
時間圧縮装置及び面順次カラー画像表示装置のコトスダ
ウンを実現できる。
【図１】本発明を適用した面順次カラー画像表示装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】図１における映像信号時間圧縮ブロックの構成
を示すブロック図である。
を示すブロック図である。
【図３】図２におけるＶＲＡＭのメモリ制御動作を示す
図である。
図である。
【図４】従来の面順次カラー画像表示装置の構成を示す
ブロック図である。
ブロック図である。
【図５】図４におけるカラー液晶シャッタの構成の一例
とその動作を示す図である。
とその動作を示す図である。
【図６】図４における映像信号時間圧縮ブロックの構成
を示すブロック図である。
を示すブロック図である。
【図７】図６におけるＶＲＡＭのメモリ制御動作を示す
図である。
図である。
１’…映像信号時間圧縮ブロック、４…白黒ＣＲＴ、５
…カラー液晶シャッタ、８…液晶シャッタドライブ回
路、１３，１４…ＶＲＡＭ、１５…マトリックス回路
…カラー液晶シャッタ、８…液晶シャッタドライブ回
路、１３，１４…ＶＲＡＭ、１５…マトリックス回路
Claims (4)
- 【請求項１】 輝度信号を記憶する第１の記憶手段と、 色差信号を記憶する第２の記憶手段と、 前記第１及び第２の記憶手段の出力からＲ，Ｇ，Ｂ信号
を作成するマトリックス手段とを具備し、輝度／色差コ
ンポーネント映像信号を１／３に時間圧縮すると共に面
順次化することを特徴とする映像信号時間圧縮装置。 - 【請求項２】 第１の記憶手段及び第２の記憶手段がそ
れぞれ４／３フィールド分の記憶容量を有する請求項１
記載の映像信号時間圧縮装置。 - 【請求項３】 輝度信号を記憶する第１の記憶手段と、
色差信号を記憶する第２の記憶手段と、前記第１及び第
２の記憶手段の出力からＲ，Ｇ，Ｂ信号を作成するマト
リックス手段とを有し、輝度／色差コンポーネント映像
信号を１／３に時間圧縮すると共に面順次化する映像信
号時間圧縮手段と、 該映像信号時間圧縮手段の出力が供給される白黒画像表
示手段と、 該白黒画像表示手段の前面に配置されたカラー液晶シャ
ッタと、 前記映像信号時間圧縮手段の出力に基づいて該カラー液
晶シャッタをオン／オフ制御する手段とを具備すること
を特徴とする面順次カラー画像表示装置。 - 【請求項４】 第１の記憶手段及び第２の記憶手段がそ
れぞれ４／３フィールド分の記憶容量を有する請求項３
記載の面順次カラー画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17427595A JPH099275A (ja) | 1995-06-16 | 1995-06-16 | 映像信号時間圧縮装置及びそれを備えた面順次カラー画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17427595A JPH099275A (ja) | 1995-06-16 | 1995-06-16 | 映像信号時間圧縮装置及びそれを備えた面順次カラー画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH099275A true JPH099275A (ja) | 1997-01-10 |
Family
ID=15975818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17427595A Withdrawn JPH099275A (ja) | 1995-06-16 | 1995-06-16 | 映像信号時間圧縮装置及びそれを備えた面順次カラー画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH099275A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6774833B2 (en) | 1999-08-16 | 2004-08-10 | Semiconductor Energy Laboratory Co., Ltd. | D/A conversion circuit and semiconductor device |
-
1995
- 1995-06-16 JP JP17427595A patent/JPH099275A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6774833B2 (en) | 1999-08-16 | 2004-08-10 | Semiconductor Energy Laboratory Co., Ltd. | D/A conversion circuit and semiconductor device |
| US7411535B2 (en) | 1999-08-16 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | D/A conversion circuit and semiconductor device |
| US7750833B2 (en) | 1999-08-16 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | D/A conversion circuit and semiconductor device |
| US8089385B2 (en) | 1999-08-16 | 2012-01-03 | Semiconductor Energy Laboratory Co., Ltd. | D/A conversion circuit and semiconductor device |
| US8754796B2 (en) | 1999-08-16 | 2014-06-17 | Semiconductor Energy Laboratory Co., Ltd. | D/A conversion circuit and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7768564B2 (en) | Video apparatus and image sensing apparatus | |
| JPH0562346B2 (ja) | ||
| JPH087567B2 (ja) | 画像表示装置 | |
| JPH089411A (ja) | ピクセルデータの処理システムと方法 | |
| US20010035870A1 (en) | Overlay of plural images | |
| US5541665A (en) | Image processing apparatus with change over of clock signals | |
| JP2842590B2 (ja) | 二重画面表示制御装置 | |
| JPH099275A (ja) | 映像信号時間圧縮装置及びそれを備えた面順次カラー画像表示装置 | |
| JP2002258814A (ja) | 液晶駆動装置 | |
| KR0174918B1 (ko) | 투사형 화상 표시 장치에 사용되는 픽셀 보정 데이타 로딩 장치 | |
| JPH0923441A (ja) | 映像信号時間圧縮装置及び面順次カラー画像表示装置 | |
| JP2989376B2 (ja) | 画像処理装置 | |
| KR100382956B1 (ko) | 화상처리장치 및 화상표시장치 | |
| JPH09152855A (ja) | 映像信号時間圧縮装置 | |
| JP3079826B2 (ja) | タイトル発生装置 | |
| JP2000125284A (ja) | 監視カメラシステム | |
| JP2549029B2 (ja) | 映像信号表示装置 | |
| JP2572420B2 (ja) | 映像信号処理回路 | |
| JPH08160382A (ja) | 面順次型液晶ディスプレイ装置 | |
| JPS6192092A (ja) | 映像情報表示装置 | |
| JPH0965369A (ja) | 映像信号処理装置 | |
| JPS62171283A (ja) | マルチ画面表示装置 | |
| JPS6047792B2 (ja) | ２画面カラ−テレビジヨン受信機 | |
| JPH04248591A (ja) | 動画ウィンドウ表示装置 | |
| JPH0431892A (ja) | ビデオ信号表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020903 |