JPH0923441A - 映像信号時間圧縮装置及び面順次カラー画像表示装置 - Google Patents
映像信号時間圧縮装置及び面順次カラー画像表示装置Info
- Publication number
- JPH0923441A JPH0923441A JP19603495A JP19603495A JPH0923441A JP H0923441 A JPH0923441 A JP H0923441A JP 19603495 A JP19603495 A JP 19603495A JP 19603495 A JP19603495 A JP 19603495A JP H0923441 A JPH0923441 A JP H0923441A
- Authority
- JP
- Japan
- Prior art keywords
- read
- signal
- video signal
- write
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Color Television Systems (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Abstract
(57)【要約】
【目的】 面順次カラー画像表示装置において、カラー
映像信号の時間圧縮用メモリにおける追い越しとジッタ
ーによる画質劣化を防止する。 【構成】 デジタル化された各Ｒ，Ｇ，Ｂ信号を同時に
ＶＲＡＭ１８，１９，２０に書き込む。そして、４倍の
速度で読み出すことにより、Ｒ，Ｇ，Ｂ各１フィールド
計３フィールドの信号と１フィールド分の無信号区間を
作成する。この時、アドレス比較回路２４により書き込
み系と読み出し系のメモリアドレスの進行状態を見て、
読み出しが書き込みを追い越すことを予測し、無信号区
間を増減して追い越しを回避する。
映像信号の時間圧縮用メモリにおける追い越しとジッタ
ーによる画質劣化を防止する。 【構成】 デジタル化された各Ｒ，Ｇ，Ｂ信号を同時に
ＶＲＡＭ１８，１９，２０に書き込む。そして、４倍の
速度で読み出すことにより、Ｒ，Ｇ，Ｂ各１フィールド
計３フィールドの信号と１フィールド分の無信号区間を
作成する。この時、アドレス比較回路２４により書き込
み系と読み出し系のメモリアドレスの進行状態を見て、
読み出しが書き込みを追い越すことを予測し、無信号区
間を増減して追い越しを回避する。
Description
【０００１】
【発明の属する技術分野】本発明は、白黒ＣＲＴのよう
な白黒画像表示手段の前面にカラー液晶シャッタを配置
し、白黒ＣＲＴへ入力する面順次カラー映像信号に同期
させてカラー液晶シャッタをオン／オフ制御することに
よりカラー画像を高解像度表示する装置に関し、さらに
詳細にはコンポーネントカラー映像信号を時間圧縮する
メモリにおける追い越しとジッターによる画質劣化を防
止する技術に関する。
な白黒画像表示手段の前面にカラー液晶シャッタを配置
し、白黒ＣＲＴへ入力する面順次カラー映像信号に同期
させてカラー液晶シャッタをオン／オフ制御することに
よりカラー画像を高解像度表示する装置に関し、さらに
詳細にはコンポーネントカラー映像信号を時間圧縮する
メモリにおける追い越しとジッターによる画質劣化を防
止する技術に関する。
【０００２】
【従来の技術】白黒ＣＲＴの前面にカラー液晶シャッタ
を配置し、白黒ＣＲＴへ入力する面順次カラー映像信号
に同期させてカラー液晶シャッタをオン／オフ制御する
ことによりカラー画像を高解像度表示する面順次カラー
画像表示装置が提案されている。
を配置し、白黒ＣＲＴへ入力する面順次カラー映像信号
に同期させてカラー液晶シャッタをオン／オフ制御する
ことによりカラー画像を高解像度表示する面順次カラー
画像表示装置が提案されている。
【０００３】図６はこのような表示装置の一例を示すブ
ロック図である。この図に示すように、従来の面順次カ
ラー画像表示装置は、フィールド周波数ｆｖ１＝６０Ｈ
ｚの輝度／色差コンポーネントカラー映像信号をフィー
ルド周波数ｆｖ２＝１８０Ｈｚの面順次カラー映像信号
に変換する映像信号時間圧縮ブロック３１と、映像信号
時間圧縮ブロック３１から出力される面順次カラー映像
信号が供給される白黒ＣＲＴ３２と、白黒ＣＲＴ３２の
前面に配置されたカラー液晶シャッタ３３と、映像信号
時間圧縮ブロック３１から出力される面順次カラー映像
信号から水平同期信号及び垂直同期信号を分離し、後述
する偏向回路３５と液晶シャッタ（ＬＣＳ）ドライブ回
路３６へ供給する同期分離回路３４と、同期分離回路３
４から供給される水平同期信号及び垂直同期信号を基に
白黒ＣＲＴ３２の水平偏向及び垂直偏向を行なう偏向回
路３５と、同期分離回路３４から供給される水平同期信
号と垂直同期信号及び映像信号時間圧縮ブロック３１か
ら供給されるカラー指定信号を基にカラー液晶シャッタ
３３のオン／オフ制御を行なう液晶シャッタドライブ回
路３６とから構成されている。
ロック図である。この図に示すように、従来の面順次カ
ラー画像表示装置は、フィールド周波数ｆｖ１＝６０Ｈ
ｚの輝度／色差コンポーネントカラー映像信号をフィー
ルド周波数ｆｖ２＝１８０Ｈｚの面順次カラー映像信号
に変換する映像信号時間圧縮ブロック３１と、映像信号
時間圧縮ブロック３１から出力される面順次カラー映像
信号が供給される白黒ＣＲＴ３２と、白黒ＣＲＴ３２の
前面に配置されたカラー液晶シャッタ３３と、映像信号
時間圧縮ブロック３１から出力される面順次カラー映像
信号から水平同期信号及び垂直同期信号を分離し、後述
する偏向回路３５と液晶シャッタ（ＬＣＳ）ドライブ回
路３６へ供給する同期分離回路３４と、同期分離回路３
４から供給される水平同期信号及び垂直同期信号を基に
白黒ＣＲＴ３２の水平偏向及び垂直偏向を行なう偏向回
路３５と、同期分離回路３４から供給される水平同期信
号と垂直同期信号及び映像信号時間圧縮ブロック３１か
ら供給されるカラー指定信号を基にカラー液晶シャッタ
３３のオン／オフ制御を行なう液晶シャッタドライブ回
路３６とから構成されている。
【０００４】図７は図６におけるカラー液晶シャッタの
構成の一例とその動作を示す図である。図７（ａ）に示
すように、カラー液晶シャッタは、図６の白黒ＣＲＴ３
２の画面の前面に配置されており、第１の偏光板４１
と、第１の液晶パネル４２と、第２の偏光板４３と、第
２の液晶パネル４４と、第３の偏光板４５とから構成さ
れている。
構成の一例とその動作を示す図である。図７（ａ）に示
すように、カラー液晶シャッタは、図６の白黒ＣＲＴ３
２の画面の前面に配置されており、第１の偏光板４１
と、第１の液晶パネル４２と、第２の偏光板４３と、第
２の液晶パネル４４と、第３の偏光板４５とから構成さ
れている。
【０００５】第１の偏光板４１はニュートラル偏光板で
あり、水平方向に偏光面を有するＲ，Ｇ，Ｂを透過させ
る。また、第２の偏光板４３はカラー偏光板であり、水
平方向に偏光面を有するＢと垂直方向に偏光面を有する
Ｒ及びＧを透過させる。さらに、第３の偏光板４５もカ
ラー偏光板であり、水平方向に偏光面を有するＲと垂直
方向に偏光面を有するＢ及びＧを透過させる。そして、
第１、第２の液晶パネル４２，４４は、オンの時（電圧
が印加された時）にはそのままの偏光面で、オフの時
（電圧が印加されていない時）には偏光面を９０度回転
させて入射光を透過させる。
あり、水平方向に偏光面を有するＲ，Ｇ，Ｂを透過させ
る。また、第２の偏光板４３はカラー偏光板であり、水
平方向に偏光面を有するＢと垂直方向に偏光面を有する
Ｒ及びＧを透過させる。さらに、第３の偏光板４５もカ
ラー偏光板であり、水平方向に偏光面を有するＲと垂直
方向に偏光面を有するＢ及びＧを透過させる。そして、
第１、第２の液晶パネル４２，４４は、オンの時（電圧
が印加された時）にはそのままの偏光面で、オフの時
（電圧が印加されていない時）には偏光面を９０度回転
させて入射光を透過させる。
【０００６】したがって、図７（ｂ）に示すように、こ
のカラー液晶シャッタにおける第１、第２の液晶パネル
４２，４４をＲ，Ｇ，Ｂ信号に同期してオン／オフ制御
することにより、カラー表示を行うことができる。
のカラー液晶シャッタにおける第１、第２の液晶パネル
４２，４４をＲ，Ｇ，Ｂ信号に同期してオン／オフ制御
することにより、カラー表示を行うことができる。
【０００７】まず、第１の液晶パネル４２がオン、第２
の液晶パネル４４がオフの時について説明する。図６の
白黒ＣＲＴ３２から放射された白色光（Ｒ，Ｇ，Ｂ）
は、水平方向に偏光面を有する成分のみが第１の偏光板
４１を透過する。そして、第１の液晶パネル４２はオン
なので、そのままの偏光面で透過し、第２の偏光板４３
へ入射する。第２の偏光板４３は水平方向に偏光面を有
する色はＢのみ透過させるので、第２の偏光板４３へ入
射したＲ，Ｇ，Ｂの内、Ｂのみがここを透過し、第２の
液晶パネル４４へ入射する。第２の液晶パネル４４はオ
フであるから、ここで偏光面を９０度回転させられて垂
直方向に偏光面を有するＢとなり、第３の偏光板４５へ
入射する。第３の偏光板４５は垂直方向に偏光面を有す
るＢとＧを透過させるので、第３の偏光板４５を透過す
る光はＢのみとなる。
の液晶パネル４４がオフの時について説明する。図６の
白黒ＣＲＴ３２から放射された白色光（Ｒ，Ｇ，Ｂ）
は、水平方向に偏光面を有する成分のみが第１の偏光板
４１を透過する。そして、第１の液晶パネル４２はオン
なので、そのままの偏光面で透過し、第２の偏光板４３
へ入射する。第２の偏光板４３は水平方向に偏光面を有
する色はＢのみ透過させるので、第２の偏光板４３へ入
射したＲ，Ｇ，Ｂの内、Ｂのみがここを透過し、第２の
液晶パネル４４へ入射する。第２の液晶パネル４４はオ
フであるから、ここで偏光面を９０度回転させられて垂
直方向に偏光面を有するＢとなり、第３の偏光板４５へ
入射する。第３の偏光板４５は垂直方向に偏光面を有す
るＢとＧを透過させるので、第３の偏光板４５を透過す
る光はＢのみとなる。
【０００８】同様に、第１の液晶パネル４２がオフ、第
２の液晶パネル４４がオンの時は、第３の偏光板４５を
透過する光はＧとなり、第１の液晶パネル４２と第２の
液晶パネル４４が共にオフの時は、Ｒとなる。
２の液晶パネル４４がオンの時は、第３の偏光板４５を
透過する光はＧとなり、第１の液晶パネル４２と第２の
液晶パネル４４が共にオフの時は、Ｒとなる。
【０００９】次に、図６に示した面順次カラー画像表示
装置の動作を説明する。フィールド周波数ｆｖ１＝６０
Ｈｚの輝度／色差コンポーネントカラー映像信号は映像
信号時間圧縮ブロック３１に入力され、フィールド周波
数ｆｖ２＝１８０ＨｚのＲ，Ｇ，Ｂ面順次カラー映像信
号に変換される。映像信号時間圧縮ブロック３１から出
力されたＲ，Ｇ，Ｂ面順次カラー映像信号は白黒ＣＲＴ
３２へ送られ、電気／光変換され白色光となる。Ｒ，
Ｇ，Ｂ面順次カラー映像信号は同期分離回路３４へも送
られる。同期分離回路３４はＲ，Ｇ，Ｂ面順次カラー映
像信号から水平同期信号と垂直同期信号を分離して偏向
回路３５と液晶シャッタドライブ回路３６へ送る。偏向
回路３５は同期分離回路３４から供給される水平同期信
号及び垂直同期信号を基に白黒ＣＲＴ３２の水平偏向及
び垂直偏向を行なう。また、液晶シャッタドライブ回路
３６は同期分離回路３４から供給される水平同期信号と
垂直同期信号及び映像信号時間圧縮ブロック３１から供
給されるカラー指定信号を基に、図７に示した２枚の液
晶パネル４２，４４がＲ，Ｇ，Ｂ面順次カラー映像信号
の色に対応した表示色になるようにオン／オフ制御す
る。
装置の動作を説明する。フィールド周波数ｆｖ１＝６０
Ｈｚの輝度／色差コンポーネントカラー映像信号は映像
信号時間圧縮ブロック３１に入力され、フィールド周波
数ｆｖ２＝１８０ＨｚのＲ，Ｇ，Ｂ面順次カラー映像信
号に変換される。映像信号時間圧縮ブロック３１から出
力されたＲ，Ｇ，Ｂ面順次カラー映像信号は白黒ＣＲＴ
３２へ送られ、電気／光変換され白色光となる。Ｒ，
Ｇ，Ｂ面順次カラー映像信号は同期分離回路３４へも送
られる。同期分離回路３４はＲ，Ｇ，Ｂ面順次カラー映
像信号から水平同期信号と垂直同期信号を分離して偏向
回路３５と液晶シャッタドライブ回路３６へ送る。偏向
回路３５は同期分離回路３４から供給される水平同期信
号及び垂直同期信号を基に白黒ＣＲＴ３２の水平偏向及
び垂直偏向を行なう。また、液晶シャッタドライブ回路
３６は同期分離回路３４から供給される水平同期信号と
垂直同期信号及び映像信号時間圧縮ブロック３１から供
給されるカラー指定信号を基に、図７に示した２枚の液
晶パネル４２，４４がＲ，Ｇ，Ｂ面順次カラー映像信号
の色に対応した表示色になるようにオン／オフ制御す
る。
【００１０】図８に映像信号時間圧縮ブロックの詳細を
示す。この図に示すように、映像信号時間圧縮ブロック
は、入力される輝度／色差コンポーネントカラー映像信
号をＲ，Ｇ，Ｂ信号に変換するＲＧＢデコーダ５１と、
入力される輝度信号から水平同期信号ＨＤと垂直同期信
号ＶＤを分離すると共に、水平同期信号ＨＤをてい倍し
て周波数がｆｓのマスタークロック（ＭＣＫ）を作成す
る同期分離／てい倍回路５２と、このマスタークロック
３倍にてい倍する３てい倍回路５３と、Ｒ，Ｇ，Ｂの各
信号を８ビットのデジタル信号に変換するＡ／Ｄコンバ
ータ５４，５５，５６と、Ａ／Ｄコンバータ５４，５
５，５６の出力を格納するＶＲＡＭ５７，５８，５９
と、ＶＲＡＭ５７，５８，５９の出力を選択して面順次
化するスイッチＳＷ２と、スイッチＳＷ２により面順次
化されたカラー映像信号をアナログ変換するＤ／Ａコン
バータ６０と、ＶＲＡＭ５７，５８，５９の書き込み制
御信号を生成するＶＲＡＭ書き込み制御回路６１と、Ｖ
ＲＡＭ５７，５８，５９の読み出し制御信号、スイッチ
ＳＷ２の切り換え制御信号、及び図６の液晶シャッタド
ライブ回路３６のカラー指定信号を生成するＶＲＡＭ読
み出し制御回路６２とから構成されている。
示す。この図に示すように、映像信号時間圧縮ブロック
は、入力される輝度／色差コンポーネントカラー映像信
号をＲ，Ｇ，Ｂ信号に変換するＲＧＢデコーダ５１と、
入力される輝度信号から水平同期信号ＨＤと垂直同期信
号ＶＤを分離すると共に、水平同期信号ＨＤをてい倍し
て周波数がｆｓのマスタークロック（ＭＣＫ）を作成す
る同期分離／てい倍回路５２と、このマスタークロック
３倍にてい倍する３てい倍回路５３と、Ｒ，Ｇ，Ｂの各
信号を８ビットのデジタル信号に変換するＡ／Ｄコンバ
ータ５４，５５，５６と、Ａ／Ｄコンバータ５４，５
５，５６の出力を格納するＶＲＡＭ５７，５８，５９
と、ＶＲＡＭ５７，５８，５９の出力を選択して面順次
化するスイッチＳＷ２と、スイッチＳＷ２により面順次
化されたカラー映像信号をアナログ変換するＤ／Ａコン
バータ６０と、ＶＲＡＭ５７，５８，５９の書き込み制
御信号を生成するＶＲＡＭ書き込み制御回路６１と、Ｖ
ＲＡＭ５７，５８，５９の読み出し制御信号、スイッチ
ＳＷ２の切り換え制御信号、及び図６の液晶シャッタド
ライブ回路３６のカラー指定信号を生成するＶＲＡＭ読
み出し制御回路６２とから構成されている。
【００１１】ここで、同期分離／てい倍回路５２が出力
した水平同期信号ＨＤと垂直同期信号ＶＤは、ＶＲＡＭ
書き込み制御回路６１とＶＲＡＭ読み出し制御回路６２
のタイミング制御信号として用いられる。
した水平同期信号ＨＤと垂直同期信号ＶＤは、ＶＲＡＭ
書き込み制御回路６１とＶＲＡＭ読み出し制御回路６２
のタイミング制御信号として用いられる。
【００１２】また、同期分離／てい倍回路５２が出力し
た周波数ｆｓのマスタークロックはＡ／Ｄコンバータ５
４，５５，５６のサンプリングクロックとして、また、
ＶＲＡＭ５７，５８，５９の書き込みクロックＷＣＬＫ
として用いられる。さらに、ＶＲＡＭ書き込み制御回路
６２のタイミング制御信号として用いられる。
た周波数ｆｓのマスタークロックはＡ／Ｄコンバータ５
４，５５，５６のサンプリングクロックとして、また、
ＶＲＡＭ５７，５８，５９の書き込みクロックＷＣＬＫ
として用いられる。さらに、ＶＲＡＭ書き込み制御回路
６２のタイミング制御信号として用いられる。
【００１３】同様に、３てい倍回路５３が出力した周波
数３ｆｓのクロックはＤ／Ａコンバータ６０のタイミン
グ制御信号として、また、ＶＲＡＭ５７，５８，５９の
読み出しクロックＲＣＬＫとして、さらに、ＶＲＡＭ読
み出し制御回路６２のタイミング制御信号として用いら
れる。
数３ｆｓのクロックはＤ／Ａコンバータ６０のタイミン
グ制御信号として、また、ＶＲＡＭ５７，５８，５９の
読み出しクロックＲＣＬＫとして、さらに、ＶＲＡＭ読
み出し制御回路６２のタイミング制御信号として用いら
れる。
【００１４】ここで、ＶＲＡＭ５７，５８，５９の内、
ＶＲＡＭ５７，５９は１フィールドの容量を持たせてあ
り、ＶＲＡＭ５８は、メモリ内で読み出しが書き込みを
追い越さないようにするために４／３フィールドの容量
を持たせてある。
ＶＲＡＭ５７，５９は１フィールドの容量を持たせてあ
り、ＶＲＡＭ５８は、メモリ内で読み出しが書き込みを
追い越さないようにするために４／３フィールドの容量
を持たせてある。
【００１５】図９はＶＲＡＭ５７，５８，５９のメモリ
制御動作を示す図である。この図において、横軸は時間
を示し、縦軸は各ＶＲＡＭの容量であってＶはフィール
ドを示す。また、最上部に〇で囲んだＲ，Ｇ，Ｂは表示
色である。
制御動作を示す図である。この図において、横軸は時間
を示し、縦軸は各ＶＲＡＭの容量であってＶはフィール
ドを示す。また、最上部に〇で囲んだＲ，Ｇ，Ｂは表示
色である。
【００１６】この図に示すように、ＶＲＡＭ５７，５
８，５９への書き込みはＲ，Ｇ，Ｂ同時に行なわれ、読
み出しはＲ，Ｇ，Ｂの順に行なわれる。より詳しく説明
すると、Ｇは書き込み終了と同時に読み出しが開始さ
れ、ＲはＧよりも入力信号の１／３フィールド（＝出力
信号の１フィールド）早く読み出される。そして、Ｂは
Ｇよりも入力信号の１／３フィールド遅く読み出され
る。このため、Ｂを格納するＶＲＡＭ５８の容量を他の
ＶＲＡＭ５７，５９と同じ１フィールドにすると、読み
出しを次のフィールドの書き込みが追い越してしまうの
で、容量を４／３フィールドまで増加させ、追い越しを
回避している。
８，５９への書き込みはＲ，Ｇ，Ｂ同時に行なわれ、読
み出しはＲ，Ｇ，Ｂの順に行なわれる。より詳しく説明
すると、Ｇは書き込み終了と同時に読み出しが開始さ
れ、ＲはＧよりも入力信号の１／３フィールド（＝出力
信号の１フィールド）早く読み出される。そして、Ｂは
Ｇよりも入力信号の１／３フィールド遅く読み出され
る。このため、Ｂを格納するＶＲＡＭ５８の容量を他の
ＶＲＡＭ５７，５９と同じ１フィールドにすると、読み
出しを次のフィールドの書き込みが追い越してしまうの
で、容量を４／３フィールドまで増加させ、追い越しを
回避している。
【００１７】
【発明が解決しようとする課題】前記従来の面順次カラ
ー画像表示装置では、カラー映像信号の時間圧縮用のＶ
ＲＡＭの書き込み制御系と読み出し制御系とを同期させ
ていた。すなち、入力コンポーネントカラー映像信号に
同期してマスタークロックを作成し、これを書き込み制
御系に用い、このマスタークロックを３倍にてい倍した
クロックを読み出し制御系に用いていた。このため、入
力コンポーネントカラー映像信号にジッターがあると、
マスタークロックの周波数が変動してしまい、読み出し
側にはその影響が３倍となって現れるため、表示される
画質が劣化してしまう。
ー画像表示装置では、カラー映像信号の時間圧縮用のＶ
ＲＡＭの書き込み制御系と読み出し制御系とを同期させ
ていた。すなち、入力コンポーネントカラー映像信号に
同期してマスタークロックを作成し、これを書き込み制
御系に用い、このマスタークロックを３倍にてい倍した
クロックを読み出し制御系に用いていた。このため、入
力コンポーネントカラー映像信号にジッターがあると、
マスタークロックの周波数が変動してしまい、読み出し
側にはその影響が３倍となって現れるため、表示される
画質が劣化してしまう。
【００１８】そこで、画質劣化を防ぐために、ＶＲＡＭ
の書き込み系と読み出し系とを非同期にすることが考え
られるが、この場合、Ｒ，Ｇ，Ｂ各々のＶＲＡＭの容量
を４／３フィールドにしても、読み出しが書き込みを追
い越してしまう。
の書き込み系と読み出し系とを非同期にすることが考え
られるが、この場合、Ｒ，Ｇ，Ｂ各々のＶＲＡＭの容量
を４／３フィールドにしても、読み出しが書き込みを追
い越してしまう。
【００１９】本発明はこのような問題点に鑑みてなされ
たものであって、追い越しのないメモリ制御と画質劣化
の防止を可能にした映像信号時間圧縮装置及び面順次カ
ラー画像表示装置を提供することを目的とする。
たものであって、追い越しのないメモリ制御と画質劣化
の防止を可能にした映像信号時間圧縮装置及び面順次カ
ラー画像表示装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】前記問題点を解決するた
めに、本発明に係る映像信号時間圧縮装置は、Ｒ，Ｇ，
Ｂ信号の各々を記憶する記憶手段と、この記憶手段の書
き込み制御を行なう書き込み制御手段と、前記記憶手段
の読み出し制御を行なう読み出し制御手段とを具備す
る。そして、書き込み制御制御手段と読み出し制御手段
とが、（ａ）書き込み制御と読み出し制御とが非同期、
（ｂ）Ｒ，Ｇ，Ｂ信号を同時に書き込み、書き込み速度
の４倍の速度で順次読み出す、（ｃ）１フィールドの書
き込み期間をＲ，Ｇ，Ｂ計３フィールドの読み出し期間
と１フィールドの無信号期間に対応させる、（ｄ）読み
出しアドレスと書き込みアドレスとを比較して、読み出
しが書き込みを追い越さないように無信号期間の長さを
制御する、という特徴を有している。
めに、本発明に係る映像信号時間圧縮装置は、Ｒ，Ｇ，
Ｂ信号の各々を記憶する記憶手段と、この記憶手段の書
き込み制御を行なう書き込み制御手段と、前記記憶手段
の読み出し制御を行なう読み出し制御手段とを具備す
る。そして、書き込み制御制御手段と読み出し制御手段
とが、（ａ）書き込み制御と読み出し制御とが非同期、
（ｂ）Ｒ，Ｇ，Ｂ信号を同時に書き込み、書き込み速度
の４倍の速度で順次読み出す、（ｃ）１フィールドの書
き込み期間をＲ，Ｇ，Ｂ計３フィールドの読み出し期間
と１フィールドの無信号期間に対応させる、（ｄ）読み
出しアドレスと書き込みアドレスとを比較して、読み出
しが書き込みを追い越さないように無信号期間の長さを
制御する、という特徴を有している。
【００２１】本発明に係る映像信号時間圧縮装置におい
ては、Ｒ，Ｇ，Ｂ同時信号が４倍の速度のＲ，Ｇ，Ｂ面
順次信号に変換され、さらに無信号期間が付加される。
このとき、１フィールド期間の書き込みをＲ，Ｇ，Ｂ計
３フィールドの読み出し期間と１フィールドの無信号期
間に対応させ、かつ読み出しが書き込みを追い越さない
ように無信号期間の長さを制御する。
ては、Ｒ，Ｇ，Ｂ同時信号が４倍の速度のＲ，Ｇ，Ｂ面
順次信号に変換され、さらに無信号期間が付加される。
このとき、１フィールド期間の書き込みをＲ，Ｇ，Ｂ計
３フィールドの読み出し期間と１フィールドの無信号期
間に対応させ、かつ読み出しが書き込みを追い越さない
ように無信号期間の長さを制御する。
【００２２】また、本発明に係る面順次カラー画像表示
装置は、前記本発明に係る映像信号時間圧縮装置と、前
記映像信号時間圧縮装置の出力が供給される白黒画像表
示手段と、前記白黒画像表示手段の前面に配置されたカ
ラー液晶シャッタと、前記映像信号時間圧縮手段の出力
に基づいて前記カラー液晶シャッタをオン／オフ制御す
る手段とを備えるものである。
装置は、前記本発明に係る映像信号時間圧縮装置と、前
記映像信号時間圧縮装置の出力が供給される白黒画像表
示手段と、前記白黒画像表示手段の前面に配置されたカ
ラー液晶シャッタと、前記映像信号時間圧縮手段の出力
に基づいて前記カラー液晶シャッタをオン／オフ制御す
る手段とを備えるものである。
【００２３】本発明に係る面順次カラー画像表示装置に
よれば、本発明に係る映像信号時間圧縮装置が作成した
面順次カラー映像信号を白黒画像表示手段へ供給する。
そして、白黒画像表示手段の前面に配置されたカラー液
晶シャッタを面順次カラー映像信号に基づいてオン／オ
フ制御することにより、面順次カラー画像を表示する。
よれば、本発明に係る映像信号時間圧縮装置が作成した
面順次カラー映像信号を白黒画像表示手段へ供給する。
そして、白黒画像表示手段の前面に配置されたカラー液
晶シャッタを面順次カラー映像信号に基づいてオン／オ
フ制御することにより、面順次カラー画像を表示する。
【００２４】
【発明の実施の形態】以下本発明の実施の形態について
図面を参照しながら詳細に説明する。図１は本発明を適
用した面順次カラー画像表示装置の構成を示すブロック
図である。この図に示すように、本発明を適用した面順
次カラー画像表示装置は、フィールド周波数ｆｖ１＝６
０Ｈｚの輝度／色差コンポーネントカラー映像信号をフ
ィールド周波数ｆｖ３＝２４０Ｈｚの面順次カラー映像
信号に変換する映像信号時間圧縮ブロック１と、映像信
号時間圧縮ブロック１から出力される面順次カラー映像
信号が供給される白黒ＣＲＴ２と、白黒ＣＲＴ２の前面
に配置されたカラー液晶シャッタ３と、映像信号時間圧
縮ブロック１から出力される面順次カラー映像信号から
水平同期信号及び垂直同期信号を分離し、後述する偏向
回路５と液晶シャッタ（ＬＣＳ）ドライブ回路６へ供給
する同期分離回路４と、同期分離回路４から供給される
水平同期信号及び垂直同期信号を基に白黒ＣＲＴ２の水
平偏向及び垂直偏向を行なう偏向回路５と、同期分離回
路４から供給される水平同期信号と垂直同期信号及び映
像信号時間圧縮ブロック１から供給されるカラー指定信
号を基にカラー液晶シャッタ３のオン／オフ制御を行な
う液晶シャッタドライブ回路６とから構成されている。
図面を参照しながら詳細に説明する。図１は本発明を適
用した面順次カラー画像表示装置の構成を示すブロック
図である。この図に示すように、本発明を適用した面順
次カラー画像表示装置は、フィールド周波数ｆｖ１＝６
０Ｈｚの輝度／色差コンポーネントカラー映像信号をフ
ィールド周波数ｆｖ３＝２４０Ｈｚの面順次カラー映像
信号に変換する映像信号時間圧縮ブロック１と、映像信
号時間圧縮ブロック１から出力される面順次カラー映像
信号が供給される白黒ＣＲＴ２と、白黒ＣＲＴ２の前面
に配置されたカラー液晶シャッタ３と、映像信号時間圧
縮ブロック１から出力される面順次カラー映像信号から
水平同期信号及び垂直同期信号を分離し、後述する偏向
回路５と液晶シャッタ（ＬＣＳ）ドライブ回路６へ供給
する同期分離回路４と、同期分離回路４から供給される
水平同期信号及び垂直同期信号を基に白黒ＣＲＴ２の水
平偏向及び垂直偏向を行なう偏向回路５と、同期分離回
路４から供給される水平同期信号と垂直同期信号及び映
像信号時間圧縮ブロック１から供給されるカラー指定信
号を基にカラー液晶シャッタ３のオン／オフ制御を行な
う液晶シャッタドライブ回路６とから構成されている。
【００２５】図１において、映像信号時間圧縮ブロック
１以外は基本的に図６に示した面順次カラー画像表示装
置の構成と同一である。図１の映像信号時間圧縮ブロッ
ク１はＲ，Ｇ，Ｂ，無信号からなるフィールド周波数が
２４０Ｈｚの面順次カラー映像信号を出力している点に
特徴を有する。
１以外は基本的に図６に示した面順次カラー画像表示装
置の構成と同一である。図１の映像信号時間圧縮ブロッ
ク１はＲ，Ｇ，Ｂ，無信号からなるフィールド周波数が
２４０Ｈｚの面順次カラー映像信号を出力している点に
特徴を有する。
【００２６】次に、図１に示した面順次カラー画像表示
装置の動作を説明する。フィールド周波数ｆｖ１＝６０
Ｈｚの輝度／色差コンポーネントカラー映像信号は映像
信号時間圧縮ブロック１に入力され、フィールド周波数
ｆｖ３＝２４０ＨｚのＲ，Ｇ，Ｂ，無信号の面順次カラ
ー映像信号に変換される。映像信号時間圧ブロック１か
ら出力された面順次カラー映像信号は白黒ＣＲＴ２へ送
られ、電気／光変換され白色光となる。なお、無信号時
には、白黒ＣＲＴ２が発光しないようにする。この面順
次カラー映像信号は同期分離回路４へも送られる。同期
分離回路４は面順次カラー映像信号から水平同期信号と
垂直同期信号を分離して偏向回路５と液晶シャッタドラ
イブ回路６へ送る。偏向回路５は同期分離回路４から供
給される水平同期信号及び垂直同期信号を基に白黒ＣＲ
Ｔ２の水平偏向及び垂直偏向を行なう。また、液晶シャ
ッタドライブ回路６は同期分離回路４から供給される水
平同期信号と垂直同期信号及び映像信号時間圧縮ブロッ
ク１から供給されるカラー指定信号を基に、図８に示し
たような２枚の液晶パネルがＲ，Ｇ，Ｂ面順次カラー映
像信号の色に対応した表示色になるようにオン／オフ制
御する。
装置の動作を説明する。フィールド周波数ｆｖ１＝６０
Ｈｚの輝度／色差コンポーネントカラー映像信号は映像
信号時間圧縮ブロック１に入力され、フィールド周波数
ｆｖ３＝２４０ＨｚのＲ，Ｇ，Ｂ，無信号の面順次カラ
ー映像信号に変換される。映像信号時間圧ブロック１か
ら出力された面順次カラー映像信号は白黒ＣＲＴ２へ送
られ、電気／光変換され白色光となる。なお、無信号時
には、白黒ＣＲＴ２が発光しないようにする。この面順
次カラー映像信号は同期分離回路４へも送られる。同期
分離回路４は面順次カラー映像信号から水平同期信号と
垂直同期信号を分離して偏向回路５と液晶シャッタドラ
イブ回路６へ送る。偏向回路５は同期分離回路４から供
給される水平同期信号及び垂直同期信号を基に白黒ＣＲ
Ｔ２の水平偏向及び垂直偏向を行なう。また、液晶シャ
ッタドライブ回路６は同期分離回路４から供給される水
平同期信号と垂直同期信号及び映像信号時間圧縮ブロッ
ク１から供給されるカラー指定信号を基に、図８に示し
たような２枚の液晶パネルがＲ，Ｇ，Ｂ面順次カラー映
像信号の色に対応した表示色になるようにオン／オフ制
御する。
【００２７】図２は本発明を適用した映像信号時間圧縮
ブロックの構成を示すブロック図である。この図に示す
ように、本発明を適用した映像信号時間圧縮ブロック
は、入力されるフィールド周波数が６０Ｈｚの輝度／色
差コンポーネントカラー映像信号をＲ，Ｇ，Ｂ信号に変
換するＲＧＢデコーダ１１と、入力される輝度信号から
水平同期信号ＨＤと垂直同期信号ＶＤを分離すると共
に、水平同期信号ＨＤをてい倍して周波数がｆｓのマス
タークロック（ＭＣＫ）を作成する同期分離／てい倍回
路１２と、周波数が４ｆｓのクロックを発生する発振器
１３と、発振器１３の出力を分周して水平同期信号Ｈ
Ｄ’と垂直同期信号ＶＤ’を作成する分周回路１４と、
ＲＧＢデコーダ１１から出力されたＲ，Ｇ，Ｂの各信号
を８ビットのデジタル信号に変換するＡ／Ｄコンバータ
１５，１６，１７と、Ａ／Ｄコンバータ１５，１６，１
７の出力を格納するＶＲＡＭ１８，１９，２０と、ＶＲ
ＡＭ１８，１９，２０の出力を選択して面順次化するス
イッチＳＷ１と、スイッチＳＷ１によりフィールド周波
数が２４０Ｈｚの面順次化されたカラー映像信号をアナ
ログ変換するＤ／Ａコンバータ２１と、ＶＲＡＭ１８，
１９，２０の書き込み制御信号を生成するＶＲＡＭ書き
込み制御回路２２と、ＶＲＡＭ１８，１９，２０の読み
出し制御信号、スイッチＳＷ１の切り換え制御信号及び
図１の液晶シャッタドライブ回路６のカラー指定信号を
生成するＶＲＡＭ読み出し制御回路２３と、ＶＲＡＭ書
き込み制御回路２２が作成する書き込みアドレスとＶＲ
ＡＭ読み出し制御回路２３が作成する読み出しアドレス
とを比較し、無信号幅を制御する信号をＶＲＡＭ読み出
し制御回路２３に与えるアドレス比較回路２４とを備え
ている。
ブロックの構成を示すブロック図である。この図に示す
ように、本発明を適用した映像信号時間圧縮ブロック
は、入力されるフィールド周波数が６０Ｈｚの輝度／色
差コンポーネントカラー映像信号をＲ，Ｇ，Ｂ信号に変
換するＲＧＢデコーダ１１と、入力される輝度信号から
水平同期信号ＨＤと垂直同期信号ＶＤを分離すると共
に、水平同期信号ＨＤをてい倍して周波数がｆｓのマス
タークロック（ＭＣＫ）を作成する同期分離／てい倍回
路１２と、周波数が４ｆｓのクロックを発生する発振器
１３と、発振器１３の出力を分周して水平同期信号Ｈ
Ｄ’と垂直同期信号ＶＤ’を作成する分周回路１４と、
ＲＧＢデコーダ１１から出力されたＲ，Ｇ，Ｂの各信号
を８ビットのデジタル信号に変換するＡ／Ｄコンバータ
１５，１６，１７と、Ａ／Ｄコンバータ１５，１６，１
７の出力を格納するＶＲＡＭ１８，１９，２０と、ＶＲ
ＡＭ１８，１９，２０の出力を選択して面順次化するス
イッチＳＷ１と、スイッチＳＷ１によりフィールド周波
数が２４０Ｈｚの面順次化されたカラー映像信号をアナ
ログ変換するＤ／Ａコンバータ２１と、ＶＲＡＭ１８，
１９，２０の書き込み制御信号を生成するＶＲＡＭ書き
込み制御回路２２と、ＶＲＡＭ１８，１９，２０の読み
出し制御信号、スイッチＳＷ１の切り換え制御信号及び
図１の液晶シャッタドライブ回路６のカラー指定信号を
生成するＶＲＡＭ読み出し制御回路２３と、ＶＲＡＭ書
き込み制御回路２２が作成する書き込みアドレスとＶＲ
ＡＭ読み出し制御回路２３が作成する読み出しアドレス
とを比較し、無信号幅を制御する信号をＶＲＡＭ読み出
し制御回路２３に与えるアドレス比較回路２４とを備え
ている。
【００２８】ここで、同期分離／てい倍回路１２が出力
した水平同期信号ＨＤ、垂直同期信号ＶＤ、及びマスタ
ークロック（ＭＣＫ）は、ＶＲＡＭ書き込み制御回路２
２のタイミング制御信号として用いられる。
した水平同期信号ＨＤ、垂直同期信号ＶＤ、及びマスタ
ークロック（ＭＣＫ）は、ＶＲＡＭ書き込み制御回路２
２のタイミング制御信号として用いられる。
【００２９】そして、同期分離／てい倍回路１２が出力
したマスタークロックはＡ／Ｄコンバータ１５，１６，
１７のサンプリングクロックとして、また、ＶＲＡＭ１
８，１９，２０の書き込みクロックＷＣＬＫとして用い
られる。
したマスタークロックはＡ／Ｄコンバータ１５，１６，
１７のサンプリングクロックとして、また、ＶＲＡＭ１
８，１９，２０の書き込みクロックＷＣＬＫとして用い
られる。
【００３０】同様に、発振器１３が作成した周波数４ｆ
ｓのクロックはＤ／Ａコンバータ２１のタイミング制御
信号として、また、ＶＲＡＭ１８，１９，２０の読み出
しクロックＲＣＬＫとして、さらに、ＶＲＡＭ読み出し
制御回路２３のタイミング制御信号として用いられる。
ｓのクロックはＤ／Ａコンバータ２１のタイミング制御
信号として、また、ＶＲＡＭ１８，１９，２０の読み出
しクロックＲＣＬＫとして、さらに、ＶＲＡＭ読み出し
制御回路２３のタイミング制御信号として用いられる。
【００３１】さらに、分周回路１４が出力した水平同期
信号ＨＤと垂直同期信号ＶＤは、ＶＲＡＭ読み出し制御
回路２３のタイミング制御信号として用いられる。ここ
で、ＶＲＡＭ１８，１９，２０は４／３フィールドの容
量を持たせてある。
信号ＨＤと垂直同期信号ＶＤは、ＶＲＡＭ読み出し制御
回路２３のタイミング制御信号として用いられる。ここ
で、ＶＲＡＭ１８，１９，２０は４／３フィールドの容
量を持たせてある。
【００３２】次に、図２に示した映像信号時間圧縮ブロ
ックの動作を説明する。入力された輝度／色差コンポー
ネントカラー映像信号は、ＲＧＢデコーダ１１により
Ｒ，Ｇ，Ｂ信号に変換される。このＲ，Ｇ，Ｂ信号は、
それぞれＡ／Ｄコンバータ１５，１６，１７において、
同期分離／てい倍回路１２が出力したマスタークロック
の周波数でサンプリングされ８ビットのデジタル信号に
変換される。
ックの動作を説明する。入力された輝度／色差コンポー
ネントカラー映像信号は、ＲＧＢデコーダ１１により
Ｒ，Ｇ，Ｂ信号に変換される。このＲ，Ｇ，Ｂ信号は、
それぞれＡ／Ｄコンバータ１５，１６，１７において、
同期分離／てい倍回路１２が出力したマスタークロック
の周波数でサンプリングされ８ビットのデジタル信号に
変換される。
【００３３】デジタル化された各Ｒ，Ｇ，Ｂ信号は、Ｖ
ＲＡＭ書き込み制御回路２２の制御により同時にＶＲＡ
Ｍ１８，１９，２０に書き込まれる。ＶＲＡＭ１８，１
９，２０に書き込まれたＲ，Ｇ，Ｂ信号は、ＶＲＡＭ読
み出し制御回路２３の制御により所定幅の無信号区間を
形成されながら書き込み時の４倍の速度で順次読み出さ
れ、スイッチＳＷ１により面順次化された後、Ｄ／Ａコ
ンバータ２１によりアナログの面順次カラー映像信号に
変換される。ここで、ＶＲＡＭ１８，１９，２０に書き
込んだＲ，Ｇ，Ｂ各信号を４倍の速度で読み出すことに
より、Ｒ，Ｇ，Ｂ各１フィールド計３フィールドの信号
と１フィールド分の無信号区間を作成する。この時、ア
ドレス比較回路２４により書き込み系と読み出し系のメ
モリアドレスの進行状態を見て、読み出しが書き込みを
追い越すことを予測し、無信号区間を増減して追い越し
を回避する。したがって、Ｄ／Ａコンバータ２１の出力
は、２４０ＨｚのＲ，Ｇ，Ｂ面順次信号とほぼ２４０Ｈ
ｚの無信号区間が周期的に繰り返す信号となる。
ＲＡＭ書き込み制御回路２２の制御により同時にＶＲＡ
Ｍ１８，１９，２０に書き込まれる。ＶＲＡＭ１８，１
９，２０に書き込まれたＲ，Ｇ，Ｂ信号は、ＶＲＡＭ読
み出し制御回路２３の制御により所定幅の無信号区間を
形成されながら書き込み時の４倍の速度で順次読み出さ
れ、スイッチＳＷ１により面順次化された後、Ｄ／Ａコ
ンバータ２１によりアナログの面順次カラー映像信号に
変換される。ここで、ＶＲＡＭ１８，１９，２０に書き
込んだＲ，Ｇ，Ｂ各信号を４倍の速度で読み出すことに
より、Ｒ，Ｇ，Ｂ各１フィールド計３フィールドの信号
と１フィールド分の無信号区間を作成する。この時、ア
ドレス比較回路２４により書き込み系と読み出し系のメ
モリアドレスの進行状態を見て、読み出しが書き込みを
追い越すことを予測し、無信号区間を増減して追い越し
を回避する。したがって、Ｄ／Ａコンバータ２１の出力
は、２４０ＨｚのＲ，Ｇ，Ｂ面順次信号とほぼ２４０Ｈ
ｚの無信号区間が周期的に繰り返す信号となる。
【００３４】図３〜図５はＶＲＡＭ１８，１９，２０の
書き込み／読み出し制御動作を示す図である。この図に
おいて、横軸は時間を示し、縦軸は各ＶＲＡＭの容量で
あってＶはフィールドを示す。また、Ｗ（ｎ）はｎフィ
ールドの書き込み、Ｒ（ｎ）はｎフィールドの読み出し
を意味する。そして、ＷＲＩＴＥ Ｖ（ｎ）はｎフィー
ルドの書き込みデータ、ＲＥＡＤ Ｖ（ｎ）はｎフィー
ルドの読み出しデータ（Ｒ，Ｇ，Ｂ各１フィールド＋無
信号１フィールド）を意味する。また、Ｄｆ（ｎ）は、
４倍速Ｒ，Ｇ，Ｂ信号の先頭と最後であるＲ，Ｂ信号の
Ｒ（ｎ−１）とＷ（ｎ）の追い越し余裕である。
書き込み／読み出し制御動作を示す図である。この図に
おいて、横軸は時間を示し、縦軸は各ＶＲＡＭの容量で
あってＶはフィールドを示す。また、Ｗ（ｎ）はｎフィ
ールドの書き込み、Ｒ（ｎ）はｎフィールドの読み出し
を意味する。そして、ＷＲＩＴＥ Ｖ（ｎ）はｎフィー
ルドの書き込みデータ、ＲＥＡＤ Ｖ（ｎ）はｎフィー
ルドの読み出しデータ（Ｒ，Ｇ，Ｂ各１フィールド＋無
信号１フィールド）を意味する。また、Ｄｆ（ｎ）は、
４倍速Ｒ，Ｇ，Ｂ信号の先頭と最後であるＲ，Ｂ信号の
Ｒ（ｎ−１）とＷ（ｎ）の追い越し余裕である。
【００３５】まず、ＶＲＡＭの書き込み／読み出し制御
の概要を説明する。前述したように、書き込みの４倍の
速度で読み出すことにより１フィールド分の無信号区間
ができるので、書き込み系と読み出し系に追い越し余裕
Ｄｆが生じる。この長さのセンター値をａ、最大値を２
ａ、最小値を０に設定する。そして、Ｄｆの変化（２ａ
〜０）に応じて無信号区間ＮＳの長さを変化（ｂ＋ａ〜
ｂ−ａ）させ、次のフィールドでＤｆ＝ａにし、追い越
しが起きないように制御する。
の概要を説明する。前述したように、書き込みの４倍の
速度で読み出すことにより１フィールド分の無信号区間
ができるので、書き込み系と読み出し系に追い越し余裕
Ｄｆが生じる。この長さのセンター値をａ、最大値を２
ａ、最小値を０に設定する。そして、Ｄｆの変化（２ａ
〜０）に応じて無信号区間ＮＳの長さを変化（ｂ＋ａ〜
ｂ−ａ）させ、次のフィールドでＤｆ＝ａにし、追い越
しが起きないように制御する。
【００３６】図３は追い越し余裕Ｄｆ（ｎ）がセンター
値ａの場合の書き込み／読み出し制御動作を示す。この
場合、ｎフィールドの書き込みと（ｎ−１）フィールド
の読み出し開始時との間の追い越し余裕Ｄｆ（ｎ）はセ
ンター値ａである。したがって、ｎフィールドのＲ信号
の読み出しの前に設定する無信号区間ＮＳの長さをセン
ター値ｂに設定している。これは、（ｎ＋１）フィール
ドの書き込み開始時も同じである。
値ａの場合の書き込み／読み出し制御動作を示す。この
場合、ｎフィールドの書き込みと（ｎ−１）フィールド
の読み出し開始時との間の追い越し余裕Ｄｆ（ｎ）はセ
ンター値ａである。したがって、ｎフィールドのＲ信号
の読み出しの前に設定する無信号区間ＮＳの長さをセン
ター値ｂに設定している。これは、（ｎ＋１）フィール
ドの書き込み開始時も同じである。
【００３７】図４は追い越し余裕Ｄｆ（ｎ）が最大値２
ａの場合の書き込み／読み出し制御動作を示す。この場
合、ｎフィールドの書き込みと（ｎ−１）フィールドの
読み出し開始時との間の追い越し余裕Ｄｆ（ｎ）は最大
値２ａである。このため、ｎフィールドのＲ信号の読み
出しの前に設定する無信号区間ＮＳの長さを最大値ｂ＋
ａに設定することにより、読み出しの開始タイミングを
ａだけ遅らせ、次のフィールドにおける追い越し余裕Ｄ
ｆ（ｎ＋１）がセンター値ａになるように制御してい
る。
ａの場合の書き込み／読み出し制御動作を示す。この場
合、ｎフィールドの書き込みと（ｎ−１）フィールドの
読み出し開始時との間の追い越し余裕Ｄｆ（ｎ）は最大
値２ａである。このため、ｎフィールドのＲ信号の読み
出しの前に設定する無信号区間ＮＳの長さを最大値ｂ＋
ａに設定することにより、読み出しの開始タイミングを
ａだけ遅らせ、次のフィールドにおける追い越し余裕Ｄ
ｆ（ｎ＋１）がセンター値ａになるように制御してい
る。
【００３８】図５は追い越し余裕Ｄｆ（ｎ）が最小値０
の場合の書き込み／読み出し制御動作を示す。この場
合、ｎフィールドの書き込みと（ｎ−１）フィールドの
読み出し開始時との間の追い越し余裕Ｄｆ（ｎ）は最小
値０である。したがって、図３の場合とは逆に、ｎフィ
ールドのＲ信号の読み出しの前に設定する無信号区間Ｎ
Ｓの長さを最小値ｂ−ａに設定することにより、読み出
しの開始タイミングをａだけ進ませ、次のフィールドに
おける追い越し余裕Ｄｆ（ｎ＋１）がセンター値ａにな
るように制御している。
の場合の書き込み／読み出し制御動作を示す。この場
合、ｎフィールドの書き込みと（ｎ−１）フィールドの
読み出し開始時との間の追い越し余裕Ｄｆ（ｎ）は最小
値０である。したがって、図３の場合とは逆に、ｎフィ
ールドのＲ信号の読み出しの前に設定する無信号区間Ｎ
Ｓの長さを最小値ｂ−ａに設定することにより、読み出
しの開始タイミングをａだけ進ませ、次のフィールドに
おける追い越し余裕Ｄｆ（ｎ＋１）がセンター値ａにな
るように制御している。
【００３９】
【発明の効果】以上詳細に説明したように、本発明によ
れば、Ｒ，Ｇ，Ｂ同時信号を時間圧縮しかつ面順次化す
る記憶手段において、追い越しとジッターにより画質劣
化を防止できる。
れば、Ｒ，Ｇ，Ｂ同時信号を時間圧縮しかつ面順次化す
る記憶手段において、追い越しとジッターにより画質劣
化を防止できる。
【図１】本発明を適用した面順次カラー画像表示装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】図１における映像信号時間圧縮ブロックの構成
を示すブロック図である。
を示すブロック図である。
【図３】図２のＶＲＡＭにおいて、追い越し余裕がセン
ター値の場合の書き込み／読み出し制御動作を示す図で
ある。
ター値の場合の書き込み／読み出し制御動作を示す図で
ある。
【図４】図２のＶＲＡＭにおいて、追い越し余裕が最大
値の場合の書き込み／読み出し制御動作を示す図であ
る。
値の場合の書き込み／読み出し制御動作を示す図であ
る。
【図５】図２のＶＲＡＭにおいて、追い越し余裕が最小
値の場合の書き込み／読み出し制御動作を示す図であ
る。
値の場合の書き込み／読み出し制御動作を示す図であ
る。
【図６】従来の面順次カラー画像表示装置の構成を示す
ブロック図である。
ブロック図である。
【図７】図６におけるカラー液晶シャッタの構成の一例
とその動作を示す図である。
とその動作を示す図である。
【図８】図６における映像信号時間圧縮ブロックの構成
を示すブロック図である。
を示すブロック図である。
【図９】図８におけるＶＲＡＭの書き込み／読み出し制
御動作を示す図である。
御動作を示す図である。
１…映像信号時間圧縮ブロック、２…白黒ＣＲＴ、３…
カラー液晶シャッタ、６…液晶シャッタドライブ回路、
１８〜２０…ＶＲＡＭ、２２…ＶＲＡＭ書き込み制御回
路、２３…ＶＲＡＭ読み出し制御回路、２４…アドレス
比較回路
カラー液晶シャッタ、６…液晶シャッタドライブ回路、
１８〜２０…ＶＲＡＭ、２２…ＶＲＡＭ書き込み制御回
路、２３…ＶＲＡＭ読み出し制御回路、２４…アドレス
比較回路
Claims (2)
- 【請求項１】 Ｒ，Ｇ，Ｂ信号の各々を記憶する記憶手
段と、 前記記憶手段の書き込み制御を行なう書き込み制御手段
と、 前記記憶手段の読み出し制御を行なう読み出し制御手段
とを具備し、前記書き込み制御手段と読み出し制御手段
とが下記（ａ）〜（ｄ）の特徴を有する映像信号時間圧
縮装置。 記 （ａ）前記書き込み制御と読み出し制御とが非同期。 （ｂ）前記Ｒ，Ｇ，Ｂ信号を同時に書き込み、該書き込
む速度の４倍の速度で順次読み出す。 （ｃ）１フィールドの書き込み期間をＲ，Ｇ，Ｂ計３フ
ィールドの読み出し期間と１フィールドの無信号期間に
対応させる。 （ｄ）読み出しアドレスと書き込みアドレスとを比較し
て、読み出しが書き込みを追い越さないように無信号期
間の長さを制御する。 - 【請求項２】 Ｒ，Ｇ，Ｂ信号の各々を記憶する記憶手
段と、前記記憶手段の書き込み制御を行なう書き込み制
御手段と、前記記憶手段の読み出し制御を行なう読み出
し制御手段とを具備し、Ｒ，Ｇ，Ｂ同時信号をＲ，Ｇ，
Ｂ面順次信号に変換する映像信号時間圧縮手段と、 前記映像信号時間圧縮手段の出力が供給される白黒画像
表示手段と、 前記白黒画像表示手段の前面に配置されたカラー液晶シ
ャッタと、 前記映像信号時間圧縮手段の出力に基づいて前記カラー
液晶シャッタをオン／オフ制御する手段とを備え、前記
書き込み制御手段と読み出し制御手段とが下記（ａ）〜
（ｄ）の特徴を有する面順次カラー画像表示装置。 記 （ａ）前記書き込み制御と読み出し制御とが非同期。 （ｂ）前記Ｒ，Ｇ，Ｂ信号を同時に書き込み、該書き込
む速度の４倍の速度で順次読み出す。 （ｃ）１フィールドの書き込み期間をＲ，Ｇ，Ｂ計３フ
ィールドの読み出し期間と１フィールドの無信号期間に
対応させる。 （ｄ）読み出しアドレスと書き込みアドレスとを比較し
て、読み出しが書き込みを追い越さないように無信号期
間の長さを制御する。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19603495A JPH0923441A (ja) | 1995-07-07 | 1995-07-07 | 映像信号時間圧縮装置及び面順次カラー画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19603495A JPH0923441A (ja) | 1995-07-07 | 1995-07-07 | 映像信号時間圧縮装置及び面順次カラー画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0923441A true JPH0923441A (ja) | 1997-01-21 |
Family
ID=16351110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19603495A Withdrawn JPH0923441A (ja) | 1995-07-07 | 1995-07-07 | 映像信号時間圧縮装置及び面順次カラー画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0923441A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7602362B2 (en) | 2004-11-27 | 2009-10-13 | Samsung Mobile Display Co., Ltd. | Liquid crystal display device and method for driving the same |
| US8330697B2 (en) | 2007-01-23 | 2012-12-11 | Samsung Electronics Co., Ltd. | Methods and liquid crystal display devices that reduce/avoid tearing effects in displayed images |
-
1995
- 1995-07-07 JP JP19603495A patent/JPH0923441A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7602362B2 (en) | 2004-11-27 | 2009-10-13 | Samsung Mobile Display Co., Ltd. | Liquid crystal display device and method for driving the same |
| US8330697B2 (en) | 2007-01-23 | 2012-12-11 | Samsung Electronics Co., Ltd. | Methods and liquid crystal display devices that reduce/avoid tearing effects in displayed images |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6011534A (en) | Driving circuit for image display device including signal generator which generates at least two types of sampling pulse timing signals having phases that differ from each other | |
| KR100272447B1 (ko) | 멀티화면 분할기 | |
| JPH06149181A (ja) | 映像表示装置 | |
| JPH0923441A (ja) | 映像信号時間圧縮装置及び面順次カラー画像表示装置 | |
| JPS63123284A (ja) | テレビジヨン受像機 | |
| JPH09101764A (ja) | マトリクス型映像表示装置の駆動方法 | |
| JP3199540B2 (ja) | 映像表示装置、それを用いた画面表示システムおよびマルチ画面表示システム | |
| JPH09152855A (ja) | 映像信号時間圧縮装置 | |
| JP2572420B2 (ja) | 映像信号処理回路 | |
| JPH099275A (ja) | 映像信号時間圧縮装置及びそれを備えた面順次カラー画像表示装置 | |
| JP3338173B2 (ja) | 映像信号処理装置 | |
| JPH0738806A (ja) | 信号切換装置 | |
| JP2000338926A (ja) | 画像表示装置 | |
| KR960030681A (ko) | 광폭티브이용 화면두배주사 및 화면종횡비 변환장치 | |
| JP2967727B2 (ja) | 画像表示制御回路 | |
| JPH0431892A (ja) | ビデオ信号表示装置 | |
| JPH0990894A (ja) | マトリックス表示装置 | |
| KR100313877B1 (ko) | 디스플레이 패널 콘트롤러 | |
| JPH0990920A (ja) | 映像信号変換装置 | |
| JPH0646795B2 (ja) | ２画面テレビ受信機 | |
| JPH07134575A (ja) | 映像信号変換装置 | |
| JPH0693761B2 (ja) | 映像信号処理装置 | |
| KR970078570A (ko) | 2화면 표시기능을 갖는 화면 종횡비 변환장치 | |
| JPH01162088A (ja) | スーパーインポーズ装置 | |
| JP2000078487A (ja) | 映像信号切替え装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |