KR100313877B1 - 디스플레이 패널 콘트롤러 - Google Patents

디스플레이 패널 콘트롤러 Download PDF

Info

Publication number
KR100313877B1
KR100313877B1 KR1019990032903A KR19990032903A KR100313877B1 KR 100313877 B1 KR100313877 B1 KR 100313877B1 KR 1019990032903 A KR1019990032903 A KR 1019990032903A KR 19990032903 A KR19990032903 A KR 19990032903A KR 100313877 B1 KR100313877 B1 KR 100313877B1
Authority
KR
South Korea
Prior art keywords
reset
counter
image
controller
display panels
Prior art date
Application number
KR1019990032903A
Other languages
English (en)
Other versions
KR20010017408A (ko
Inventor
채승수
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990032903A priority Critical patent/KR100313877B1/ko
Publication of KR20010017408A publication Critical patent/KR20010017408A/ko
Application granted granted Critical
Publication of KR100313877B1 publication Critical patent/KR100313877B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

복수의 디스플레이 패널에서 발생된 영상 신호들을 합성하여 영상을 디스플레이하는 장치에 것으로서 더욱 상세하게는 상기 디스플레이 패널들에 영상 신호들을 제공하는 콘트롤러에 관한 것이다.
본 발명에 따른 콘트롤러는 복수의 디스플레이 패널에서 발생된 영상 신호들을 합성하여 영상을 디스플레이하는 장치에서 상기 디스플레이 패널들 각각에 영상 신호들을 제공하며, 영상 신호를 저장하는 메모리, 클록 신호를 계수하는 카운터, 상기 카운터에서 발생되는 계수값에 따라 상기 메모리에 저장된 영상 데이터의 독출하여 상기 디스플레이 패널들에 제공하는 출력 제어부를 구비하는 콘트롤러에 있어서, 상기 카운터의 계수값이 소정값에 도달한 것을 검출하여 패널 동기 리세트 신호를 출력하는 패널 동기 리세트 신호 발생부를 더 구비하고, 상기 카운터는 상기 패널 동기 리세트 신호 발생부에서 발생된 패널 동기 리세트 신호에 의해 리세트되는 것을 특징으로 한다.
본 발명에 따른 콘트롤러는 복수의 디스플레이 패널에서 발생된 영상 신호들을 합성하여 영상을 디스플레이하는 장치에서 다른 콘트롤러의 리세트 동작에 동기되어 리세트되므로 디스플레이 패널들에 제공되는 영상 신호의 색동기를 맞출수 있게 된다.

Description

디스플레이 패널 콘트롤러{Controller for display pannel}
본 발명은 복수의 디스플레이 패널에서 발생된 영상 신호들을 합성하여 영상을 디스플레이하는 장치에 것으로서 더욱 상세하게는 상기 디스플레이 패널들에 영상 신호들을 제공하는 콘트롤러에 관한 것이다.
FLCD(Ferro-electric Liquid Crystal Device)나 DMD(Digital Micromirror Devicd)와 같이 복수의 디스플레이 패널을 이용하여 영상을 디스플레이하는 반사형 디스플레이 장치에 있어서 각각의 디스플레이 패널에 영상 신호를 제공하기 위하여 독립적인 콘트롤러를 사용한다.
도 1은 일반적인 3패널 반사형 디스플레이의 구성을 보이는 블록도로서 DMD를 사용한 경우를 보이는 것이다. 도 1에 도시된 장치는 아크 램프(102)에서 발생된 백색 광신호를 두개의 분광 프리즘(104a, 104b)를 통하여 원색신호인 R/G/B로 분할하고, 분할된 원색신호들을 각각의 색에 상응하는 디스플레이 패널들(106a, 106b, 106c)에서 반사시킨 후 다시 이를 합성시켜 투사 렌즈(108)를 통하여 외부로 투사시킨다.
디스플레이 패널들(106a, 106b, 106c)은 R/G/B 영상 신호를 각각 디스플레이하기 위한 것이며, 디스플레이 패널들(106a, 106b, 106c)에 의해 디스플레이되는 R/G/B 영상 신호는 입력 영상 신호로부터 분리된 것이다. 콘트롤러(108a, 108b, 108c)는 디스플레이 패널들(106a, 106b, 106c)에 제공되는 영상 신호의 타이밍을 제어하기 위한 것으로서, 내재된 카운터에서 발생된 계수값을 디스플레이 패널들(106a, 106b, 106c)에 제공되는 영상 신호의 타이밍을 제어한다.
도 1에 도시된 장치에 있어서 디스플레이 패널들(106a, 106b, 106c)에서 디스플레이되는 R/G/B 영상 신호는 동기되어 있어야 한다. 그렇지 않으면 각 색신호들 사이에 위상차가 생겨 정확한 색표현을 할 수 없게 된다.
도 2는 종래 기술에 따른 콘트롤러의 구성을 보이는 블록도이다. 도 2를 참조하면, 각각의 콘트롤러들(108a, 108b, 108c)은 수직 동기 신호(Vsync)에 동기되어 그에 인가되는 R/G/B 영상 데이터를 입력하여 메모리(미도시)에 저장하고, 내장된 카운터(미도시)의 계수값에 따라 메모리 저장된 영상 데이터를 독출하여 디스플레이 패널(106a, 106b, 106c)에 제공한다. 여기서, 카운터들은 수직 동기 신호(Vsync)에 동기되어 그에 인가되는 클록 신호(CLK)를 계수한다.
콘트롤러(108a, 108b, 108c)는 영상 데이터의 저장 및 독출을 원활히 하기위해 뱅크 구조의 메모리를 사용하므로 영상 데이터의 저장 동작과 독출 동작은 완전히 분리되어 있다. 저장 동작은 수직 동기 신호 Vsync에 의해 제어되고, 독출 동작은 카운터들에서 발생되는 계수값에 의해 제어된다.
따라서, 콘트롤러들(108a-c, 108b-c, 108c-c)에서 수행되는 저장 동작의 동기를 나타내는 수직 동기 신호 Vsync는 콘트롤러들(108a, 108b, 108c)에서 수행되는 독출 동작의 동기를 보장할 수 없다.
더욱이 영상 데이터를 저장하기 위한 클록과 독출하기 위한 클록의 주파수가 서로 다른 경우 즉, 비동기 클록을 사용하는 경우, 각각의 콘트롤러들(108a, 108b, 108c)에서 출력되는 R/G/B 영상 데이터의 색동기를 보장할 수 없다.
본 발명은 상기의 문제점들을 해결하기 위하여 안출된 것으로서 출력 영상 데이터의 동기를 보장하는 개선된 콘트롤러를 제공하는 것을 그 목적으로 한다.
도 1은 일반적인 3패널 반사형 디스플레이의 구성을 보이는 블록도이다.
도 2는 종래 기술에 따른 콘트롤러의 구성을 보이는 블록도이다.
도 3은 본 발명에 따른 콘트롤러의 구성을 보이는 블록도이다.
도 4는 도 3에 도시된 콘트롤러의 상세한 구성을 보이는 블록도이다.
상기의 목적을 달성하는 본 발명에 따른 콘트롤러는 복수의 디스플레이 패널에서 발생된 영상 신호들을 합성하여 영상을 디스플레이하는 장치에서 상기 디스플레이 패널들 각각에 영상 신호들을 제공하며, 영상 신호를 저장하는 메모리, 클록 신호를 계수하는 카운터, 상기 카운터에서 발생되는 계수값에 따라 상기 메모리에 저장된 영상 데이터의 독출하여 상기 디스플레이 패널들에 제공하는 출력 제어부를 구비하는 콘트롤러에 있어서, 상기 카운터의 계수값이 소정값에 도달한 것을 검출하여 패널 동기 리세트 신호를 출력하는 패널 동기 리세트 신호 발생부를 더 구비하고, 상기 카운터는 상기 패널 동기 리세트 신호 발생부에서 발생된 패널 동기 리세트 신호에 의해 리세트되는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 구성 및 동작을 상세히 설명한다.
도 3은 본 발명에 따른 콘트롤러의 구성을 보이는 블록도이다. 도 3을 참조하면, 각각의 콘트롤러들(308a, 308b, 308c)은 수직 동기 신호(Vsync)에 동기되어 그에 인가되는 R/G/B 영상 데이터를 입력하여 메모리(미도시)에 저장하고, 내장된 카운터의 계수값에 따라 메모리에 저장된 영상 데이터를 독출하여 디스플레이 패널(304a, 304b, 304c)에 제공한다. 여기서, 카운터들의 리세트 입력 단자들은 공통 접속된다. 또한, 각각의 콘트롤러들(308a-c, 308b-c, 308c-c)에서 발생된 리세트 신호 RESET가 각각의 콘트롤러들(308a-c, 308b-c, 308c-c)에 있는 카운터들의 리세트 단자에 공통으로 인가된다.
즉, 도 3에 도시된 장치에서 콘트롤러들(308a, 308b, 308c)의 리세트 신호 출력 단자들과 카운터들의 리세트 신호 입력 단자들이 모두 공통 접속되어 있으므로, 콘트롤러들(308a, 308b, 308c) 중의 어느 하나에서 출력되는 리세트 신호 RESET에 의해 모든 콘트롤러들(308a, 308b, 308c)의 카운터들이 리세트되도록 구성되어져 있다. 이에 따라 모든 콘트롤러들(308a, 308b, 308c)에서 수행되는 독출 동작의 시작이 동기된다.
도 4는 도 3에 도시된 콘트롤러의 상세한 구성을 보이는 블록도이다. 도 4에 도시된 콘트롤러는 저장 제어부(402), 메모리 제어부(404), 메모리(406), 출력 제어부(408), 카운터(410), 그리고 패널 동기 리세트 신호 발생부(412)를 구비한다.
저장 제어부(402)는 Vsync에 동기되어 입력 영상 데이터가 메모리(406)에 저장되는 것을 제어한다. 입력 영상 데이터는 입력 클록(input_clk)에 맞추어 입력된다.
메모리 제어부(404)는 저장 제어부(402)에서 제공되는 입력 영상 데이터를 메모리(406)에 저장하거나, 프레임 메모리(406)에 저장된 데이터를 독출하여 출력 제어부에 제공한다.
메모리(406)는 2 뱅크 구조를 가지며, 하나의 뱅크(BANK_1)에 입력 데이터가 저장되는 동안 다른 하나의 뱅크(BANK_2)에 저장된 데이터가 출력된다. 뱅크들(BANK_1, BANK_2)의 저장/독출 동작은 Vsync에 동기되어 절환된다.
메모리(406)에서 영상 데이터가 독출될 때는 비트 프레임별로 순차로 독출된다.
출력 제어부(408)는 카운터(410)에서 발생된 계수값에 따라 비트 프레임들의 독출 타이밍을 결정한다. 메모리 제어부(406)는 출력 제어부(408)에서 요청하는 비트 프레임을 독출하고, 독출된 비트 프레임은 출력 제어부(408)를 통하여 디스플레이 패널(304)에 제공된다.
카운터(410)는 리세트 단자(reset1 혹은 reset2)에 인가되는 신호(RESET, RESET_1)에 의해 리세트되며, 출력 클록 신호(output_clk)를 계수한 계수값을 출력 제어부(408) 및 패널 동기 리세트 신호 발생부(412)에 제공한다.
패널 동기 리세트 신호 발생부(412)는 카운터(410)에서 발생된 계수값과 소정의 기준값(Ref)을 비교하고, 계수값이 소정의 기준값(Ref)이 같게 되면 패널 동기 리세트 신호 RESET를 발생한다. 패널 동기 리세트 신호 RESET는 카운터(410)의 제1리세트 신호 입력 단자(reset1)에 제공된다.
도 4에 도시된 콘트롤러의 독출 동작은 카운터(410)에 의해 제어된다. 카운터(410)에서 발생된 계수값에 따라 출력 제어부(402)는 메모리(406)에 저장된 영상 데이터를 비트 프레임 순서에 따라 차례로 독출하여 디스플레이 패널(404)에 제공한다.
카운터(410)의 계수값이 소정의 기준값에 도달하면 패널 동기 리세트 신호 발생부(412)에서 패널 동기 리세트 신호 RESET가 발생되고, 카운터(410)는 이 패널 동기 리세트 신호 RESET에 의해 리세트된다. 도 3에 도시된 바와 같이 콘트롤러들의 카운터(410)는 공통 접속되어 있고, 패널 동기 리세트 신호 발생부(412)에 의해 발생된 리세트 신호 RESET가 모든 콘트롤러들의 카운터들에 공통으로 제공되므로 어느 한 콘트롤러의 리세트 동작에 동기되어 모든 콘트롤러(308a, 308b, 308c)들이 리세트된다.
젠록부(GENerating LOCK)(414)는 수직 동기 신호 Vsync와 카운터(410)의 계수값을 비교하여 리세트 신호 RESET_1를 발생한다. 이 리세트 신호 RESET_1는 수직 동기 신호 Vsync가 계수값의 일정 범위 외에서 발생할 경우에 발생된다. 예를 들어 본 발명의 실시예에서 젠록부(412)수직 동기 신호 Vsync가 계수값이 ±7인 범위 외에서 발생되면 리세트 신호 RESET_1를 발생시킨다.
젠록부(414)에서 발생된 리세트 신호 RESET_1는 카운터(410)의 제2리세트 단자(reset2)에 입력된다. 따라서, 카운터(410)는 젠록부(414)에서 발생된 리세트 신호 RESET_1 혹은 리세트 신호 발생부(412)에서 발생된 패널 동기 리세트 신호 RESET에 의해 리세트된다.
도 3 내지 도 4에 도시된 본 발명의 콘트롤러는 다른 콘트롤러의 패널 동기 리세트 동작에 동기되어 리세트되므로 디스플레이 패널에 제공되는 영상 신호의 색동기를 맞출수 있게 된다.
또한, 본 발명의 콘트롤러는 젠록부를 더 구비하여 입력 영상 신호와 출력 영상 신호의 동기가 소정의 시간 범위를 벗어나는 경우 출력 영상 신호를 입력 영상 신호에 맞추어 동기시킴으로써 입출력 영상 신호들간의 동기를 유지할 수 있다.
상술한 바와 같이, 본 발명에 따른 콘트롤러는 복수의 디스플레이 패널에서 발생된 영상 신호들을 합성하여 영상을 디스플레이하는 장치에서 다른 콘트롤러의 리세트 동작에 동기되어 리세트되므로 디스플레이 패널들에 제공되는 영상 신호의 색동기를 맞출수 있게 된다.

Claims (2)

  1. 복수의 디스플레이 패널에서 발생된 영상 신호들을 합성하여 영상을 디스플레이하는 장치에서 상기 디스플레이 패널들 각각에 영상 신호들을 제공하며, 영상 신호를 저장하는 메모리, 클록 신호를 계수하는 카운터, 상기 카운터에서 발생되는 계수값에 따라 상기 메모리에 저장된 영상 데이터의 독출하여 상기 디스플레이 패널들에 제공하는 출력 제어부를 구비하는 콘트롤러에 있어서,
    상기 카운터의 계수값이 소정값에 도달한 것을 검출하여 패널 동기 리세트 신호를 출력하는 패널 동기 리세트 신호 발생부를 더 구비하고,
    상기 카운터는 상기 패널 동기 리세트 신호 발생부에서 발생된 패널 동기 리세트 신호에 의해 리세트되는 것을 특징으로 하는 콘트롤러.
  2. 제1항에 있어서, 상기 메모리에 저장되는 입력 영상 신호의 동기를 나타내는 동기 신호와 상기 카운터에서 발생된 계수값을 비교하고, 상기 동기 신호가 상기 계수값의 소정의 범위에서 벗어나 발생할 경우 리세트 신호를 발생하는 젠록부를 더 구비하고,
    상기 카운터는 상기 젠록부에서 발생된 리세트 신호 혹은 상기 패널 동기 리세트 신호 발생부에서 발생된 패널 동기 리세트 신호에 의해 리세트되는 것을 특징으로 하는 콘트롤러.
KR1019990032903A 1999-08-11 1999-08-11 디스플레이 패널 콘트롤러 KR100313877B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990032903A KR100313877B1 (ko) 1999-08-11 1999-08-11 디스플레이 패널 콘트롤러

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990032903A KR100313877B1 (ko) 1999-08-11 1999-08-11 디스플레이 패널 콘트롤러

Publications (2)

Publication Number Publication Date
KR20010017408A KR20010017408A (ko) 2001-03-05
KR100313877B1 true KR100313877B1 (ko) 2001-11-15

Family

ID=19606808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990032903A KR100313877B1 (ko) 1999-08-11 1999-08-11 디스플레이 패널 콘트롤러

Country Status (1)

Country Link
KR (1) KR100313877B1 (ko)

Also Published As

Publication number Publication date
KR20010017408A (ko) 2001-03-05

Similar Documents

Publication Publication Date Title
KR100338609B1 (ko) 공간광변조기를사용하는비디오디스플레이시스템용메모리및그관리방법
KR960039941A (ko) 영상 신호 처리 장치와 합성 화상 투영 장치
WO1998020476A1 (fr) Dispositif de reproduction d'images, projecteur, systeme de reproduction d'images et support d'enregistrement d'information
JP6986621B2 (ja) 表示装置、マルチディスプレイシステム
JP2000347615A (ja) 映像信号処理装置、表示装置、液晶プロジェクタ及びコンピュータ読み取り可能な記憶媒体
KR100313877B1 (ko) 디스플레이 패널 콘트롤러
JP2008276132A (ja) ドットクロック発生回路、半導体装置及びドットクロック発生方法
JPH0981079A (ja) プロジェクション装置
JPS61172484A (ja) ビデオフイ−ルドデコ−ダ
JPH09163291A (ja) 画像同期制御表示装置
JPH0934400A (ja) 画像表示装置
JP2000098963A (ja) 画像処理回路及び画像表示装置
JPH08129356A (ja) 表示装置
KR100230299B1 (ko) 멀티 폐회로 tv 장치
JPH0792934A (ja) 記憶回路、アドレス信号発生回路及びフラットパネル駆動回路
JPH0923441A (ja) 映像信号時間圧縮装置及び面順次カラー画像表示装置
JP2800724B2 (ja) 画像合成回路
KR970025086A (ko) 투사형 화상표시 장치에 사용되는 픽셀 보정 데이타 로딩장치
JPH10333629A (ja) 表示装置
KR930009803B1 (ko) 고해상도 칼라그래픽 처리장치
JP2715179B2 (ja) マイクロコンピュータ
JP2010119026A (ja) 画像表示装置および画像表示装置の垂直同期制御方法
JPH01248879A (ja) アドレス制御回路
JPH06276436A (ja) ビデオ信号処理装置
KR19980083450A (ko) 액정표시장치 출력신호의 주사선수 변환장치 및 그 변환방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090929

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee