JP6986621B2 - 表示装置、マルチディスプレイシステム - Google Patents
表示装置、マルチディスプレイシステム Download PDFInfo
- Publication number
- JP6986621B2 JP6986621B2 JP2020506644A JP2020506644A JP6986621B2 JP 6986621 B2 JP6986621 B2 JP 6986621B2 JP 2020506644 A JP2020506644 A JP 2020506644A JP 2020506644 A JP2020506644 A JP 2020506644A JP 6986621 B2 JP6986621 B2 JP 6986621B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- display device
- unit
- video
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
- G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/02—Composition of display devices
- G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Multimedia (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
本願は、2018年3月15日に出願されたPCT/JP2018/010200について優先権を主張し、その内容をここに援用する。
また、表示装置には、外部からの映像信号を入力して表示する機能の他に、映像メディアを再生する映像再生機能を有する表示装置がある。このような表示装置は、映像信号のうち自身に割り当てられた領域について映像メディアとして記憶しておき、等倍で表示することが考えられる。この場合、デイジーチェーン接続された信号線を介することなく自身の表示装置において映像信号を生成することができ、映像信号の劣化を防止することができる。また、拡大処理を行わなくてよいメリットがある。
マルチディスプレイシステム100は、表示装置1、表示装置2、表示装置3、表示装置4が映像信号線によってデイジーチェーン接続されている。また、このマルチディスプレイシステム100では、表示装置1に信号源5が接続されている。信号源5は、映像信号を供給する装置であり、例えば、コンピュータや映像再生装置等を用いることができる。信号源5は、表示装置1に映像信号線61を介して電気的に接続される。信号源5は、映像信号を映像信号線61を介して表示装置1に出力する。
このようにして信号源5、表示装置1、表示装置2、表示装置3及び表示装置4は、映像信号線61、映像信号線62、映像信号線63及び映像信号線64によってデイジーチェーン接続されている。
なお、各MP(MP10、MP20、MP30、MP40)において映像メディアを再生する場合には、信号源5は、映像信号を表示装置1に供給しなくてよい。この場合、映像信号は、信号源5から表示装置1に映像信号線61を介して供給しなくてよい。一方で、映像信号線62、映像信号線63、映像信号線64については、マルチディスプレイシステム100を構築する際に、デイジーチェーン接続するために各表示装置間において接続されているため、本実施形態においては、これら映像信号線62、映像信号線63、映像信号線64を活用する。
MP10は、映像メディアを再生し、再生された映像信号を出力する。生成する対象となる映像データは、予め表示装置1内の記憶装置に記憶されていてもよいし、記録媒体に記憶された映像データを読み出すようにしてもよい。また、MP10は、信号源5と同様の機能を実現するものであってもよい。
セレクタ(以下、SELとも称する)11は、映像信号線61から入力される映像信号と、MP10から出力される映像信号のうちいずれか一方を選択し、選択された映像信号を映像処理回路12に出力するともに、出力部18に出力する。
SEL11は、いずれの映像信号を選択するかについては、例えば、表示対象が信号源5からの映像信号であるかMP10によって再生された映像信号であるかの指示を外部から取得し、その指示応じて選択する。外部からの指示としては、例えば、表示装置1のリモコン装置等であってもよい。
ここで、MP10から得られる映像信号としては、MP10が映像信号を再生するタイミングを把握可能な信号であればよく、例えば、MP10が再生する映像メディアのうちあるチャプターの再生を開始させるタイミング信号、映像メディアを再生する際の動画の特定のフレームが表示されるタイミングを表すタイミング信号等を用いることができる。
例えば、同期回路15は、映像信号の水平同期信号や垂直同期信号に基づいてフレームメモリ13から映像信号を読み出すためのタイミングを表す読み出し制御信号を生成し、フレームメモリ13に出力する。この読み出し制御信号は、映像信号に含まれる同期信号を用いることができる。同期信号は、映像メディアの各フレームを読み出しさせるタイミングを表す信号である。例えば、同期信号は、一定間隔で映像メディアの各フレームを順に読み出しさせるタイミングを表す。
表示デバイス17は、映像信号を表示する。この表示デバイス17は、例えば液晶表示パネルである。
MP20は、映像メディアを再生し、再生された映像信号を出力する。
SEL21は、映像信号線62から入力される映像信号と、MP20から入力される映像信号のうちいずれか一方を選択し、選択された映像信号を映像処理回路22に出力するとともに、出力部28に出力する。
SEL21は、いずれの映像信号を選択するかについては、例えば、表示対象が信号源5からの映像信号であるかMP20によって再生された映像信号であるかの指示を外部から取得し、その指示応じて選択する。外部からの指示としては、例えば、表示装置1のリモコン装置等であってもよい。
ここで、映像信号線62を介して得られる映像信号としては、前段に接続された表示装置(ここでは表示装置1)の出力部から出力された映像信号である。
ここでは、MP20によって再生された映像メディアの映像信号を一時的にフレームメモリ23に記憶しておき、映像信号を読み出すタイミングについては、同期回路25からの読み出し制御信号、すなわち、自表示装置の前段に接続された表示装置から得られた読み出し制御信号に従っている。そのため、前段に接続された表示装置が映像信号をフレームメモリから読み出して表示デバイスに表示するタイミングに合わせて、自表示装置において、フレームメモリから映像信号を読み出して、表示デバイスに表示させることができる。
また、ここでは、デイジーチェーン接続された最前段の表示装置のMPによって再生される映像信号に含まれる同期信号を2段目よりも後段に接続された表示装置に対して供給されるようにしたので、最前段の表示装置と、2段目よりも後段の表示装置とで、同じ映像信号に含まれる同期信号を読み出し制御信号として用いることで、各表示装置において表示タイミングを合わせることができる。
この出力部28を有することで、デイジーチェーン接続された複数の表示装置のうち、自表示装置が最前段の表示装置であるか否かに応じて、信号源5からの映像信号と、最前段の表示装置のMPによって再生された映像信号とのうちいずれか一方を後段の表示装置に出力することができる。また、出力部28を用いることで、3段目よりも後段に接続された表示装置のそれぞれに対して、映像信号線を利用して、最前段の表示装置のMPによって再生された映像信号を供給することができる。
また、上述した構成によれば、表示装置に設けられたMP、2つのSEL、出力部、映像処理回路、同期回路、フレームメモリ、駆動回路、表示デバイスについては、いずれの表示装置も同じ構成を有する。そのため、信号源5からの映像信号を表示するかMPからの映像信号を表示するかの指示が得られれば、自表示装置がデイジーチェーン接続された最前段の表示装置であるか否かに応じて、SELによって信号が適宜選択される。これにより、図3または図4の表示装置を複数準備して、デイジーチェーン接続するだけで、特別な操作を行うことなく、最前段の表示装置であるか否かに応じた機能を発揮することができる。
各表示装置は、例えば、リモコン装置等の外部装置または表示装置に設けられた入力切り替えボタン等からの指示に応じて映像信号を選択する(ステップS101)。ここでは、MPからの映像信号を選択する。
各MPは、映像メディア再生することで映像信号を映像処理回路に出力する(ステップS102)。映像処理回路は、映像信号をフレームメモリに書き込む(ステップS103)。
一方、SELは、映像信号線から供給される信号とMPから供給される信号とのうちいずれか一方を選択する(ステップS104)。ここでは、自表示装置が最前段の表示装置である場合、SEL14は、MP10から出力される信号を選択する。自表示装置が最前段の表示装置ではない場合、例えば、自表示装置が表示装置2である場合、SEL24は、映像信号線61から供給される映像信号を選択する。
また、2段目よりも後段の表示装置において、デイジーチェーン接続された最前段の表示装置の映像信号から同期信号を得る場合には、各表示装置において再生される映像メディアの映像信号において、1フレーム以内の再生タイミングのずれの範囲内である場合において好ましい。
なお、読み出し制御信号は、最前段の表示装置の読み出し制御信号だけでなく、外部の信号源5の読み出し制御信号を用いることもできる。例えば、外部から得られる読み出し制御信号としては、NTP(ネットワークタイムプロトコル)によって得られる時刻情報を用いることもできる。このような時刻情報を各表示装置において共有することで、各表示装置におけるMPによって映像メディアを再生するタイミングを合わせることができる。これにより、フレームメモリの容量を低減することができる。
映像再生部10bは、映像メディアを再生する。メモリ13bは、再生される映像メディアの映像信号を記憶する。取得部14bと、複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置とは異なる第1表示装置における映像メディアの再生タイミングを表す読み出し制御信号を取得する。読み出し制御部15bは、取得された読み出し制御信号に応じてメモリ13bから映像信号の読み出しを行わせる。表示制御回路16は、読み出しされた映像信号を表示部17bに表示させる。
映像再生部10cは、映像メディアを再生する。
メモリ13cは、再生される映像メディアの映像信号を記憶する。
出力部18cは、複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置において映像メディアの再生する再生タイミングを表す読み出し制御信号を他の表示装置に出力する。読み出し制御部15cは、前記読み出し制御信号に応じて前記メモリから映像信号の読み出しを行わせる。表示制御回路16cは、読み出しされた映像信号を表示部17cに表示させる。
制御部101は、表示装置1dの各部を制御する。例えば、制御部101は、マルチディスプレイにおける各表示装置における表示タイミングを同期させる場合、表示同期用の映像信号であるテスト映像信号をMP10によって再生させる。この実施形態においては、表示装置1dにおいてテスト映像信号を再生することで、後段の表示装置においてテスト信号を利用し、制御信号生成部によって読み出し制御信号を生成することができる。
また、テスト映像信号には、複数のフレームを含む映像信号であり、フレームの数は、予め定められた数以内である。また、このテスト映像信号は、1フレーム毎に異なる表示内容となる映像信号である。
駆動回路16aは、制御部101からテスト映像信号について表示しないことを表す指示が入力されると、テスト映像信号のフレームについては、表示デバイス17への表示は行わない。すなわち、駆動回路16aは、フレームメモリ13からテスト映像信号のフレームのデータが出力されたとしても、テスト映像信号については非表示とする。
このような通信ケーブルを用いることで、マルチディスプレイにおいて、上流側の表示装置は、後段に接続された表示装置に対して映像信号と制御信号とを供給することができる。
また、テスト映像信号は、信号源5から供給されていてもよい。
フレームメモリ33は、書き込み部32によって書き込まれる映像信号を記憶する。
差分算出部34は、フレームメモリ23とフレームメモリ33のいずれか一方のメモリに記憶された映像信号のフレームと、もう一方のメモリのメモリに記憶された映像信号のフレームの差を、一方のメモリに記憶された映像信号のフレームの再生タイミングに対してもう一方のメモリに記憶された映像信号のフレームの再生タイミングを異ならせた複数の場合について求める。
差分算出部34は、差を求めるにあたり、フレームメモリ23に記憶された映像信号のフレームに対するフレームメモリ33に記憶された映像信号のフレームの差を求めるか、フレームメモリ33に記憶された映像信号のフレームに対するフレームメモリ23に記憶された映像信号のフレームの差を求めるか、のいずれの方法で差を求めてもよい。
制御信号生成部36は、積算部35が算出した和に基づいて、フレームメモリ23に記憶された映像信号の読み出し制御信号を生成する。制御信号生成部36は、生成した読み出し制御信号を同期回路25aに供給する。
また、制御信号生成部36は、生成した読み出し制御信号を同期回路25aに供給するのではなく、他の部に供給することもできる。
例えば、制御信号生成部36は、積算部35が算出した和に基づいて、フレームメモリ23に記憶された映像信号の読み出し制御信号を生成し、生成した読み出し制御信号をMP20に供給することもできる。この場合、MP20は、制御信号生成部36から供給される読み出し制御信号に基づいて、表示タイミングの差が1フレーム以内になるように、映像信号を出力するタイミングを変更(設定)する。
また、例えば、制御信号生成部36は、積算部35が算出した和に基づいて、フレームメモリ23に記憶された映像信号の読み出し制御信号を生成し、生成した読み出し制御信号を映像処理回路22または同期回路221に供給することもできる。この場合、読み出し制御信号が供給された映像処理回路22または同期回路221は、表示タイミングの差を1フレーム以内にするように、フレームメモリ23への書き込みのタイミングを変更する。なお、この場合、映像処理回路22の内部にフレームメモリが設けられる。そして、SEL21から得られた映像信号を映像処理回路22の内部にフレームメモリに一旦記憶し、映像処理回路22または同期回路221は、読み出し制御信号が供給されたタイミングに応じて、当該一旦記憶された映像信号を、表示タイミングの差が1フレーム以内となるタイミングで、フレームメモリ23への書き込みを行う。
同期回路25aは、同期回路25の機能を有するとともに、制御信号生成部36によって生成された読み出し制御信号をフレームメモリ23に供給する機能も有する。これにより、同期回路25aは、制御信号生成部36によって生成された読み出し制御信号に対応する映像信号のフレームの読み出しを行わせることができる。
また、駆動回路26aは、制御部201から映像信号を表示しないことを表す指示が入力されていない場合には、映像信号を表示デバイス27に表示する。このように、駆動回路26aは、制御信号生成部36が読み出し制御信号の生成を行うために用いたフレームについては、表示デバイス27への表示を行わない。
また、駆動回路26aは、制御部201から映像信号を表示しないことを表す指示が入力されている場合には、一定の映像信号を表示デバイス27に表示するようにしてもよい。一定の映像信号は、例えば、画面全体を特定の色で表示させる映像信号であってもよい。特定の色としては、黒または白を適用することができる。なお、一定の映像信号を表示する場合、駆動回路26aは、フレームメモリからの読み出しされる映像信号とは関係なく、一定の信号を表示する。
また、駆動回路26aは、制御部201から映像信号を表示しないことを表す指示が入力されている場合には、映像信号の表示をミュートするようにしてもよい。
SEL11は、入力する映像信号を選択する(ステップS201)。ここでは、SEL11は、MP10から供給される映像信号を選択する。
同期回路15は、SEL14からテスト映像信号が入力されると、このテスト映像信号の水平同期信号や垂直同期信号に応じたタイミングに基づいて、フレームメモリ13から映像信号を読み出すためのタイミングを表す読み出し制御信号を生成する(ステップS205)。
駆動回路16aは、制御部101から映像信号を表示しないことを表す指示が入力されているため、この指示が入力されている間においては、フレームメモリ13から出力されるフレームについて、表示デバイス17には表示させない。
この後は、ステップS204からステップS208が繰り返されることで、表示デバイス17に映像信号が表示される。
このように、テスト映像信号が再生されている間においては、表示デバイス17にテスト映像信号が表示されないようにし、テスト映像信号から実際に表示する映像信号に切り替わると、映像信号が表示デバイス17に表示される。
SEL21は、入力する映像信号を選択する(ステップS301)。ここでは、SEL21は、MP20から供給される映像信号を選択する。
出力部28は、テスト映像信号を映像信号線63を介して出力する。出力部28から出力されたテスト映像信号は、フレームメモリ33と、制御部201と、後段の表示装置に供給される。フレームメモリ33は、出力部28から出力されるテスト映像信号を記憶する。ここで、フレームメモリ33の記憶容量は、テスト映像信号の各フレームを記憶することが可能な容量である。例えば、テスト映像信号が5フレーム分の映像信号である場合には、フレームメモリ33は、5フレーム分の映像信号を記憶することが可能な記憶領域を有する。なお、フレームメモリ33が記憶可能なフレーム数に応じて、テスト映像信号に含まれる映像信号のフレーム数が設定されていてもよい。
そして同様に、3回目、4回目においてもそれぞれ1フレームずつフレームメモリ23のフレーム分の時間が遅れたタイミングで再生された場合について、フレームメモリ23とフレームメモリ33のそれぞれのフレームの差を求める。
そして、5回目にステップS307を実行する場合におけるフレームメモリ23とフレームメモリ33の関係を図13Cに示す。
このようにして、積算部35は、1回目から5回目にステップS307を実行した場合における差分の積算値(d1a、d2a、d3a、d4a、d5a)をそれぞれ求める。
そして、差分算出部34は、差分の積算値算出処理を繰り返して行う。この差分の積算値算出処理は上述のステップS303からステップS307の処理と同様である。ここで差分算出部34は、ステップS305における読み出し制御信号は変更せず、フレームメモリ33の読み出し制御信号を前回より1フレーム遅らせて差分の積算値算出処理を行う(ステップS311)。
そして同様に、3回目においてもフレームメモリ23の映像信号のフレームを1フレーム分の時間を遅らせたタイミングで再生された場合について、フレームメモリ23とフレームメモリ33のそれぞれのフレームの差が求められる。
そして、4回目にステップS310を実行する場合におけるフレームメモリ23とフレームメモリ33の関係を図14Cに示す。
このようにして、積算部35は、1回目から5回目にステップS307を実行した場合における差分の積算値(d2b、d2b、d3b、d4b(対応フレームなし))をそれぞれ求める。
また、フレームメモリ23のフレームの再生時間に対応するフレームメモリ33のフレームがない場合には、差分算出部34が、フレームメモリ23のフレームの再生時間に対応するフレームメモリ33のフレームがある場合におけるフレーム同士の差よりも差が大きくなるような所定のフレームを、フレームメモリ33のフレームとして用いて、差を求めるようにしてもよい。所定のフレームとしては、例えば、全域が黒を表示するようなフレーム(全黒のフレーム)を用いてもよい。
また、フレームメモリ23のフレームの再生時間に対応するフレームメモリ33のフレームがない場合には、差分算出部34が対応するフレームがないことを検出し、フレームメモリ23のフレームの再生時間に対応するフレームメモリ33のフレームがある場合におけるフレーム同士の差よりも大きな差分を示す情報を出力するようにしてもよい。
制御信号生成部36は、各積算値の中で(上記の例では合計9回)、出力部28に接続された映像信号線63から得られる映像信号とフレームメモリ23から出力される映像信号66のタイミングが一致している場合に相当する値があるいか否かを判定し、タイミングが一致している場合に相当する値があれば、そのときの読み出し制御信号を、フレームメモリ23の読み出し制御信号として生成する(ステップS314)。
そして、制御信号生成部36は、ステップS314において求められた各累積値のうち、フレームメモリ23とフレームとフレームメモリ33のフレームとが一致した場合の累積値に一致する累積値があれば、その累積値が求められた場合におけるフレームメモリ33とフレームメモリ23の再生タイミングに基づいて読み出し制御信号を生成することができる。これにより、最前段の表示装置に対する自表示装置の再生タイミングを一致させることができる。
また、仮に、フレームメモリ23とフレームとフレームメモリ33のフレームとが一致した場合の累積値に一致する累積値がステップS314において得られない場合もあり得る。このような場合には、予め記憶された複数の累積値のうち、フレームメモリ23とフレームとフレームメモリ33のフレームとが一致する場合の再生タイミングになるべく近い再生タイミングとなるフレーム同士の組み合わせの累積値に一致する累積値を選択する。そして、選択された累積値が算出されたフレームメモリ23とフレームメモリ23のフレームの組み合わせに基づく読み出し制御信号を生成する。これにより、最前段の表示装置に対する自表示装置の再生タイミングのずれを数フレーム程度に抑えることができる。
また、表示装置2dは、読み出し制御信号が生成されたあと、本来表示すべきコンテンツとなる映像信号を出力する処理を連続的に行ってもよい。また、表示装置2dは、図12に基づく映像信号の表示タイミングを同期させる同期処理を行った後、読み出し制御信号が生成されたあと、外部から再生指示が入力されたタイミングに応じて、本来表示すべきコンテンツとなる映像信号を出力する処理を実行してもよい。
表示装置2d等のマルチディスプレイシステムにおける後段側の各表示装置が、図12に基づく映像信号の表示タイミングを同期させる同期処理を行った後は、マルチディスプレイシステム全体として各表示装置の同期がとれた状態となる。そのため、本来表示すべきコンテンツとなる映像信号を表示する場合には、マルチディスプレイシステム全体として同期させて(表示タイミングを一致させて)表示することができる。
また、マルチディスプレイシステムにおける表示装置は、図12において説明した同期処理を実行した後は、図5において説明をした同期処理を実行することができる。これにより、図12における同期処理を行うことで、表示タイミングのずれを1フレーム以内に収めることができ、その上で、図5において説明した同期処理を実行することで、表示タイミングのずれをさらに小さくすることができる。
同期回路25aは、制御信号生成部36によって生成された読み出し制御信号に従って、フレームメモリ23から映像信号をフレーム毎に読み出しを行わせる。これにより、フレームメモリ23からは、制御信号生成部36によって生成された読み出し制御信号に従って、映像信号のフレームが順次駆動回路26aに供給される。駆動回路26aはフレームメモリ23から供給される映像信号をフレーム毎に表示デバイス27によって表示する(ステップS316)。
また、表示タイミングを一致させることができる範囲が1フレーム以内の差に限られるものではない。例えば、図15に示すように、表示装置1d(フレームメモリ13)と表示装置2d(フレームメモリ23)のフレームの表示タイミングの差が2フレーム以上であっても、数フレームの範囲内であれば、表示タイミングを一致させるようにすることができる。
また、この複数のフレームの範囲内において一致するタイミングがなかったとしても、表示タイミングのずれの程度が1フレーム以内又は複数フレーム程度以内とすることができる。
比較部37は、フレームメモリ23から読み出された映像信号とフレームメモリ33から読み出された映像信号とを、フレーム毎に比較する。例えば、比較部37は、フレームメモリ23から読み出された映像信号のフレームとフレームメモリ33から読み出された映像信号のフレームとを比較し、そのフレームに差がないまたは差分が閾値以下の場合には、フレームが一致していると判定する。ここで、フレームメモリ23及びフレームメモリ33に記憶される映像信号は、同期をとるために用いられるテスト用信号である同期用映像信号であってもよい。
制御信号生成部36aは、比較部37の比較結果に基づいて、フレームメモリ23に記憶された、映像信号の読み出しを行わせる制御信号を生成する。例えば、制御信号生成部36aは、比較部37の比較結果が一致していることを示す場合または差分が閾値以下であることを示す場合には、映像信号の読み出しを行わせる制御信号を生成する。
また、フレームメモリ23のフレームの再生時間に対応するフレームメモリ33のフレームがない場合には、比較部37が、対応するフレームがないことを検出し、フレームメモリ23のフレームの再生時間に対応するフレームメモリ33のフレームがある場合におけるフレーム同士の差よりも大きな差分を示す情報を出力するようにしてもよい。
メモリ23fは、映像再生装置から入力される映像信号を記憶する。この映像再生装置は、表示装置2fの外部に接続されていてもよい。
メモリ33fは、映像再生装置に対応する映像信号であって複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置とは異なる第1表示装置から入力される映像信号を記憶する。
比較部37fは、メモリ23fから読み出された映像信号とメモリ33fから読み出された映像信号とを、フレーム毎に比較する。
読み出し制御部25fは、比較部37fの比較結果に基づいて、メモリ23fに記憶された映像再生装置から入力される映像信号の読み出しを行わせる。
表示部27fが、メモリ23から読み出される映像信号の映像を表示する。
また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD−ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、サーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものを含むものとする。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよい。また、上記のプログラムを所定のサーバに記憶させておき、他の装置からの要求に応じて、当該プログラムを通信回線を介して配信(ダウンロード等)させるようにしてもよい。
5 信号源
10、20、30、40 MP(メディアプレイヤ)
11、14、21、24 SEL(セレクタ)
12、22 映像処理回路
13、23 フレームメモリ
13b、13c メモリ
14b 取得部
15、25、35、45、111 同期回路
15b、15c 読み出し制御部
16、26 駆動回路
16b、16c 表示制御回路
17、27 表示デバイス
17b、17c 表示部
18、18c、28 出力部
19 RTC(リアルタイムクロック)
32 書き込み部
33 フレームメモリ
34 差分算出部
35 積算部
36 制御信号生成部
61、62、63、64 映像信号線
201 制御部
Claims (10)
- 複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置とは異なる第1表示装置から第1映像信号を取得する第1映像信号取得部と、
映像メディアを再生し、再生された第2映像信号を出力する映像再生部と、
前記映像再生部から出力される第2映像信号を記憶する第1メモリと、
前記第1映像信号に基づいて、前記第1映像信号を構成する1フレーム以内の周期で出力される、読み出しタイミングを示す読み出し制御信号を取得する読み出し制御信号取得部と、
前記読み出しタイミングに応じて前記第1メモリから前記第2映像信号を読み出しさせる読み出し制御部と、
前記第1メモリから読み出された前記第2映像信号の映像を表示する表示部と、
前記第1映像信号を後段に接続された表示装置に出力する出力部と
を有する表示装置。 - 前記第1表示装置から取得される第1映像信号を記憶する第2メモリを有し、
前記表示装置はさらに、
前記第1メモリから読み出された第2映像信号と前記第2メモリから読み出された第1映像信号とを、フレーム毎に比較する比較部と、
前記読み出し制御部は、前記比較部の比較結果に基づいて、前記第1メモリに記憶された前記第2映像信号の読み出しを行わせる
請求項1に記載の表示装置。 - 前記読み出し制御信号の生成を行うために用いたフレームについては前記表示部への表示を行わない
請求項2に記載の表示装置。 - 前記読み出し制御信号の生成を行うために用いられるフレームの数は、予め定められた数以内である
請求項2または請求項3記載の表示装置。 - 前記読み出し制御信号は、前記第1表示装置において表示される映像信号の垂直同期信号または水平同期信号に基づいて生成された信号である
請求項1から請求項4のうちいずれか1項に記載の表示装置。 - 前記第1映像信号は、前記マルチディスプレイシステムにおける複数の表示装置をデイジーチェーン接続する信号線を介して送られる
請求項1から請求項5のうちいずれか1項に記載の表示装置。 - 映像メディアを再生し、再生される映像信号を出力する映像再生部と、
前記映像再生部から出力される映像信号を記憶する第1メモリと、
複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置とは異なる第1表示装置から入力される映像信号を記憶する第2メモリと、
前記第1メモリから読み出された映像信号と前記第2メモリから読み出された映像信号とを、フレーム毎に比較する比較部と、
前記比較部の比較結果に基づいて、前記第1メモリに記憶された映像信号の読み出しを行わせる読み出し制御部と、
前記第1メモリから読み出される前記映像信号の映像を表示する表示部と、
前記第1表示装置から入力される映像信号を後段に接続された表示装置に出力する出力部と
を有する表示装置。 - 映像再生装置から入力される映像信号を記憶する第1メモリと、複数の表示装置によって構成されるマルチディスプレイシステムにおける後段に接続される他の表示装置に対して、前記映像再生装置から入力される映像信号を出力する出力部と、前記映像信号に基づいて、前記映像信号を構成する1フレーム以内の周期で出力される、読み出し制御信号に応じて前記第1メモリから当該読み出し制御信号に対応する映像信号を読み出しさせる読み出し制御部と、前記読み出しされた映像信号を表示する表示部とを有する第1表示装置と、
前記第1表示装置の出力部から出力される映像信号を記憶する第2メモリと、映像メディアを再生し、再生された映像信号を出力する映像再生部と、
前記映像再生部から出力される映像信号を記憶する第3メモリと、
前記第1表示装置の出力部から出力される前記映像信号を構成する1フレーム以内の周期で出力される、読み出しタイミングを表す読み出し制御信号を取得する取得部と、
取得された読み出し制御信号に応じて前記第3メモリから当該読み出し制御信号に対応する映像信号を読み出しさせる読み出し制御部と、
前記第3メモリから読み出しされた映像信号の映像を表示する表示部とを有する第2表示装置と
を有するマルチディスプレイシステム。 - 第1映像信号取得部が、複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置とは異なる第1表示装置から第1映像信号を取得し、
自表示装置に設けられる映像再生部が、映像メディアを再生し、再生された第2映像信号を出力し、
第1メモリが、前記映像再生部から出力される第2映像信号を記憶し、
読み出し制御信号取得部が、前記第1映像信号に基づいて、前記第1映像信号を構成する1フレーム以内の周期で出力される、読み出しタイミングを示す読み出し制御信号を取得し、
読み出し制御部が、前記読み出しタイミングに応じて前記第1メモリから前記第2映像信号の読み出しを行わせ、
表示部が、前記第1メモリから読み出された前記第2映像信号の映像を表示し、
出力部が、前記第1映像信号を後段に接続された表示装置に出力する
表示方法。 - 映像再生部が、映像メディアを再生し、再生される映像信号を出力し、
第1メモリが、前記映像再生部から出力される映像信号を記憶し、
第2メモリが、複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置とは異なる第1表示装置から入力される映像信号を記憶し、
比較部が、前記第1メモリから読み出された映像信号と前記第2メモリから読み出された映像信号とを、フレーム毎に比較し、
読み出し制御部が、前記比較部の比較結果に基づいて、前記第1メモリに記憶された映像信号の読み出しを行わせ、
表示部が、前記第1メモリから読み出される前記映像信号の映像を表示し、
出力部が、前記第1表示装置から入力される映像信号を後段に接続された表示装置に出力する
表示方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/010200 WO2019176046A1 (ja) | 2018-03-15 | 2018-03-15 | 表示装置、マルチディスプレイシステム |
JPPCT/JP2018/010200 | 2018-03-15 | ||
PCT/JP2019/010532 WO2019177095A1 (ja) | 2018-03-15 | 2019-03-14 | 表示装置、マルチディスプレイシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019177095A1 JPWO2019177095A1 (ja) | 2020-12-03 |
JP6986621B2 true JP6986621B2 (ja) | 2021-12-22 |
Family
ID=67906971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020506644A Active JP6986621B2 (ja) | 2018-03-15 | 2019-03-14 | 表示装置、マルチディスプレイシステム |
Country Status (4)
Country | Link |
---|---|
US (1) | US11573758B2 (ja) |
JP (1) | JP6986621B2 (ja) |
CN (1) | CN111819621B (ja) |
WO (2) | WO2019176046A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6891913B2 (ja) * | 2019-03-25 | 2021-06-18 | カシオ計算機株式会社 | 電子表示装置及び表示制御方法 |
JP2022088031A (ja) * | 2020-12-02 | 2022-06-14 | ソニーセミコンダクタソリューションズ株式会社 | 信号処理装置、信号処理方法、および表示システム |
CN113050902A (zh) * | 2021-03-31 | 2021-06-29 | 京东方科技集团股份有限公司 | 拼接屏及其控制方法、系统 |
CN112817685B (zh) * | 2021-04-16 | 2021-07-23 | 湖北芯擎科技有限公司 | 一种显示切换方法、装置、电子设备和存储介质 |
US11733953B2 (en) | 2021-10-15 | 2023-08-22 | Dell Products L.P. | Information handling system remote access to display functionality of daisy chained displays |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5321750A (en) | 1989-02-07 | 1994-06-14 | Market Data Corporation | Restricted information distribution system apparatus and methods |
JP3374806B2 (ja) * | 1999-10-18 | 2003-02-10 | 日本電気株式会社 | 固定画素表示装置によるマルチ画面表示システム |
JP2002091411A (ja) | 2000-09-20 | 2002-03-27 | Matsushita Electric Ind Co Ltd | 映像装置及び映像表示方法 |
JP4183556B2 (ja) * | 2003-05-21 | 2008-11-19 | 三菱電機株式会社 | ディスプレイ装置及びマルチディスプレイシステム |
JP4698139B2 (ja) | 2003-10-31 | 2011-06-08 | Necディスプレイソリューションズ株式会社 | 画像表示装置及びマルチディスプレイ装置 |
JP2008051848A (ja) * | 2006-08-22 | 2008-03-06 | Seiko Epson Corp | 表示装置、マルチディスプレイシステム、同期制御方法、同期制御プログラム、および記録媒体 |
US20090094658A1 (en) * | 2007-10-09 | 2009-04-09 | Genesis Microchip Inc. | Methods and systems for driving multiple displays |
JP2010156846A (ja) | 2008-12-26 | 2010-07-15 | Pentel Corp | マルチディスプレイシステム |
JP2012078393A (ja) * | 2010-09-30 | 2012-04-19 | Sharp Corp | マルチディスプレイ装置および映像信号発生装置 |
JP5687041B2 (ja) * | 2010-12-09 | 2015-03-18 | 三菱電機株式会社 | 情報表示装置および情報表示方法 |
US20130169755A1 (en) | 2011-12-28 | 2013-07-04 | Samsung Electronics Co., Ltd. | Signal processing device for processing plurality of 3d content, display device for displaying the content, and methods thereof |
CN202422700U (zh) | 2012-01-17 | 2012-09-05 | 深圳市迈普视通科技有限公司 | 一种支持多模式的led屏拼接装置 |
US8978075B1 (en) * | 2012-01-18 | 2015-03-10 | Coincident.Tv, Inc. | Associating media using metadata and controlling multiple-device synchronization and rendering |
US9961295B2 (en) * | 2012-06-22 | 2018-05-01 | Nec Display Solutions, Ltd. | Display device |
EP2864866A2 (en) * | 2012-06-22 | 2015-04-29 | Universität des Saarlandes | Method and system for displaying pixels on display devices |
KR102036034B1 (ko) * | 2012-10-22 | 2019-10-24 | 주식회사 오리온 | 멀티 디스플레이 환경에서의 디스플레이 장치간 신호 지연 완충 장치 및 방법 |
US9514784B2 (en) * | 2014-05-09 | 2016-12-06 | Lg Electronics Inc. | Terminal and operating method thereof |
KR102304365B1 (ko) * | 2015-02-09 | 2021-09-23 | 엘지전자 주식회사 | 디스플레이 장치 및 그의 명령 전송 방법 |
CN105516632B (zh) | 2015-11-13 | 2019-04-30 | 武汉精测电子集团股份有限公司 | Lvds视频信号转换为dp1.2视频信号的方法及系统 |
JP2017016041A (ja) * | 2015-07-06 | 2017-01-19 | パナソニックIpマネジメント株式会社 | 静止画送受信同期再生装置 |
-
2018
- 2018-03-15 WO PCT/JP2018/010200 patent/WO2019176046A1/ja active Application Filing
-
2019
- 2019-03-14 US US16/975,977 patent/US11573758B2/en active Active
- 2019-03-14 WO PCT/JP2019/010532 patent/WO2019177095A1/ja active Application Filing
- 2019-03-14 CN CN201980017281.2A patent/CN111819621B/zh active Active
- 2019-03-14 JP JP2020506644A patent/JP6986621B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
CN111819621A (zh) | 2020-10-23 |
WO2019176046A1 (ja) | 2019-09-19 |
US11573758B2 (en) | 2023-02-07 |
CN111819621B (zh) | 2023-04-04 |
JPWO2019177095A1 (ja) | 2020-12-03 |
US20210042081A1 (en) | 2021-02-11 |
WO2019177095A1 (ja) | 2019-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6986621B2 (ja) | 表示装置、マルチディスプレイシステム | |
JPH0583588A (ja) | 画像処理装置 | |
JP2000148080A (ja) | マルチディスプレイ装置の表示制御装置、表示装置及びマルチディスプレイ装置 | |
JP4346591B2 (ja) | 映像処理装置、映像処理方法およびプログラム | |
JP2007295096A (ja) | 同期信号生成装置、デジタルカメラ、及び同期信号生成方法 | |
KR102229927B1 (ko) | 멀티스크린 시스템, 영상분할서버 및 그 영상분할방법, 분할영상단말기 및 멀티스크린 제어방법 | |
JP4572144B2 (ja) | 表示パネル駆動装置および表示パネル駆動方法 | |
JP4339446B2 (ja) | 画像表示装置 | |
JP4016914B2 (ja) | 動画表示制御システム | |
JP2000224477A (ja) | 映像表示装置および方法 | |
KR19980080051A (ko) | 비디오 신호 재생을 위한 장치 및 방법 | |
KR20070003621A (ko) | 정보 재생 장치 및 정보 재생 방법 | |
JP6506493B2 (ja) | 仮想現実視聴システム、再生同期方法および仮想現実視聴用プログラム | |
JP2007221673A (ja) | 動画像ファイル生成プログラムおよび電子カメラ | |
US10212316B2 (en) | Video processing apparatus | |
JP3674258B2 (ja) | 画像信号処理装置 | |
JP4661187B2 (ja) | 同期信号発生装置及び撮像装置 | |
CN112954432A (zh) | 视频数据处理方法、装置、系统及可读存储介质 | |
JP2005338498A (ja) | 表示メモリ装置 | |
WO2022137325A1 (ja) | 映像信号を合成する装置、方法及びプログラム | |
JP3286479B2 (ja) | 画像展示システム | |
JP2003280620A (ja) | 画像信号発生装置、画像信号発生方法、この方法を実行させるプログラム、及びこのプログラムを記録した記録媒体 | |
JP2006154378A (ja) | 画像表示制御装置 | |
JP2006310906A (ja) | 映像信号処理装置 | |
JP3301196B2 (ja) | 走査変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210316 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211129 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6986621 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |