WO2019177095A1 - 表示装置、マルチディスプレイシステム - Google Patents
表示装置、マルチディスプレイシステム Download PDFInfo
- Publication number
- WO2019177095A1 WO2019177095A1 PCT/JP2019/010532 JP2019010532W WO2019177095A1 WO 2019177095 A1 WO2019177095 A1 WO 2019177095A1 JP 2019010532 W JP2019010532 W JP 2019010532W WO 2019177095 A1 WO2019177095 A1 WO 2019177095A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- video signal
- display
- display device
- video
- memory
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
- G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/02—Composition of display devices
- G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
Definitions
- the present invention relates to a display device and a multi-display system.
- This application claims priority about PCT / JP2018 / 010200 filed on March 15, 2018, the contents of which are incorporated herein by reference.
- a multi-display system that uses a plurality of display devices such as projectors and monitors, divides one screen to be displayed, and projects each display device to construct one large screen (for example, Patent Document 1). reference).
- Such display devices are connected in a daisy chain, for example.
- the video signal is input from the video signal supply device that supplies the video content to the master display device.
- the display device which is a master supplies a video signal to a slave display device connected to the subsequent stage. This video signal is sequentially transmitted to the subsequent display device.
- the plurality of display devices display one video signal by the plurality of display devices by enlarging and displaying each target region to be displayed among the video signals.
- the display device includes a display device having a video playback function of playing back video media.
- a display device may store an area allocated to itself in the video signal as a video medium and display it at the same magnification.
- a video signal can be generated in its own display device without going through a daisy chain-connected signal line, and deterioration of the video signal can be prevented.
- the video from the first memory that stores the video signal input from the video playback device and the first display device that is different from the self-display device in a multi-display system including a plurality of display devices.
- An acquisition unit for acquiring a read control signal indicating a read timing output in a cycle within one frame constituting the signal; a read control unit for reading the video signal from the first memory according to the timing; And a display unit for displaying the video of the video signal read from the first memory.
- a memory for storing a video signal input from the video playback device and a timing for reading a frame constituting the video signal in the self-display device among a multi-display system including a plurality of display devices.
- An output unit that outputs a readout control signal indicating to the other display device in a cycle within one frame, and readout control to read out a video signal corresponding to the readout control signal from the first memory in accordance with the readout control signal
- a display unit for displaying the read video signal.
- a multi-display system including a first memory for storing a video signal input from a video playback device, and a video signal corresponding to the video playback device and including a plurality of display devices.
- a second memory for storing a video signal input from a first display device different from the self display device, a video signal read from the first memory, and a video signal read from the second memory.
- a comparison unit for comparing each frame, a read control unit for reading a video signal input from the video reproduction device stored in the first memory based on a comparison result of the comparison unit, and the first And a display unit for displaying a video of the video signal read from one memory.
- a first memory for storing a video signal input from the video playback device, and a frame constituting the video signal in the self-display device among a multi-display system including a plurality of display devices.
- An output unit that outputs a read control signal indicating a read timing to another display device in a cycle within one frame, and a video signal corresponding to the read control signal is read from the first memory according to the read control signal.
- a first display device having a read control unit and a display unit for displaying the read video signal; and a video signal corresponding to a video signal input from the video reproduction device, the first display device
- a second memory for storing the input video signal, and a video signal input from the video playback device connected to the display device.
- a third memory for storing the signal, an acquisition unit for acquiring a read control signal representing a read timing, which is output from the first display device in a cycle within one frame constituting the video signal, and the acquired read control signal
- a second display device having a read control unit that reads a video signal corresponding to the read control signal from the third memory and a display unit that displays a video of the video signal read from the third memory; Is a multi-display system.
- the first memory stores a video signal input from the video reproduction device
- the acquisition unit is different from the self-display device in a multi-display system including a plurality of display devices.
- a read control signal indicating a read timing output from the first display device in a cycle within one frame constituting the video signal is acquired, and a read control unit receives the video signal from the first memory according to the timing.
- the display unit displays the video of the video signal read from the first memory.
- the memory stores a video signal input from the video playback device
- the output unit configures the video signal in the self-display device among a multi-display system including a plurality of display devices.
- a read control signal indicating the timing for reading a frame to be output is output to another display device in a cycle within one frame, and the read control unit outputs a video signal corresponding to the read control signal from the memory according to the read control signal.
- the display unit displays the read video signal.
- the first memory stores a video signal input from the video playback device
- the second memory is a video signal corresponding to the video playback device, and is configured by a plurality of display devices.
- the video signal input from the first display device different from the self-display device in the multi-display system is stored, and the comparison unit reads the video signal read from the first memory and the second memory.
- the read control unit reads the video signal input from the video reproduction device stored in the first memory based on the comparison result of the comparison unit. Display method.
- the display timing on each display device can be displayed at the same time.
- FIG. 1 is a schematic configuration diagram showing a configuration of a multi-display system 100 according to a first embodiment of the present invention.
- 4 is a diagram illustrating an example of an image displayed on the multi-display system 100.
- FIG. 3 is a schematic functional block diagram illustrating functions of the display device 1.
- FIG. 4 is a schematic functional block diagram illustrating functions of the display device 2.
- FIG. It is a flowchart explaining operation
- FIG. 4 is a diagram illustrating a relationship between frames of a frame memory 23 and a frame memory 33.
- FIG. 4 is a diagram illustrating a relationship between frames of a frame memory 23 and a frame memory 33.
- FIG. 4 is a diagram illustrating a relationship between frames of a frame memory 23 and a frame memory 33.
- FIG. 4 is a diagram illustrating a relationship between frames of a frame memory 23 and a frame memory 33.
- FIG. 4 is a diagram illustrating a relationship between frames of a frame memory 23 and a frame memory 33.
- FIG. 4 is a diagram illustrating a relationship between frames of a frame memory 23 and a frame memory 33.
- FIG. 4 is a diagram illustrating a relationship between frames of a frame memory 23 and a frame memory 33.
- FIG. 4 is a diagram illustrating a relationship between frames of a frame memory 23 and a frame memory 33. It is a figure explaining the display timing of the flame
- FIG. 1 is a schematic configuration diagram showing a configuration of a multi-display system 100 according to the first embodiment of the present invention.
- the display device 1, the display device 2, the display device 3, and the display device 4 are daisy chain connected by video signal lines.
- the signal source 5 is connected to the display device 1.
- the signal source 5 is a device that supplies a video signal.
- a computer, a video playback device, or the like can be used.
- the signal source 5 is electrically connected to the display device 1 via the video signal line 61.
- the signal source 5 outputs the video signal to the display device 1 via the video signal line 61.
- the display device 1 is connected to the display device 2 via a video signal line 62.
- the display device 2 is connected to the display device 3 via a video signal line 63.
- the display device 3 is connected to the display device 4 via a video signal line 64.
- the signal source 5, the display device 1, the display device 2, the display device 3, and the display device 4 are daisy chain connected by the video signal line 61, the video signal line 62, the video signal line 63, and the video signal line 64. Yes.
- each of the display device 1, the display device 2, the display device 3, and the display device 4 is provided with a media player (hereinafter also referred to as MP) and a synchronization circuit.
- MP media player
- the display device 1 is provided with MP10 and the synchronization circuit 15
- the display device 2 is provided with MP20 and the synchronization circuit 25
- the display device 3 is provided with MP30 and the synchronization circuit 35
- the display device 4 is provided with MP40 and the synchronization circuit 45.
- These MP10, MP20, MP30, and MP40 play back video media that forms one video on the four display screens of the display device 1, the display device 2, the display device 3, and the display device 4.
- a display image 1 a displayed by the display device 1 a display image 1 a displayed by the display device 1, a display image 2 d displayed by the display device 2, a display image 3 a displayed by the display device 3, and a display image 4 a displayed by the display device 4 As shown in FIG. 2, it is displayed as one video in which these display images are combined.
- the synchronization circuit 15 of the display device 1, the synchronization circuit 25 of the display device 2, the synchronization circuit 35 of the display device 3, and the synchronization circuit 45 of the display device 4 synchronize timing for displaying a display image with other display devices. It has a function to take. By matching the display timings in this way, even if video media are separately played on each display device, the entire multi-display system 100 is displayed as one video. Note that the signal source 5 does not have to supply the video signal to the display device 1 when reproducing the video media in each MP (MP10, MP20, MP30, MP40).
- the video signal may not be supplied from the signal source 5 to the display device 1 via the video signal line 61.
- the video signal line 62, the video signal line 63, and the video signal line 64 are connected between the display devices for daisy chain connection when the multi-display system 100 is constructed. In FIG. 5, the video signal line 62, the video signal line 63, and the video signal line 64 are utilized.
- FIG. 3 is a schematic functional block diagram illustrating functions of the display device 1.
- the MP10 plays the video media and outputs the played video signal.
- the video data to be generated may be stored in advance in a storage device in the display device 1, or the video data stored in the recording medium may be read out. Further, the MP 10 may realize a function similar to that of the signal source 5.
- a selector (hereinafter also referred to as SEL) 11 selects one of the video signal input from the video signal line 61 and the video signal output from the MP 10, and sends the selected video signal to the video processing circuit 12. Both are output to the output unit 18.
- the SEL 11 obtains an instruction from the outside, for example, whether the display target is a video signal from the signal source 5 or a video signal reproduced by the MP 10, and responds to the instruction. To select.
- an instruction from the outside for example, a remote control device of the display device 1 may be used.
- the video processing circuit 12 performs processing for writing the video signal input from the SEL 11 in the frame memory 13.
- the video processing circuit 12 includes a synchronization circuit 111.
- the synchronization circuit 111 generates various timing signals for writing the video signal to the frame memory 13 based on the horizontal synchronization signal and the vertical synchronization signal of the video signal.
- the frame memory 13 stores the video signal written from the video processing circuit 12 and outputs (reads) the stored video signal to the drive circuit 16.
- the SEL 14 selects one of the signal supplied from the video signal line 61 and the signal supplied from the MP 10 and outputs the selected signal to the synchronization circuit 15.
- the display device in the foremost stage (the display device connected first to the signal source 5) in which the self display device (display device 1) is daisy chain connected.
- the SEL 14 selects a video signal output from the MP 10, and selects a signal supplied from the video signal line 61 when the display device is not the frontmost display device.
- the display device 1 is the first display device connected in a daisy chain, the SEL 14 selects a signal output from the MP 10.
- a control signal indicating whether or not the display device is connected to the front stage and the rear stage of the display apparatus when the multi-display system 100 is constructed by daisy chain connection It can be detected using.
- the video signal obtained from the MP10 may be any signal that can grasp the timing at which the MP10 plays back the video signal.
- a timing signal for starting playback of a chapter of the video media played back by the MP10 A timing signal or the like indicating the timing at which a specific frame of a moving image is displayed when playing back video media can be used.
- the synchronization circuit 15 Based on the timing signal output from the SEL 14, the synchronization circuit 15 outputs a read control signal for controlling the timing at which the frame memory 13 reads the video signal from the drive circuit 16.
- the synchronization circuit 15 reads the video signal of the target frame to be read (the target frame to be displayed) at a timing according to the timing signal, so that the frame memory 13 sends the video signal to the drive circuit 16 at a timing according to the read control signal.
- a video signal can be supplied.
- the synchronization circuit 15 generates a read control signal indicating the timing for reading the video signal from the frame memory 13 based on the horizontal synchronization signal and the vertical synchronization signal of the video signal, and outputs the read control signal to the frame memory 13.
- a synchronization signal included in the video signal can be used.
- the synchronization signal is a signal indicating the timing for reading each frame of the video media.
- the synchronization signal represents the timing at which the frames of the video media are sequentially read at regular intervals.
- the drive circuit 16 displays on the video signal display device 17 read from the frame memory 13 according to the read control signal. For example, the drive circuit 16 drives the display element of each pixel of the display device 17 to draw a video signal on the display device 17.
- the display device 17 displays a video signal.
- the display device 17 is a liquid crystal display panel, for example.
- the output unit 18 selects either the video signal input from the SEL 11 or the video signal input from the video signal line 61, and displays the selected signal on the subsequent stage via the video signal line 62. Output to the device (display device 2).
- the output unit 18 selects the video signal input from the video signal line 61 when the SEL 11 selects the video signal from the signal source 5 (when the display target is the video signal from the signal source 5).
- the display target is a video signal reproduced by the MP10
- the video signal input from the SEL 11 is selected.
- a video signal line 62 is connected to the output terminal of the output unit 18.
- the output unit 18 daisy-chains the read control signal indicating the playback timing (for example, the display timing for displaying the video signal of the video media) of the video media to the display device connected to the subsequent stage. It can be output via a chained video signal line.
- FIG. 4 is a schematic functional block diagram illustrating functions of the display device 2.
- the function of the display device 2 is common to the function of the display device 1. Description of the common parts will be omitted, and differences will be mainly described.
- the MP 20 plays the video media and outputs the played video signal.
- the SEL 21 selects one of the video signal input from the video signal line 62 and the video signal input from the MP 20, outputs the selected video signal to the video processing circuit 22, and outputs it to the output unit 28. Output.
- the SEL 21 obtains an instruction from the outside, for example, whether the display target is a video signal from the signal source 5 or a video signal reproduced by the MP 20, and responds to the instruction. To select.
- a remote control device of the display device 1 may be used.
- the video processing circuit 22 performs processing for writing the video signal input from the SEL 21 in the frame memory 23.
- the video processing circuit 22 includes a synchronization circuit 211.
- the synchronization circuit 211 generates various timing signals for writing the video signal to the frame memory 13 based on the horizontal synchronization signal and the vertical synchronization signal of the video signal.
- the frame memory 23 stores the video signal written from the video processing circuit 12 and outputs (reads) the stored video signal to the drive circuit 26.
- the video processing circuit 22 writes the video signal in the frame memory 33.
- the video signal output from the video processing circuit 22 is transferred to the frame memory 23 by another functional unit (for example, the writing unit). May be written.
- the SEL 24 selects either the video signal supplied from the video signal line 62 or the video signal supplied from the MP 20 and outputs the selected signal to the synchronization circuit 25.
- the SEL 24 selects the signal output from the MP20. If the display device is not the frontmost display device, the signal supplied from the video signal line 62 is selected.
- the SEL 24 selects the video signal supplied from the video signal line 62.
- the video signal obtained via the video signal line 62 is a video signal output from the output unit of the display device (here, the display device 1) connected to the preceding stage.
- the synchronization circuit 25 generates a read control signal indicating the timing for reading the video signal from the frame memory 13 based on the horizontal synchronization signal and the vertical synchronization signal of the video signal output from the SEL 24, and outputs the read control signal to the frame memory 23.
- a video signal can be supplied from the frame memory 23 to the drive circuit 26 at a timing according to the read control signal.
- the video signal of the video media reproduced by the MP 20 is temporarily stored in the frame memory 23, and the timing for reading the video signal is the read control signal from the synchronization circuit 25, that is, the preceding stage of the self-display device.
- the display device connected to the previous stage can read out the video signal from the frame memory and display it on the display device in accordance with the timing when the display device reads out the video signal from the frame memory and displays it on the display device.
- the synchronization signal included in the video signal reproduced by the MP of the front-stage display device connected in the daisy chain is supplied to the display device connected to the rear stage from the second stage. Therefore, the display timing can be adjusted in each display device by using the synchronization signal included in the same video signal as the read control signal in the display device in the foremost stage and the display apparatus in the subsequent stage from the second stage.
- the drive circuit 26 displays the image on the video signal display device 27 read from the frame memory 23 according to the read control signal.
- the display device 27 displays a video signal.
- the output unit 28 selects either the video signal input from the SEL 21 or the video signal input from the video signal line 62, and displays the selected signal on the subsequent stage via the video signal line 63.
- the data is output to the device (here, the display device 3).
- the SEL 21 selects a video signal from the signal source 5 (when the display target is a video signal from the signal source 5)
- the output unit 28 selects the video signal input from the SEL 21, and the display target is When the video signal is reproduced by the MP 20, the video signal input from the video signal line 62 is selected.
- a video signal line 63 is connected to the output terminal of the output unit 28.
- the output unit 28 can output the video signal obtained from the display device connected in the previous stage to the display device connected in the subsequent stage via the video signal line connected in a daisy chain.
- the video signal from the signal source 5 and the front stage are selected according to whether or not the self display apparatus is the front stage display apparatus among the plurality of display apparatuses connected in a daisy chain. Any one of the video signals reproduced by the MP of the display device can be output to the subsequent display device.
- the video signal reproduced by the MP of the display device in the foremost stage is used for each of the display devices connected to the subsequent stage from the third stage by using the video signal line. Can be supplied.
- the display device 3 and the display device 4 are the same as the configuration of the display device 2.
- the display device 4 is not connected to the output terminal of the selector of the display device 4 because no display device is connected to the subsequent stage.
- the MP, the two SELs, the output unit, the video processing circuit, the synchronization circuit, the frame memory, the drive circuit, and the display device provided in the display device have the same configuration. Have. Therefore, if an instruction to display the video signal from the signal source 5 or the video signal from the MP is obtained, it depends on whether or not the display device is the first display device connected in a daisy chain. Thus, the signal is appropriately selected by SEL.
- SEL By preparing a plurality of the display devices of FIG. 3 or FIG. 4 and simply connecting them in a daisy chain, a function according to whether or not the display device is the front-most display device is performed without performing a special operation. Can do.
- FIG. 5 is a flowchart for explaining the operation of the display device.
- Each display device selects a video signal in response to an instruction from, for example, an external device such as a remote control device or an input switching button provided on the display device (step S101).
- the video signal from the MP is selected.
- Each MP outputs a video signal to the video processing circuit by playing back the video media (step S102).
- the video processing circuit writes the video signal in the frame memory (step S103).
- the SEL selects either the signal supplied from the video signal line or the signal supplied from the MP (step S104).
- the SEL 14 selects a signal output from the MP 10.
- the self display device is not the front display device, for example, when the self display device is the display device 2, the SEL 24 selects the video signal supplied from the video signal line 61.
- step S104 when a signal is selected by SEL, the synchronization circuit (15, 25, 35, 45) generates a read control signal based on the video signal supplied from the SEL connected to the preceding stage of the synchronization circuit (15, 25, 35, 45). To output to the frame memory (step S105).
- the output unit outputs the video signal to the subsequent display device (step S106).
- each display device is a video signal whose display target video signal is supplied from the MP
- the output unit of the foremost display device outputs the video signal reproduced by the MP10 to the subsequent display device.
- the video signal reproduced by the MP of the front display device via the video signal line is selected and output to the subsequent display device via the video signal line. To do.
- the synchronization circuit generates a read control signal based on the video signal obtained from the SEL and outputs it to the frame memory, thereby reading the video signal from the frame memory (step S107).
- the drive circuit displays the read video signal on the display device (step S108).
- the readout control signal used in the display device 1 is also used in common in the display device 2, the display device 3, and the display device 4 other than the display device 1, and thus each display device. Even when the video media is played back by the respective MPs, the display of the video signal can be synchronized. In order to synchronize the display of video signals, daisy chained signal lines (video signal lines) are used, so a special line for synchronization is a daisy chained signal line. There is no need to prepare it separately. Further, since the video signal line does not need to be transmitted from the signal source 5 while the video media is being played back by the MP, the video signal line can be utilized for transmitting the read control signal. Further, in the display device subsequent to the second stage, when the synchronization signal is obtained from the video signal of the front-stage display apparatus connected in a daisy chain, This is preferable when the reproduction timing is within the range of the reproduction timing within the frame.
- FIG. 6 is a schematic block diagram showing the configuration of the display device 1a in the second embodiment.
- the display device 1a differs from the display device 1 in the first embodiment in that it further includes a real-time clock (hereinafter also referred to as RTC) 19.
- the RTC 19 has a function of generating time information. Further, the RTC 19 instructs the MP 10 to output a video signal based on the read control signal obtained from the synchronization circuit 15 and the generated time information. Thereby, MP10 outputs a video signal according to the timing obtained from RTC19.
- each of the display devices connected to the subsequent stage from the second stage has the same function as the RTC 19, and the video signal is generated by the MP provided in the display apparatus after the time is adjusted in the plurality of display apparatuses.
- the read control signal not only the read control signal of the display device at the front stage but also the read control signal of the external signal source 5 can be used.
- time information obtained by NTP Network Time Protocol
- NTP Network Time Protocol
- FIG. 7 is a schematic block diagram illustrating functions of the display device 1b according to the third embodiment.
- the video playback unit 10b plays back video media.
- the memory 13b stores the video signal of the video media to be played back.
- a read control signal representing the reproduction timing of the video media in the first display device different from the self display device is acquired.
- the read control unit 15b causes the video signal to be read from the memory 13b in accordance with the acquired read control signal.
- the display control circuit 16 displays the read video signal on the display unit 17b.
- FIG. 8 is a schematic block diagram illustrating functions of the display device 1c according to the fourth embodiment.
- the video playback unit 10c plays back video media.
- the memory 13c stores the video signal of the video media to be played back.
- the output unit 18c outputs, to another display device, a read control signal that represents a playback timing at which video media is played back on the self-display device in a multi-display system including a plurality of display devices.
- the read control unit 15c causes the video signal to be read from the memory in accordance with the read control signal.
- the display control circuit 16c displays the read video signal on the display unit 17c.
- a multi-display system may be constructed by daisy-chaining at least one display device 1b in the third embodiment after the display device 1c in the fourth embodiment.
- FIG. 9 is a schematic block diagram illustrating functions of the display device 1d according to the fifth embodiment.
- the function of the display device 1d is common to the function of the display device 1 shown in FIG.
- the common parts are denoted by the same reference numerals as those in FIG. 3, the description thereof is omitted, and differences are mainly described.
- the control unit 101 controls each unit of the display device 1d. For example, when synchronizing the display timing of each display device in the multi-display, the control unit 101 causes the MP10 to reproduce a test video signal that is a video signal for display synchronization. In this embodiment, by reproducing the test video signal in the display device 1d, the test signal can be used in the subsequent display device, and the read control signal can be generated by the control signal generator.
- the test video signal may be stored in the internal memory of the MP 10, may be stored in the internal memory of the control unit 101, or is supplied from the signal source 5 via the video signal line 61. May be. In this embodiment, the case where it memorize
- the test video signal is a video signal including a plurality of frames, and the number of frames is within a predetermined number.
- the test video signal is a video signal having different display contents for each frame.
- the control unit 101 outputs an instruction indicating that the test video signal is not displayed to the drive circuit 16a.
- the drive circuit 16a does not display the frame of the test video signal on the display device 17. That is, even if the frame data of the test video signal is output from the frame memory 13, the drive circuit 16a does not display the test video signal.
- the output unit 18a is connected to a subsequent display device (here, the display device 2d) via the video signal line 62.
- a communication cable capable of transmitting at least a video signal and a control signal can be used.
- a communication cable of a standard such as Display Port or HDMI (registered trademark) can be used.
- each display device is connected by a communication cable similar to the video signal line 62.
- the control unit 101 when reproducing the test video signal, causes the MP 10 to output a control signal indicating that the video signal to be reproduced is a test signal together with the test video signal.
- a control signal is supplied to the output unit 18a together with the test video signal output from the MP 10, and the output unit 18a sends the test video signal and the test video signal to the subsequent display device.
- a control signal indicating that the video signal to be reproduced is a test signal.
- the test video signal may be supplied from the signal source 5.
- FIG. 10 is a schematic block diagram showing the function of the display device 2d in the fifth embodiment.
- the function of the display device 2d is common to the function of the display device 2 shown in FIG.
- the common parts are denoted by the same reference numerals as those in FIG. 4, the description thereof is omitted, and differences are mainly described.
- the writing unit 32 is electrically connected to the video signal line 63, receives the video signal output from the output unit 28, and writes this video signal in the frame memory 33.
- the frame memory 33 stores the video signal written by the writing unit 32.
- the difference calculation unit 34 calculates the difference between the frame of the video signal stored in one of the frame memory 23 and the frame memory 33 and the frame of the video signal stored in the memory of the other memory. This is obtained for a plurality of cases in which the reproduction timing of the frame of the video signal stored in the other memory is different from the reproduction timing of the frame of the video signal stored in.
- the difference calculating unit 34 calculates the difference between the frames of the video signal stored in the frame memory 33 and the frames of the video signal stored in the frame memory 23, or the difference between the video signals stored in the frame memory 33.
- the difference may be obtained by any method of obtaining the difference between the frames of the video signal stored in the frame memory 23 with respect to the frame.
- the integrating unit 35 calculates the sum of the differences calculated by the difference calculating unit 34.
- the control signal generation unit 36 generates a video signal read control signal stored in the frame memory 23 based on the sum calculated by the integration unit 35.
- the control signal generator 36 supplies the generated read control signal to the synchronization circuit 25a. Further, the control signal generation unit 36 can supply the generated read control signal to another unit instead of supplying the read control signal to the synchronization circuit 25a.
- the control signal generation unit 36 can generate a read control signal for the video signal stored in the frame memory 23 based on the sum calculated by the integration unit 35 and supply the generated read control signal to the MP 20. .
- the MP 20 changes (sets) the timing of outputting the video signal based on the read control signal supplied from the control signal generator 36 so that the display timing difference is within one frame.
- the control signal generation unit 36 generates a read control signal for the video signal stored in the frame memory 23 based on the sum calculated by the integration unit 35, and the generated read control signal is output to the video processing circuit 22 or It can also be supplied to the synchronization circuit 221.
- the video processing circuit 22 or the synchronization circuit 221 supplied with the read control signal changes the timing of writing to the frame memory 23 so that the difference in display timing is within one frame.
- a frame memory is provided inside the video processing circuit 22.
- the video signal obtained from the SEL 21 is temporarily stored in the frame memory inside the video processing circuit 22, and the video processing circuit 22 or the synchronization circuit 221 temporarily stores the video signal according to the timing when the read control signal is supplied.
- the video signal is written into the frame memory 23 at a timing when the difference in display timing is within one frame.
- the synchronization circuit 25 a has the function of the synchronization circuit 25 and also has a function of supplying the read control signal generated by the control signal generation unit 36 to the frame memory 23. As a result, the synchronization circuit 25a can read out the frame of the video signal corresponding to the read control signal generated by the control signal generator 36.
- the control unit 201 controls each unit of the display device 2d. For example, the control unit 201 determines whether the video signal input from the video signal line 63 is a test video signal. For example, the control unit 201 can determine whether the video signal is a test video signal by determining whether the video signal includes a control signal indicating that the test video signal is to be reproduced.
- the control unit 201 When determining that the video signal is a test video signal, the control unit 201 outputs an instruction indicating that the video signal is not displayed to the drive circuit 26a. When the video signal is not the test video signal, the control unit 201 outputs a video. Do not output an indication that the signal is not displayed.
- the drive circuit 26a does not display the frame of the test video signal on the display device 27. That is, when an instruction indicating that the video signal is not displayed is input from the control unit 201, the drive circuit 26a does not display the test video signal. For example, when an instruction indicating that the video signal is not displayed is input from the control unit 201, the drive circuit 26a stops the output of the drive signal to the display device 17 so that the display is not displayed. Also good. Further, the drive circuit 26 a displays the video signal on the display device 27 when an instruction indicating that the video signal is not displayed is not input from the control unit 201. As described above, the drive circuit 26a does not display the display device 27 for the frame used by the control signal generation unit 36 to generate the read control signal.
- the drive circuit 26 a may display a certain video signal on the display device 27 when an instruction indicating that the video signal is not displayed is input from the control unit 201.
- the fixed video signal may be, for example, a video signal that displays the entire screen in a specific color. As the specific color, black or white can be applied.
- the drive circuit 26a displays the constant signal regardless of the video signal read from the frame memory.
- the drive circuit 26a may mute the display of the video signal.
- FIG. 11 is a flowchart for explaining the operation of the display device 1d in FIG.
- the SEL 11 selects an input video signal (step S201).
- the SEL 11 selects the video signal supplied from the MP 10.
- step S202 when a command for outputting a video signal is issued from the MP 10 by the remote control device of the display device 1d or the schedule function provided in the display device 1d (step S202), the control unit 101 acquires the command.
- the control unit 101 outputs an instruction to reproduce the test video signal to the MP 10 and outputs an instruction indicating that the video signal is not displayed to the drive circuit 16a to the drive circuit 16a. To do.
- the MP 10 When the MP 10 obtains a test video signal playback instruction from the control unit 101, the MP 10 outputs a test video signal as a video signal for display synchronization for a predetermined time (step S203).
- the SEL 11 selects a test video signal supplied from the MP 10.
- the test video signal is transmitted to the video processing circuit 12 and the output unit 18a via the SEL 11 by reproducing the test video signal to be reproduced. On the other hand, it can output for a certain time.
- the output unit 18a outputs the test video signal obtained from the SEL 11 to the subsequent display device (here, the display device 2d) via the video signal line 62.
- the display device 2d can determine the timing for displaying the frame of the video signal using the synchronization signal of the test video signal.
- the video processing circuit 12 uses the synchronization signal included in the test video signal, generates a video signal for each frame according to the timing corresponding to the synchronization signal, and writes it to the frame memory 13 ( Step S204).
- This synchronization signal is a signal representing the timing at which one frame image can be generated based on, for example, a horizontal synchronization signal and a vertical synchronization signal.
- the synchronization signal is a signal indicating the timing for reading each frame of the video media.
- the synchronization signal represents the timing at which the frames of the video media are sequentially read at regular intervals.
- the SEL 14 selects the test video signal output from the MP 10 and outputs it to the synchronization circuit 15.
- the synchronization circuit 15 reads out the timing for reading the video signal from the frame memory 13 based on the timing according to the horizontal synchronization signal and the vertical synchronization signal of the test video signal.
- a control signal is generated (step S205).
- the frame memory 13 outputs the video signal stored therein for each frame in accordance with the read control signal output from the synchronization circuit 15 (step S206). Since the drive circuit 16a receives an instruction indicating that the video signal is not displayed from the control unit 101, the frame output from the frame memory 13 is input to the display device 17 while the instruction is input. Is not displayed.
- the MP 10 outputs the video signal that is actually displayed on the display device 17 (step S207).
- the control unit 101 stops outputting an instruction indicating that the video signal is not displayed to the drive circuit 16a at the timing when the video signal reproduced by the MP 10 is switched from the test video signal to the video signal actually displayed on the display device 17. To do.
- the video signal is written into the frame memory 13 by the video processing circuit 12.
- the synchronization circuit 15 receives the video from the frame memory 13 based on the timing according to the horizontal synchronization signal and the vertical synchronization signal of the video signal.
- a read control signal representing the timing for reading the signal is generated.
- the frame memory 13 outputs the video signal stored in itself for each frame based on the read control signal from the synchronization circuit 15.
- the drive circuit 16a displays the video signal for each frame output from the frame memory 13 on the display device 17 (step S208). Thereafter, the video signal is displayed on the display device 17 by repeating Step S204 to Step S208. As described above, while the test video signal is being reproduced, the test video signal is not displayed on the display device 17, and when the test video signal is switched to the video signal to be actually displayed, the video signal is displayed on the display device 17. Is displayed.
- the SEL 21 selects an input video signal (step S301).
- the SEL 21 selects the video signal supplied from the MP 20.
- step S302 when a command for outputting a video signal is issued from the MP 20 by the remote control device of the display device 2d or the schedule function provided in the display device 2d (step S302), the MP 20 acquires the command, and according to this command, A test video signal is output for a predetermined time (step S303). Further, the integrating unit 35 resets the integration result. This reset may be performed at the timing of step S303 or may be the timing at which the command for outputting the video signal of step S302 is issued.
- the test video signal is reproduced from the video processing circuit 22 and the output unit via the SEL 21 by reproducing the test video signal to be reproduced. 28 can be output for a certain period of time.
- the output unit 28 outputs the test video signal via the video signal line 63.
- the test video signal output from the output unit 28 is supplied to the frame memory 33, the control unit 201, and the subsequent display device.
- the frame memory 33 stores the test video signal output from the output unit 28.
- the storage capacity of the frame memory 33 is a capacity capable of storing each frame of the test video signal.
- the frame memory 33 has a storage area capable of storing a video signal for five frames.
- the number of frames of the video signal included in the test video signal may be set according to the number of frames that can be stored in the frame memory 33.
- the control unit 201 determines whether or not the video signal output from the output unit 28 is a test video signal.
- the control unit 201 determines that the video signal output from the output unit 28 is a test video signal, and outputs an instruction indicating that the video signal is not displayed to the drive circuit 26a.
- the drive circuit 26a is in a period from when the test video signal is output from the output unit 28 to when the video signal that is not the test video signal (video signal to be originally displayed) is output from the output unit 28. No display is performed on the display device 17.
- the test video signal can be prevented from being displayed on the display device 17 while the synchronization signal is generated using the test video signal.
- the video processing circuit 22 uses the synchronization signal included in the test video signal, generates a video signal for each frame according to the timing corresponding to the synchronization signal, and writes it to the frame memory 23 ( Step S304).
- This synchronization signal is a signal representing the timing at which one frame image can be generated based on, for example, a horizontal synchronization signal and a vertical synchronization signal.
- the storage capacity of the frame memory 23 is a capacity capable of storing each frame of the test video signal. For example, when the test video signal is a video signal for five frames, the frame memory 23 has a storage area capable of storing a video signal for five frames. Note that the number of frames of the video signal included in the test video signal may be set according to the number of frames that can be stored in the frame memory 23.
- the SEL 24 selects the video signal supplied from the video signal line 62 and supplies it to the synchronization circuit 25a.
- the test video signal is supplied from the SEL 24 to the synchronization circuit 25a.
- the synchronization circuit 25a generates a read control signal indicating the timing for reading the video signal from the frame memory 23 based on the timing according to the horizontal synchronization signal and the vertical synchronization signal of the video signal obtained from the SEL 24 (step S305). .
- the frame memory 23 outputs the video signal stored therein for each frame in accordance with the read control signal output from the synchronization circuit 25a (step S306).
- the video signal for each frame is supplied to the drive circuit 26a and the difference calculation unit 34.
- the difference calculation unit 34 calculates the difference between the video signal for each frame stored in the frame memory 33 and the video signal for each frame supplied from the frame memory 23. Is calculated.
- the integrating unit 35 integrates the obtained differences and stores the integration result (step S307).
- the difference calculation unit 34 repeatedly executes the processing from step S303 to step S307.
- the difference calculation unit 34 generates a read control signal in which the reading from the frame memory 23 in step S305 is delayed by one frame from the previous time (step S308).
- the integrating unit 35 calculates an integrated value every time the processing from step S303 to step S307 is performed, and stores the calculated integrated value.
- the difference calculation unit 34 determines the number of times of repeatedly executing the processing from step S303 to step S307 and the number of frames of the test video signal stored in the frame memory 23, and repeatedly performs according to the determined number of times (step S309).
- the number of frames of the test video signal is 5, and the video signal for 5 frames is stored in the frame memory 23, the test is repeated 5 times.
- step S308 is executed for the fifth time, the readout control signal is generated at a timing delayed by 5 frames, and the difference sum is obtained.
- FIG. 13A shows the relationship between the frame memory 23 and the frame memory 33 when step S307 is executed for the first time.
- step S307 is executed for the second time, as shown in FIG. 13B
- the frame in the frame memory 23 is based on the frame in the frame memory 33 as shown in FIG. 13B, and the playback timing of the frame in the frame memory 23 in the previous time (first time). If the frame is reproduced at a timing delayed by one frame, the difference between the frames of the frame memory 23 and the frame memory 33 is obtained. Similarly, the difference between the frames of the frame memory 23 and the frame memory 33 is obtained in the case where the frames are reproduced at a timing delayed by one frame each in the third and fourth times.
- FIG. 13B shows the relationship between the frame memory 23 and the frame memory 33 when step S307 is executed for the first time.
- 13C shows the relationship between the frame memory 23 and the frame memory 33 when step S307 is executed for the fifth time.
- the integrating unit 35 calculates the integrated values (d1a, d2a, d3a, d4a, d5a) of the differences when step S307 is executed from the first time to the fifth time.
- This difference may be obtained by calculating the difference between the corresponding frames when there is a frame in the frame memory 33 corresponding to the playback time of the frame in the frame memory 23. If there is no frame memory 33 corresponding to the frame reproduction time of the frame memory 23, it can be determined that there is a time difference of 6 frames or more. This reproduction timing is determined by the generation of the read control signal. Can be avoided.
- the difference calculation unit 34 returns the read control signal of the frame memory 23 to the first timing, and then delays the reading of the frame memory 33 by one frame, and the video signal for each frame stored in the frame memory 33. And the difference between the video signals for each frame supplied from the frame memory 23 is calculated, and the obtained difference is obtained every time the difference is obtained.
- the integrating unit 35 obtains the integrated value of the difference and stores the integration result (step S310). Then, the difference calculation unit 34 repeatedly performs the difference integrated value calculation process. This difference integrated value calculation processing is the same as the processing from step S303 to step S307 described above.
- the difference calculation unit 34 does not change the read control signal in step S305, and delays the read control signal in the frame memory 33 by one frame from the previous time to perform the integrated value calculation process (step S311).
- the difference calculation unit 34 repeatedly performs the difference integrated value calculation process according to the number of frames of the test video signal stored in the frame memory 33 (step S312).
- the process is repeated by a number one less than the number of frames stored in the frame memory 33. More specifically, when the number of frames of the test video signal stored in the frame memory 33 is 5, the process is repeated four times. Thereby, for example, when step S308 is executed for the fourth time, the readout control signal is generated at a timing delayed by four frames, and the difference sum is obtained.
- FIG. 14A shows the relationship between the frame memory 23 and the frame memory 33 when step S310 is executed for the first time.
- the frame memory 33 has the frame reproduction timing of the frame memory 23 at the previous time (first time) with reference to the frame of the frame memory 23.
- the difference between the frames of the frame memory 23 and the frame memory 33 is obtained.
- the difference between the frames of the frame memory 23 and the frame memory 33 is obtained for the third time when the frame of the video signal in the frame memory 23 is reproduced at a timing delayed by one frame.
- step S310 shows the relationship between the frame memory 23 and the frame memory 33 when step S310 is executed for the fourth time.
- the integrating unit 35 obtains the integrated values (d2b, d2b, d3b, d4b (no corresponding frame)) of the differences when step S307 is executed from the first time to the fifth time.
- step S310 when there is a frame in the frame memory 33 corresponding to the playback time of the frame in the frame memory 23, a difference between the corresponding frames may be obtained. If there is no frame memory 33 corresponding to the frame reproduction time of the frame memory 23, it can be determined that there is a time difference of 6 frames or more. This reproduction timing is determined by the generation of the read control signal. Can be avoided.
- the difference calculation unit 34 is in the case where there is a frame in the frame memory 33 corresponding to the playback time of the frame in the frame memory 23.
- a difference may be obtained by using a predetermined frame whose difference is larger than the difference between frames as a frame of the frame memory 33.
- the predetermined frame for example, a frame in which the entire area displays black (an entirely black frame) may be used. If there is no frame in the frame memory 33 corresponding to the playback time of the frame in the frame memory 23, the difference calculation unit 34 detects that there is no corresponding frame, and corresponds to the playback time of the frame in the frame memory 23. Information indicating a difference larger than the difference between frames when there is a frame in the frame memory 33 may be output.
- the frame memory 33 returns the read control signal for reading the video signal stored in itself to the first timing (step S313).
- the first timing is the timing of the read control signal when step S310 is first executed.
- the integrating unit 35 outputs each stored integrated value to the control signal generating unit 36.
- the control signal generation unit 36 includes a video signal obtained from the video signal line 63 connected to the output unit 28 and a video signal 66 output from the frame memory 23 in each integrated value (9 times in the above example). It is determined whether or not there is a value corresponding to the case where the timings match, and if there is a value corresponding to the case where the timings match, the read control signal at that time is used as the read control of the frame memory 23. A signal is generated (step S314).
- the number of frames included in the test video signal and the content of the video of each frame are known in advance. Therefore, in calculating the difference between the frames of the frame memory 23 and the frame memory 33, the cumulative value of the frame difference of the frame memory 23 with respect to the frame of the frame memory 33 is calculated, and the frame of the frame memory 33 with respect to the frame of the frame memory 33 is calculated. Cumulative values for each of the delays from one frame to five frames are calculated in advance, and each cumulative value is stored in advance in a memory inside the control signal generator 36.
- the cumulative value of the difference between the frames of the frame memory 33 with respect to the frames of the frame memory 23 and the cumulative value of each of the frames when the frames of the frame memory 23 with respect to the frames of the frame memory 33 are delayed from one frame to four frames are preliminarily stored.
- the accumulated values are stored in advance in a memory inside the control signal generator 36.
- the control signal generation unit 36 stores in advance which of the accumulated values is the accumulated value when the frame memory 23 matches the frame and the frame of the frame memory 33. .
- the read control signal can be generated based on the reproduction timing of the frame memory 33 and the frame memory 23 when the accumulated value is obtained. As a result, the reproduction timing of the display device for the display device in the foremost stage can be matched. In addition, if the frame memory 23, the frame, and the frame of the frame memory 33 match, the cumulative value that matches the cumulative value may not be obtained in step S314.
- the MP 20 When the read control signal is generated, the MP 20 outputs a video signal that is content to be originally displayed (step S315).
- the control signal generation unit 36 can generate a read control signal according to the integrated value obtained by the integration unit 35 while reproducing the test video signal, the display device 1d and the display device In 2d, it is preferable that the reproduction timing of the video signal to be originally displayed in MP10 and MP20 is such that it does not deviate too much.
- the SEL 21 supplies the video signal reproduced by the MP 20 to the video processing circuit 22 and the output unit 28.
- the output unit 28 is supplied with the video signal from the SEL 21, but since the video signal is reproduced by the MP 20, the video signal supplied from the video signal line 62 is selected and the video signal is output to the subsequent display device. .
- the video signal reproduced by the MP can be read from the frame memory using the synchronization signal of the video signal supplied from the first display device in the display device at the subsequent stage.
- the display device 2d may continuously perform a process of outputting a video signal that is a content to be originally displayed after the read control signal is generated.
- the display device 2d performs a synchronization process for synchronizing the display timing of the video signal based on FIG. 12, and after the read control signal is generated, the display device 2d originally displays according to the timing when the reproduction instruction is input from the outside. You may perform the process which outputs the video signal used as the content which should be.
- each display device on the rear stage side in the multi-display system such as the display device 2d performs the synchronization process for synchronizing the display timing of the video signal based on FIG. 12, the respective display devices are synchronized as the entire multi-display system. It becomes a state. Therefore, when displaying a video signal as a content to be originally displayed, it can be displayed in synchronization with the entire multi-display system (matching the display timing).
- the display device in the multi-display system can execute the synchronization process described in FIG. 5 after executing the synchronization process described in FIG.
- the display timing shift can be kept within one frame, and then the synchronization process described in FIG. 5 is executed to further reduce the display timing shift. Can be small.
- the video processing circuit 22 generates a frame corresponding to the synchronization signal included in the video signal from the video signal reproduced by the MP 20 and stores the frame in the frame memory 23 for each frame.
- the synchronization circuit 25a reads the video signal from the frame memory 23 for each frame in accordance with the read control signal generated by the control signal generator 36.
- the frame of the video signal is sequentially supplied from the frame memory 23 to the drive circuit 26a in accordance with the read control signal generated by the control signal generator 36.
- the drive circuit 26a displays the video signal supplied from the frame memory 23 on the display device 27 for each frame (step S316).
- the display timing can be matched.
- the range in which the display timing can be matched is not limited to a difference within one frame. For example, as shown in FIG. 15, even if the display timing difference between the display device 1d (frame memory 13) and the display device 2d (frame memory 23) is two frames or more, it is within the range of several frames. The display timing can be matched. Further, even if there is no coincidence timing within the range of the plurality of frames, the display timing shift can be within one frame or within a plurality of frames.
- FIG. 16 is a schematic block diagram showing functions of the display device 2e in the sixth embodiment.
- This display device 2e has a part in common with a part of the display device 2d in the fifth embodiment.
- the common parts are denoted by the same reference numerals and the description thereof is omitted.
- the comparison unit 37 compares the video signal read from the frame memory 23 with the video signal read from the frame memory 33 for each frame. For example, the comparison unit 37 compares the frame of the video signal read from the frame memory 23 with the frame of the video signal read from the frame memory 33, and when there is no difference or the difference is equal to or less than a threshold value. Is determined to match the frames.
- the video signal stored in the frame memory 23 and the frame memory 33 may be a synchronization video signal which is a test signal used for synchronization.
- the control signal generation unit 36 a Based on the comparison result of the comparison unit 37, the control signal generation unit 36 a generates a control signal stored in the frame memory 23 that causes the video signal to be read. For example, when the comparison result of the comparison unit 37 indicates that the comparison results match or when the difference indicates that the difference is equal to or less than a threshold, the control signal generation unit 36a generates a control signal that causes the video signal to be read. .
- the synchronization circuit 25a supplies the control signal generated by the control signal 36a to the frame memory 23. As a result, the synchronization circuit 25a can read out the frame of the video signal corresponding to the control signal generated by the control signal generator 36.
- the comparison unit 37 determines whether there is a frame memory 33 frame corresponding to the frame memory 23 frame playback time.
- a predetermined frame in which the difference is larger than the difference between them may be used as a frame in the frame memory 33 for comparison.
- the predetermined frame for example, a frame in which the entire area displays black (an entirely black frame) may be used.
- the comparison unit 37 detects that there is no corresponding frame and corresponds to the frame reproduction time of the frame memory 23.
- Information indicating a difference larger than the difference between frames when there is a frame in the frame memory 33 may be output.
- FIG. 17 is a schematic block diagram illustrating functions of the display device 2f according to the seventh embodiment.
- the memory 23f stores a video signal input from the video playback device. This video reproduction device may be connected to the outside of the display device 2f.
- the memory 33f stores a video signal corresponding to the video playback device and input from a first display device different from the self display device in a multi-display system including a plurality of display devices.
- the comparison unit 37f compares the video signal read from the memory 23f with the video signal read from the memory 33f for each frame.
- the read control unit 25f causes the video signal input from the video playback device stored in the memory 23f to be read based on the comparison result of the comparison unit 37f.
- the display unit 27f displays the video of the video signal read from the memory 23.
- the MP in FIGS. 1, 3, 4, 6, 9, 10, and 16 and the video playback unit in FIGS. 7 and 8 are provided in the display device. Although described, these may be provided outside the display device.
- a program for realizing the function of any of the display devices in FIGS. 3, 4, 6, 7, and 8 is recorded on a computer-readable recording medium, and the program recorded on the recording medium May be read by the computer system and executed for display processing.
- the “computer system” includes an OS and hardware such as peripheral devices.
- the “computer system” includes a homepage providing environment (or display environment) if a WWW system is used.
- the “computer-readable recording medium” refers to a storage device such as a flexible medium, a magneto-optical disk, a portable medium such as a ROM or a CD-ROM, and a hard disk incorporated in a computer system.
- the “computer-readable recording medium” includes a medium that holds a program for a certain period of time, such as a volatile memory inside a computer system serving as a server or a client.
- the program may be a program for realizing a part of the functions described above, and may be a program capable of realizing the functions described above in combination with a program already recorded in a computer system.
- the program may be stored in a predetermined server, and the program may be distributed (downloaded or the like) via a communication line in response to a request from another device.
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
複数のフレームを含む映像メディアを再生する映像再生部(10b)と、前記再生される映像メディアの映像信号を記憶する第1メモリ(13b)と、複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置とは異なる第1表示装置における映像メディアの各フレームを再生させる再生タイミングを表す読み出し制御信号を取得する取得部(14b)と、取得された読み出し制御信号に応じて前記第1メモリから当該読み出し制御信号に対応する映像信号のフレームを順次読み出しを行わせる読み出し制御部(15b)と、前記読み出しされた映像信号のフレームを表示部に表示させる表示制御回路(16b)とを有する。
Description
本発明は、表示装置、マルチディスプレイシステムに関する。
本願は、2018年3月15日に出願されたPCT/JP2018/010200について優先権を主張し、その内容をここに援用する。
本願は、2018年3月15日に出願されたPCT/JP2018/010200について優先権を主張し、その内容をここに援用する。
プロジェクタやモニタなど表示装置を複数台使用し、表示する対象の1つの画面を分割して各表示装置によって投射することで、1つの大画面を構築するマルチディスプレイシステムがある(例えば、特許文献1参照)。このような表示装置は、例えば、デイジーチェーン接続される。そして、マスターである表示装置には、映像コンテンツを供給する映像信号供給装置から映像信号が入力される。マスターである表示装置は、後段に接続されたスレーブの表示装置に映像信号を供給する。この映像信号は、順次後段の表示装置に送信される。そして複数の表示装置は、映像信号のうち、自身が表示する対象の領域をそれぞれ拡大表示することで、複数の表示装置によって1つの映像信号が表示される。
また、表示装置には、外部からの映像信号を入力して表示する機能の他に、映像メディアを再生する映像再生機能を有する表示装置がある。このような表示装置は、映像信号のうち自身に割り当てられた領域について映像メディアとして記憶しておき、等倍で表示することが考えられる。この場合、デイジーチェーン接続された信号線を介することなく自身の表示装置において映像信号を生成することができ、映像信号の劣化を防止することができる。また、拡大処理を行わなくてよいメリットがある。
また、表示装置には、外部からの映像信号を入力して表示する機能の他に、映像メディアを再生する映像再生機能を有する表示装置がある。このような表示装置は、映像信号のうち自身に割り当てられた領域について映像メディアとして記憶しておき、等倍で表示することが考えられる。この場合、デイジーチェーン接続された信号線を介することなく自身の表示装置において映像信号を生成することができ、映像信号の劣化を防止することができる。また、拡大処理を行わなくてよいメリットがある。
しかしながら、マルチディスプレイを構成する各表示装置の画面を利用して1つのコンテンツを表示する場合、各表示装置の映像再生機能によって映像信号をそれぞれ再生すると、各表示装置における表示タイミングが一致しない場合があるという問題がある。
本発明における一態様は、映像再生装置から入力される映像信号を記憶する第1メモリと、複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置とは異なる第1表示装置から前記映像信号を構成する1フレーム以内の周期で出力される、読み出しタイミングを示す読み出し制御信号を取得する取得部と、前記タイミングに応じて前記第1メモリから前記映像信号を読み出しさせる読み出し制御部と、前記第1メモリから読み出された前記映像信号の映像を表示する表示部とを有する。
また、本発明における一態様は、映像再生装置から入力される映像信号を記憶するメモリと、複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置において映像信号を構成するフレームを読み出すタイミングを示す読み出し制御信号を、1フレーム以内の周期で他の表示装置に出力する出力部と、前記読み出し制御信号に応じて前記第1メモリから当該読み出し制御信号に対応する映像信号を読み出しさせる読み出し制御部と、前記読み出しされた映像信号を表示する表示部とを有する。
また、本発明における一態様は、映像再生装置から入力される映像信号を記憶する第1メモリと、前記映像再生装置に対応する映像信号であって複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置とは異なる第1表示装置から入力される映像信号を記憶する第2メモリと、前記第1メモリから読み出された映像信号と前記第2メモリから読み出された映像信号とを、フレーム毎に比較する比較部と、前記比較部の比較結果に基づいて、前記第1メモリに記憶された前記映像再生装置から入力される映像信号の読み出しを行わせる読み出し制御部と、前記第1メモリから読み出される前記映像信号の映像を表示する表示部とを有する。
また、本発明における一態様は、映像再生装置から入力される映像信号を記憶する第1メモリと、複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置において映像信号を構成するフレームを読み出すタイミングを示す読み出し制御信号を、1フレーム以内の周期で他の表示装置に出力する出力部と、前記読み出し制御信号に応じて前記第1メモリから当該読み出し制御信号に対応する映像信号を読み出しさせる読み出し制御部と、前記読み出しされた映像信号を表示する表示部とを有する第1表示装置と、前記映像再生装置から入力される映像信号に対応する映像信号であって、前記第1表示装置から入力される映像信号を記憶する第2メモリと、自表示装置に接続される映像再生装置から入力される映像信号を記憶する第3メモリと、前記第1表示装置から前記映像信号を構成する1フレーム以内の周期で出力される、読み出しタイミングを表す読み出し制御信号を取得する取得部と、取得された読み出し制御信号に応じて前記第3メモリから当該読み出し制御信号に対応する映像信号を読み出しさせる読み出し制御部と、前記第3メモリから読み出しされた映像信号の映像を表示する表示部とを有する第2表示装置とを有するマルチディスプレイシステムである。
また、本発明における一態様は、第1メモリが、映像再生装置から入力される映像信号を記憶し、取得部が、複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置とは異なる第1表示装置から前記映像信号を構成する1フレーム以内の周期で出力される、読み出しタイミングを示す読み出し制御信号を取得し、読み出し制御部が、前記タイミングに応じて前記第1メモリから前記映像信号の読み出しを行わせ、表示部が、前記第1メモリから読み出された前記映像信号の映像を表示する。
また、本発明における一態様は、メモリが、映像再生装置から入力される映像信号を記憶し、出力部が、複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置において映像信号を構成するフレームを読み出すタイミングを示す読み出し制御信号を、1フレーム以内の周期で他の表示装置に出力し、読み出し制御部が、前記読み出し制御信号に応じて前記メモリから当該読み出し制御信号に対応する映像信号を読み出しさせ、表示部が、前記読み出しされた映像信号を表示する。
また、本発明における一態様は、第1メモリが、映像再生装置から入力される映像信号を記憶し、第2メモリが、前記映像再生装置に対応する映像信号であって複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置とは異なる第1表示装置から入力される映像信号を記憶し、比較部が、前記第1メモリから読み出された映像信号と前記第2メモリから読み出された映像信号とを、フレーム毎に比較し、読み出し制御部が、前記比較部の比較結果に基づいて、前記第1メモリに記憶された前記映像再生装置から入力される映像信号の読み出しを行わせる表示方法である。
本発明によれば、マルチディスプレイを構成する各表示装置の映像再生機能によって映像信号をそれぞれ再生したとしても、各表示装置における表示タイミングを合わせて表示することができる。
以下、本発明の一実施形態による表示システム1について図面を参照して説明する。図1は、この発明の第1の実施形態によるマルチディスプレイシステム100の構成を示す概略構成図である。
マルチディスプレイシステム100は、表示装置1、表示装置2、表示装置3、表示装置4が映像信号線によってデイジーチェーン接続されている。また、このマルチディスプレイシステム100では、表示装置1に信号源5が接続されている。信号源5は、映像信号を供給する装置であり、例えば、コンピュータや映像再生装置等を用いることができる。信号源5は、表示装置1に映像信号線61を介して電気的に接続される。信号源5は、映像信号を映像信号線61を介して表示装置1に出力する。
マルチディスプレイシステム100は、表示装置1、表示装置2、表示装置3、表示装置4が映像信号線によってデイジーチェーン接続されている。また、このマルチディスプレイシステム100では、表示装置1に信号源5が接続されている。信号源5は、映像信号を供給する装置であり、例えば、コンピュータや映像再生装置等を用いることができる。信号源5は、表示装置1に映像信号線61を介して電気的に接続される。信号源5は、映像信号を映像信号線61を介して表示装置1に出力する。
表示装置1は、表示装置2に対して映像信号線62を介して接続される。表示装置2は、表示装置3に対して映像信号線63を介して接続される。表示装置3は、表示装置4に対して映像信号線64を介して接続される。
このようにして信号源5、表示装置1、表示装置2、表示装置3及び表示装置4は、映像信号線61、映像信号線62、映像信号線63及び映像信号線64によってデイジーチェーン接続されている。
このようにして信号源5、表示装置1、表示装置2、表示装置3及び表示装置4は、映像信号線61、映像信号線62、映像信号線63及び映像信号線64によってデイジーチェーン接続されている。
ここで、表示装置1、表示装置2、表示装置3及び表示装置4は、それぞれメディアプレイヤ(以下、MPとも称する)と同期回路とが設けられている。ここでは、表示装置1は、MP10と同期回路15、表示装置2は、MP20と同期回路25、表示装置3は、MP30と同期回路35、表示装置4は、MP40と同期回路45が設けられる。これらMP10、MP20、MP30及びMP40は、表示装置1、表示装置2、表示装置3及び表示装置4の4つの表示画面によって1つの映像となるような映像メディアを再生する。ここでは、表示装置1によって表示される表示画像1aと、表示装置2によって表示される表示画像2dと、表示装置3によって表示される表示画像3aと、表示装置4によって表示される表示画像4aとが表示されると、図2に示すように、これらの表示画像が組み合わされた1つの映像として表示される。
また、ここでは、1つの映像として表示するにあたり、各表示画像が表示装置において表示されるタイミングを合わせる必要がある。表示装置1の同期回路15、表示装置2の同期回路25、表示装置3の同期回路35及び表示装置4の同期回路45は、他の表示装置との間で表示画像を表示させるタイミングの同期をとる機能を有する。このように表示タイミングを合わせることで、各表示装置において、別々に映像メディアを再生したとしても、マルチディスプレイシステム100全体として1つ映像となるように表示される。
なお、各MP(MP10、MP20、MP30、MP40)において映像メディアを再生する場合には、信号源5は、映像信号を表示装置1に供給しなくてよい。この場合、映像信号は、信号源5から表示装置1に映像信号線61を介して供給しなくてよい。一方で、映像信号線62、映像信号線63、映像信号線64については、マルチディスプレイシステム100を構築する際に、デイジーチェーン接続するために各表示装置間において接続されているため、本実施形態においては、これら映像信号線62、映像信号線63、映像信号線64を活用する。
なお、各MP(MP10、MP20、MP30、MP40)において映像メディアを再生する場合には、信号源5は、映像信号を表示装置1に供給しなくてよい。この場合、映像信号は、信号源5から表示装置1に映像信号線61を介して供給しなくてよい。一方で、映像信号線62、映像信号線63、映像信号線64については、マルチディスプレイシステム100を構築する際に、デイジーチェーン接続するために各表示装置間において接続されているため、本実施形態においては、これら映像信号線62、映像信号線63、映像信号線64を活用する。
図3は、表示装置1の機能を説明する概略機能ブロック図である。
MP10は、映像メディアを再生し、再生された映像信号を出力する。生成する対象となる映像データは、予め表示装置1内の記憶装置に記憶されていてもよいし、記録媒体に記憶された映像データを読み出すようにしてもよい。また、MP10は、信号源5と同様の機能を実現するものであってもよい。
セレクタ(以下、SELとも称する)11は、映像信号線61から入力される映像信号と、MP10から出力される映像信号のうちいずれか一方を選択し、選択された映像信号を映像処理回路12に出力するともに、出力部18に出力する。
SEL11は、いずれの映像信号を選択するかについては、例えば、表示対象が信号源5からの映像信号であるかMP10によって再生された映像信号であるかの指示を外部から取得し、その指示応じて選択する。外部からの指示としては、例えば、表示装置1のリモコン装置等であってもよい。
MP10は、映像メディアを再生し、再生された映像信号を出力する。生成する対象となる映像データは、予め表示装置1内の記憶装置に記憶されていてもよいし、記録媒体に記憶された映像データを読み出すようにしてもよい。また、MP10は、信号源5と同様の機能を実現するものであってもよい。
セレクタ(以下、SELとも称する)11は、映像信号線61から入力される映像信号と、MP10から出力される映像信号のうちいずれか一方を選択し、選択された映像信号を映像処理回路12に出力するともに、出力部18に出力する。
SEL11は、いずれの映像信号を選択するかについては、例えば、表示対象が信号源5からの映像信号であるかMP10によって再生された映像信号であるかの指示を外部から取得し、その指示応じて選択する。外部からの指示としては、例えば、表示装置1のリモコン装置等であってもよい。
映像処理回路12は、SEL11から入力される映像信号をフレームメモリ13に書き込むための処理を行う。また、映像処理回路12は、同期回路111を有する。同期回路111は、映像信号の水平同期信号や垂直同期信号に基づいてフレームメモリ13に映像信号を書き込むための各種タイミング信号を生成する。
フレームメモリ13は、映像処理回路12から書き込みされる映像信号を記憶し、記憶した映像信号を駆動回路16に出力(読み出し)する。
SEL14は、映像信号線61から供給される信号とMP10から供給される信号とのうちいずれか一方を選択して、選択された信号を同期回路15に出力する。ここで、マルチディスプレイシステム100における表示装置のうち、自表示装置(表示装置1)がデイジーチェーン接続された最前段の表示装置(信号源5に対して最初に接続されている表示装置)である場合には、SEL14は、MP10から出力される映像信号を選択し、最前段の表示装置ではない場合には、映像信号線61から供給される信号を選択する。ここでは、表示装置1がデイジーチェーン接続された最前段の表示装置であるため、SEL14は、MP10から出力される信号を選択する。自表示装置が最前段であるか否かについては、デイジーチェーン接続をしてマルチディスプレイシステム100を構築した段階で、自表示装置の前段と後段に表示装置が接続されているか否かを制御信号を利用して検出することができるようになっている。
ここで、MP10から得られる映像信号としては、MP10が映像信号を再生するタイミングを把握可能な信号であればよく、例えば、MP10が再生する映像メディアのうちあるチャプターの再生を開始させるタイミング信号、映像メディアを再生する際の動画の特定のフレームが表示されるタイミングを表すタイミング信号等を用いることができる。
ここで、MP10から得られる映像信号としては、MP10が映像信号を再生するタイミングを把握可能な信号であればよく、例えば、MP10が再生する映像メディアのうちあるチャプターの再生を開始させるタイミング信号、映像メディアを再生する際の動画の特定のフレームが表示されるタイミングを表すタイミング信号等を用いることができる。
同期回路15は、SEL14から出力されるタイミング信号に基づいて、フレームメモリ13から駆動回路16に対して映像信号の読み出しを行わせるタイミングを制御する読み出し制御信号を出力する。同期回路15は、タイミング信号に応じたタイミングで、読み出しする対象のフレーム(表示させる対象のフレーム)の映像信号を読み出しさせることで、読み出し制御信号に応じたタイミングでフレームメモリ13から駆動回路16に映像信号を供給することができる。
例えば、同期回路15は、映像信号の水平同期信号や垂直同期信号に基づいてフレームメモリ13から映像信号を読み出すためのタイミングを表す読み出し制御信号を生成し、フレームメモリ13に出力する。この読み出し制御信号は、映像信号に含まれる同期信号を用いることができる。同期信号は、映像メディアの各フレームを読み出しさせるタイミングを表す信号である。例えば、同期信号は、一定間隔で映像メディアの各フレームを順に読み出しさせるタイミングを表す。
例えば、同期回路15は、映像信号の水平同期信号や垂直同期信号に基づいてフレームメモリ13から映像信号を読み出すためのタイミングを表す読み出し制御信号を生成し、フレームメモリ13に出力する。この読み出し制御信号は、映像信号に含まれる同期信号を用いることができる。同期信号は、映像メディアの各フレームを読み出しさせるタイミングを表す信号である。例えば、同期信号は、一定間隔で映像メディアの各フレームを順に読み出しさせるタイミングを表す。
駆動回路16は、読み出し制御信号に応じてフレームメモリ13から読み出しされた映像信号表示デバイス17に表示させる。例えば、駆動回路16は、表示デバイス17の各画素の表示素子をそれぞれ駆動することで、映像信号を表示デバイス17に描画させる。
表示デバイス17は、映像信号を表示する。この表示デバイス17は、例えば液晶表示パネルである。
表示デバイス17は、映像信号を表示する。この表示デバイス17は、例えば液晶表示パネルである。
出力部18は、SEL11から入力される映像信号と、映像信号線61から入力される映像信号とのうちいずれか一方を選択し、選択された信号を、映像信号線62を介して後段の表示装置(表示装置2)に出力する。出力部18は、SEL11が信号源5からの映像信号を選択する場合(表示対象が信号源5からの映像信号である場合)には、映像信号線61から入力される映像信号を選択し、表示対象がMP10によって再生された映像信号である場合には、SEL11から入力される映像信号を選択する。なお、出力部18の出力端子には、映像信号線62が接続されている。これにより、出力部18は、自表示装置において映像メディアの再生する再生タイミング(例えば、映像メディアの映像信号を表示する表示タイミング)を表す読み出し制御信号を後段に接続された表示装置に対し、デイジーチェーン接続された映像信号線を介して出力することができる。
次に、図4は、表示装置2の機能を説明する概略機能ブロック図である。表示装置2の機能は、表示装置1の機能と共通する部分がある。その共通する部分については説明を省略し、相違する点について主に説明する。
MP20は、映像メディアを再生し、再生された映像信号を出力する。
SEL21は、映像信号線62から入力される映像信号と、MP20から入力される映像信号のうちいずれか一方を選択し、選択された映像信号を映像処理回路22に出力するとともに、出力部28に出力する。
SEL21は、いずれの映像信号を選択するかについては、例えば、表示対象が信号源5からの映像信号であるかMP20によって再生された映像信号であるかの指示を外部から取得し、その指示応じて選択する。外部からの指示としては、例えば、表示装置1のリモコン装置等であってもよい。
MP20は、映像メディアを再生し、再生された映像信号を出力する。
SEL21は、映像信号線62から入力される映像信号と、MP20から入力される映像信号のうちいずれか一方を選択し、選択された映像信号を映像処理回路22に出力するとともに、出力部28に出力する。
SEL21は、いずれの映像信号を選択するかについては、例えば、表示対象が信号源5からの映像信号であるかMP20によって再生された映像信号であるかの指示を外部から取得し、その指示応じて選択する。外部からの指示としては、例えば、表示装置1のリモコン装置等であってもよい。
映像処理回路22は、SEL21から入力される映像信号をフレームメモリ23に書き込むための処理を行う。また、映像処理回路22は、同期回路211を有する。同期回路211は、映像信号の水平同期信号や垂直同期信号に基づいてフレームメモリ13に映像信号を書き込むための各種タイミング信号を生成する。
フレームメモリ23は、映像処理回路12から書き込みされる映像信号を記憶し、記憶した映像信号を駆動回路26に出力(読み出し)する。ここでは、映像処理回路22がフレームメモリ33に映像信号を書き込む場合について説明するが、映像処理回路22から出力される映像信号を他の機能部(例えば、書き込み部)がフレームメモリ23に映像信号を書き込むようにしてもよい。
SEL24は、映像信号線62から供給される映像信号とMP20から供給される映像信号とのうちいずれか一方を選択して、選択された信号を同期回路25に出力する。ここで、マルチディスプレイシステム100における表示装置のうち、自表示装置(表示装置2)がデイジーチェーン接続された最前段の表示装置である場合には、SEL24は、MP20から出力される信号を選択し、最前段の表示装置ではない場合には、映像信号線62から供給される信号を選択する。ここでは、表示装置2がデイジーチェーン接続された最前段の表示装置ではないため、SEL24は、映像信号線62から供給される映像信号を選択する。
ここで、映像信号線62を介して得られる映像信号としては、前段に接続された表示装置(ここでは表示装置1)の出力部から出力された映像信号である。
ここで、映像信号線62を介して得られる映像信号としては、前段に接続された表示装置(ここでは表示装置1)の出力部から出力された映像信号である。
同期回路25は、SEL24から出力される映像信号の水平同期信号や垂直同期信号に基づいてフレームメモリ13から映像信号を読み出すためのタイミングを表す読み出し制御信号を生成し、フレームメモリ23に出力する。これにより、読み出し制御信号に応じたタイミングでフレームメモリ23から駆動回路26に映像信号を供給することができる。
ここでは、MP20によって再生された映像メディアの映像信号を一時的にフレームメモリ23に記憶しておき、映像信号を読み出すタイミングについては、同期回路25からの読み出し制御信号、すなわち、自表示装置の前段に接続された表示装置から得られた読み出し制御信号に従っている。そのため、前段に接続された表示装置が映像信号をフレームメモリから読み出して表示デバイスに表示するタイミングに合わせて、自表示装置において、フレームメモリから映像信号を読み出して、表示デバイスに表示させることができる。
また、ここでは、デイジーチェーン接続された最前段の表示装置のMPによって再生される映像信号に含まれる同期信号を2段目よりも後段に接続された表示装置に対して供給されるようにしたので、最前段の表示装置と、2段目よりも後段の表示装置とで、同じ映像信号に含まれる同期信号を読み出し制御信号として用いることで、各表示装置において表示タイミングを合わせることができる。
ここでは、MP20によって再生された映像メディアの映像信号を一時的にフレームメモリ23に記憶しておき、映像信号を読み出すタイミングについては、同期回路25からの読み出し制御信号、すなわち、自表示装置の前段に接続された表示装置から得られた読み出し制御信号に従っている。そのため、前段に接続された表示装置が映像信号をフレームメモリから読み出して表示デバイスに表示するタイミングに合わせて、自表示装置において、フレームメモリから映像信号を読み出して、表示デバイスに表示させることができる。
また、ここでは、デイジーチェーン接続された最前段の表示装置のMPによって再生される映像信号に含まれる同期信号を2段目よりも後段に接続された表示装置に対して供給されるようにしたので、最前段の表示装置と、2段目よりも後段の表示装置とで、同じ映像信号に含まれる同期信号を読み出し制御信号として用いることで、各表示装置において表示タイミングを合わせることができる。
駆動回路26は、読み出し制御信号に応じてフレームメモリ23から読み出しされた映像信号表示デバイス27に表示させる。表示デバイス27は、映像信号を表示する。
出力部28は、SEL21から入力される映像信号と、映像信号線62から入力される映像信号とのうちいずれか一方を選択し、選択された信号を、映像信号線63を介して後段の表示装置(ここでは表示装置3)に出力する。出力部28は、SEL21が信号源5からの映像信号を選択する場合(表示対象が信号源5からの映像信号である場合)には、SEL21から入力される映像信号を選択し、表示対象がMP20によって再生された映像信号である場合には、映像信号線62から入力される映像信号を選択する。なお、出力部28の出力端子には、映像信号線63が接続されている。これにより、出力部28は、前段に接続された表示装置から得られた映像信号を後段に接続された表示装置に対し、デイジーチェーン接続された映像信号線を介して出力することができる。
この出力部28を有することで、デイジーチェーン接続された複数の表示装置のうち、自表示装置が最前段の表示装置であるか否かに応じて、信号源5からの映像信号と、最前段の表示装置のMPによって再生された映像信号とのうちいずれか一方を後段の表示装置に出力することができる。また、出力部28を用いることで、3段目よりも後段に接続された表示装置のそれぞれに対して、映像信号線を利用して、最前段の表示装置のMPによって再生された映像信号を供給することができる。
この出力部28を有することで、デイジーチェーン接続された複数の表示装置のうち、自表示装置が最前段の表示装置であるか否かに応じて、信号源5からの映像信号と、最前段の表示装置のMPによって再生された映像信号とのうちいずれか一方を後段の表示装置に出力することができる。また、出力部28を用いることで、3段目よりも後段に接続された表示装置のそれぞれに対して、映像信号線を利用して、最前段の表示装置のMPによって再生された映像信号を供給することができる。
次に、表示装置3、表示装置4については、表示装置2の構成と同様である。なお、表示装置4については、後段に表示装置が接続されていないため、表示装置4のセレクタの出力端子には、表示装置が接続されない。
また、上述した構成によれば、表示装置に設けられたMP、2つのSEL、出力部、映像処理回路、同期回路、フレームメモリ、駆動回路、表示デバイスについては、いずれの表示装置も同じ構成を有する。そのため、信号源5からの映像信号を表示するかMPからの映像信号を表示するかの指示が得られれば、自表示装置がデイジーチェーン接続された最前段の表示装置であるか否かに応じて、SELによって信号が適宜選択される。これにより、図3または図4の表示装置を複数準備して、デイジーチェーン接続するだけで、特別な操作を行うことなく、最前段の表示装置であるか否かに応じた機能を発揮することができる。
また、上述した構成によれば、表示装置に設けられたMP、2つのSEL、出力部、映像処理回路、同期回路、フレームメモリ、駆動回路、表示デバイスについては、いずれの表示装置も同じ構成を有する。そのため、信号源5からの映像信号を表示するかMPからの映像信号を表示するかの指示が得られれば、自表示装置がデイジーチェーン接続された最前段の表示装置であるか否かに応じて、SELによって信号が適宜選択される。これにより、図3または図4の表示装置を複数準備して、デイジーチェーン接続するだけで、特別な操作を行うことなく、最前段の表示装置であるか否かに応じた機能を発揮することができる。
次に、表示装置の動作を説明する。図5は、表示装置の動作を説明するフローチャートである。
各表示装置は、例えば、リモコン装置等の外部装置または表示装置に設けられた入力切り替えボタン等からの指示に応じて映像信号を選択する(ステップS101)。ここでは、MPからの映像信号を選択する。
各MPは、映像メディア再生することで映像信号を映像処理回路に出力する(ステップS102)。映像処理回路は、映像信号をフレームメモリに書き込む(ステップS103)。
一方、SELは、映像信号線から供給される信号とMPから供給される信号とのうちいずれか一方を選択する(ステップS104)。ここでは、自表示装置が最前段の表示装置である場合、SEL14は、MP10から出力される信号を選択する。自表示装置が最前段の表示装置ではない場合、例えば、自表示装置が表示装置2である場合、SEL24は、映像信号線61から供給される映像信号を選択する。
各表示装置は、例えば、リモコン装置等の外部装置または表示装置に設けられた入力切り替えボタン等からの指示に応じて映像信号を選択する(ステップS101)。ここでは、MPからの映像信号を選択する。
各MPは、映像メディア再生することで映像信号を映像処理回路に出力する(ステップS102)。映像処理回路は、映像信号をフレームメモリに書き込む(ステップS103)。
一方、SELは、映像信号線から供給される信号とMPから供給される信号とのうちいずれか一方を選択する(ステップS104)。ここでは、自表示装置が最前段の表示装置である場合、SEL14は、MP10から出力される信号を選択する。自表示装置が最前段の表示装置ではない場合、例えば、自表示装置が表示装置2である場合、SEL24は、映像信号線61から供給される映像信号を選択する。
ステップS104において、SELによって信号が選択されると、同期回路(15、25、35、45)は、自身の前段に接続されたSELから供給される映像信号に基づいて、読み出し制御信号を生成してフレームメモリに出力する(ステップS105)。
出力部は、映像信号を後段の表示装置に出力する(ステップS106)。ここでは、各表示装置は、表示する対象の映像信号がMPから供給される映像信号であるため、最前段の表示装置の出力部は、MP10によって再生された映像信号を後段の表示装置に出力し、2段目よりも後段の表示装置については、映像信号線を経由した、最前段の表示装置のMPによって再生された映像信号を選択して後段の表示装置に映像信号線を介して出力する。
一方、同期回路は、SELから得られる映像信号に基づいて読み出し制御信号を生成してフレームメモリに出力することで、フレームメモリから映像信号の読み出しを行わせる(ステップS107)。駆動回路は、読み出された映像信号を表示デバイスに表示する(ステップS108)。
以上説明した実施形態によれば、表示装置1において用いられる読み出し制御信号が、表示装置1以外の表示装置2、表示装置3、表示装置4においても、共通して利用されるため、各表示装置においてそれぞれのMPによって映像メディアを再生する場合であっても、映像信号を表示する同期をとることができる。また、映像信号を表示する同期をとるにあたり、デイジーチェーン接続された信号線(映像信号線)を利用するようにしたので、同期をとるための特別な回線をデイジーチェーン接続された信号線とは別に用意する必要がない。また、映像信号線は、MPによって映像メディアが再生されている間においては、信号源5からの映像信号を伝送する必要がないので、読み出し制御信号を伝送するために活用することができる。
また、2段目よりも後段の表示装置において、デイジーチェーン接続された最前段の表示装置の映像信号から同期信号を得る場合には、各表示装置において再生される映像メディアの映像信号において、1フレーム以内の再生タイミングのずれの範囲内である場合において好ましい。
また、2段目よりも後段の表示装置において、デイジーチェーン接続された最前段の表示装置の映像信号から同期信号を得る場合には、各表示装置において再生される映像メディアの映像信号において、1フレーム以内の再生タイミングのずれの範囲内である場合において好ましい。
図6は、第2の実施形態における表示装置1aの構成を表す概略ブロック図である。表示装置1aは、第1実施形態における表示装置1に対して、リアルタイムクロック(以下、RTCとも称する)19をさらに有する点において異なる。RTC19は、時刻情報を生成する機能を有する。また、RTC19は、同期回路15から得られる読み出し制御信号と、生成された時刻情報とに基づいて、MP10に対して、映像信号を出力するタイミングを指示する。これにより、MP10は、RTC19から得られるタイミングに従って、映像信号を出力する。ここでは、RTC19と同じ機能を2段目よりも後段に接続された表示装置のそれぞれが有することで、複数の表示装置において時刻を合わせた上で、自表示装置に設けられたMPによって映像信号を出力するタイミングを合わせるあるいは近づけることができる。そのため、各表示装置において、映像信号が再生されるタイミングが大幅にずれることを低減することができるため、フレームメモリに蓄積しておく映像信号の量を低減することができる。これにより、必要なフレームメモリの容量を減らすことができる。
なお、読み出し制御信号は、最前段の表示装置の読み出し制御信号だけでなく、外部の信号源5の読み出し制御信号を用いることもできる。例えば、外部から得られる読み出し制御信号としては、NTP(ネットワークタイムプロトコル)によって得られる時刻情報を用いることもできる。このような時刻情報を各表示装置において共有することで、各表示装置におけるMPによって映像メディアを再生するタイミングを合わせることができる。これにより、フレームメモリの容量を低減することができる。
なお、読み出し制御信号は、最前段の表示装置の読み出し制御信号だけでなく、外部の信号源5の読み出し制御信号を用いることもできる。例えば、外部から得られる読み出し制御信号としては、NTP(ネットワークタイムプロトコル)によって得られる時刻情報を用いることもできる。このような時刻情報を各表示装置において共有することで、各表示装置におけるMPによって映像メディアを再生するタイミングを合わせることができる。これにより、フレームメモリの容量を低減することができる。
図7は、第3の実施形態における表示装置1bの機能を表す概略ブロック図である。
映像再生部10bは、映像メディアを再生する。メモリ13bは、再生される映像メディアの映像信号を記憶する。取得部14bと、複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置とは異なる第1表示装置における映像メディアの再生タイミングを表す読み出し制御信号を取得する。読み出し制御部15bは、取得された読み出し制御信号に応じてメモリ13bから映像信号の読み出しを行わせる。表示制御回路16は、読み出しされた映像信号を表示部17bに表示させる。
映像再生部10bは、映像メディアを再生する。メモリ13bは、再生される映像メディアの映像信号を記憶する。取得部14bと、複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置とは異なる第1表示装置における映像メディアの再生タイミングを表す読み出し制御信号を取得する。読み出し制御部15bは、取得された読み出し制御信号に応じてメモリ13bから映像信号の読み出しを行わせる。表示制御回路16は、読み出しされた映像信号を表示部17bに表示させる。
図8は、第4の実施形態における表示装置1cの機能を表す概略ブロック図である。
映像再生部10cは、映像メディアを再生する。
メモリ13cは、再生される映像メディアの映像信号を記憶する。
出力部18cは、複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置において映像メディアの再生する再生タイミングを表す読み出し制御信号を他の表示装置に出力する。読み出し制御部15cは、前記読み出し制御信号に応じて前記メモリから映像信号の読み出しを行わせる。表示制御回路16cは、読み出しされた映像信号を表示部17cに表示させる。
映像再生部10cは、映像メディアを再生する。
メモリ13cは、再生される映像メディアの映像信号を記憶する。
出力部18cは、複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置において映像メディアの再生する再生タイミングを表す読み出し制御信号を他の表示装置に出力する。読み出し制御部15cは、前記読み出し制御信号に応じて前記メモリから映像信号の読み出しを行わせる。表示制御回路16cは、読み出しされた映像信号を表示部17cに表示させる。
ここでは、第4実施形態における表示装置1cの後段に、第3実施形態における表示装置1bを少なくとも1台をデイジーチェーン接続してマルチディスプレイシステムを構築するようにしてもよい。
図9は、第5実施形態における表示装置1dの機能を表す概略ブロック図である。この表示装置1dの機能は、図3に示す表示装置1の機能と共通する部分がある。その共通する部分については図3と同じ符号を付してその説明を省略し、相違する点について主に説明する。
制御部101は、表示装置1dの各部を制御する。例えば、制御部101は、マルチディスプレイにおける各表示装置における表示タイミングを同期させる場合、表示同期用の映像信号であるテスト映像信号をMP10によって再生させる。この実施形態においては、表示装置1dにおいてテスト映像信号を再生することで、後段の表示装置においてテスト信号を利用し、制御信号生成部によって読み出し制御信号を生成することができる。
制御部101は、表示装置1dの各部を制御する。例えば、制御部101は、マルチディスプレイにおける各表示装置における表示タイミングを同期させる場合、表示同期用の映像信号であるテスト映像信号をMP10によって再生させる。この実施形態においては、表示装置1dにおいてテスト映像信号を再生することで、後段の表示装置においてテスト信号を利用し、制御信号生成部によって読み出し制御信号を生成することができる。
ここでは、このテスト映像信号は、MP10の内部メモリに記憶されていてもよいし、制御部101の内部メモリに記憶されていてもよいし、信号源5から映像信号線61を介して供給されてもよい。この実施形態においては、一例としてMP10に記憶されている場合について説明する。
また、テスト映像信号には、複数のフレームを含む映像信号であり、フレームの数は、予め定められた数以内である。また、このテスト映像信号は、1フレーム毎に異なる表示内容となる映像信号である。
また、テスト映像信号には、複数のフレームを含む映像信号であり、フレームの数は、予め定められた数以内である。また、このテスト映像信号は、1フレーム毎に異なる表示内容となる映像信号である。
また、制御部101は、テスト映像信号をMP10によって再生する場合、このテスト映像信号を表示しないことを表す指示を駆動回路16aに出力する。
駆動回路16aは、制御部101からテスト映像信号について表示しないことを表す指示が入力されると、テスト映像信号のフレームについては、表示デバイス17への表示は行わない。すなわち、駆動回路16aは、フレームメモリ13からテスト映像信号のフレームのデータが出力されたとしても、テスト映像信号については非表示とする。
駆動回路16aは、制御部101からテスト映像信号について表示しないことを表す指示が入力されると、テスト映像信号のフレームについては、表示デバイス17への表示は行わない。すなわち、駆動回路16aは、フレームメモリ13からテスト映像信号のフレームのデータが出力されたとしても、テスト映像信号については非表示とする。
出力部18aは、映像信号線62を介して後段の表示装置(ここでは、表示装置2d)に接続される。この映像信号線62としては、少なくとも映像信号と制御信号とを伝送可能な通信ケーブルを用いることができる。映像信号線62は、例えば、Display PortまたはHDMI(登録商標)等の規格の通信ケーブルを利用することができる。なお、この実施形態において、各表示装置は、映像信号線62と同様の通信ケーブルによって接続される。
このような通信ケーブルを用いることで、マルチディスプレイにおいて、上流側の表示装置は、後段に接続された表示装置に対して映像信号と制御信号とを供給することができる。
このような通信ケーブルを用いることで、マルチディスプレイにおいて、上流側の表示装置は、後段に接続された表示装置に対して映像信号と制御信号とを供給することができる。
ここで、制御部101は、テスト映像信号を再生する際に、MP10からテスト映像信号とともに、再生する対象の映像信号がテスト信号であることを示す制御信号を出力させる。これにより、SEL11によってMP10からの映像信号が選択されると、MP10から出力されたテスト映像信号とともに制御信号が出力部18aに供給され、出力部18aは、後段の表示装置に、テスト映像信号と、再生する対象の映像信号がテスト信号であることを示す制御信号とを出力する。
また、テスト映像信号は、信号源5から供給されていてもよい。
また、テスト映像信号は、信号源5から供給されていてもよい。
図10は、第5実施形態における表示装置2dの機能を表す概略ブロック図である。この表示装置2dの機能は、図4に示す表示装置2の機能と共通する部分がある。その共通する部分については図4と同じ符号を付してその説明を省略し、相違する点について主に説明する。
書き込み部32は、映像信号線63に電気的に接続されており、出力部28から出力される映像信号を入力し、この映像信号をフレームメモリ33に書き込む。
フレームメモリ33は、書き込み部32によって書き込まれる映像信号を記憶する。
差分算出部34は、フレームメモリ23とフレームメモリ33のいずれか一方のメモリに記憶された映像信号のフレームと、もう一方のメモリのメモリに記憶された映像信号のフレームの差を、一方のメモリに記憶された映像信号のフレームの再生タイミングに対してもう一方のメモリに記憶された映像信号のフレームの再生タイミングを異ならせた複数の場合について求める。
差分算出部34は、差を求めるにあたり、フレームメモリ23に記憶された映像信号のフレームに対するフレームメモリ33に記憶された映像信号のフレームの差を求めるか、フレームメモリ33に記憶された映像信号のフレームに対するフレームメモリ23に記憶された映像信号のフレームの差を求めるか、のいずれの方法で差を求めてもよい。
フレームメモリ33は、書き込み部32によって書き込まれる映像信号を記憶する。
差分算出部34は、フレームメモリ23とフレームメモリ33のいずれか一方のメモリに記憶された映像信号のフレームと、もう一方のメモリのメモリに記憶された映像信号のフレームの差を、一方のメモリに記憶された映像信号のフレームの再生タイミングに対してもう一方のメモリに記憶された映像信号のフレームの再生タイミングを異ならせた複数の場合について求める。
差分算出部34は、差を求めるにあたり、フレームメモリ23に記憶された映像信号のフレームに対するフレームメモリ33に記憶された映像信号のフレームの差を求めるか、フレームメモリ33に記憶された映像信号のフレームに対するフレームメモリ23に記憶された映像信号のフレームの差を求めるか、のいずれの方法で差を求めてもよい。
積算部35は、差分算出部34が算出するそれぞれの差の和を求める。
制御信号生成部36は、積算部35が算出した和に基づいて、フレームメモリ23に記憶された映像信号の読み出し制御信号を生成する。制御信号生成部36は、生成した読み出し制御信号を同期回路25aに供給する。
また、制御信号生成部36は、生成した読み出し制御信号を同期回路25aに供給するのではなく、他の部に供給することもできる。
例えば、制御信号生成部36は、積算部35が算出した和に基づいて、フレームメモリ23に記憶された映像信号の読み出し制御信号を生成し、生成した読み出し制御信号をMP20に供給することもできる。この場合、MP20は、制御信号生成部36から供給される読み出し制御信号に基づいて、表示タイミングの差が1フレーム以内になるように、映像信号を出力するタイミングを変更(設定)する。
また、例えば、制御信号生成部36は、積算部35が算出した和に基づいて、フレームメモリ23に記憶された映像信号の読み出し制御信号を生成し、生成した読み出し制御信号を映像処理回路22または同期回路221に供給することもできる。この場合、読み出し制御信号が供給された映像処理回路22または同期回路221は、表示タイミングの差を1フレーム以内にするように、フレームメモリ23への書き込みのタイミングを変更する。なお、この場合、映像処理回路22の内部にフレームメモリが設けられる。そして、SEL21から得られた映像信号を映像処理回路22の内部にフレームメモリに一旦記憶し、映像処理回路22または同期回路221は、読み出し制御信号が供給されたタイミングに応じて、当該一旦記憶された映像信号を、表示タイミングの差が1フレーム以内となるタイミングで、フレームメモリ23への書き込みを行う。
同期回路25aは、同期回路25の機能を有するとともに、制御信号生成部36によって生成された読み出し制御信号をフレームメモリ23に供給する機能も有する。これにより、同期回路25aは、制御信号生成部36によって生成された読み出し制御信号に対応する映像信号のフレームの読み出しを行わせることができる。
制御信号生成部36は、積算部35が算出した和に基づいて、フレームメモリ23に記憶された映像信号の読み出し制御信号を生成する。制御信号生成部36は、生成した読み出し制御信号を同期回路25aに供給する。
また、制御信号生成部36は、生成した読み出し制御信号を同期回路25aに供給するのではなく、他の部に供給することもできる。
例えば、制御信号生成部36は、積算部35が算出した和に基づいて、フレームメモリ23に記憶された映像信号の読み出し制御信号を生成し、生成した読み出し制御信号をMP20に供給することもできる。この場合、MP20は、制御信号生成部36から供給される読み出し制御信号に基づいて、表示タイミングの差が1フレーム以内になるように、映像信号を出力するタイミングを変更(設定)する。
また、例えば、制御信号生成部36は、積算部35が算出した和に基づいて、フレームメモリ23に記憶された映像信号の読み出し制御信号を生成し、生成した読み出し制御信号を映像処理回路22または同期回路221に供給することもできる。この場合、読み出し制御信号が供給された映像処理回路22または同期回路221は、表示タイミングの差を1フレーム以内にするように、フレームメモリ23への書き込みのタイミングを変更する。なお、この場合、映像処理回路22の内部にフレームメモリが設けられる。そして、SEL21から得られた映像信号を映像処理回路22の内部にフレームメモリに一旦記憶し、映像処理回路22または同期回路221は、読み出し制御信号が供給されたタイミングに応じて、当該一旦記憶された映像信号を、表示タイミングの差が1フレーム以内となるタイミングで、フレームメモリ23への書き込みを行う。
同期回路25aは、同期回路25の機能を有するとともに、制御信号生成部36によって生成された読み出し制御信号をフレームメモリ23に供給する機能も有する。これにより、同期回路25aは、制御信号生成部36によって生成された読み出し制御信号に対応する映像信号のフレームの読み出しを行わせることができる。
制御部201は、表示装置2dの各部を制御する。例えば、制御部201は、映像信号線63から入力される映像信号がテスト映像信号であるか否かを判定する。例えば、制御部201は、映像信号に、テスト映像信号を再生する旨を表す制御信号が含まれているか否かを判定することで、テスト映像信号であるか否かを判定することができる。
制御部201は、映像信号がテスト映像信号であると判定した場合には、駆動回路26aに、映像信号を表示しないことを表す指示を出力し、映像がテスト映像信号ではない場合には、映像信号を表示しないことを表す指示を出力しない。
駆動回路26aは、テスト映像信号のフレームについては、表示デバイス27への表示は行わない。すなわち、駆動回路26aは、制御部201から映像信号を表示しないことを表す指示が入力されている場合には、テスト映像信号について非表示とする。例えば、駆動回路26aは、制御部201から映像信号を表示しないことを表す指示が入力されている場合には、表示デバイス17に対する駆動信号の出力を停止することで、非表示とするようにしてもよい。
また、駆動回路26aは、制御部201から映像信号を表示しないことを表す指示が入力されていない場合には、映像信号を表示デバイス27に表示する。このように、駆動回路26aは、制御信号生成部36が読み出し制御信号の生成を行うために用いたフレームについては、表示デバイス27への表示を行わない。
また、駆動回路26aは、制御部201から映像信号を表示しないことを表す指示が入力されている場合には、一定の映像信号を表示デバイス27に表示するようにしてもよい。一定の映像信号は、例えば、画面全体を特定の色で表示させる映像信号であってもよい。特定の色としては、黒または白を適用することができる。なお、一定の映像信号を表示する場合、駆動回路26aは、フレームメモリからの読み出しされる映像信号とは関係なく、一定の信号を表示する。
また、駆動回路26aは、制御部201から映像信号を表示しないことを表す指示が入力されている場合には、映像信号の表示をミュートするようにしてもよい。
また、駆動回路26aは、制御部201から映像信号を表示しないことを表す指示が入力されていない場合には、映像信号を表示デバイス27に表示する。このように、駆動回路26aは、制御信号生成部36が読み出し制御信号の生成を行うために用いたフレームについては、表示デバイス27への表示を行わない。
また、駆動回路26aは、制御部201から映像信号を表示しないことを表す指示が入力されている場合には、一定の映像信号を表示デバイス27に表示するようにしてもよい。一定の映像信号は、例えば、画面全体を特定の色で表示させる映像信号であってもよい。特定の色としては、黒または白を適用することができる。なお、一定の映像信号を表示する場合、駆動回路26aは、フレームメモリからの読み出しされる映像信号とは関係なく、一定の信号を表示する。
また、駆動回路26aは、制御部201から映像信号を表示しないことを表す指示が入力されている場合には、映像信号の表示をミュートするようにしてもよい。
図11は、図9における表示装置1dの動作を説明するフローチャートである。
SEL11は、入力する映像信号を選択する(ステップS201)。ここでは、SEL11は、MP10から供給される映像信号を選択する。
SEL11は、入力する映像信号を選択する(ステップS201)。ここでは、SEL11は、MP10から供給される映像信号を選択する。
次に、表示装置1dのリモコン装置または表示装置1dが備えるスケジュール機能によって、MP10から映像信号を出力する命令が発行されると(ステップS202)、制御部101は、当該命令を取得する。制御部101は、この命令を取得すると、MP10に対して、テスト映像信号を再生させる指示を出力するとともに、駆動回路16aに対して、映像信号を表示しないことを表す指示を駆動回路16aに出力する。
MP10は、制御部101からテスト映像信号の再生指示を取得すると、表示同期用の映像信号としてのテスト映像信号を一定時間出力する(ステップS203)。SEL11は、MP10から供給されるテスト映像信号を選択する。ここでは、テスト映像信号に収容されたフレーム数は予め決められているため、再生対象のテスト映像信号を再生することで、SEL11を介して、テスト映像信号を映像処理回路12と出力部18aに対して一定時間出力することができる。
出力部18aは、SEL11から得られたテスト映像信号を映像信号線62を介して後段の表示装置(ここでは表示装置2d)に出力する。出力部18aからテスト映像信号が出力されることで、表示装置2dは、このテスト映像信号の同期信号を用いて、映像信号のフレームを表示させるタイミングを決めることができる。
映像処理回路12は、SEL11からテスト映像信号を入力すると、テスト映像信号に含まれる同期信号を用い、この同期信号に対応するタイミングに従って、フレーム毎の映像信号を生成し、フレームメモリ13に書き込む(ステップS204)。この同期信号は、例えば、水平同期信号と垂直同期信号に基づいて、1つのフレーム画像を生成することが可能なタイミングを表す信号である。例えば、同期信号は、映像メディアの各フレームを読み出しさせるタイミングを表す信号である。また、同期信号は、一定間隔で映像メディアの各フレームを順に読み出しさせるタイミングを表す。
一方、SEL14は、MP10から出力されるテスト映像信号を選択し、同期回路15に出力する。
同期回路15は、SEL14からテスト映像信号が入力されると、このテスト映像信号の水平同期信号や垂直同期信号に応じたタイミングに基づいて、フレームメモリ13から映像信号を読み出すためのタイミングを表す読み出し制御信号を生成する(ステップS205)。
同期回路15は、SEL14からテスト映像信号が入力されると、このテスト映像信号の水平同期信号や垂直同期信号に応じたタイミングに基づいて、フレームメモリ13から映像信号を読み出すためのタイミングを表す読み出し制御信号を生成する(ステップS205)。
フレームメモリ13は、同期回路15から出力される読み出し制御信号に従って、自身に記憶された映像信号をフレーム毎に出力する(ステップS206)。
駆動回路16aは、制御部101から映像信号を表示しないことを表す指示が入力されているため、この指示が入力されている間においては、フレームメモリ13から出力されるフレームについて、表示デバイス17には表示させない。
駆動回路16aは、制御部101から映像信号を表示しないことを表す指示が入力されているため、この指示が入力されている間においては、フレームメモリ13から出力されるフレームについて、表示デバイス17には表示させない。
一方、テスト映像信号の出力が終了すると、MP10は、実際に表示デバイス17に表示させる対象である映像信号を出力する(ステップS207)。制御部101は、MP10によって再生される映像信号がテスト映像信号から実際に表示デバイス17に表示する映像信号に切り替わったタイミングで、駆動回路16aに対する映像信号を表示しないことを表す指示の出力を停止する。これにより、映像信号が映像処理回路12によってフレームメモリ13に書き込まれる。また、同期回路15は、SEL14から、実際に表示デバイス17に表示する映像信号が供給されると、この映像信号の水平同期信号や垂直同期信号に応じたタイミングに基づいて、フレームメモリ13から映像信号を読み出すためのタイミングを表す読み出し制御信号を生成する。
フレームメモリ13は、同期回路15からの読み出し制御信号に基づいて、自身に記憶された映像信号をフレーム毎に出力する。駆動回路16aは、フレームメモリ13から出力されたフレーム毎の映像信号を表示デバイス17に表示させる(ステップS208)。
この後は、ステップS204からステップS208が繰り返されることで、表示デバイス17に映像信号が表示される。
このように、テスト映像信号が再生されている間においては、表示デバイス17にテスト映像信号が表示されないようにし、テスト映像信号から実際に表示する映像信号に切り替わると、映像信号が表示デバイス17に表示される。
この後は、ステップS204からステップS208が繰り返されることで、表示デバイス17に映像信号が表示される。
このように、テスト映像信号が再生されている間においては、表示デバイス17にテスト映像信号が表示されないようにし、テスト映像信号から実際に表示する映像信号に切り替わると、映像信号が表示デバイス17に表示される。
次に、表示装置2dの動作について図12のフローチャートを用いて説明する。
SEL21は、入力する映像信号を選択する(ステップS301)。ここでは、SEL21は、MP20から供給される映像信号を選択する。
SEL21は、入力する映像信号を選択する(ステップS301)。ここでは、SEL21は、MP20から供給される映像信号を選択する。
次に、表示装置2dのリモコン装置または表示装置2dが備えるスケジュール機能によって、MP20から映像信号を出力する命令が発行されると(ステップS302)、MP20は、当該命令を取得し、この命令に従って、テスト映像信号を一定時間出力する(ステップS303)。また、積算部35は、積算結果をリセットする。このリセットはステップS303のタイミングで行ってもよいし、ステップS302の映像信号を出力する命令が発行されたタイミングであってもよい。
また、ここで、テスト映像信号に収容されたフレーム数は予め決められているため、再生対象のテスト映像信号を再生することで、SEL21を介して、テスト映像信号を映像処理回路22と出力部28に対して一定時間出力することができる。
出力部28は、テスト映像信号を映像信号線63を介して出力する。出力部28から出力されたテスト映像信号は、フレームメモリ33と、制御部201と、後段の表示装置に供給される。フレームメモリ33は、出力部28から出力されるテスト映像信号を記憶する。ここで、フレームメモリ33の記憶容量は、テスト映像信号の各フレームを記憶することが可能な容量である。例えば、テスト映像信号が5フレーム分の映像信号である場合には、フレームメモリ33は、5フレーム分の映像信号を記憶することが可能な記憶領域を有する。なお、フレームメモリ33が記憶可能なフレーム数に応じて、テスト映像信号に含まれる映像信号のフレーム数が設定されていてもよい。
出力部28は、テスト映像信号を映像信号線63を介して出力する。出力部28から出力されたテスト映像信号は、フレームメモリ33と、制御部201と、後段の表示装置に供給される。フレームメモリ33は、出力部28から出力されるテスト映像信号を記憶する。ここで、フレームメモリ33の記憶容量は、テスト映像信号の各フレームを記憶することが可能な容量である。例えば、テスト映像信号が5フレーム分の映像信号である場合には、フレームメモリ33は、5フレーム分の映像信号を記憶することが可能な記憶領域を有する。なお、フレームメモリ33が記憶可能なフレーム数に応じて、テスト映像信号に含まれる映像信号のフレーム数が設定されていてもよい。
制御部201は、出力部28から出力される映像信号がテスト映像信号であるか否かを判定する。ここでは、制御部201は、出力部28から出力された映像信号がテスト映像信号であると判定し、駆動回路26aに、映像信号を表示しないことを表す指示を出力する。これにより、テスト映像信号が出力部28から出力されてから、テスト映像信号ではない映像信号(本来表示すべき映像信号)が出力部28から出力されるまでの間においては、駆動回路26aは、表示デバイス17に表示を行わない。これにより、テスト映像信号を用いて同期信号を生成する間においては、表示デバイス17にテスト映像信号を表示させないようにすることができる。
映像処理回路22は、SEL21からテスト映像信号を入力すると、テスト映像信号に含まれる同期信号を用い、この同期信号に対応するタイミングに従って、フレーム毎の映像信号を生成し、フレームメモリ23に書き込む(ステップS304)。この同期信号は、例えば、水平同期信号と垂直同期信号に基づいて、1つのフレーム画像を生成することが可能なタイミングを表す信号である。ここで、フレームメモリ23の記憶容量は、テスト映像信号の各フレームを記憶することが可能な容量である。例えば、テスト映像信号が5フレーム分の映像信号である場合には、フレームメモリ23は、5フレーム分の映像信号を記憶することが可能な記憶領域を有する。なお、フレームメモリ23が記憶可能なフレーム数に応じて、テスト映像信号に含まれる映像信号のフレーム数が設定されていてもよい。
SEL24は、映像信号線62から供給される映像信号を選択し、同期回路25aに供給する。ここでは、テスト映像信号がSEL24から同期回路25aに供給される。同期回路25aは、SEL24から得られる映像信号の水平同期信号や垂直同期信号に応じたタイミングに基づいて、フレームメモリ23から映像信号を読み出すためのタイミングを表す読み出し制御信号を生成する(ステップS305)。
フレームメモリ23は、同期回路25aから出力される読み出し制御信号に従って、自身に記憶された映像信号をフレーム毎に出力する(ステップS306)。このフレーム毎の映像信号は、駆動回路26aと差分算出部34に供給される。
一方、フレームメモリ23からフレーム毎の映像信号が供給されると、差分算出部34は、フレームメモリ33に記憶されたフレーム毎の映像信号とフレームメモリ23から供給されるフレーム毎の映像信号の差分を演算する。積算部35は、その得られた差分を積算し、積算結果を記憶する(ステップS307)。
そして、差分算出部34は、ステップS303からステップS307の処理を繰り返して実行する。ここで差分算出部34は、ステップS303からステップS307の処理を繰り返して行う毎に、ステップS305におけるフレームメモリ23からの読み出しを前回よりも1フレーム分遅らせた読み出し制御信号を生成する(ステップS308)。積算部35は、ステップS303からステップS307の処理を行う毎に積算値を算出し、算出された積算値をそれぞれ記憶する。
差分算出部34は、ステップS303からステップS307の処理を繰り返して実行する回数、フレームメモリ23に記憶されるテスト映像信号のフレームの数に応じて決定し、決定された回数に従って繰り返して行う(ステップS309)。ここでは、テスト映像信号のフレーム数が5であり、フレームメモリ23には、5フレーム分の映像信号が記憶されているため、5回繰り返す。これにより、例えば、ステップS308を5回目に実行する際には、5フレーム分遅らせるタイミングで読み出し制御信号が生成された上で、差分の積算が求められる。
例えば、1回目にステップS307を実行する場合におけるフレームメモリ23とフレームメモリ33の関係を図13Aに示す。2回目にステップS307を実行する場合には、図13Bに示すように、フレームメモリ23のフレームは、フレームメモリ33のフレームを基準にして、前回(1回目)におけるフレームメモリ23のフレームの再生タイミングよりも1フレーム分の時間が遅れたタイミングで再生された場合について、フレームメモリ23とフレームメモリ33のそれぞれのフレームの差を求める。
そして同様に、3回目、4回目においてもそれぞれ1フレームずつフレームメモリ23のフレーム分の時間が遅れたタイミングで再生された場合について、フレームメモリ23とフレームメモリ33のそれぞれのフレームの差を求める。
そして、5回目にステップS307を実行する場合におけるフレームメモリ23とフレームメモリ33の関係を図13Cに示す。
このようにして、積算部35は、1回目から5回目にステップS307を実行した場合における差分の積算値(d1a、d2a、d3a、d4a、d5a)をそれぞれ求める。
そして同様に、3回目、4回目においてもそれぞれ1フレームずつフレームメモリ23のフレーム分の時間が遅れたタイミングで再生された場合について、フレームメモリ23とフレームメモリ33のそれぞれのフレームの差を求める。
そして、5回目にステップS307を実行する場合におけるフレームメモリ23とフレームメモリ33の関係を図13Cに示す。
このようにして、積算部35は、1回目から5回目にステップS307を実行した場合における差分の積算値(d1a、d2a、d3a、d4a、d5a)をそれぞれ求める。
この差分は、フレームメモリ23のフレームの再生時間に対応するフレームメモリ33のフレームがある場合に、その対応するフレーム同士における差を求めるようにしてもよい。フレームメモリ23のフレームの再生時間に対応するフレームメモリ33のフレームが1つもない場合には、6フレーム以上の時間差があるとして判定することができ、この再生タイミングについては、読み出し制御信号の生成には用いないようにすることができる。
次に、差分算出部34は、フレームメモリ23の読み出し制御信号を1回目のタイミングに戻し、その上で、フレームメモリ33の読み出しを1フレーム遅らせ、フレームメモリ33に記憶されたフレーム毎の映像信号とフレームメモリ23から供給されるフレーム毎の映像信号の差分を演算し、差分が得られる毎にその得られた差分を求める。積算部35は、差分の積算値を求め、積算結果を記憶する(ステップS310)。
そして、差分算出部34は、差分の積算値算出処理を繰り返して行う。この差分の積算値算出処理は上述のステップS303からステップS307の処理と同様である。ここで差分算出部34は、ステップS305における読み出し制御信号は変更せず、フレームメモリ33の読み出し制御信号を前回より1フレーム遅らせて差分の積算値算出処理を行う(ステップS311)。
そして、差分算出部34は、差分の積算値算出処理を繰り返して行う。この差分の積算値算出処理は上述のステップS303からステップS307の処理と同様である。ここで差分算出部34は、ステップS305における読み出し制御信号は変更せず、フレームメモリ33の読み出し制御信号を前回より1フレーム遅らせて差分の積算値算出処理を行う(ステップS311)。
差分算出部34は、差分の積算値算出処理を、フレームメモリ33に記憶されるテスト映像信号のフレームの数に応じて繰り返して行う(ステップS312)。ここでは、フレームメモリ33に記憶されるフレーム数よりも1少ない数の分だけ繰り返す。より具体的には、フレームメモリ33に記憶されるテスト映像信号のフレーム数が5である場合には、4回繰り返す。これにより、例えば、ステップS308を4回目に実行する際には、4フレーム分遅らせるタイミングで読み出し制御信号が生成された上で、差分の積算が求められる。
例えば、1回目にステップS310を実行する場合におけるフレームメモリ23とフレームメモリ33の関係を図14Aに示す。2回目にステップS310を実行する場合には、図14Bに示すように、フレームメモリ33のフレームは、フレームメモリ23のフレームを基準にして、前回(1回目)におけるフレームメモリ23のフレームの再生タイミングよりも1フレーム分の時間が遅れたタイミングで再生された場合について、フレームメモリ23とフレームメモリ33のそれぞれのフレームの差が求められる。
そして同様に、3回目においてもフレームメモリ23の映像信号のフレームを1フレーム分の時間を遅らせたタイミングで再生された場合について、フレームメモリ23とフレームメモリ33のそれぞれのフレームの差が求められる。
そして、4回目にステップS310を実行する場合におけるフレームメモリ23とフレームメモリ33の関係を図14Cに示す。
このようにして、積算部35は、1回目から5回目にステップS307を実行した場合における差分の積算値(d2b、d2b、d3b、d4b(対応フレームなし))をそれぞれ求める。
そして同様に、3回目においてもフレームメモリ23の映像信号のフレームを1フレーム分の時間を遅らせたタイミングで再生された場合について、フレームメモリ23とフレームメモリ33のそれぞれのフレームの差が求められる。
そして、4回目にステップS310を実行する場合におけるフレームメモリ23とフレームメモリ33の関係を図14Cに示す。
このようにして、積算部35は、1回目から5回目にステップS307を実行した場合における差分の積算値(d2b、d2b、d3b、d4b(対応フレームなし))をそれぞれ求める。
また、ステップS310において求められる差分は、フレームメモリ23のフレームの再生時間に対応するフレームメモリ33のフレームがある場合に、その対応するフレーム同士における差を求めるようにしてもよい。フレームメモリ23のフレームの再生時間に対応するフレームメモリ33のフレームが1つもない場合には、6フレーム以上の時間差があるとして判定することができ、この再生タイミングについては、読み出し制御信号の生成には用いないようにすることができる。
また、フレームメモリ23のフレームの再生時間に対応するフレームメモリ33のフレームがない場合には、差分算出部34が、フレームメモリ23のフレームの再生時間に対応するフレームメモリ33のフレームがある場合におけるフレーム同士の差よりも差が大きくなるような所定のフレームを、フレームメモリ33のフレームとして用いて、差を求めるようにしてもよい。所定のフレームとしては、例えば、全域が黒を表示するようなフレーム(全黒のフレーム)を用いてもよい。
また、フレームメモリ23のフレームの再生時間に対応するフレームメモリ33のフレームがない場合には、差分算出部34が対応するフレームがないことを検出し、フレームメモリ23のフレームの再生時間に対応するフレームメモリ33のフレームがある場合におけるフレーム同士の差よりも大きな差分を示す情報を出力するようにしてもよい。
また、フレームメモリ23のフレームの再生時間に対応するフレームメモリ33のフレームがない場合には、差分算出部34が、フレームメモリ23のフレームの再生時間に対応するフレームメモリ33のフレームがある場合におけるフレーム同士の差よりも差が大きくなるような所定のフレームを、フレームメモリ33のフレームとして用いて、差を求めるようにしてもよい。所定のフレームとしては、例えば、全域が黒を表示するようなフレーム(全黒のフレーム)を用いてもよい。
また、フレームメモリ23のフレームの再生時間に対応するフレームメモリ33のフレームがない場合には、差分算出部34が対応するフレームがないことを検出し、フレームメモリ23のフレームの再生時間に対応するフレームメモリ33のフレームがある場合におけるフレーム同士の差よりも大きな差分を示す情報を出力するようにしてもよい。
次に、フレームメモリ33は、自身に記憶された映像信号を読み出すための読み出し制御信号を1回目のタイミングに戻す(ステップS313)。1回目のタイミングとは、ステップS310を最初に実行する際の読み出し制御信号のタイミングである。
積算部35は、記憶した各積算値を制御信号生成部36に出力する。
制御信号生成部36は、各積算値の中で(上記の例では合計9回)、出力部28に接続された映像信号線63から得られる映像信号とフレームメモリ23から出力される映像信号66のタイミングが一致している場合に相当する値があるいか否かを判定し、タイミングが一致している場合に相当する値があれば、そのときの読み出し制御信号を、フレームメモリ23の読み出し制御信号として生成する(ステップS314)。
制御信号生成部36は、各積算値の中で(上記の例では合計9回)、出力部28に接続された映像信号線63から得られる映像信号とフレームメモリ23から出力される映像信号66のタイミングが一致している場合に相当する値があるいか否かを判定し、タイミングが一致している場合に相当する値があれば、そのときの読み出し制御信号を、フレームメモリ23の読み出し制御信号として生成する(ステップS314)。
ここで、テスト映像信号に含まれるフレーム数と各フレームの映像の内容は予め解っている。そのため、フレームメモリ23とフレームメモリ33のそれぞれのフレームの差を算出するにあたり、フレームメモリ33のフレームに対するフレームメモリ23のフレームの差分の累積値を、フレームメモリ33のフレームに対するフレームメモリ33のフレームを1フレーム分から5フレーム分を遅らせた場合のそれぞれについての累積値を予め計算しておき、制御信号生成部36の内部のメモリにそれぞれの累積値を予め記憶しておく。さらに、フレームメモリ23のフレームに対するフレームメモリ33のフレームの差分の累積値を、フレームメモリ33のフレームに対するフレームメモリ23のフレームを1フレーム分から4フレーム分を遅らせた場合のそれぞれについての累積値を予め計算しておき、制御信号生成部36の内部のメモリにそれぞれの累積値を予め記憶しておく。その上で、制御信号生成部36は、各累積値のうち、いずれの累積値がフレームメモリ23とフレームとフレームメモリ33のフレームとが一致した場合の累積値であるかを予め記憶しておく。
そして、制御信号生成部36は、ステップS314において求められた各累積値のうち、フレームメモリ23とフレームとフレームメモリ33のフレームとが一致した場合の累積値に一致する累積値があれば、その累積値が求められた場合におけるフレームメモリ33とフレームメモリ23の再生タイミングに基づいて読み出し制御信号を生成することができる。これにより、最前段の表示装置に対する自表示装置の再生タイミングを一致させることができる。
また、仮に、フレームメモリ23とフレームとフレームメモリ33のフレームとが一致した場合の累積値に一致する累積値がステップS314において得られない場合もあり得る。このような場合には、予め記憶された複数の累積値のうち、フレームメモリ23とフレームとフレームメモリ33のフレームとが一致する場合の再生タイミングになるべく近い再生タイミングとなるフレーム同士の組み合わせの累積値に一致する累積値を選択する。そして、選択された累積値が算出されたフレームメモリ23とフレームメモリ23のフレームの組み合わせに基づく読み出し制御信号を生成する。これにより、最前段の表示装置に対する自表示装置の再生タイミングのずれを数フレーム程度に抑えることができる。
そして、制御信号生成部36は、ステップS314において求められた各累積値のうち、フレームメモリ23とフレームとフレームメモリ33のフレームとが一致した場合の累積値に一致する累積値があれば、その累積値が求められた場合におけるフレームメモリ33とフレームメモリ23の再生タイミングに基づいて読み出し制御信号を生成することができる。これにより、最前段の表示装置に対する自表示装置の再生タイミングを一致させることができる。
また、仮に、フレームメモリ23とフレームとフレームメモリ33のフレームとが一致した場合の累積値に一致する累積値がステップS314において得られない場合もあり得る。このような場合には、予め記憶された複数の累積値のうち、フレームメモリ23とフレームとフレームメモリ33のフレームとが一致する場合の再生タイミングになるべく近い再生タイミングとなるフレーム同士の組み合わせの累積値に一致する累積値を選択する。そして、選択された累積値が算出されたフレームメモリ23とフレームメモリ23のフレームの組み合わせに基づく読み出し制御信号を生成する。これにより、最前段の表示装置に対する自表示装置の再生タイミングのずれを数フレーム程度に抑えることができる。
読み出し制御信号が生成されると、MP20は、本来表示すべきコンテンツとなる映像信号を出力する(ステップS315)。ここでは、制御信号生成部36は、テスト映像信号を再生している間に、積算部35によって求められた積算値に応じて読み出し制御信号を生成することができるため、表示装置1dと表示装置2dにおいて、MP10とMP20において、本来表示すべき映像信号の再生タイミングは、乖離しすぎない程度であることが好ましい。SEL21は、MP20によって再生された映像信号を映像処理回路22と出力部28に供給する。出力部28は、SEL21から映像信号が供給されるが、映像信号がMP20によって再生されているため、映像信号線62から供給される映像信号を選択し、後段の表示装置に映像信号を出力する。これにより、後段の表示装置において、1台目の表示装置から供給される映像信号の同期信号を用いてMPで再生される映像信号をフレームメモリから読み出すことができる。
また、表示装置2dは、読み出し制御信号が生成されたあと、本来表示すべきコンテンツとなる映像信号を出力する処理を連続的に行ってもよい。また、表示装置2dは、図12に基づく映像信号の表示タイミングを同期させる同期処理を行った後、読み出し制御信号が生成されたあと、外部から再生指示が入力されたタイミングに応じて、本来表示すべきコンテンツとなる映像信号を出力する処理を実行してもよい。
表示装置2d等のマルチディスプレイシステムにおける後段側の各表示装置が、図12に基づく映像信号の表示タイミングを同期させる同期処理を行った後は、マルチディスプレイシステム全体として各表示装置の同期がとれた状態となる。そのため、本来表示すべきコンテンツとなる映像信号を表示する場合には、マルチディスプレイシステム全体として同期させて(表示タイミングを一致させて)表示することができる。
また、マルチディスプレイシステムにおける表示装置は、図12において説明した同期処理を実行した後は、図5において説明をした同期処理を実行することができる。これにより、図12における同期処理を行うことで、表示タイミングのずれを1フレーム以内に収めることができ、その上で、図5において説明した同期処理を実行することで、表示タイミングのずれをさらに小さくすることができる。
また、表示装置2dは、読み出し制御信号が生成されたあと、本来表示すべきコンテンツとなる映像信号を出力する処理を連続的に行ってもよい。また、表示装置2dは、図12に基づく映像信号の表示タイミングを同期させる同期処理を行った後、読み出し制御信号が生成されたあと、外部から再生指示が入力されたタイミングに応じて、本来表示すべきコンテンツとなる映像信号を出力する処理を実行してもよい。
表示装置2d等のマルチディスプレイシステムにおける後段側の各表示装置が、図12に基づく映像信号の表示タイミングを同期させる同期処理を行った後は、マルチディスプレイシステム全体として各表示装置の同期がとれた状態となる。そのため、本来表示すべきコンテンツとなる映像信号を表示する場合には、マルチディスプレイシステム全体として同期させて(表示タイミングを一致させて)表示することができる。
また、マルチディスプレイシステムにおける表示装置は、図12において説明した同期処理を実行した後は、図5において説明をした同期処理を実行することができる。これにより、図12における同期処理を行うことで、表示タイミングのずれを1フレーム以内に収めることができ、その上で、図5において説明した同期処理を実行することで、表示タイミングのずれをさらに小さくすることができる。
映像処理回路22は、MP20によって再生された映像信号を、この映像信号に含まれる同期信号に応じたフレームを生成し、フレーム毎にフレームメモリ23に記憶する。
同期回路25aは、制御信号生成部36によって生成された読み出し制御信号に従って、フレームメモリ23から映像信号をフレーム毎に読み出しを行わせる。これにより、フレームメモリ23からは、制御信号生成部36によって生成された読み出し制御信号に従って、映像信号のフレームが順次駆動回路26aに供給される。駆動回路26aはフレームメモリ23から供給される映像信号をフレーム毎に表示デバイス27によって表示する(ステップS316)。
同期回路25aは、制御信号生成部36によって生成された読み出し制御信号に従って、フレームメモリ23から映像信号をフレーム毎に読み出しを行わせる。これにより、フレームメモリ23からは、制御信号生成部36によって生成された読み出し制御信号に従って、映像信号のフレームが順次駆動回路26aに供給される。駆動回路26aはフレームメモリ23から供給される映像信号をフレーム毎に表示デバイス27によって表示する(ステップS316)。
このように、フレームメモリ23とフレームメモリ33に記憶された映像信号の複数のフレームの差分を積算することで、その複数フレームの範囲内において表示タイミングが一致しているかを判別することができる。これにより、表示タイミングの差が数フレーム分あったとしても、表示タイミングを一致させることができる。
また、表示タイミングを一致させることができる範囲が1フレーム以内の差に限られるものではない。例えば、図15に示すように、表示装置1d(フレームメモリ13)と表示装置2d(フレームメモリ23)のフレームの表示タイミングの差が2フレーム以上であっても、数フレームの範囲内であれば、表示タイミングを一致させるようにすることができる。
また、この複数のフレームの範囲内において一致するタイミングがなかったとしても、表示タイミングのずれの程度が1フレーム以内又は複数フレーム程度以内とすることができる。
また、表示タイミングを一致させることができる範囲が1フレーム以内の差に限られるものではない。例えば、図15に示すように、表示装置1d(フレームメモリ13)と表示装置2d(フレームメモリ23)のフレームの表示タイミングの差が2フレーム以上であっても、数フレームの範囲内であれば、表示タイミングを一致させるようにすることができる。
また、この複数のフレームの範囲内において一致するタイミングがなかったとしても、表示タイミングのずれの程度が1フレーム以内又は複数フレーム程度以内とすることができる。
図16は、第6実施形態における表示装置2eの機能を表す概略ブロック図である。この表示装置2eは、第5実施形態における表示装置2dの一部と共通する部分がある。この共通する部分については、同じ符号を付し、その説明を省略する。
比較部37は、フレームメモリ23から読み出された映像信号とフレームメモリ33から読み出された映像信号とを、フレーム毎に比較する。例えば、比較部37は、フレームメモリ23から読み出された映像信号のフレームとフレームメモリ33から読み出された映像信号のフレームとを比較し、そのフレームに差がないまたは差分が閾値以下の場合には、フレームが一致していると判定する。ここで、フレームメモリ23及びフレームメモリ33に記憶される映像信号は、同期をとるために用いられるテスト用信号である同期用映像信号であってもよい。
制御信号生成部36aは、比較部37の比較結果に基づいて、フレームメモリ23に記憶された、映像信号の読み出しを行わせる制御信号を生成する。例えば、制御信号生成部36aは、比較部37の比較結果が一致していることを示す場合または差分が閾値以下であることを示す場合には、映像信号の読み出しを行わせる制御信号を生成する。
比較部37は、フレームメモリ23から読み出された映像信号とフレームメモリ33から読み出された映像信号とを、フレーム毎に比較する。例えば、比較部37は、フレームメモリ23から読み出された映像信号のフレームとフレームメモリ33から読み出された映像信号のフレームとを比較し、そのフレームに差がないまたは差分が閾値以下の場合には、フレームが一致していると判定する。ここで、フレームメモリ23及びフレームメモリ33に記憶される映像信号は、同期をとるために用いられるテスト用信号である同期用映像信号であってもよい。
制御信号生成部36aは、比較部37の比較結果に基づいて、フレームメモリ23に記憶された、映像信号の読み出しを行わせる制御信号を生成する。例えば、制御信号生成部36aは、比較部37の比較結果が一致していることを示す場合または差分が閾値以下であることを示す場合には、映像信号の読み出しを行わせる制御信号を生成する。
同期回路25aは、制御信号36aによって生成された制御信号をフレームメモリ23に供給する。これにより、同期回路25aは、制御信号生成部36によって生成された制御信号に対応する映像信号のフレームの読み出しを行わせることができる。
また、フレームメモリ23のフレームの再生時間に対応するフレームメモリ33のフレームがない場合には、比較部37が、フレームメモリ23のフレームの再生時間に対応するフレームメモリ33のフレームがある場合におけるフレーム同士の差よりも差が大きくなるような所定のフレームを、フレームメモリ33のフレームとして用いて、比較するようにしてもよい。所定のフレームとしては、例えば、全域が黒を表示するようなフレーム(全黒のフレーム)を用いてもよい。
また、フレームメモリ23のフレームの再生時間に対応するフレームメモリ33のフレームがない場合には、比較部37が、対応するフレームがないことを検出し、フレームメモリ23のフレームの再生時間に対応するフレームメモリ33のフレームがある場合におけるフレーム同士の差よりも大きな差分を示す情報を出力するようにしてもよい。
また、フレームメモリ23のフレームの再生時間に対応するフレームメモリ33のフレームがない場合には、比較部37が、対応するフレームがないことを検出し、フレームメモリ23のフレームの再生時間に対応するフレームメモリ33のフレームがある場合におけるフレーム同士の差よりも大きな差分を示す情報を出力するようにしてもよい。
図17は、第7実施形態における表示装置2fの機能を表す概略ブロック図である。
メモリ23fは、映像再生装置から入力される映像信号を記憶する。この映像再生装置は、表示装置2fの外部に接続されていてもよい。
メモリ33fは、映像再生装置に対応する映像信号であって複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置とは異なる第1表示装置から入力される映像信号を記憶する。
比較部37fは、メモリ23fから読み出された映像信号とメモリ33fから読み出された映像信号とを、フレーム毎に比較する。
読み出し制御部25fは、比較部37fの比較結果に基づいて、メモリ23fに記憶された映像再生装置から入力される映像信号の読み出しを行わせる。
表示部27fが、メモリ23から読み出される映像信号の映像を表示する。
メモリ23fは、映像再生装置から入力される映像信号を記憶する。この映像再生装置は、表示装置2fの外部に接続されていてもよい。
メモリ33fは、映像再生装置に対応する映像信号であって複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置とは異なる第1表示装置から入力される映像信号を記憶する。
比較部37fは、メモリ23fから読み出された映像信号とメモリ33fから読み出された映像信号とを、フレーム毎に比較する。
読み出し制御部25fは、比較部37fの比較結果に基づいて、メモリ23fに記憶された映像再生装置から入力される映像信号の読み出しを行わせる。
表示部27fが、メモリ23から読み出される映像信号の映像を表示する。
なお、上述した実施形態において、図1、図3、図4、図6、図9、図10、図16におけるMP、図7、図8における映像再生部について、表示装置内に設けられる場合について説明したが、これらについては、表示装置の外部に設けられていてもよい。
また、図3、図4、図6、図7、図8におけるいずれかの表示装置の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより表示処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、OSや周辺機器等のハードウェアを含むものとする。
また、「コンピュータシステム」は、WWWシステムを利用している場合であれば、ホームページ提供環境(あるいは表示環境)も含むものとする。
また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD-ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、サーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものを含むものとする。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよい。また、上記のプログラムを所定のサーバに記憶させておき、他の装置からの要求に応じて、当該プログラムを通信回線を介して配信(ダウンロード等)させるようにしてもよい。
また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD-ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、サーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものを含むものとする。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよい。また、上記のプログラムを所定のサーバに記憶させておき、他の装置からの要求に応じて、当該プログラムを通信回線を介して配信(ダウンロード等)させるようにしてもよい。
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
1、1a、1b、1c、2、3、4 表示装置
5 信号源
10、20、30、40 MP(メディアプレイヤ)
11、14、21、24 SEL(セレクタ)
12、22 映像処理回路
13、23 フレームメモリ
13b、13c メモリ
14b 取得部
15、25、35、45、111 同期回路
15b、15c 読み出し制御部
16、26 駆動回路
16b、16c 表示制御回路
17、27 表示デバイス
17b、17c 表示部
18、18c、28 出力部
19 RTC(リアルタイムクロック)
32 書き込み部
33 フレームメモリ
34 差分算出部
35 積算部
36 制御信号生成部
61、62、63、64 映像信号線
201 制御部
5 信号源
10、20、30、40 MP(メディアプレイヤ)
11、14、21、24 SEL(セレクタ)
12、22 映像処理回路
13、23 フレームメモリ
13b、13c メモリ
14b 取得部
15、25、35、45、111 同期回路
15b、15c 読み出し制御部
16、26 駆動回路
16b、16c 表示制御回路
17、27 表示デバイス
17b、17c 表示部
18、18c、28 出力部
19 RTC(リアルタイムクロック)
32 書き込み部
33 フレームメモリ
34 差分算出部
35 積算部
36 制御信号生成部
61、62、63、64 映像信号線
201 制御部
Claims (13)
- 映像再生装置から入力される映像信号を記憶する第1メモリと、
複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置とは異なる第1表示装置から前記映像信号を構成する1フレーム以内の周期で出力される、読み出しタイミングを示す読み出し制御信号を取得する取得部と、
前記タイミングに応じて前記第1メモリから前記映像信号を読み出しさせる読み出し制御部と、
前記第1メモリから読み出された前記映像信号の映像を表示する表示部と
を有する表示装置。 - 前記読み出し制御信号を後段に接続された表示装置に出力する出力部
を有する請求項1記載の表示装置。 - 前記映像再生装置から入力される映像信号に対応する映像信号であって前記第1表示装置から入力される映像信号を記憶する第2メモリを有し、
前記表示装置はさらに、
前記第1メモリから読み出された映像信号と前記第2メモリから読み出された映像信号とを、フレーム毎に比較する比較部と、
前記読み出し制御部は、前記比較部の比較結果に基づいて、前記第1メモリに記憶された前記映像再生装置から入力される映像信号の読み出しを行わせる
請求項1または請求項2に記載の表示装置。 - 前記表示制御回路は、前記制御信号生成部が前記読み出し制御信号の生成を行うために用いたフレームについては前記表示部への表示を行わない
請求項3に記載の表示装置。 - 前記制御信号生成部が前記読み出し制御信号の生成を行うために用いられるフレームの数は、予め定められた数以内である
請求項3または請求項4記載の表示装置。 - 映像再生装置から入力される映像信号を記憶するメモリと、
複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置において映像信号を構成するフレームを読み出すタイミングを示す読み出し制御信号を、1フレーム以内の周期で他の表示装置に出力する出力部と、
前記読み出し制御信号に応じて前記第1メモリから当該読み出し制御信号に対応する映像信号を読み出しさせる読み出し制御部と、
前記読み出しされた映像信号を表示する表示部と
を有する表示装置。 - 前記読み出し制御信号は、前記第1の表示装置において表示される映像信号の垂直同期信号または水平同期信号である
請求項1から請求項6のうちいずれか1項に記載の表示装置。 - 前記読み出し制御信号は、前記マルチディスプレイシステムにおける複数の表示装置をデイジーチェーン接続する信号線を介して送られる
請求項1から請求項7のうちいずれか1項に記載の表示装置。 - 映像再生装置から入力される映像信号を記憶する第1メモリと、
前記映像再生装置に対応する映像信号であって複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置とは異なる第1表示装置から入力される映像信号を記憶する第2メモリと、
前記第1メモリから読み出された映像信号と前記第2メモリから読み出された映像信号とを、フレーム毎に比較する比較部と、
前記比較部の比較結果に基づいて、前記第1メモリに記憶された前記映像再生装置から入力される映像信号の読み出しを行わせる読み出し制御部と、
前記第1メモリから読み出される前記映像信号の映像を表示する表示部と
を有する表示装置。 - 映像再生装置から入力される映像信号を記憶する第1メモリと、複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置において映像信号を構成するフレームを読み出すタイミングを示す読み出し制御信号を、1フレーム以内の周期で他の表示装置に出力する出力部と、前記読み出し制御信号に応じて前記第1メモリから当該読み出し制御信号に対応する映像信号を読み出しさせる読み出し制御部と、前記読み出しされた映像信号を表示する表示部とを有する第1表示装置と、
前記映像再生装置から入力される映像信号に対応する映像信号であって、前記第1表示装置から入力される映像信号を記憶する第2メモリと、自表示装置に接続される映像再生装置から入力される映像信号を記憶する第3メモリと、前記第1表示装置から前記映像信号を構成する1フレーム以内の周期で出力される、読み出しタイミングを表す読み出し制御信号を取得する取得部と、取得された読み出し制御信号に応じて前記第3メモリから当該読み出し制御信号に対応する映像信号を読み出しさせる読み出し制御部と、前記第3メモリから読み出しされた映像信号の映像を表示する表示部とを有する第2表示装置と
を有するマルチディスプレイシステム。 - 第1メモリが、映像再生装置から入力される映像信号を記憶し、
取得部が、複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置とは異なる第1表示装置から前記映像信号を構成する1フレーム以内の周期で出力される、読み出しタイミングを示す読み出し制御信号を取得し、
読み出し制御部が、前記タイミングに応じて前記第1メモリから前記映像信号の読み出しを行わせ、
表示部が、前記第1メモリから読み出された前記映像信号の映像を表示する
表示方法。 - メモリが、映像再生装置から入力される映像信号を記憶し、
出力部が、複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置において映像信号を構成するフレームを読み出すタイミングを示す読み出し制御信号を、1フレーム以内の周期で他の表示装置に出力し、
読み出し制御部が、前記読み出し制御信号に応じて前記メモリから当該読み出し制御信号に対応する映像信号を読み出しさせ、
表示部が、前記読み出しされた映像信号を表示する
表示方法。 - 第1メモリが、映像再生装置から入力される映像信号を記憶し、
第2メモリが、前記映像再生装置に対応する映像信号であって複数の表示装置によって構成されるマルチディスプレイシステムのうち自表示装置とは異なる第1表示装置から入力される映像信号を記憶し、
比較部が、前記第1メモリから読み出された映像信号と前記第2メモリから読み出された映像信号とを、フレーム毎に比較し、
読み出し制御部が、前記比較部の比較結果に基づいて、前記第1メモリに記憶された前記映像再生装置から入力される映像信号の読み出しを行わせる
表示部が、前記第1メモリから読み出される前記映像信号の映像を表示する
表示方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020506644A JP6986621B2 (ja) | 2018-03-15 | 2019-03-14 | 表示装置、マルチディスプレイシステム |
US16/975,977 US11573758B2 (en) | 2018-03-15 | 2019-03-14 | Display device and multi-display system |
CN201980017281.2A CN111819621B (zh) | 2018-03-15 | 2019-03-14 | 显示设备和多显示系统 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPPCT/JP2018/010200 | 2018-03-15 | ||
PCT/JP2018/010200 WO2019176046A1 (ja) | 2018-03-15 | 2018-03-15 | 表示装置、マルチディスプレイシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2019177095A1 true WO2019177095A1 (ja) | 2019-09-19 |
Family
ID=67906971
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2018/010200 WO2019176046A1 (ja) | 2018-03-15 | 2018-03-15 | 表示装置、マルチディスプレイシステム |
PCT/JP2019/010532 WO2019177095A1 (ja) | 2018-03-15 | 2019-03-14 | 表示装置、マルチディスプレイシステム |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2018/010200 WO2019176046A1 (ja) | 2018-03-15 | 2018-03-15 | 表示装置、マルチディスプレイシステム |
Country Status (4)
Country | Link |
---|---|
US (1) | US11573758B2 (ja) |
JP (1) | JP6986621B2 (ja) |
CN (1) | CN111819621B (ja) |
WO (2) | WO2019176046A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022118672A1 (ja) * | 2020-12-02 | 2022-06-09 | ソニーセミコンダクタソリューションズ株式会社 | 信号処理装置、信号処理方法、および表示システム |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6891913B2 (ja) * | 2019-03-25 | 2021-06-18 | カシオ計算機株式会社 | 電子表示装置及び表示制御方法 |
CN113050902A (zh) * | 2021-03-31 | 2021-06-29 | 京东方科技集团股份有限公司 | 拼接屏及其控制方法、系统 |
CN112817685B (zh) * | 2021-04-16 | 2021-07-23 | 湖北芯擎科技有限公司 | 一种显示切换方法、装置、电子设备和存储介质 |
US11733953B2 (en) | 2021-10-15 | 2023-08-22 | Dell Products L.P. | Information handling system remote access to display functionality of daisy chained displays |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004347739A (ja) * | 2003-05-21 | 2004-12-09 | Mitsubishi Electric Corp | デイジーチェイン回路、ディスプレイ装置、及びマルチディスプレイシステム |
JP2008051848A (ja) * | 2006-08-22 | 2008-03-06 | Seiko Epson Corp | 表示装置、マルチディスプレイシステム、同期制御方法、同期制御プログラム、および記録媒体 |
JP2012078393A (ja) * | 2010-09-30 | 2012-04-19 | Sharp Corp | マルチディスプレイ装置および映像信号発生装置 |
US20140111530A1 (en) * | 2012-10-22 | 2014-04-24 | Orion Co., Ltd. | Apparatus and method for buffering signal delay between display device in multi-display environment |
JP2017016041A (ja) * | 2015-07-06 | 2017-01-19 | パナソニックIpマネジメント株式会社 | 静止画送受信同期再生装置 |
US20180046424A1 (en) * | 2015-02-09 | 2018-02-15 | Lg Electronics Inc. | Display device and command transmission method thereof |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5321750A (en) * | 1989-02-07 | 1994-06-14 | Market Data Corporation | Restricted information distribution system apparatus and methods |
JP3374806B2 (ja) * | 1999-10-18 | 2003-02-10 | 日本電気株式会社 | 固定画素表示装置によるマルチ画面表示システム |
JP2002091411A (ja) | 2000-09-20 | 2002-03-27 | Matsushita Electric Ind Co Ltd | 映像装置及び映像表示方法 |
JP4698139B2 (ja) | 2003-10-31 | 2011-06-08 | Necディスプレイソリューションズ株式会社 | 画像表示装置及びマルチディスプレイ装置 |
US20090094658A1 (en) * | 2007-10-09 | 2009-04-09 | Genesis Microchip Inc. | Methods and systems for driving multiple displays |
JP2010156846A (ja) | 2008-12-26 | 2010-07-15 | Pentel Corp | マルチディスプレイシステム |
JP5687041B2 (ja) * | 2010-12-09 | 2015-03-18 | 三菱電機株式会社 | 情報表示装置および情報表示方法 |
US20130169755A1 (en) | 2011-12-28 | 2013-07-04 | Samsung Electronics Co., Ltd. | Signal processing device for processing plurality of 3d content, display device for displaying the content, and methods thereof |
CN202422700U (zh) | 2012-01-17 | 2012-09-05 | 深圳市迈普视通科技有限公司 | 一种支持多模式的led屏拼接装置 |
US8978075B1 (en) * | 2012-01-18 | 2015-03-10 | Coincident.Tv, Inc. | Associating media using metadata and controlling multiple-device synchronization and rendering |
WO2013190144A1 (en) * | 2012-06-22 | 2013-12-27 | Universitaet Des Saarlandes | Method and system for displaying pixels on display devices |
JP5930433B2 (ja) * | 2012-06-22 | 2016-06-08 | Necディスプレイソリューションズ株式会社 | ディスプレイ装置およびディスプレイ方法 |
US9514784B2 (en) * | 2014-05-09 | 2016-12-06 | Lg Electronics Inc. | Terminal and operating method thereof |
CN105516632B (zh) | 2015-11-13 | 2019-04-30 | 武汉精测电子集团股份有限公司 | Lvds视频信号转换为dp1.2视频信号的方法及系统 |
-
2018
- 2018-03-15 WO PCT/JP2018/010200 patent/WO2019176046A1/ja active Application Filing
-
2019
- 2019-03-14 WO PCT/JP2019/010532 patent/WO2019177095A1/ja active Application Filing
- 2019-03-14 US US16/975,977 patent/US11573758B2/en active Active
- 2019-03-14 CN CN201980017281.2A patent/CN111819621B/zh active Active
- 2019-03-14 JP JP2020506644A patent/JP6986621B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004347739A (ja) * | 2003-05-21 | 2004-12-09 | Mitsubishi Electric Corp | デイジーチェイン回路、ディスプレイ装置、及びマルチディスプレイシステム |
JP2008051848A (ja) * | 2006-08-22 | 2008-03-06 | Seiko Epson Corp | 表示装置、マルチディスプレイシステム、同期制御方法、同期制御プログラム、および記録媒体 |
JP2012078393A (ja) * | 2010-09-30 | 2012-04-19 | Sharp Corp | マルチディスプレイ装置および映像信号発生装置 |
US20140111530A1 (en) * | 2012-10-22 | 2014-04-24 | Orion Co., Ltd. | Apparatus and method for buffering signal delay between display device in multi-display environment |
US20180046424A1 (en) * | 2015-02-09 | 2018-02-15 | Lg Electronics Inc. | Display device and command transmission method thereof |
JP2017016041A (ja) * | 2015-07-06 | 2017-01-19 | パナソニックIpマネジメント株式会社 | 静止画送受信同期再生装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022118672A1 (ja) * | 2020-12-02 | 2022-06-09 | ソニーセミコンダクタソリューションズ株式会社 | 信号処理装置、信号処理方法、および表示システム |
Also Published As
Publication number | Publication date |
---|---|
JPWO2019177095A1 (ja) | 2020-12-03 |
CN111819621B (zh) | 2023-04-04 |
WO2019176046A1 (ja) | 2019-09-19 |
US11573758B2 (en) | 2023-02-07 |
CN111819621A (zh) | 2020-10-23 |
JP6986621B2 (ja) | 2021-12-22 |
US20210042081A1 (en) | 2021-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2019177095A1 (ja) | 表示装置、マルチディスプレイシステム | |
JPH0583588A (ja) | 画像処理装置 | |
KR102229927B1 (ko) | 멀티스크린 시스템, 영상분할서버 및 그 영상분할방법, 분할영상단말기 및 멀티스크린 제어방법 | |
US10652507B2 (en) | Display system, image processing apparatus, and display method | |
JP2006246307A (ja) | 画像データ処理装置 | |
JP4572144B2 (ja) | 表示パネル駆動装置および表示パネル駆動方法 | |
WO2018216198A1 (ja) | マルチ画面表示システム、画像表示装置、画像表示方法、および画像表示プログラム | |
JP4016914B2 (ja) | 動画表示制御システム | |
KR20070003621A (ko) | 정보 재생 장치 및 정보 재생 방법 | |
US20150189127A1 (en) | Video processing apparatus | |
JP2007221673A (ja) | 動画像ファイル生成プログラムおよび電子カメラ | |
CA2529404C (en) | Method and system for depicting digital display elements | |
JP3674258B2 (ja) | 画像信号処理装置 | |
JP2005338498A (ja) | 表示メモリ装置 | |
JP2006154378A (ja) | 画像表示制御装置 | |
WO2022137325A1 (ja) | 映像信号を合成する装置、方法及びプログラム | |
JP3286479B2 (ja) | 画像展示システム | |
JP2006310906A (ja) | 映像信号処理装置 | |
JPH0431892A (ja) | ビデオ信号表示装置 | |
JP3301196B2 (ja) | 走査変換装置 | |
KR100660962B1 (ko) | 디지털 디스플레이 요소를 표현하는 방법 및 시스템 | |
JP5839458B2 (ja) | 映像切換装置 | |
JP2919655B2 (ja) | ビデオディスクプレーヤの制御装置 | |
TWI493537B (zh) | 顯示系統及其資料傳遞方法 | |
JP2006270158A (ja) | 画像データ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 19767619 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2020506644 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 19767619 Country of ref document: EP Kind code of ref document: A1 |