WO2022118672A1 - 信号処理装置、信号処理方法、および表示システム - Google Patents

信号処理装置、信号処理方法、および表示システム Download PDF

Info

Publication number
WO2022118672A1
WO2022118672A1 PCT/JP2021/042532 JP2021042532W WO2022118672A1 WO 2022118672 A1 WO2022118672 A1 WO 2022118672A1 JP 2021042532 W JP2021042532 W JP 2021042532W WO 2022118672 A1 WO2022118672 A1 WO 2022118672A1
Authority
WO
WIPO (PCT)
Prior art keywords
timing
output
signal processing
input
processing device
Prior art date
Application number
PCT/JP2021/042532
Other languages
English (en)
French (fr)
Inventor
巧 小澤
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2022118672A1 publication Critical patent/WO2022118672A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/442—Monitoring of processes or resources, e.g. detecting the failure of a recording device, monitoring the downstream bandwidth, the number of times a movie has been viewed, the storage space available from the internal hard disk

Definitions

  • the present disclosure relates to a signal processing device, a signal processing method, and a display system, and in particular, a signal processing device, a signal processing method, which enables a multi-display wall system in which display timings are synchronized while suppressing input / output delays. And about the display system.
  • Patent Document 1 a video signal output device that synchronizes the timing of displaying video by each output device based on the time difference between the time required for video signal processing by each of the plurality of output devices and the time required for audio signal processing. Is disclosed.
  • This disclosure was made in view of such a situation, and makes it possible to realize a multi-display wall system in which display timings are synchronized while suppressing input / output delays.
  • the signal processing device of the present disclosure includes a timing control unit that controls to advance the start timing of some processing executed for an image signal input for displaying one image on a plurality of display devices.
  • the timing control unit controls the start timing of the first process based on the timing at which the second process executed immediately before the first process for the image signal is completed in all the display devices. It is a signal processing device.
  • the signal processing method of the present disclosure controls the signal processing device to advance the start timing of some processing performed on an image signal input for displaying one image on a plurality of display devices. It is a signal processing method that controls the start timing of the first process based on the timing at which the second process executed immediately before the first process for the image signal is completed in all the display devices. ..
  • the display system of the present disclosure comprises a plurality of display devices, each of which is a set of processes performed on an image signal input to display one image on the plurality of display devices. It has a timing control unit that controls the start timing to be advanced, and the timing control unit is a timing at which a second process executed immediately before the first process for the image signal is completed in all the display devices. Is a display system that controls the start timing of the first process based on the above.
  • the start timing of the first process is controlled based on the timing at which the second process executed immediately before the first process for the image signal is completed.
  • a multi-display wall system that displays one image on a plurality of display devices is known.
  • a fixed delay time is set as an input / output delay for each display device in order to synchronize the display timing while each display device performs image processing for improving image quality.
  • the display timing of each display device may be different due to the difference in the processing amount in each display device and the delay in distributing the image signal. Therefore, it is necessary to synchronize the display timings of all display devices.
  • FIG. 1 is a diagram illustrating the timing of each process executed on an image signal in a conventional display device.
  • FIG. 1 shows a process executed for an image signal in a period corresponding to one frame (one frame period).
  • tasks A, B, and C are executed as preprocessing for the input image signal.
  • Tasks A, B, and C are started at a timing based on a vertical synchronization signal (input Vsync) for input.
  • tasks D and E are executed as setting processing for image signal output processing.
  • Tasks D and E are started at the timing based on the vertical synchronization interrupt signal (output VsyncLineInt).
  • tasks F and G are executed as image signal output processing.
  • Tasks F and G are started at the timing based on the vertical synchronization signal (output Vsync) for output.
  • the input Vsync may be interrupted, different vertical synchronization signals are used for the input and the output in order not to interrupt the output of the image signal even in such a case.
  • processing time required for preprocessing also referred to as input task
  • setting processing also referred to as interrupt task
  • output processing also referred to as output task
  • the tasks in the input task differ depending on the situation, and the end timing of the input task is not always the same in each frame. Therefore, the length of the fixed delay is sufficiently set so that the end timing of the input task does not come after the start timing of the interrupt task.
  • the tasks in the interrupt task also differ depending on the situation, and the end timing of the interrupt task is not always the same in each frame. Therefore, the length of the fixed delay is sufficiently set so that the end timing of the interrupt task does not come after the start timing of the output task.
  • control is realized to advance the start timing of the interrupt task and the output task.
  • the time required for the input task (tasks A, B, C) is the processing time 1
  • the time required for the interrupt task (tasks D, E) is the processing time 2.
  • the time from the end timing of the input task to the start timing of the interrupt task is defined as the difference time 1
  • the time from the end timing of the interrupt task to the start timing of the output tasks (tasks F and G) is defined as the difference time 2.
  • the end timing of the input task is detected by executing the measurement task S1
  • the end timing of the interrupt task is detected by executing the measurement task S2.
  • the input / output delay due to the fixed delay described with reference to FIG. 1 is equal to the total time of the processing time 1, the processing time 2, the difference time 1, and the difference time 2.
  • the input / output delay can be reduced.
  • the length of the difference time 1 is the maximum length of time that the start timing of the interrupt task can be advanced
  • the length of the difference time 2 is the maximum length of the time that the start timing of the output task can be advanced.
  • the input / output delay can be reduced by the total time of the difference time 1 and the difference time 2.
  • the time obtained by subtracting the total time of the margin ⁇ and the margin ⁇ from the total time of the difference time 1 and the difference time 2 is the time that can reduce the input / output delay.
  • the start timing of the interrupt task is advanced so that the difference time 1 is equal to the margin ⁇
  • the start timing of the output task is advanced so that the difference time 2 is equal to the margin ⁇ . Will be done.
  • Multi-display wall system There is a display system using a huge display as one of the means for realizing the viewing of video contents on an ultra-large screen. However, in such a display system, the manufacturing cost of a large panel is high, and the restrictions on carry-in and installation are also large.
  • FIG. 4 is a block diagram showing a configuration example of a multi-display wall system.
  • the panels 100-1 to 100-4 are connected in a string (daisy chain connection), and the image signal is transmitted (distributed) in the order of panel 100-1, panel 100-2, panel 100-3, and panel 100-4. ).
  • an example is taken where an image signal is input to a multi-display wall system composed of two panels 100-1 and 100-2 as shown in FIG.
  • the image F1 is input in a certain frame period
  • the image F2 is input in the next frame period.
  • the image F1 and the image F2 are different images.
  • the left half of the image F1 and the image F2 is displayed on the panel 100-1, and the right half of the image F1 and the image F2 is displayed on the panel 100-2.
  • FIG. 6 shows the timing of each process executed on the image signal on the panels 100-1 and 100-2 when the above-mentioned technique for reducing the input / output delay is applied to the panels 100-1 and 100-2, respectively. It is a figure explaining.
  • the input task and the interrupt task are executed for the image F1. Then, at the timing T11, when the output task is executed, the left half of the output image corresponding to the image F1 is displayed on the panel 100-1.
  • the input task and the interrupt task are executed for the image F2. Then, at the timing T12, when the output task is executed, the left half of the output image corresponding to the image F2 is displayed on the panel 100-1.
  • the input task and the interrupt task are executed for the image F1. Then, at the timing T21, when the output task is executed, the right half of the output image corresponding to the image F1 is displayed on the panel 100-2.
  • the input task and the interrupt task are executed for the image F2. Then, at the timing T22, when the output task is executed, the right half of the output image corresponding to the image F2 is displayed on the panel 100-2.
  • the panel 100-1 and the panel 100-2 separately execute the reduction of the input / output delay (advancement of the interrupt task and the output task).
  • the timing of the input Vsync and the timing of the output Vsync are different between the panel 100-1 and the panel 100-2. Therefore, at the timing Tp when the output image corresponding to the image F2 is displayed on the panel 100-1, the panel 100-2 is before the output task for the image F2 is executed.
  • the panel 100-1 displays the left half of the output image corresponding to the image F2, while the panel 100-2 displays the output image corresponding to the image F1.
  • the right half is displayed.
  • the output Vsync of each panel is synchronized in a plurality of panels constituting the multi-display wall system to which the technique for reducing the input / output delay is applied.
  • the panel 100-1 and the panel 100-2 separately execute the reduction of the input / output delay (advance the interrupt task), and the timing of the output Vsync is set in all the panels. Try to match the timing of the slowest output Vsync.
  • the panel 100-1 matches the timing T11 for executing the output task for the image F1 with the timing T21 for executing the output task for the image F1 on the panel 100-2. Similarly, the panel 100-1 adjusts the timing T12 for executing the output task for the image F2 to the timing T22 for executing the output task for the image F2 on the panel 100-2.
  • the timing at which the output image corresponding to the image F2 is displayed on the panels 100-1 and 100-2 can be adjusted to the timing Tq.
  • the panel 100-1 displays the left half of the output image corresponding to the image F2
  • the panel 100-2 displays the right half of the output image corresponding to the image F2. It is possible to prevent the displayed images from being disjointed.
  • FIG. 10 is a block diagram showing a configuration example of a panel to which the technique according to the present disclosure is applied.
  • panel 100 when the above-mentioned panels 100-1 to 100-4 (100-1, 100-2) are not distinguished from each other, they are simply referred to as panel 100.
  • the panel 100 of FIG. 10 constitutes a multi-display wall system as a display system, and includes a signal processing device 110 and a display unit 120. That is, the signal processing device 110 and the display unit 120 are provided on each of the panels 100.
  • the signal processing device 110 controls the operation of the panel 100 as a display device.
  • the signal processing device 110 outputs the input image signal to the display unit 120 and supplies the input image signal to the subsequent panel 100 constituting the multi-display wall system.
  • the display unit 120 is composed of a liquid crystal display, an organic EL (Electro-Luminescence) display, or the like, and displays an image corresponding to an image signal from the signal processing device 110.
  • the image signal from the signal processing device 110 is an image signal corresponding to an image in a region corresponding to the arrangement of the panels 100 constituting the multi-display wall system.
  • the signal processing device 110 is configured to include a preprocessing unit 131, a memory 132, a signal processing unit 133, a timing control unit 134, a setting processing unit 135, a timing generation unit 136, and a synchronization signal generation unit 137.
  • the preprocessing unit 131 receives the input image signal and performs preprocessing on the received image signal.
  • the preprocessed image signal is supplied to the memory 132.
  • the memory 132 is configured as a frame memory, a frame buffer, a VRAM (Video Random Access Memory), or the like, and holds a preprocessed image signal in frame units.
  • the image signal held in the memory 132 is read out by the signal processing unit 133.
  • the signal processing unit 133 reads out the image signal held in the memory 132 based on the synchronization signal from the synchronization signal generation unit 137, and executes the output processing of the read image signal.
  • the output processing executed by the signal processing unit 133 includes, for example, I / P (Interlace / Progressive) conversion, enlargement / reduction display processing, cutting processing, colorimetry processing, image quality control processing, and the like. Further, a superimposition process of superimposing an OSD (On Screen Display) image on an image signal subjected to various processes may be performed.
  • the image signal subjected to various processing is output to the display unit 120.
  • the timing control unit 134 controls to advance the start timing of some processing executed for the image signal. Further, the timing control unit 134 ends the second process (for example, setting process for output process) executed immediately before the first process (for example, image signal output process) for the image signal in all the panels 100. The start timing of the first process is controlled based on the timing.
  • the timing control unit 134 controls the start timing of the setting process by the setting processing unit 135, the generation timing of the synchronization signal by the synchronization signal generation unit 137, and the like.
  • the timing control unit 134 determines the start timing of the setting process by the setting processing unit 135 by detecting the end timing of the preprocessing by the preprocessing unit 131. Further, the timing control unit 134 determines the synchronization signal generation timing by the synchronization signal generation unit 137, that is, the start timing of the image signal output processing by the signal processing unit 133, based on the notification of the end of all settings described later.
  • the setting processing unit 135 executes setting processing for output processing by the signal processing unit 133, and supplies the setting contents to the signal processing unit 133. Further, the setting processing unit 135 supplies the timing generation unit 136 with a setting end notification indicating that the setting processing has been completed.
  • the timing generation unit 136 outputs the setting completion notification from the setting processing unit 135 to the other panel 100. Specifically, the timing generation unit 136 sends the setting end notification from the setting processing unit 135 to the timing generation unit 136 of the front panel 100 based on the output timing of the setting end notification by the timing generation unit 136 of the subsequent panel 100. Output to.
  • the panels 100-1 to 100-4 shown in FIG. 11 are physically arranged as described with reference to FIG. 4 to form a multi-display wall system.
  • the panels 100-1 to 100-4 are daisy-chained, and the image signals are the panel 100-1, the panel 100-2, the panel 100-3, and the panel 100-4 as described above. It is transmitted in the order of.
  • the setting completion notification is transmitted in the order of panel 100-4, panel 100-3, panel 100-2, and panel 100-1 via a signal line connecting panels 100-1 to 100-4 in a daisy chain.
  • the timing generation unit 136 of the panel 100-4 outputs the setting completion notification from the setting processing unit 135 in the own device to the panel 100-3.
  • the timing generation unit 136 of the panel 100-3 outputs the setting end notification from the setting processing unit 135 in the own device to the panel 100-2 by taking a logical product with the setting end notification from the panel 100-4. do.
  • the timing generation unit 136 of the panel 100-2 outputs the setting end notification from the setting processing unit 135 in the own device to the panel 100-1 by taking a logical product with the setting end notification from the panel 100-3. do.
  • the timing generation unit 136 of the panel 100-1 takes a logical product of the setting end notification from the setting processing unit 135 in the own device and the setting end notification from the panel 100-2, so that all the panels 100 Generates a notification of the end of all settings indicating that the setting process has been completed.
  • the notification of the end of all settings is transmitted from the panel 100-1 in the order of the panel 100-2, the panel 100-3, and the panel 100-4 via the signal line connecting the panels 100-1 to 100-4 in a daisy chain. ..
  • the all setting end notification is input to each of the panels 100-1 to 100-4 based on the output timing of the latest setting end notification in all the panels 100-1 to 100-4.
  • tasks A, B, and C are executed as preprocessing (input task).
  • the input task is started at the timing based on the input Vsync.
  • interrupt task is executed as setting processing (interrupt task).
  • the interrupt task is started at the timing based on the output VsyncLineInt.
  • the start timing of the output tasks can be set in the panels 100-1 and 100-2. It can be adjusted to the timing Ts.
  • the time required for the input task (tasks A, B, C) is the processing time 1
  • the time required for the interrupt task (tasks D, E) is the processing time 2.
  • the time during which the interrupt task can be advanced is set as the reduceable time 1
  • the time during which the output tasks (tasks F and G) can be advanced is set as the reduceable time 2.
  • the reduceable time 1 is the time obtained by subtracting the margin ⁇ from the difference time from the end timing of the input task to the start timing of the interrupt task in each of the panels 100-1 and 100-2.
  • the reducible time 2 sets the margin ⁇ from the difference time from the end timing of the interrupt task in the panel 100-2 to the start timing (timing Ts) of the output task in all the panels 100-1 and 100-2. It will be the deducted time.
  • the output VsyncLineInt end flag is output from each of the panels 100-1 and 100-2 as the above-mentioned setting end notification.
  • the output VsyncLineInt end flag falls from H (High) to L (Low) at the start timing of the interrupt task (tasks D and E), and from L to H at the timing when the margin ⁇ minutes has elapsed from the end timing of the interrupt task. Stand up to.
  • the output VsyncLineInt end flag of all the panels is input to each of the panels 100-1 and 100-2 as the above-mentioned all setting end notification.
  • the output VsyncLineInt end flag of all panels goes down from H to L when the output VsyncLineInt end flag goes down from H to L in any panel 100, and goes up from L to H in all the panels 100. Stand up from L to H.
  • the reduceable time 2 is the time from the timing when the output VsyncLineInt end flag of all panels rises from L to H to the timing Ts.
  • the start timing of the interrupt task (tasks D and E) and the output task ( The start timing of tasks F and G) is advanced.
  • the start timing (output Vsync) of the output tasks (tasks F and G) in each of the panels 100-1 and 100-2 is advanced in a state of being synchronized with each other.
  • the start timings of the interrupt task (tasks D and E) and the output tasks (tasks F and G) as shown in FIG. 13 are advanced step by step for each frame.
  • the interrupt task is set so that the difference time from the end timing of the input task to the start timing of the interrupt task is equal to the margin ⁇ .
  • the start timing is advanced.
  • the start timing of the output task is advanced so that the difference time from the end timing of the interrupt task in the panel 100-2 to the start timing of the output task becomes equal to the margin ⁇ . Will be done.
  • the start timing of the interrupt task (tasks D and E) and the output task (task) are performed from the state in which the output Vsyncs of the panels 100-1 and 100-2 are synchronized.
  • An example in which the start timing of F, G) is advanced has been described.
  • the interrupt task (tasks D and E) and the output task (tasks F and G) are started while synchronizing the output Vsyncs of the panels 100-1 and 100-2, respectively.
  • An example in which the timing is advanced will be described.
  • the output Vsyncs of the panels 100-1 and 100-2 are not synchronized.
  • the start timing of the output task (task F, G) in the panel 100-1 is the timing before the reductionable time 2 of the output task (task F, G) in the panel 100-2.
  • the reduceable time 2 in the panel 100-1 is the time for delaying the start timing of the output tasks (tasks F and G) in the panel 100-1.
  • the start timing of the interrupt task (tasks D and E) and the output task ( The start timing of tasks F and G) is advanced. Further, the start timing of the output task (task F, G) in the panel 100-2 is advanced, while the start timing of the output task (task F, G) in the panel 100-1 is the output task (task) in the panel 100-2. It is delayed to synchronize with the start timing of F, G).
  • the start timings of the interrupt tasks (tasks D and E) and the output tasks (tasks F and G) are advanced (delayed) as shown in FIG. 16, and the output tasks (task F) in each of the panels 100-1 and 100-2. , G) start timing synchronization is performed step by step for each frame.
  • the interrupt task is set so that the difference time from the end timing of the input task to the start timing of the interrupt task is equal to the margin ⁇ .
  • the start timing is advanced.
  • the difference time from the end timing of the interrupt task to the start timing of the output task in the panel 100-2 is equal to the margin ⁇ while synchronizing the output Vsync.
  • the start timing of the output task is advanced.
  • the all-setting end notification (output VsyncLineInt end flag of all panels) is a signal based on the logical product of the setting end notification (output VsyncLineInt end flag) output from all the panels 100. did.
  • the all setting end notification may be a command generated in response to the output of the setting end notification in all the panels 100. can.
  • the input / output delay can be reduced collectively at a predetermined timing.
  • the input / output delay can be reduced collectively at a predetermined timing.
  • the image signal and the notification of the end of all settings may be directly input to each panel.
  • FIG. 18 is a block diagram showing a configuration example of a multi-display wall system in which a plurality of panels are connected in parallel.
  • the multi-display wall system of FIG. 18 also constitutes one huge display by arranging four panels 100-1 to 100-4 vertically 2 ⁇ horizontally 2. Further, the multi-display wall system of FIG. 18 includes a display control device 200 in addition to the four panels 100-1 to 100-4.
  • panels 100-1 to 100-4 are connected in parallel, and an image signal from the display control device 200 is parallel to each of panel 100-1, panel 100-2, panel 100-3, and panel 100-4. Is entered in.
  • the display control device 200 is configured to include a signal receiving unit 211, a signal output unit 212, and a timing generation unit 213.
  • the signal receiving unit 211 is composed of, for example, a tuner or the like, and receives the input image signal.
  • the signal receiving unit 211 may receive the image signal via a wired line or may receive the image signal via a wireless line.
  • the received image signal is supplied to the signal output unit 212.
  • the signal output unit 212 outputs an image signal from the signal reception unit 211 in parallel to each of the panels 100-1 to 100-4.
  • the timing generation unit 213 generates all setting end notifications based on the setting end notifications from panels 100-1 to 100-4, and inputs them in parallel to each of panels 100-1 to 100-4.
  • the all setting end notification may be generated as a signal based on the logical product of the setting end notification output from the panels 100-1 to 100-4, or the setting end notification is output on the panels 100-1 to 100-4. It may be generated as a command according to what has been done.
  • FIG. 19 is a block diagram showing a configuration example of panels 100-1 to 100-4 (panel 100) constituting the multi-display wall system of FIG.
  • the panel 100 of FIG. 19 includes a signal processing device 110 and a display unit 120, similar to the panel 100 of FIG.
  • the signal processing device 110 of FIG. 19 is configured to include a preprocessing unit 131, a memory 132, a signal processing unit 133, a timing control unit 134, a setting processing unit 135, and a synchronization signal generation unit 137. That is, the signal processing device 110 of FIG. 19 is different from the panel 100 of FIG. 10 in that it does not include the timing generation unit 136.
  • the setting processing unit 135 supplies a setting end notification indicating that the interrupt task has ended to the timing generation unit 213 of the display control device 200. Further, the timing control unit 134 outputs the synchronization signal generation timing by the synchronization signal generation unit 137, that is, the output of the image signal by the signal processing unit 133, based on the notification of the end of all settings from the timing generation unit 213 of the display control device 200. Determine when to start the task.
  • the signal processing device 110 can operate as follows.
  • the signal processing device 110 monitors the input task and the interrupt task, and detects the end of the input task and the interrupt task.
  • the signal processing device 110 may detect the start of an input task or an interrupt task, if necessary. Further, the signal processing device 110 may also monitor the output task and detect the start or end of the output task, if necessary.
  • Monitoring of the input task, the interrupt task, and the output task can be realized, for example, by using the function of the OS (Operating System) that is started on the computer when the signal processing device 110 is realized by the computer.
  • OS Operating System
  • a general method may be used to detect the start or end of a task. For example, the detection of the start or end of a task may be based on a specific event when the task starts or ends, or based on the creation or disappearance of a process corresponding to the monitored task on the OS. It may be done.
  • the process of detecting the end of the input task or the interrupt task by the signal processing device 110 also corresponds to the task in the input task or the interrupt task. Therefore, the timing for detecting the end of the input task or the interrupt task is actually performed before the end of the input task or the interrupt task. For example, a task for detection is executed in parallel with other tasks or periodically, and the end of a task other than the task for detection is detected. Then, after the end of the task is detected, the task for detection ends, so that the input task ends.
  • the signal processing device 110 calculates the length of the difference time from the detected end timing of the input task to the scheduled start timing of the interrupt task. Similarly, the signal processing device 110 calculates the length of the difference time from the end timing of the detected interrupt task to the scheduled start timing of the end task.
  • the scheduled start timing of the interrupt task or the end task may be the one detected as described above, or may be obtained from the predetermined fixed delay length or the end timing of the input task or the interrupt task. good.
  • the signal processing device 110 may calculate the time from the scheduled start timing of the input task to the end timing of the detected input task, that is, the required time of the input task. Similarly, the signal processing device 110 may calculate the time from the scheduled start timing of the interrupt task to the end timing of the detected interrupt task, that is, the required time of the interrupt task.
  • the signal processing device 110 determines whether or not to advance the scheduled start timing of the interrupt task or the output task. This determination is made at least based on the end timing of the input task and the interrupt task.
  • the signal processing device 110 may determine whether or not to carry out ahead of schedule based on the length of the difference time. For example, if the length of the difference time is equal to or greater than the threshold value, it is determined that the advancement is performed. Further, the signal processing device 110 may determine whether or not to carry out the advance movement based on the time required for the input task and the interrupt task. If the required time of the input task or the interrupt task is equal to or less than the threshold value, it is determined that the advancement is performed assuming that the difference time is sufficiently long. Since the length of the difference time and the required time are calculated based on the end timing of the input task or the interrupt task, the judgment based on the length of the difference time or the required time is also based on the end timing of the input task or the interrupt task. It can be said that.
  • the signal processing device 110 may determine whether or not to carry out the advance advance based on at least one of the operation information from the operation unit (not shown) and the image signal information acquired from the image signal. For example, when the signal processing device 110 receives an instruction to change the setting from the operation information or the image signal information, the signal processing device 110 may determine that the time required for the input task increases with the setting change, and may determine that the advancement is not performed. .. Further, a rule may be set in advance that the setting change A is not carried out ahead of schedule, but the setting change B may be carried out ahead of schedule. Further, when a plurality of tasks occur, the signal processing device 110 may add predetermined values to each of the plurality of tasks, and if the total value exceeds the threshold value, it may determine that the task is not executed.
  • the technique according to the present disclosure may have the following configuration.
  • It is equipped with a timing control unit that controls the start timing of some processing executed for the image signal input to display one image on multiple display devices so as to advance the start timing.
  • the timing control unit controls the start timing of the first process based on the timing at which the second process executed immediately before the first process for the image signal is completed in all the display devices.
  • the first process is an output process of the image signal.
  • the signal processing apparatus according to (1), wherein the second process is a setting process for the output process.
  • the signal processing device controls the start timing of the setting process to be advanced based on the end timing of the preprocessing for the input image signal.
  • the timing control unit controls to advance the start timing of the setting process based on the length of the difference time from the end timing of the preprocessing to the start timing of the setting process (7).
  • Signal processing device (9) The signal processing device according to any one of (5) to (8), wherein the all setting end notification is a signal based on the logical product of the setting end notification output in all the display devices.
  • the signal processing device according to any one of (5) to (8), wherein the all setting end notification is a command generated in response to the output of the setting end notification in all the display devices.
  • the signal processing device according to any one of (1) to (14), wherein the timing control unit controls to collectively advance the start timing of some of the processes.
  • the signal processing device controls to advance the start timing of some processing executed for the image signal input to display one image on multiple display devices.
  • Equipped with multiple display devices Each of the display devices It has a timing control unit that controls the start timing of some processing executed for an image signal input to display one image on the plurality of display devices so as to advance the start timing.
  • the timing control unit controls the start timing of the first process based on the timing at which the second process executed immediately before the first process for the image signal is completed in all the display devices. system.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Databases & Information Systems (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

本開示は、入出力遅延を抑えつつ、表示タイミングを同期させたマルチディスプレイウォールシステムを実現することができるようにする信号処理装置、信号処理方法、および表示システムに関する。 タイミング制御部は、複数の表示装置で１つの画像を表示するために入力される画像信号に対して実行される幾つかの処理の開始タイミングを前倒しするように制御し、全ての表示装置において画像信号に対する第１の処理の直前に実行される第２の処理が終了したタイミングに基づいて、第１の処理の開始タイミングを制御する。本開示に係る技術は、例えば、マルチディスプレイウォールシステムを構成するパネルに適用することができる。

Description

信号処理装置、信号処理方法、および表示システム
　本開示は、信号処理装置、信号処理方法、および表示システムに関し、特に、入出力遅延を抑えつつ、表示タイミングを同期させたマルチディスプレイウォールシステムを実現できるようにする信号処理装置、信号処理方法、および表示システムに関する。
　従来、複数の表示装置において画像の表示タイミングを合わせる技術が知られている。
　例えば、特許文献１には、複数の出力装置それぞれによる映像信号処理に要する時間と音声信号処理に要する時間との時間差に基づいて、出力装置それぞれが映像を表示するタイミングを同期させる映像信号出力装置が開示されている。
特開２０２０－３６１７８号公報
　しかしながら、特許文献１の構成においては、出力装置それぞれに入力する映像信号と音声信号を遅延させることで、出力装置それぞれが映像を表示するタイミングを同期させていた。
　本開示は、このような状況に鑑みてなされたものであり、入出力遅延を抑えつつ、表示タイミングを同期させたマルチディスプレイウォールシステムを実現することができるようにするものである。
　本開示の信号処理装置は、複数の表示装置で１つの画像を表示するために入力される画像信号に対して実行される幾つかの処理の開始タイミングを前倒しするように制御するタイミング制御部を備え、前記タイミング制御部は、全ての前記表示装置において前記画像信号に対する第１の処理の直前に実行される第２の処理が終了したタイミングに基づいて、前記第１の処理の開始タイミングを制御する信号処理装置である。
　本開示の信号処理方法は、信号処理装置が、複数の表示装置で１つの画像を表示するために入力される画像信号に対して実行される幾つかの処理の開始タイミングを前倒しするように制御し、全ての前記表示装置において前記画像信号に対する第１の処理の直前に実行される第２の処理が終了したタイミングに基づいて、前記第１の処理の開始タイミングを制御する信号処理方法である。
　本開示の表示システムは、複数の表示装置を備え、前記表示装置それぞれは、複数の前記表示装置で１つの画像を表示するために入力される画像信号に対して実行される幾つかの処理の開始タイミングを前倒しするように制御するタイミング制御部を有し、前記タイミング制御部は、全ての前記表示装置において前記画像信号に対する第１の処理の直前に実行される第２の処理が終了したタイミングに基づいて、前記第１の処理の開始タイミングを制御する表示システムである。
　本開示においては、複数の表示装置で１つの画像を表示するために入力される画像信号に対して実行される幾つかの処理の開始タイミングを前倒しするように制御され、全ての前記表示装置において前記画像信号に対する第１の処理の直前に実行される第２の処理が終了したタイミングに基づいて、前記第１の処理の開始タイミングが制御される。
入出力遅延について説明する図である。 入出力遅延の削減について説明する図である。 入出力遅延の削減について説明する図である。 マルチディスプレイウォールシステムの構成例を示すブロック図である。 画像信号の入力について説明する図である。 各パネルにおいて実行される各処理のタイミングの例を示す図である。 出力画像の例を示す図である。 各パネルにおいて実行される各処理のタイミングの例を示す図である。 出力画像の例を示す図である。 パネルの構成例を示すブロック図である。 パネルの接続構成について説明する図である。 各パネルにおいて実行される各処理のタイミングの例を示す図である。 各パネルにおいて実行される各処理のタイミングの例を示す図である。 各パネルにおいて実行される各処理のタイミングの例を示す図である。 各パネルにおいて実行される各処理のタイミングの例を示す図である。 各パネルにおいて実行される各処理のタイミングの例を示す図である。 各パネルにおいて実行される各処理のタイミングの例を示す図である。 マルチディスプレイウォールシステムの構成例を示すブロック図である。 パネルの構成例を示すブロック図である。
　以下、本開示を実施するための形態（以下、実施の形態とする）について説明する。なお、説明は以下の順序で行う。
　１．本開示に係る技術の概要
　２．入出力遅延とその削減
　３．マルチディスプレイウォールシステム
　４．本開示の目的
　５．本開示に係る技術を適用したパネルの構成
　６．各パネルにおいて実行される各処理のタイミングの例
　７．変形例
＜１．本開示に係る技術の概要＞
　複数の表示装置で１つの画像を表示するマルチディスプレイウォールシステムが知られている。このような表示システムにおいては、各表示装置が高画質化のための画像処理を行いながら表示タイミングを同期させるために、表示装置それぞれの入出力遅延として固定の遅延時間が設定されていた。
　一方で、例えばマウスのカーソル操作や、レーシングゲームや格闘ゲーム、シューティングゲームなどの操作などにおいては、入出力遅延を可能な限り抑えて応答性を高めることが求められている。
　これに対して、表示装置におけるソフトウェアタスクの開始タイミングを適応的に変化させることで、入出力遅延を動的に調整する技術がある。
　このような技術をマルチディスプレイウォールシステムに適用する場合、各表示装置における処理量の違いや、画像信号の分配時の遅延などにより、各表示装置の表示タイミングがばらばらになってしまうおそれがある。そのため、全ての表示装置の表示タイミングを同期させる必要がある。
　そこで、本開示に係る技術においては、入出力遅延を動的に調整しつつ、各表示装置の表示タイミングを同期させることが可能な表示システムの実現を図る。
＜２．入出力遅延とその削減＞
　図１は、従来の表示装置において画像信号に対して実行される各処理のタイミングについて説明する図である。
　図１においては、１フレームに相当する期間（１フレーム期間）に画像信号に対して実行される処理が示されている。
　具体的には、まず、入力された画像信号に対する前処理として、タスクＡ，Ｂ，Ｃが実行される。タスクＡ，Ｂ，Ｃは、入力のための垂直同期信号（入力Vsync）に基づいたタイミングで開始される。
　次に、画像信号の出力処理のための設定処理として、タスクＤ，Ｅが実行される。タスクＤ，Ｅは、垂直同期割り込み信号（出力VsyncLineInt）に基づいたタイミングで開始される。
　そして、画像信号の出力処理として、タスクＦ，Ｇが実行される。タスクＦ，Ｇは、出力のための垂直同期信号（出力Vsync）に基づいたタイミングで開始される。ここでは、入力Vsyncが途切れることがあることから、そのような場合でも画像信号の出力を途切れさせないために、入力と出力とで異なる垂直同期信号が用いられている。
　ここで、前処理（入力タスクともいう）、設定処理（割り込みタスクともいう）、および出力処理（出力タスクともいう）にかかる処理時間は、ユースケースによって必ずしもフレーム毎に同じになるとは限らない。
　すなわち、入力タスク内のタスクは状況に応じて異なり、入力タスクの終了タイミングが各フレームで同じになるとは限らない。そのため、入力タスクの終了タイミングが割り込みタスクの開始タイミングよりも後にならないように、固定遅延の長さが十分に取られている。
　同様に、割り込みタスク内のタスクも状況に応じて異なり、割り込みタスクの終了タイミングが各フレームで同じになるとは限らない。そのため、割り込みタスクの終了タイミングが出力タスクの開始タイミングよりも後にならないように、固定遅延の長さが十分に取られている。
　その結果、タスクの少ないユースケースであっても、上述した２つの固定遅延を合わせた時間が入出力遅延として発生していた。
　そこで、本開示に係る技術においては、割り込みタスクと出力タスクの開始タイミングを前倒しする制御を実現する。
　例えば、図２に示されるように、入力タスク（タスクＡ，Ｂ，Ｃ）の所要時間を処理時間１、割り込みタスク（タスクＤ，Ｅ）の所要時間を処理時間２とする。
　また、入力タスクの終了タイミングから割り込みタスクの開始タイミングまでの時間を差分時間１、割り込みタスクの終了タイミングから出力タスク（タスクＦ,Ｇ）の開始タイミングまでの時間を差分時間２とする。なお、入力タスクの終了タイミングは、計測用タスクＳ１が実行されることで検知され、割り込みタスクの終了タイミングは、計測用タスクＳ２が実行されることで検知される。
　この場合、図１を参照して説明した固定遅延による入出力遅延は、処理時間１、処理時間２、差分時間１、および差分時間２を合わせた時間と等しくなる。
　ここで、図２に示されるように、割り込みタスクの開始タイミングと、出力タスクの開始タイミングを前倒しすることができれば、入出力遅延を削減することができる。このとき、差分時間１の長さは、割り込みタスクの開始タイミングの前倒しが可能な時間の最大長となり、差分時間２の長さは、出力タスクの開始タイミングの前倒しが可能な時間の最大長となる。すなわち、差分時間１と差分時間２を合わせた時間だけ、入出力遅延を削減することができる。
　しかしながら、入力タスクに予期しないタスクが発生し、入力タスクの終了タイミングが想定よりも遅れることも考えられる。そこで、マージンαを設け、割り込みタスクの開始タイミングを前倒しする時間の長さを、差分時間１の長さよりも短くするほうが好ましい。
　同様に、割り込みタスクに予期しないタスクが発生し、割り込みタスクの終了タイミングが想定よりも遅れることも考えられる。そこで、マージンβを設け、出力タスクの開始タイミングを前倒しする時間の長さを、差分時間２の長さよりも短くするほうが好ましい。
　これにより、差分時間１と差分時間２を合わせた時間から、マージンαとマージンβを合わせた時間を差し引いた時間が、入出力遅延を削減できる削減可能時間となる。
　すなわち、図３に示されるように、差分時間１がマージンαと等しくなるように、割り込みタスクの開始タイミングが前倒しされ、差分時間２がマージンβと等しくなるように、出力タスクの開始タイミングが前倒しされるようになる。結果として、削減可能時間の分だけ入出力遅延を削減することが可能となる。
＜３．マルチディスプレイウォールシステム＞
　超大画面による映像コンテンツの鑑賞を実現する手段の１つとして、巨大ディスプレイを用いた表示システムがある。しかしながら、このような表示システムは、大型のパネルの製造コストが高く、搬入や設置の制約も大きくなる。
　これに対して、複数のパネル（表示装置）を用いたマルチディスプレイウォールシステムが提案されている。
　図４は、マルチディスプレイウォールシステムの構成例を示すブロック図である。
　図４のマルチディスプレイウォールシステムは、４台のパネル１００－１乃至１００－４が、縦２×横２に配置されることで、１つの巨大ディスプレイを構成している。
　パネル１００－１乃至１００－４は、数珠つなぎに接続され（デイジーチェーン接続され）、画像信号は、パネル１００－１、パネル１００－２、パネル１００－３、パネル１００－４の順に伝達（分配）される。
　このようなマルチディスプレイウォールシステムは、小型のパネルの組み合わせにより設計できることから製造コストを低く抑えることができ、また、サイズの柔軟性も高く、搬入や設置の制約も小さくすることができる。
＜４．本開示の目的＞
　本開示においては、マルチディスプレイウォールシステムを構成する複数のパネルにおいて、入出力遅延を削減することを目的とする。
　ここで、図５に示されるような、２台のパネル１００－１，１００－２から構成されるマルチディスプレイウォールシステムに画像信号が入力されるケースを例に挙げる。図５の例では、あるフレーム期間において画像Ｆ１が入力され、次のフレーム期間において画像Ｆ２が入力される。画像Ｆ１と画像Ｆ２は、異なる画像とされる。
　図５に示される構成において、パネル１００－１には、画像Ｆ１と画像Ｆ２の左半分が表示され、パネル１００－２には、画像Ｆ１と画像Ｆ２の右半分が表示される。
　図６は、上述した入出力遅延を削減する技術をパネル１００－１，１００－２それぞれに適用した場合に、パネル１００－１，１００－２において画像信号に対して実行される各処理のタイミングについて説明する図である。
　パネル１００－１に画像Ｆ１が入力されると、画像Ｆ１に対して入力タスクと割り込みタスクが実行される。そして、タイミングＴ１１において、出力タスクが実行されることで、画像Ｆ１に対応する出力画像の左半分が、パネル１００－１に表示される。
　その後、パネル１００－１に画像Ｆ２が入力されると、画像Ｆ２に対して入力タスクと割り込みタスクが実行される。そして、タイミングＴ１２において、出力タスクが実行されることで、画像Ｆ２に対応する出力画像の左半分が、パネル１００－１に表示される。
　同様に、パネル１００－２に画像Ｆ１が入力されると、画像Ｆ１に対して入力タスクと割り込みタスクが実行される。そして、タイミングＴ２１において、出力タスクが実行されることで、画像Ｆ１に対応する出力画像の右半分が、パネル１００－２に表示される。
　その後、パネル１００－２に画像Ｆ２が入力されると、画像Ｆ２に対して入力タスクと割り込みタスクが実行される。そして、タイミングＴ２２において、出力タスクが実行されることで、画像Ｆ２に対応する出力画像の右半分が、パネル１００－２に表示される。
　図６の例では、パネル１００－１とパネル１００－２は、それぞれ別個に入出力遅延の削減（割り込みタスクと出力タスクの前倒し）を実行する。しかしながら、パネル１００－１とパネル１００－２とでは、入力Vsyncのタイミングも出力Vsyncのタイミングも異なる。そのため、パネル１００－１に、画像Ｆ２に対応する出力画像が表示されるタイミングＴｐにおいて、パネル１００－２には、画像Ｆ２に対する出力タスクが実行される前となる。
　このとき、図７に示されるように、パネル１００－１には、画像Ｆ２に対応する出力画像の左半分が表示される一方で、パネル１００－２には、画像Ｆ１に対応する出力画像の右半分が表示された状態となる。
　このように、単に、マルチディスプレイウォールシステムを構成する複数のパネルに、上述した入出力遅延を削減する技術を適用した場合、パネルそれぞれの出力Vsyncが同期せず、表示される画像がばらばらになってしまう。
　そこで、本開示に係る技術においては、入出力遅延を削減する技術を適用したマルチディスプレイウォールシステムを構成する複数のパネルにおいて、パネルそれぞれの出力Vsyncを同期させるようにする。
　すなわち、図８に示されるように、パネル１００－１とパネル１００－２は、それぞれ別個に入出力遅延の削減（割り込みタスクの前倒し）を実行しつつ、出力Vsyncのタイミングを、全てのパネルにおいて最も遅い出力Vsyncのタイミングに合わせるようにする。
　具体的には、パネル１００－１は、画像Ｆ１に対する出力タスクを実行するタイミングＴ１１を、パネル１００－２において、画像Ｆ１に対する出力タスクが実行されるタイミングＴ２１に合わせる。同様に、パネル１００－１は、画像Ｆ２に対する出力タスクを実行するタイミングＴ１２を、パネル１００－２において、画像Ｆ２に対する出力タスクが実行されるタイミングＴ２２に合わせる。
　すなわち、パネル１００－１，１００－２それぞれにおいて画像Ｆ２に対応する出力画像が表示されるタイミングを、タイミングＴｑに合わせることができる。
　これにより、図９に示されるように、パネル１００－１には、画像Ｆ２に対応する出力画像の左半分が、パネル１００－２には、画像Ｆ２に対応する出力画像の右半分が表示されるようになり、表示される画像がばらばらにならないようにすることができる。
＜５．本開示に係る技術を適用したパネルの構成＞
　図１０は、本開示に係る技術を適用したパネルの構成例を示すブロック図である。
　以下においては、上述したパネル１００－１乃至１００－４（１００－１，１００－２）をそれぞれ区別しない場合、単に、パネル１００という。
　図１０のパネル１００は、表示システムとしてのマルチディスプレイウォールシステムを構成し、信号処理装置１１０と表示部１２０を備える。すなわち、信号処理装置１１０と表示部１２０は、パネル１００それぞれに設けられる。
　信号処理装置１１０は、表示装置としてのパネル１００の動作を制御する。信号処理装置１１０は、入力された画像信号を表示部１２０に出力するとともに、マルチディスプレイウォールシステムを構成する後段のパネル１００に供給する。
　表示部１２０は、液晶ディスプレイや有機ＥＬ（Electro-Luminescence）ディスプレイなどで構成され、信号処理装置１１０からの画像信号に対応する画像を表示する。信号処理装置１１０からの画像信号は、マルチディスプレイウォールシステムを構成するパネル１００の配置に応じた領域の画像に対応する画像信号となる。
　信号処理装置１１０は、前処理部１３１、メモリ１３２、信号処理部１３３、タイミング制御部１３４、設定処理部１３５、タイミング生成部１３６、および同期信号生成部１３７を含むように構成される。
　前処理部１３１は、入力された画像信号を受信し、受信した画像信号に対して前処理を施す。前処理が施された画像信号は、メモリ１３２に供給される。
　メモリ１３２は、フレームメモリ、フレームバッファ、またはＶＲＡＭ（Video Random Access Memory）などとして構成され、前処理が施された画像信号をフレーム単位で保持する。メモリ１３２に保持された画像信号は、信号処理部１３３により読み出される。
　信号処理部１３３は、同期信号生成部１３７からの同期信号に基づいて、メモリ１３２に保持された画像信号を読み出し、読み出した画像信号の出力処理を実行する。信号処理部１３３により実行される出力処理には、例えば、Ｉ／Ｐ（Interlace/Progressive）変換、拡大縮小表示処理、切り出し処理、カラリメトリ処理、画質制御処理などがある。また、各種の処理が施された画像信号にＯＳＤ（On Screen Display）画像を重畳させる重畳処理が施されてもよい。各種の処理が施された画像信号は、表示部１２０に出力される。
　詳細は後述するが、タイミング制御部１３４は、画像信号に対して実行される幾つかの処理の開始タイミングを前倒しするように制御する。また、タイミング制御部１３４は、全てのパネル１００において画像信号に対する第１の処理（例えば画像信号の出力処理）の直前に実行される第２の処理（例えば出力処理のための設定処理）が終了したタイミングに基づいて、第１の処理の開始タイミングを制御する。
　タイミング制御部１３４は、設定処理部１３５による設定処理の開始タイミングや、同期信号生成部１３７による同期信号の生成タイミングなど制御する。
　具体的には、タイミング制御部１３４は、前処理部１３１による前処理の終了タイミングを検知することで、設定処理部１３５による設定処理の開始タイミングを決定する。また、タイミング制御部１３４は、後述する全設定終了通知に基づいて、同期信号生成部１３７による同期信号の生成タイミング、すなわち、信号処理部１３３による画像信号の出力処理の開始タイミングを決定する。
　設定処理部１３５は、信号処理部１３３による出力処理のための設定処理を実行し、その設定内容を信号処理部１３３に供給する。また、設定処理部１３５は、設定処理が終了したことを表す設定終了通知をタイミング生成部１３６に供給する。
　タイミング生成部１３６は、設定処理部１３５からの設定終了通知を、他のパネル１００に出力する。具体的には、タイミング生成部１３６は、後段のパネル１００のタイミング生成部１３６による設定終了通知の出力タイミングに基づいて、設定処理部１３５からの設定終了通知を前段のパネル１００のタイミング生成部１３６に出力する。
　ここで、図１１を参照して、マルチディスプレイウォールシステムを構成するパネル１００の接続構成について説明する。
　図１１に示されるパネル１００－１乃至１００－４は、物理的には、図４を参照して説明したように配置されることでマルチディスプレイウォールシステムを構成する。
　図１１に示されるように、パネル１００－１乃至１００－４は、デイジーチェーン接続され、画像信号は、上述したようにパネル１００－１、パネル１００－２、パネル１００－３、パネル１００－４の順に伝達される。
　設定終了通知は、パネル１００－１乃至１００－４をデイジーチェーン接続する信号線を介して、パネル１００－４、パネル１００－３、パネル１００－２、パネル１００－１の順に伝達される。
　具体的には、パネル１００－４のタイミング生成部１３６は、自装置内の設定処理部１３５からの設定終了通知を、パネル１００－３に出力する。パネル１００－３のタイミング生成部１３６は、自装置内の設定処理部１３５からの設定終了通知を、パネル１００－４からの設定終了通知との論理積を取ることで、パネル１００－２に出力する。パネル１００－２のタイミング生成部１３６は、自装置内の設定処理部１３５からの設定終了通知を、パネル１００－３からの設定終了通知との論理積を取ることで、パネル１００－１に出力する。
　そして、パネル１００－１のタイミング生成部１３６は、自装置内の設定処理部１３５からの設定終了通知と、パネル１００－２からの設定終了通知との論理積を取ることで、全てのパネル１００において設定処理が終了したことを表す全設定終了通知を生成する。全設定終了通知は、パネル１００－１から、パネル１００－１乃至１００－４をデイジーチェーン接続する信号線を介して、パネル１００－２、パネル１００－３、パネル１００－４の順に伝達される。
　すなわち、全設定終了通知は、全てのパネル１００－１乃至１００－４における最も遅い設定終了通知の出力タイミングに基づいて、パネル１００－１乃至１００－４それぞれに入力される。
　以上の構成によれば、入出力遅延を削減する技術を適用したマルチディスプレイウォールシステムを構成する複数のパネルにおいて、パネルそれぞれの出力Vsyncを同期させることが可能となる。
＜６．各パネルにおいて実行される各処理のタイミングの例＞
　次に、図１２乃至図１４を参照して、マルチディスプレイウォールシステムを構成する各パネルにおいて実行される各処理のタイミングの例について説明する。
　ここでは、図５と同様、パネル１００－１，１００－２から構成されるマルチディスプレイウォールシステムに画像信号が入力されるケースを例に挙げる。
　図１２に示されるように、パネル１００－１，１００－２それぞれにおいては、前処理（入力タスク）として、タスクＡ，Ｂ，Ｃが実行される。入力タスクは、入力Vsyncに基づいたタイミングで開始される。
　次に、設定処理（割り込みタスク）として、タスクＤ，Ｅが実行される。割り込みタスクは、出力VsyncLineIntに基づいたタイミングで開始される。
　そして、出力処理（出力タスク）として、タスクＦ，Ｇが実行される。出力タスクは、出力Vsyncに基づいたタイミングで開始される。
　本開示に係る技術によれば、パネル１００－１，１００－２それぞれの出力Vsyncを同期させることにより、パネル１００－１，１００－２において、出力タスク（タスクＦ，Ｇ）の開始タイミングを、タイミングＴｓに合わせることができる。
　ここで、入力タスク（タスクＡ，Ｂ，Ｃ）の所要時間を処理時間１、割り込みタスク（タスクＤ，Ｅ）の所要時間を処理時間２とする。また、割り込みタスクを前倒しすることが可能な時間を削減可能時間１、出力タスク（タスクＦ,Ｇ）を前倒しすることが可能な時間を削減可能時間２とする。
　削減可能時間１は、パネル１００－１，１００－２それぞれにおいて、入力タスクの終了タイミングから割り込みタスクの開始タイミングまでの差分時間から、マージンαを差し引いた時間となる。
　一方で、削減可能時間２は、全てのパネル１００－１，１００－２において、パネル１００－２における割り込みタスクの終了タイミングから出力タスクの開始タイミング（タイミングＴｓ）までの差分時間から、マージンβを差し引いた時間となる。
　具体的には、パネル１００－１，１００－２それぞれからは、上述した設定終了通知として、出力VsyncLineInt終了フラグが出力される。出力VsyncLineInt終了フラグは、割り込みタスク（タスクＤ，Ｅ）の開始タイミングでＨ（High）からＬ（Low）に立ち下がり、割り込みタスクの終了タイミングからマージンβ分の時間が経過したタイミングでＬからＨに立ち上がる。
　そして、パネル１００－１，１００－２それぞれには、上述した全設定終了通知として、全パネルの出力VsyncLineInt終了フラグが入力される。全パネルの出力VsyncLineInt終了フラグは、いずれかのパネル１００において出力VsyncLineInt終了フラグがＨからＬに立ち下がるとＨからＬに立ち下がり、全てのパネル１００において出力VsyncLineInt終了フラグがＬからＨに立ち上がるとＬからＨに立ち上がる。
　すなわち、削減可能時間２は、全パネルの出力VsyncLineInt終了フラグがＬからＨに立ち上がったタイミングからタイミングＴｓまでの時間となる。
　図１２の状態から、本開示に係る技術によれば、図１３に示されるように、パネル１００－１，１００－２それぞれにおいて、割り込みタスク（タスクＤ，Ｅ）の開始タイミングと、出力タスク（タスクＦ，Ｇ）の開始タイミングが前倒しされる。このとき、パネル１００－１，１００－２それぞれにおける出力タスク（タスクＦ，Ｇ）の開始タイミング（出力Vsync）は、互いに同期した状態で前倒しされる。
　図１３に示されるような割り込みタスク（タスクＤ，Ｅ）と出力タスク（タスクＦ，Ｇ）の開始タイミングの前倒しは、フレーム毎に段階的に行われる。
　結果として、図１４に示されるように、パネル１００－１，１００－２それぞれにおいては、入力タスクの終了タイミングから割り込みタスクの開始タイミングまでの差分時間がマージンαと等しくなるように、割り込みタスクの開始タイミングが前倒しされる。また、パネル１００－１，１００－２それぞれにおいては、パネル１００－２における割り込みタスクの終了タイミングから出力タスクの開始タイミングまでの差分時間がマージンβと等しくなるように、出力タスクの開始タイミングが前倒しされる。
　以上の動作によれば、入出力遅延を抑えつつ、表示タイミングを同期させたマルチディスプレイウォールシステムを実現することが可能となる。
　以上においては、図１２乃至図１４を参照して、パネル１００－１，１００－２それぞれの出力Vsyncを同期させた状態から、割り込みタスク（タスクＤ，Ｅ）の開始タイミングと、出力タスク（タスクＦ，Ｇ）の開始タイミングが前倒しされる例について説明した。
　以下においては、図１５乃至図１７を参照して、パネル１００－１，１００－２それぞれの出力Vsyncを同期させつつ、割り込みタスク（タスクＤ，Ｅ）と出力タスク（タスクＦ，Ｇ）の開始タイミングが前倒しされる例について説明する。
　すなわち、図１５においては、パネル１００－１，１００－２それぞれの出力Vsyncは同期していない。具体的には、パネル１００－１における出力タスク（タスクＦ，Ｇ）の開始タイミングが、パネル１００－２における出力タスク（タスクＦ，Ｇ）の削減可能時間２より前のタイミングとなっている。
　この場合、パネル１００－１における削減可能時間２は、パネル１００－１における出力タスク（タスクＦ，Ｇ）の開始タイミングを遅延させるべき時間となる。
　図１５の状態から、本開示に係る技術によれば、図１６に示されるように、パネル１００－１，１００－２それぞれにおいて、割り込みタスク（タスクＤ，Ｅ）の開始タイミングと、出力タスク（タスクＦ，Ｇ）の開始タイミングが前倒しされる。さらに、パネル１００－２における出力タスク（タスクＦ，Ｇ）の開始タイミングが前倒しされつつ、パネル１００－１における出力タスク（タスクＦ，Ｇ）の開始タイミングは、パネル１００－２における出力タスク（タスクＦ，Ｇ）の開始タイミングと同期するように遅延させられる。
　図１６に示されるような割り込みタスク（タスクＤ，Ｅ）と出力タスク（タスクＦ，Ｇ）の開始タイミングの前倒し（遅延）、および、パネル１００－１，１００－２それぞれにおける出力タスク（タスクＦ，Ｇ）の開始タイミングの同期は、フレーム毎に段階的に行われる。
　結果として、図１７に示されるように、パネル１００－１，１００－２それぞれにおいては、入力タスクの終了タイミングから割り込みタスクの開始タイミングまでの差分時間がマージンαと等しくなるように、割り込みタスクの開始タイミングが前倒しされる。また、パネル１００－１，１００－２それぞれにおいては、出力Vsyncを同期させながら、パネル１００－２における割り込みタスクの終了タイミングから出力タスクの開始タイミングまでの差分時間がマージンβと等しくなるように、出力タスクの開始タイミングが前倒しされる。
　以上の動作によっても、入出力遅延を抑えつつ、表示タイミングを同期させたマルチディスプレイウォールシステムを実現することが可能となる。
＜７．変形例＞
　以下においては、上述した実施の形態の変形例について説明する。
（全設定終了通知）
　上述した実施の形態において、全設定終了通知（全パネルの出力VsyncLineInt終了フラグ）は、全てのパネル１００から出力される設定終了通知（出力VsyncLineInt終了フラグ）の論理積に基づいた信号であるものとした。
　これに限らず、信号処理装置１１０の各構成をソフトウェアにより実現することで、全設定終了通知を、全てのパネル１００において設定終了通知が出力されたことに応じて生成されるコマンドとすることもできる。
（入出力遅延の削減）
　上述した実施の形態において、入出力遅延の削減がフレーム毎に段階的に行われるものとした。これは、各パネル１００における処理の追従性能に対応した動作とされる。
　これに対して、各パネル１００における処理の追従性能に制約がない場合には、入出力遅延の削減が所定のタイミングで一括して行われるようにもできる。この場合、各パネル１００においては、入出力遅延の削減が行われるタイミングで黒画面を表示することで、不自然な画像が表示されることを防ぐことができる。
（パネルの接続構成）
　上述した実施の形態においては、各パネルを数珠つなぎに接続する（デイジーチェーン接続する）ことで、画像信号や全設定終了通知が各パネルに順次受け渡されるようにした。
　これに限らず、各パネルを並列に接続することで、画像信号や全設定終了通知が各パネルに直接入力されるようにしてもよい。
　図１８は、複数のパネルを並列に接続したマルチディスプレイウォールシステムの構成例を示すブロック図である。
　図１８のマルチディスプレイウォールシステムもまた、４台のパネル１００－１乃至１００－４が、縦２×横２に配置されることで、１つの巨大ディスプレイを構成する。さらに、図１８のマルチディスプレイウォールシステムは、４台のパネル１００－１乃至１００－４に加え、表示制御装置２００を備えている。
　図１８においては、パネル１００－１乃至１００－４が並列に接続され、表示制御装置２００からの画像信号がパネル１００－１、パネル１００－２、パネル１００－３、パネル１００－４それぞれに並列に入力される。
　表示制御装置２００は、信号受信部２１１、信号出力部２１２、およびタイミング生成部２１３を含むように構成される。
　信号受信部２１１は、例えばチューナなどで構成され、入力された画像信号を受信する。ここでは、信号受信部２１１は、有線回線を介して画像信号を受信してもよいし、無線回線を介して画像信号を受信してもよい。受信された画像信号は、信号出力部２１２に供給される。
　信号出力部２１２は、信号受信部２１１からの画像信号を、パネル１００－１乃至１００－４それぞれに対して並列に出力する。
　タイミング生成部２１３は、パネル１００－１乃至１００－４からの設定終了通知に基づいて、全設定終了通知を生成し、パネル１００－１乃至１００－４それぞれに並列に入力する。
　全設定終了通知は、パネル１００－１乃至１００－４から出力される設定終了通知の論理積に基づいた信号として生成されてもよいし、パネル１００－１乃至１００－４において設定終了通知が出力されたことに応じたコマンドとして生成されてもよい。
　図１９は、図１８のマルチディスプレイウォールシステムを構成するパネル１００－１乃至１００－４（パネル１００）の構成例を示すブロック図である。
　図１９のパネル１００は、図１０のパネル１００と同様、信号処理装置１１０と表示部１２０を備える。
　図１９の信号処理装置１１０は、前処理部１３１、メモリ１３２、信号処理部１３３、タイミング制御部１３４、設定処理部１３５、および同期信号生成部１３７を含むように構成される。すなわち、図１９の信号処理装置１１０は、タイミング生成部１３６を備えない点で、図１０のパネル１００と異なる。
　図１９のパネル１００において、設定処理部１３５は、割り込みタスクが終了したことを表す設定終了通知を、表示制御装置２００のタイミング生成部２１３に供給する。また、タイミング制御部１３４は、表示制御装置２００のタイミング生成部２１３からの全設定終了通知に基づいて、同期信号生成部１３７による同期信号の生成タイミング、すなわち、信号処理部１３３による画像信号の出力タスクの開始タイミングを決定する。
　以上の構成によっても、入出力遅延を削減する技術を適用したマルチディスプレイウォールシステムを構成する複数のパネルにおいて、パネルそれぞれの出力Vsyncを同期させることが可能となる。
（信号処理装置の詳細な動作）
　信号処理装置１１０は、以下のように動作することができる。
　信号処理装置１１０は、入力タスクと割り込みタスクを監視し、入力タスクと割り込みタスクの終了を検知する。信号処理装置１１０は、必要に応じて、入力タスクや割り込みタスクの開始を検知してもよい。また、信号処理装置１１０は、必要に応じて、出力タスクも監視対象とし、出力タスクの開始または終了を検知してもよい。
　入力タスク、割り込みタスク、および出力タスクの監視は、例えば、信号処理装置１１０がコンピュータにより実現される場合、コンピュータ上で起動するＯＳ（Operating System）の機能を用いることにより実現できる。また、タスクの開始または終了の検知は、一般的な手法を用いればよい。例えば、タスクの開始または終了の検知は、タスクが開始または終了する際の特定のイベントに基づいて行われてもよいし、ＯＳ上の監視対象のタスクに対応するプロセスの生成または消滅に基づいて行われてもよい。
　なお、信号処理装置１１０が入力タスクや割り込みタスクの終了を検知する処理も、入力タスクや割り込みタスク内のタスクに該当する。そのため、入力タスクや割り込みタスクの終了を検知するタイミングは、実際には、入力タスクや割り込みタスクの終了よりも前に行われる。例えば、検知のためのタスクが、他のタスクと並行して、または、定期的に実施され、検知のためのタスク以外のタスクの終了が検知される。そして、そのタスクの終了が検知されてから、検知のためのタスクが終了することにより、入力タスクが終了する。
　信号処理装置１１０は、検知された入力タスクの終了タイミングから割り込みタスクの予定開始タイミングまでの差分時間の長さを算出する。同様に、信号処理装置１１０は、検知された割り込みタスクの終了タイミングから終了タスクの予定開始タイミングまでの差分時間の長さを算出する。割り込みタスクや終了タスクの予定開始タイミングは、上述したように検知されたものを用いてもよいし、予め定められている固定遅延の長さまたは入力タスクや割り込みタスクの終了タイミングから求められてもよい。
　信号処理装置１１０は、入力タスクの予定開始タイミングから検知された入力タスクの終了タイミングまでの時間、つまり、入力タスクの所要時間を算出してもよい。同様に、信号処理装置１１０は、割り込みタスクの予定開始タイミングから検知された割り込みタスクの終了タイミングまでの時間、つまり、割り込みタスクの所要時間を算出してもよい。
　信号処理装置１１０は、割り込みタスクや出力タスクの予定開始タイミングの前倒しの実施是非を判定する。この判定は、少なくとも、入力タスクや割り込みタスクの終了タイミングに基づいて行われる。
　例えば、信号処理装置１１０は、差分時間の長さに基づいて、前倒しの実施是非を判定してもよい。例えば、差分時間の長さが閾値以上であれば、前倒しを実施すると決定される。また、信号処理装置１１０は、入力タスクや割り込みタスクの所要時間に基づいて、前倒しの実施是非を判定してもよい。入力タスクや割り込みタスクの所要時間が閾値以下であれば、差分時間の長さが十分にあるとして、前倒しを実施すると決定される。差分時間の長さおよび所要時間は、入力タスクや割り込みタスクの終了タイミングに基づいて算出されるため、差分時間の長さまたは所要時間に基づく判定も、入力タスクや割り込みタスクの終了タイミングに基づく判定といえる。
　また、信号処理装置１１０は、図示せぬ操作部からの操作情報と、画像信号から取得される画像信号情報の少なくともいずれかに基づいて、前倒しの実施是非を判定してもよい。例えば、信号処理装置１１０は、操作情報または画像信号情報から設定変更の指示を受け取った場合に、設定変更に伴い入力タスクの所要時間が増加すると判断し、前倒しを行わないと判定してもよい。また、設定変更Ａが行われる場合は前倒しを実施しないが、設定変更Ｂが行われる場合は前倒しを実施してもよい、とするルールが予め定められていてもよい。また、信号処理装置１１０は、複数のタスクが発生する場合、複数のタスクそれぞれに予め定められた値を足し合わせ、値の総和が閾値を超える場合は、実施しないと判定してもよい。
　本開示に係る技術の実施の形態は、上述した実施の形態に限定されるものではなく、本開示に係る技術の要旨を逸脱しない範囲において種々の変更が可能である。
　また、本明細書に記載された効果はあくまで例示であって限定されるものではなく、他の効果があってもよい。
　さらに、本開示に係る技術は以下のような構成をとることができる。
（１）
　複数の表示装置で１つの画像を表示するために入力される画像信号に対して実行される幾つかの処理の開始タイミングを前倒しするように制御するタイミング制御部
　を備え、
　前記タイミング制御部は、全ての前記表示装置において前記画像信号に対する第１の処理の直前に実行される第２の処理が終了したタイミングに基づいて、前記第１の処理の開始タイミングを制御する
　を備える信号処理装置。
（２）
　前記第１の処理は、前記画像信号の出力処理であり、
　前記第２の処理は、前記出力処理のための設定処理である
　（１）に記載の信号処理装置。
（３）
　前記表示装置それぞれに設けられる
　（１）または（２）に記載の信号処理装置。
（４）
　前記タイミング制御部は、全ての前記表示装置において前記設定処理が終了したことを表す全設定終了通知に基づいて、前記出力処理の開始タイミングを制御する
　（３）に記載の信号処理装置。
（５）
　前記設定処理が終了したことを表す設定終了通知を出力するタイミング生成部をさらに備え、
　前記全設定終了通知は、全ての前記表示装置における最も遅い前記設定終了通知の出力タイミングに基づいて、前記表示装置それぞれに入力される
　（４）に記載の信号処理装置。
（６）
　前記タイミング制御部は、最も遅い前記設定終了通知の出力タイミングから、前記出力処理の開始タイミングまでの差分時間の長さに基づいて、前記出力処理の開始タイミングを前倒しするように制御する
　（５）に記載の信号処理装置。
（７）
　前記タイミング制御部は、入力された前記画像信号に対する前処理の終了タイミングに基づいて、前記設定処理の開始タイミングを前倒しするように制御する
　（６）に記載の信号処理装置。
（８）
　前記タイミング制御部は、前記前処理の終了タイミングから、前記設定処理の開始タイミングまでの差分時間の長さに基づいて、前記設定処理の開始タイミングを前倒しするように制御する
　（７）に記載の信号処理装置。
（９）
　前記全設定終了通知は、全ての前記表示装置において出力される前記設定終了通知の論理積に基づいた信号である
　（５）乃至（８）のいずれかに記載の信号処理装置。
（１０）
　前記全設定終了通知は、全ての前記表示装置において前記設定終了通知が出力されたことに応じて生成されるコマンドである
　（５）乃至（８）のいずれかに記載の信号処理装置。
（１１）
　前記全設定終了通知は、デイジーチェーン接続を介して、前記表示装置それぞれに入力される
　（５）乃至（１０）のいずれかに記載の信号処理装置。
（１２）
　前記画像信号は、前記デイジーチェーン接続を介して、前記表示装置それぞれに入力される
　（１１）に記載の信号処理装置。
（１３）
　前記全設定終了通知は、前記表示装置それぞれに並列に入力される
　（５）乃至（１０）のいずれかに記載の信号処理装置。
（１４）
　前記画像信号は、前記表示装置それぞれに並列に入力される
　（１３）に記載の信号処理装置。
（１５）
　前記タイミング制御部は、幾つかの前記処理の開始タイミングを段階的に前倒しするように制御する
　（１）乃至（１４）のいずれかに記載の信号処理装置。
（１６）
　前記タイミング制御部は、幾つかの前記処理の開始タイミングを一括して前倒しするように制御する
　（１）乃至（１４）のいずれかに記載の信号処理装置。
（１７）
　信号処理装置が、
　複数の表示装置で１つの画像を表示するために入力される画像信号に対して実行される幾つかの処理の開始タイミングを前倒しするように制御し、
　全ての前記表示装置において前記画像信号に対する第１の処理の直前に実行される第２の処理が終了したタイミングに基づいて、前記第１の処理の開始タイミングを制御する
　信号処理方法。
（１８）
　複数の表示装置
　を備え、
　前記表示装置それぞれは、
　　複数の前記表示装置で１つの画像を表示するために入力される画像信号に対して実行される幾つかの処理の開始タイミングを前倒しするように制御するタイミング制御部
　　を有し、
　　前記タイミング制御部は、全ての前記表示装置において前記画像信号に対する第１の処理の直前に実行される第２の処理が終了したタイミングに基づいて、前記第１の処理の開始タイミングを制御する
　表示システム。
　１００－１乃至１００－４，１００　パネル，　１１０　信号処理装置，　１２０　表示部，　１３１　前処理部，　１３２　メモリ，　１３３　信号処理部，　１３４　タイミング制御部，　１３５　設定処理部，　１３６　タイミング生成部，　１３７　同期信号生成部，　２００　表示制御装置，　２１１　信号受信部，　２１２　信号出力部，　２１３　タイミング生成部

Claims (18)

  1. 　複数の表示装置で１つの画像を表示するために入力される画像信号に対して実行される幾つかの処理の開始タイミングを前倒しするように制御するタイミング制御部
    　を備え、
    　前記タイミング制御部は、全ての前記表示装置において前記画像信号に対する第１の処理の直前に実行される第２の処理が終了したタイミングに基づいて、前記第１の処理の開始タイミングを制御する
    　を備える信号処理装置。
  2. 　前記第１の処理は、前記画像信号の出力処理であり、
    　前記第２の処理は、前記出力処理のための設定処理である
    　請求項１に記載の信号処理装置。
  3. 　前記表示装置それぞれに設けられる
    　請求項２に記載の信号処理装置。
  4. 　前記タイミング制御部は、全ての前記表示装置において前記設定処理が終了したことを表す全設定終了通知に基づいて、前記出力処理の開始タイミングを制御する
    　請求項３に記載の信号処理装置。
  5. 　前記設定処理が終了したことを表す設定終了通知を出力するタイミング生成部をさらに備え、
    　前記全設定終了通知は、全ての前記表示装置における最も遅い前記設定終了通知の出力タイミングに基づいて、前記表示装置それぞれに入力される
    　請求項４に記載の信号処理装置。
  6. 　前記タイミング制御部は、最も遅い前記設定終了通知の出力タイミングから、前記出力処理の開始タイミングまでの差分時間の長さに基づいて、前記出力処理の開始タイミングを前倒しするように制御する
    　請求項５に記載の信号処理装置。
  7. 　前記タイミング制御部は、入力された前記画像信号に対する前処理の終了タイミングに基づいて、前記設定処理の開始タイミングを前倒しするように制御する
    　請求項６に記載の信号処理装置。
  8. 　前記タイミング制御部は、前記前処理の終了タイミングから、前記設定処理の開始タイミングまでの差分時間の長さに基づいて、前記設定処理の開始タイミングを前倒しするように制御する
    　請求項７に記載の信号処理装置。
  9. 　前記全設定終了通知は、全ての前記表示装置において出力される前記設定終了通知の論理積に基づいた信号である
    　請求項５に記載の信号処理装置。
  10. 　前記全設定終了通知は、全ての前記表示装置において前記設定終了通知が出力されたことに応じて生成されるコマンドである
    　請求項５に記載の信号処理装置。
  11. 　前記全設定終了通知は、デイジーチェーン接続を介して、前記表示装置それぞれに入力される
    　請求項５に記載の信号処理装置。
  12. 　前記画像信号は、前記デイジーチェーン接続を介して、前記表示装置それぞれに入力される
    　請求項１１に記載の信号処理装置。
  13. 　前記全設定終了通知は、前記表示装置それぞれに並列に入力される
    　請求項５に記載の信号処理装置。
  14. 　前記画像信号は、前記表示装置それぞれに並列に入力される
    　請求項１３に記載の信号処理装置。
  15. 　前記タイミング制御部は、幾つかの前記処理の開始タイミングを段階的に前倒しするように制御する
    　請求項１に記載の信号処理装置。
  16. 　前記タイミング制御部は、幾つかの前記処理の開始タイミングを一括して前倒しするように制御する
    　請求項１に記載の信号処理装置。
  17. 　信号処理装置が、
    　複数の表示装置で１つの画像を表示するために入力される画像信号に対して実行される幾つかの処理の開始タイミングを前倒しするように制御し、
    　全ての前記表示装置において前記画像信号に対する第１の処理の直前に実行される第２の処理が終了したタイミングに基づいて、前記第１の処理の開始タイミングを制御する
    　信号処理方法。
  18. 　複数の表示装置
    　を備え、
    　前記表示装置それぞれは、
    　　複数の前記表示装置で１つの画像を表示するために入力される画像信号に対して実行される幾つかの処理の開始タイミングを前倒しするように制御するタイミング制御部
    　　を有し、
    　　前記タイミング制御部は、全ての前記表示装置において前記画像信号に対する第１の処理の直前に実行される第２の処理が終了したタイミングに基づいて、前記第１の処理の開始タイミングを制御する
    　表示システム。
PCT/JP2021/042532 2020-12-02 2021-11-19 信号処理装置、信号処理方法、および表示システム WO2022118672A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020200254A JP2022088031A (ja) 2020-12-02 2020-12-02 信号処理装置、信号処理方法、および表示システム
JP2020-200254 2020-12-02

Publications (1)

Publication Number Publication Date
WO2022118672A1 true WO2022118672A1 (ja) 2022-06-09

Family

ID=81855017

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/042532 WO2022118672A1 (ja) 2020-12-02 2021-11-19 信号処理装置、信号処理方法、および表示システム

Country Status (2)

Country Link
JP (1) JP2022088031A (ja)
WO (1) WO2022118672A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003153128A (ja) * 2001-11-14 2003-05-23 Olympus Optical Co Ltd マルチディスプレイ装置
WO2019177095A1 (ja) * 2018-03-15 2019-09-19 Ｎｅｃディスプレイソリューションズ株式会社 表示装置、マルチディスプレイシステム
WO2021111793A1 (ja) * 2019-12-04 2021-06-10 ソニーセミコンダクタソリューションズ株式会社 信号処理装置、画像表示装置、および信号処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003153128A (ja) * 2001-11-14 2003-05-23 Olympus Optical Co Ltd マルチディスプレイ装置
WO2019177095A1 (ja) * 2018-03-15 2019-09-19 Ｎｅｃディスプレイソリューションズ株式会社 表示装置、マルチディスプレイシステム
WO2021111793A1 (ja) * 2019-12-04 2021-06-10 ソニーセミコンダクタソリューションズ株式会社 信号処理装置、画像表示装置、および信号処理方法

Also Published As

Publication number Publication date
JP2022088031A (ja) 2022-06-14

Similar Documents

Publication Publication Date Title
US10049642B2 (en) Sending frames using adjustable vertical blanking intervals
KR101467714B1 (ko) 다중 디스플레이들을 위한 이미지 동기화
KR100751861B1 (ko) 이미지 프레임 업데이트 동기
US20100315427A1 (en) Multiple graphics processing unit display synchronization system and method
EP3616401B1 (en) Display pacing in multi-head mounted display virtual reality configurations
US8279344B2 (en) Synchronization of video presentation by video cadence modification
JPH1152940A (ja) マルチディスプレイ立体コンピュータグラフィックスシステムにおける左右チャンネル表示と垂直リフレッシュの同期
US9078028B2 (en) Method and device for creating and maintaining synchronization between video signals
WO2022118672A1 (ja) 信号処理装置、信号処理方法、および表示システム
EP4268222A1 (en) Performing asynchronous memory clock changes on multi-display systems
US8207993B2 (en) Display driver and display driving method for processing gray-level compensation
US8077180B1 (en) Systems for and methods of using a display controller to output data
JP6687361B2 (ja) 半導体装置、映像表示システムおよび映像信号の出力方法
US20240231736A1 (en) Signal processing device, signal processing method, and display system
WO2021111793A1 (ja) 信号処理装置、画像表示装置、および信号処理方法
JP2000029456A (ja) ディスプレイ描画・表示方法およびディスプレイ装置
US9053559B1 (en) Method and system for presenting image data to a video output device
US20220210294A1 (en) Software-implemented genlock and framelock
US12002430B2 (en) Display device and display control method
JP4861639B2 (ja) 複数の表示装置の制御装置
JP2005275242A (ja) 映像キャプチャ回路及び映像キャプチャ方法
US11948534B2 (en) Display cycle control system
EP4311222A1 (en) Medical imaging system and method for controlling the same
US20110292292A1 (en) Method and apparatus for displaying video data
JP2013070261A (ja) 同期信号制御回路及び表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21900427

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18254781

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21900427

Country of ref document: EP

Kind code of ref document: A1