JPH06284272A - データ出力装置 - Google Patents

Abstract

(57)【要約】 【目的】 中間調データである画像データと２値データ
であるキャラクタデータとが混在したデータをメモリ上
で合成することなしに出力する。 【構成】 データラッチ１３に読みだされた画像データ
とキャラクタデータが順にメインメモリ４にラッチされ
る。画像データは画像データ補正回路１４において各種
データ補正を行うため、キャラクタデータとの時間遅れ
をデータラッチ１６にて吸収する。また、アドレスラッ
チ１８，１９は、データ補正遅れを吸収し、ビットセレ
クタ１７のセレクトコントロール信号として印画アドレ
ス２１の所定のビットを与え、キャラクタデータの有効
ビットを選択する。データセレクタ１５は選択されたキ
ャラクタデータビットが１または０である場合に、キャ
ラクタ濃度レジスタ１２のまたは画像データ補正回路１
４の画像エネルギデータを選択する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ出力装置に関
し、特に２値データである文字や記号等のキャラクタデ
ータと、中間調データである画像データ等を合成して出
力するデータ出力装置に関する。

【０００２】

【従来の技術】従来この種のデータ出力装置は、例えば
特開平２−２８３１６９号公報に示されるように、プリ
ンタ装置等において異なるデータ形式であるキャラクタ
データと画像データを重畳するに際し、キャラクタデー
タをドットデータに展開し、画像データを排他的に選択
することで文字と画像が混在したデータを出力すること
を目的として用いられる。

【０００３】図４は従来のデータ出力装置の一例を示す
ブロック図である。図４に示す従来のデータ出力装置の
昇華型プリンタ装置における実施例である。図４に示す
ように、キャラクタコードバッファ５１は入力されたキ
ャラクタコードデータを、キャラクタアドレス制御回路
５２によって示されるアドレスに一旦格納する。キャラ
クタジェネレータ５３は読み出されたキャラクタコード
データを対応するビットデータに展開し、キャラクタイ
メージメモリ５９に格納する。キャラクタアドレス制御
回路５５はデータ受信および印画動作に応じてキャラク
タイメージメモリ５９の読み出しアドレスを制御し、所
望のデータを出力する。

【０００４】入力された画像データは画像データバッフ
ァ５７に一旦格納され、画像アドレス制御回路５６は受
信データの格納、読み出しアドレスの制御を行う。画像
データ補正回路５８は読み出した画像データを印画デー
タに変換し画像イメージメモリ６３に格納する。画像ア
ドレス制御回路６２は画像イメージメモリ６３の書き込
み、読み出しアドレスの制御を行う。ゲート制御６０は
読み出されたキャラクタデータが０の場合、つまりキャ
ラクタデータがない場合には１となり、その反対に読み
出されたキャラクタデータが１の場合、つまりキャラク
タデータがある場合には０となり、データ制御ゲート６
１を排他的に制御選択する。データセレクタ６４はキャ
ラクタデータがある時にはキャラクタデータを選択し、
キャラクタデータがないときには画像データを選択す
る。

【０００５】次に動作説明を行う。

【０００６】従来技術においては、図示しない外部Ｉ／
Ｆから入力されるデータには文字や記号等を示すキャラ
クタコードと、画像等の中間調データとともに各種プリ
ンタ制御コマンドがあるので、受信したデータの解析を
ＣＰＵが行いキャラクタコードデータはキャラクタコー
ドバッファ５１に格納し、画像データは画像データバッ
ファ５７に格納する。ここでキャラクタコードは例えば
１Ｂｙｔｅ系文字であれば１Ｂｙｔｅで１文字を表して
いて、画像データは例えば２５６階調データであれば８
ビットで１ドットのデータが表されている。

【０００７】入力された画像データは、上記のごとく８
ビットで１つのデータを表すが、周知のごとく、画像デ
ータは印刷の三原色であるイエロー（以下Ｙ）、マゼン
タ（以下Ｍ）、シアン（Ｃ）をそれぞれ８ビットで入力
し、各色を任意の量で重ねることでフルカラーの画像を
出力するので、最終的には、１ドット印画するためには
８＊３ビットが必要となる。また、入力する画像データ
が光の三原色である赤（以下Ｒ）、緑（以下Ｇ）、青
（以下Ｂ）である場合にはプリンタ内部でＲＧＢデータ
からＹＭＣデータへ変換する必要があり、さらにＹＭＣ
データとなった画像データは通常、より自然な印画色を
再現するためにインク特性等を考慮したデータ補正を行
う。

【０００８】画像データバッファ５７に格納された画像
データは印画データとするためには上記各種データ補正
を行う必要がある。そのために画像データ補正回路５８
に送られ、その結果が画像イメージメモリ６３の対応す
るメモリ領域に格納される。このため画像イメージメモ
リ６３は３色分、つまり印画領域の３倍のメモリ空間を
必要とする。例えば、２５６０ドット＊３２８８ライン
の印画領域を持つ場合には、２５６０＊３２８８＊３＊
８ｂｉｔのメモリ空間を必要とする。

【０００９】これに対し入力されたキャラクタコード
は、キャラクタコードバッファ５１に格納され一項分の
データが揃った時点でキャラクタイメージメモリ５９へ
のデータ展開が開始される。ここで通常キャラクタイメ
ージメモリ５９は印刷する全領域をメモリ空間として持
っている。例えば、２５６０ドット＊３２８８ラインを
印刷領域とした場合には、キャラクタデータは２値デー
タであるため、１ｂｉｔで１ドットの印画データを表す
ことができ、２５６０＊３２８８ｂｉｔのメモリ空間が
必要になる。このキャラクタイメージメモリ５９の対応
するアドレスのデータビットに１を立てることで文字等
のキャラクタデータを印刷表現する。

【００１０】つまり、キャラクタコードは前記のよう
に、例えば１ｂｙｔｅ系文字では１ｂｙｔｅで４８＊２
４ドットの印画イメージを表現しており、キャラクタジ
ェネレータ５３は読みだしたキャラクタコードを対応す
るイメージデータに変換してキャラクタイメージメモリ
５９の対応するメモリ領域に展開する。キャラクタアド
レス制御回路５２およびキャラクタアドレス制御回路５
３はデータ制御回路５４によって制御され、キャラクタ
データの読みだしアドレスと書き込みアドレスを生成す
る。

【００１１】実際の印画データは画像データとキャラク
タデータが混在したデータとなり、印画結果が２５６階
調の表現を持つためには前記のごとく１ドットが８ｂｉ
ｔのデータとなっていなければならない。そのため、キ
ャラクタデータがあるところでは画像データは出力せず
キャラクタデータを表現する印画濃度、例えば２５６階
調中の２００という濃度を与えるようにする必要があ
る。こうすることで、キャラクタデータがあるところで
は２５６階調中の２００という固定濃度が出力され、画
像部分では画像データそのものが出力され、中間調デー
タである画像と設定された階調のキャラクタデータが混
在して出力される。

【００１２】ここで、キャラクタイメージメモリ５９で
は１ドットのデータを１ビットで表現していると、画像
イメージメモリ６３から出力されるデータが８ｂｉｔで
１ドットを表現するため、両者でメモリ構成が異なるこ
とになり、またキャラクタデータの１ドットの濃度の設
定ができなくなる。そこで、キャラクタイメージメモリ
５９も画像イメージメモリ６３と同じメモリ構成、つま
り１ドットのデータを８ビットで表現し、キャラクタジ
ェネレータ５３から出力されたデータが１であるときは
対応するアドレスに例えば２００という濃度、つまり１
６進表現でＣ８ｈを格納しておき、画像イメージメモリ
６３から出力された画像データとキャラクタ濃度データ
であるＣ８ｈをゲート制御６０およびデータ制御ゲート
６１で排他的に選択する事で、中間調データである画像
データとイメージデータであるキャラクタデータが混在
したデータを印画する事ができる。

【００１３】また他の実施例として、画像イメージメモ
リ６３として常に全印画領域を持つ印画イメージメモリ
を備え、キャラクタイメージメモリ５９にデータを展開
する代わりに画像データとキャラクタイメージデータを
印画前にメモリ上で合成するようなシステムもある。

【００１４】

【発明が解決しようとする課題】この従来のデータ出力
装置においては、異なるデータ形式であるキャラクタデ
ータと画像データとが混在したデータを印画するため
に、イメージデータとなったキャラクタデータを画像デ
ータと同じデータ幅にする必要がある。つまり、たとえ
ば画像データを２５６階調すなわち８ｂｉｔとした場合
にはキャラクタイメージメモリも同じデータ幅にする必
要がある。また、このような構成とした場合には、画像
データがなく文字データのみの場合には画像メモリはむ
だとなる。

【００１５】また、他の従来例ではキャラクタイメージ
メモリを持たずに、画像イメージメモリ上の対応するア
ドレスに直接キャラクタデータを展開する方法である
が、その場合には一旦展開したキャラクタデータは画像
データと分離することができなくなるとともに、データ
合成のためにデータ処理時間が増大し印画時間が長くな
る。さらに、画像イメージメモリとして印画領域全部を
持つ必要があり、画像データが小さい場合にはコストア
ップとなる。

【００１６】本発明の第１の課題は、中間調データであ
る画像データと２値データであるキャラクタデータとが
混在したデータをメモリ上で合成することなしに出力す
ることができるデータ出力装置を提供することにある。

【００１７】本発明の第２の課題は、印画データ読みだ
しクロックを画像領域によって制御する画像領域コント
ローラおよび画像アドレスコントローラと、画像データ
とキャラクタデータが混在する場合に印画データ読みだ
しクロックを１／８倍する１／８クロック分周器および
キャラクタアドレスコントローラを設けることで、デー
タ形式の異なるキャラクタデータと画像データを同一の
メインメモリに格納することができ、画像データの容量
に応じてキャラクタデータと画像データの格納領域を変
更し、少ないメモリ容量でキャラクタデータと画像デー
タが混在したデータを出力することができるデータ出力
装置を提供することにある。

【００１８】本発明の第３の課題は、画像データの補正
遅れを吸収するデータラッチおよびアドレスラッチを設
けることで、キャラクタデータを画像データと同じデー
タ形式とせず直接データ合成する事が可能となり、画像
データのみに対して拡大処理等の補正を行うことができ
るデータ出力装置を提供することにある。

【００１９】本発明の第４の課題は、画像データがない
ときにはデータ生成時間を短くでき、キャラクタデータ
を複数項分持つことができるので、印画時間の短縮およ
びホスト側の拘束時間を短くすることができるデータ出
力装置を提供することにある。

【００２０】

【課題を解決するための手段】本発明によれば、外部か
ら入力されるデータを受信し各動作を制御する中央制御
手段と、入力されたデータを一旦格納する受信バッファ
と、受信したキャラクタコードデータをキャラクタパタ
ーンに変換するキャラクタデータ生成手段と、印画デー
タ読み出しクロックに応じてキャラクタデータ読みだし
アドレスを制御するキャラクタデータ読み出し手段と、
印画データ読み出しクロックに応じて中間調データ読み
出しアドレスを制御する中間調データ読み出し手段と、
キャラクタデータおよび中間調データを格納するための
データ格納手段と、読み出した中間調データを印画デー
タに変換するためのデータ補正手段と、中間調データの
データ補正遅れを吸収するためのデータラッチ手段およ
び印画アドレスラッチ手段と、キャラクタデータの有効
ビットを選択して中間調データとキャラクタデータを排
他的に選択し出力するデータ選択手段とを具備し、前記
中央制御手段によりキャラクタデータと中間調データの
データ量に応じて前記データ格納手段の格納エリアを任
意に設定し、キャラクタデータ読み出しアドレスと中間
調データ読み出しアドレスを切り換えながら読み出すこ
とを特徴とするデータ出力装置が得られる。

【００２１】

【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例である昇華型プリンタのブ
ロック図である。図２は本実施例のタイミング図でＲＧ
Ｂデータモードでの実施例である。

【００２２】図１において、キャラクタコードバッファ
１は受信したキャラクタコードを一項分格納するバッフ
ァメモリで、画像受信バッファ２は受信した画像データ
を１ライン分格納するメモリである。キャラクタジェネ
レータ３は受信したキャラクタコードを対応する画面イ
メージに展開する。メインメモリ４には印画イメージに
展開されたキャラクタデータと受信した画像データが格
納される。アドレスセレクタ５はデータ受信および印画
状態によって前記メインメモリ４に与えるアドレスを選
択する。印画領域コントローラ６は画像印画領域でのみ
印画データ読みだしクロック２２を出力する。画像アド
レスコントローラ７は画像印画モードに応じて画像読み
だしアドレスを出力する。１／８クロック分周器８は印
画データ読みだしクロック２２を画像がある場合には１
／８倍し、キャラクタデータのみの場合にはそのまま出
力する。

【００２３】キャラクタアドレスコントローラ９は印画
データ読みだしクロック２２に応じてキャラクタデータ
の読みだしアドレスを出力する。ＤＭＡアクセスコント
ローラ１０は画像データあるいはキャラクタデータを前
記メインメモリ４にダイレクトメモリアクセス（以下Ｄ
ＭＡ）転送する場合にはＤＭＡクロック２０に応じて格
納アドレスを出力する。印画データ制御回路１１は印画
データタイミングを発生し、画像アドレスコントローラ
７とキャラクタアドレスコントローラ９とＤＭＡアクセ
スコントローラ１０およびアドレスセレクタ５の制御を
行うとともにデータ補正タイミングを制御する。キャラ
クタ濃度レジスタ１２は印画イメージに展開されたキャ
ラクタデータの１ドットに対する濃度を外部から設定す
る。データラッチ１３は前記メインメモリ４より読みだ
した画像データおよびキャラクタデータを一旦ラッチす
るもので、画像データがＲＧＢ形式の場合はＲ、Ｇ、Ｂ
およびキャラクタデータの４Ｂｙｔｅをラッチし、ＹＭ
Ｃデータの場合は印画する色データおよびキャラクタデ
ータの２Ｂｙｔｅをラッチする。

【００２４】画像データ補正回路１４はＲＧＢデータか
らＹＭＣデータへの変換を行うとともに、画像拡大補正
および色補正等を行う。データセレクタ１５は印画デー
タ出力としてキャラクタ濃度レジスタの内容かまたは画
像データ補正出力の内容をセレクトして出力する。デー
タラッチ１６は前記データラッチ１３にラッチされたキ
ャラクタデータを再度ラッチし画像データの補正遅れを
吸収する。ビットセレクタ１７は印画アドレスに２１応
じて対応するキャラクタデータのビットをセレクトし、
前記データセレクタ１５のセレクトコントロールとす
る。アドレスラッチ１８およびアドレスラッチ１９は前
記印画データ制御回路１１から出力される実際の印画ア
ドレス２１をラッチしておき、画像データ補正回路１４
で発生する時間遅れを吸収し、前記ビットセレクタ１７
のセレクトコントロールとする。

【００２５】次に図１の回路の動作について詳細に説明
する。

【００２６】階調を持たないキャラクタデータと中間調
データである画像データが混在したデータを印画する場
合には、図示しない中央制御手段は外部Ｉ／Ｆにおいて
受信した印画データをＣＰＵデータバスを通してキャラ
クタコードであればキャラクタコードバッファ１に格納
し、中間調データであれば画像受信バッファ２に格納す
る。キャラクタコードには実際に印字データとなるキャ
ラクタコードデータと、印画動作の制御やデータ修飾制
御のためのコントロールコードも含まれており、一項分
の画像データおよびキャラクタデータの受信が終了する
かまたは、キャラクタコードバッファ１がデータフルに
なるまでデータ受信が行われる。

【００２７】図示しない外部Ｉ／Ｆからのデータ受信は
内部と非同期で連続でないため、前記画像受信バッファ
２として１ライン分のバッファを持ち、前記中央制御手
段は画像データ１ライン分のデータが揃った時点で前記
メインメモリ４に転送する。例えば印画領域を２５６０
ドット＊３２８８ラインとし、画像データを２５６階
調、つまり１ドットを８ｂｉｔとした場合には、前記画
像受信バッファ２は２５６０Ｂｙｔｅのメモリ容量を必
要とし、この２５６０Ｂｙｔｅの空間に画像データを一
旦格納し１ライン分のデータをまとめて前記メインメモ
リ４に転送することでデータ受信の効率を上げる。一項
分のデータ受信を終了した時点では画像データは前記メ
インメモリ４に格納されているが、キャラクタデータは
キャラクタコードの形態でキャラクタコードバッファ１
に格納されているので、キャラクタジェネレータ３によ
って各キャラクタに対応する印画イメージに展開し前記
メインメモリ４のキャラクタメモリ空間に転送される。

【００２８】ここで、例えば印画領域を２５６０ドット
＊３２８８ラインとしこの領域の中に６４０ドット＊４
００ラインの中間調データである画像データと、階調を
持たない２値のデータであるキャラクタデータが混在し
たデータを印画する場合には、前記メインメモリ４はキ
ャラクタデータ格納用として１Ｂｙｔｅで８ドットのデ
ータを表現できるので、３２０＊３２８８Ｂｙｔｅのメ
モリ空間を必要とし、画像データ格納用としては１ドッ
トを２５６階調、つまり８ｎｉｔとするとＹＭＣ３色分
で６４０＊４００＊３Ｂｙｔｅのメモリ空間を必要とす
る。

【００２９】アドレスセレクタ５は前記メインメモリ４
の書き込みアドレスおよび読みだしアドレスの選択を行
い、通常ＣＰＵアクセス時にはＣＰＵアドレスを選択し
ており、前記キャラクタコードバッファ１または前記画
像受信バッファ２からメインメモリ４にＤＭＡデータ転
送する場合にはＤＭＡアクセスコントローラ１０のアド
レスを選択し、印画データ制御回路１１から出力される
ＤＭＡクロック２０に応じてＤＭＡ転送アドレスを出力
する。

【００３０】またデータ印画中のデータ読みだしは図２
のようになっており、画像データのＲ、Ｇ、Ｂとキャラ
クタデータのＣｈがシリアルに読み出されるので、画像
データ読みだしタイミングでは画像アドレスコントロー
ラ７の出力を選択し、キャラクタデータ読みだしタイミ
ングではキャラクタデータアドレスコントローラ９の出
力を選択する。画像領域コントローラ６は印画アドレス
２１が画像印画領域である場合にのみ印画データ制御回
路１１が発生するデータ読みだしクロック２２を画像ア
ドレスコントローラ７に与え、画像アドレスコントロー
ラ７は前記画像領域コントローラ６によって制御された
データ読みだしクロック２０に応じて画像の読みだしア
ドレスの生成を行い、前記アドレスセレクタ５に与え
る。

【００３１】また、画像アドレスコントローラ７は画像
データの拡大を行う場合には拡大率に応じたアドレスカ
ウントを行う。つまり画像データを２倍にする場合には
印画データ読みだしクロック２２が印画ドット２アドレ
ス分で画像読みだしアドレスを１カウントアップする。
キャラクタデータは１Ｂｙｔｅで８ドット分のデータを
表現するため、画像データを８ｎｙｔｅ読みだす間にキ
ャラクタデータを１Ｂｙｔｅ読めば良いため、１／８ク
ロック分周器８はデータ読みだしクロック２２を１／８
倍にする。キャラクタアドレスコントローラ９は前記１
／８クロック分周器８から出力されるデータ読みだしク
ロック２２に応じてキャラクタ読みだしアドレスを出力
し、前記アドレスセレクタ５に与える。

【００３２】前記メインメモリ４は図３のような構成と
なっている。図３のように、中間調データである画像デ
ータと２値のイメージデータを格納するためＲ、Ｇ、
Ｂ、Ｃｈの４つの空間に分かれており、上位アドレスを
色で切り替える。印画時には前記印画データ制御回路１
１は、図２の様なデータ読みだしタイミングで画像デー
タおよびキャラクタデータを読みだす。

【００３３】図２のように、印画データ読みだしクロッ
ク２０によって印画アドレス２１は順にカウントアップ
し、画像データはＲＧＢが同じアドレスで色空間が異な
るだけであるから、色切り替えを順次行いながら前記デ
ータラッチ１３に順にラッチされる。これに対しキャラ
クタデータは、上記のように印画アドレス８ドットに対
し１Ｂｙｔｅで良いためキャラクタリードアドレスは印
画データ読みだしクロック２０が８回で１アドレスカウ
ントアップする。このため図２の如く同じキャラクタデ
ータを８回読みだすことになる。

【００３４】画像データは前記従来例のごとく、ＹＭＣ
データの場合とＲＧＢデータの場合があり、昇華型プリ
ンタにおいてはＹＭＣデータを階調に応じて順に印画し
重ね合わせることでフルカラー表現を行うので、ＲＧＢ
データの場合にはＲＧＢ輝度データをＹＭＣ濃度データ
に変換するために、図２のように２５６階調の中間調デ
ータを印画するためにはＲデータとＧデータ、Ｂデータ
の３Ｂｙｔｅを読みだし、データラッチ１３でデータを
揃えて、前記画像データ補正回路１４にて印画色のデー
タに変換する。また画像データの拡大補正も本回路で行
い、その結果のＹＭＣ濃度データを印画エネルギデータ
に変換する。

【００３５】このように前記データラッチ１３にラッチ
された画像データは画像データ補正回路１４において各
種データ補正を行うため、データ補正時間が必要にな
る。そのため、前記データラッチ１３にラッチしたキャ
ラクタデータと前記画像データ補正回路１４から出力さ
れる画像データとの時間遅れを前記データラッチ１６に
て吸収する。

【００３６】また、前記アドレスラッチ１８およびアド
レスラッチ１９は、絶対データアドレスすなわち前記印
画データ制御回路１１から出力される印画アドレス２１
をラッチしており、前記メインメモリからのデータ読み
だし遅れおよび前記画像データ補正遅れを吸収し、前記
ビットセレクタ１７のセレクトコントロール信号として
印画アドレス２１の下位３ビットを与え、図２のように
キャラクタデータ８ｂｉｔ中の有効ビットを選択する。
データセレクタ１５は前記ビットセレクタ１７において
選択されたキャラクタデータビットが１である場合、つ
まりキャラクタデータがある場合には前記キャラクタ濃
度レジスタ１２に予め設定されたキャラクタ濃度エネル
ギデータを選択し、キャラクタデータビットが０である
場合には前記画像データ補正回路１４から出力される画
像エネルギデータを選択する。

【００３７】また、印画データとして画像データがな
く、キャラクタデータのみである場合には、前記メイン
メモリ４は全部キャラクタメモリ空間とすることがで
き、１／８クロック分周器８はデータ読みだしクロック
２２をスルーで出力し、印画データ生成時間を短くする
ことで画像データがある場合よりも高速で印画すること
ができる。さらに、画像データ領域に複数項分のキャラ
クタメモリ容量を割り当てデータ受信を早期に完了する
ことでホスト側の拘束時間を短くすることができる。

【００３８】また、メインメモリ４は最大画像容量とキ
ャラクタデータをイメージデータとして格納できる容量
があれば良く、画像印画面積を印画領域全部とする必要
がないので、最大画像サイズを規定することで少ないメ
モリ容量での印画が実現できる。

【００３９】

【発明の効果】以上説明したように、本発明のデータ出
力装置は、中間調データである画像データと２値データ
であるキャラクタデータとが混在したデータをメモリ上
で合成することなしに出力することができる。

【００４０】また、本発明のデータ出力装置は、印画デ
ータ読みだしクロックを画像領域によって制御する画像
領域コントローラおよび画像アドレスコントローラと、
画像データとキャラクタデータが混在する場合に印画デ
ータ読みだしクロックを１／８倍する１／８クロック分
周器およびキャラクタアドレスコントローラを設けるこ
とで、データ形式の異なるキャラクタデータと画像デー
タを同一のメインメモリに格納することができ、画像デ
ータの容量に応じてキャラクタデータと画像データの格
納領域を変更し、少ないメモリ容量でキャラクタデータ
と画像データが混在したデータを出力することができ
る。

【００４１】また、本発明のデータ出力装置は、画像デ
ータの補正遅れを吸収するデータラッチおよびアドレス
ラッチを設けることで、キャラクタデータを画像データ
と同じデータ形式とせず直接データ合成する事が可能と
なり、画像データのみに対して拡大処理等の補正を行う
ことができる。

【００４２】また、本発明のデータ出力装置は、画像デ
ータがないときにはデータ生成時間を短くでき、キャラ
クタデータを複数項分持つことができるので、印画時間
の短縮およびホスト側の拘束時間を短くすることができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】図１における実施例のタイミング図である。

【図３】図１における実施例のメモリ構成図である。

【図４】従来の一実施例を示すブロック図である。

【符号の説明】

１ キャラクタコードバッファ ２ 画像受信バッファ ３ キャラクタジュネレータ ４ メインメモリ ５ アドレスセレクタ ６ 画像領域コントローラ ７ 画像アドレスコントローラ ８ １／８クロック分周器 ９ キャラクタアドレスコントローラ １０ ＤＭＡアクセスコントローラ １１ 印画データ制御回路 １２ キャラクタ濃度レジスタ １３，１６ データラッチ １４ 画像データ補正回路 １５ データセレクタ １７ ビットセレクタ １８，１９ アドレスラッチ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/66 ４５０ 8420−5Ｌ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 外部から入力されるデータを受信し各動
   作を制御する中央制御手段と、入力されたデータを一旦
   格納する受信バッファと、受信したキャラクタコードデ
   ータをキャラクタパターンに変換するキャラクタデータ
   生成手段と、印画データ読み出しクロックに応じてキャ
   ラクタデータ読みだしアドレスを制御するキャラクタデ
   ータ読み出し手段と、印画データ読み出しクロックに応
   じて中間調データ読み出しアドレスを制御する中間調デ
   ータ読み出し手段と、キャラクタデータおよび中間調デ
   ータを格納するためのデータ格納手段と、読み出した中
   間調データを印画データに変換するためのデータ補正手
   段と、中間調データのデータ補正遅れを吸収するための
   データラッチ手段および印画アドレスラッチ手段と、キ
   ャラクタデータの有効ビットを選択して中間調データと
   キャラクタデータを排他的に選択し出力するデータ選択
   手段とを具備し、前記中央制御手段によりキャラクタデ
   ータと中間調データのデータ量に応じて前記データ格納
   手段の格納エリアを任意に設定し、キャラクタデータ読
   み出しアドレスと中間調データ読み出しアドレスを切り
   換えながら読み出すことを特徴とするデータ出力装置。
2. 【請求項２】 前記キャラクタデータ読み出し手段が、
   中間調データが印画領域にある場合には印画データ読み
   出しクロックを分周して出力し中間調データがない場合
   には分周せずに出力するクロック制御手段と、前記クロ
   ック制御手段から出力されるデータ読み出しクロックに
   応じてキャラクタデータの読み出しアドレスを生成する
   キャラクタアドレス生成手段とから構成される請求項１
   記載のデータ出力装置。
3. 【請求項３】 前記中間調データ読み出し手段が、印画
   領域の中で中間調データを印画すべき領域と中間調デー
   タがない領域を判定し中間調データ領域でのみ印画デー
   タ読み出しクロックを出力する中間調データ領域判定手
   段と、前記中間調データ領域判定手段から出力されるデ
   ータ読み出しクロックに応じて中間調データの読み出し
   アドレスを生成する中間調データアドレス生成手段から
   構成される請求項１記載のデータ出力装置。