JPS63100386A - 診断回路 - Google Patents
診断回路Info
- Publication number
- JPS63100386A JPS63100386A JP62182460A JP18246087A JPS63100386A JP S63100386 A JPS63100386 A JP S63100386A JP 62182460 A JP62182460 A JP 62182460A JP 18246087 A JP18246087 A JP 18246087A JP S63100386 A JPS63100386 A JP S63100386A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- serial
- command
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008878 coupling Effects 0.000 claims 10
- 238000010168 coupling process Methods 0.000 claims 10
- 238000005859 coupling reaction Methods 0.000 claims 10
- 230000003111 delayed effect Effects 0.000 claims 5
- 238000012360 testing method Methods 0.000 description 33
- 239000000872 buffer Substances 0.000 description 25
- 230000004044 response Effects 0.000 description 12
- 230000007704 transition Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000010348 incorporation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- KRTSDMXIXPKRQR-AATRIKPKSA-N monocrotophos Chemical compound CNC(=O)\C=C(/C)OP(=O)(OC)OC KRTSDMXIXPKRQR-AATRIKPKSA-N 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/27—Built-in tests
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、−膜内には集積回路装置に関し、特に、直列
診断を行ないうるテスト機能を組込むことに11する。
診断を行ないうるテスト機能を組込むことに11する。
従来の技術とその問題点
集積回路(IC>装置の集積レベルの高度化に伴つ゛C
1ボードおJ、びシステムのレベルも高度化されてきた
。この傾向により、適正な設51を確実に行なったり、
製造/使用現場におけるテストを容易ト:行なったりす
ることが[N fl化する傾向にある。表面取付け(L
CC) J3よびピン間隔の縮小によって所望の高実
装密度が達成されたが、これはまた、テスト条件をます
ま1゛困難化する一因となった。
1ボードおJ、びシステムのレベルも高度化されてきた
。この傾向により、適正な設51を確実に行なったり、
製造/使用現場におけるテストを容易ト:行なったりす
ることが[N fl化する傾向にある。表面取付け(L
CC) J3よびピン間隔の縮小によって所望の高実
装密度が達成されたが、これはまた、テスト条件をます
ま1゛困難化する一因となった。
このような小情を好転させるために、システム、ボード
及び集積回路装置の製造において、それぞれの製品内に
組込み式のテスト機能(BIT)を配設することが始め
られた。(なお、従来技術の形式の直列診断については
、次の参考文献に詳細に説明されている。−、Hill
er外による米国特許筒4.476.560号、ならび
に、MonolithicHelOrteS Inco
rporatedより刊行の「Application
Note AN −127J 、Electr。
及び集積回路装置の製造において、それぞれの製品内に
組込み式のテスト機能(BIT)を配設することが始め
られた。(なお、従来技術の形式の直列診断については
、次の参考文献に詳細に説明されている。−、Hill
er外による米国特許筒4.476.560号、ならび
に、MonolithicHelOrteS Inco
rporatedより刊行の「Application
Note AN −127J 、Electr。
’ 84 rProgram 5ession Rec
ord 5ession 16、HaV15−17.
1984において発表された1s+tiyaz H,B
engali、Vincent J、Co11およびF
rankLee著の「Diagnostic Devi
ces and Algorittvsfor Tes
ting Digital 5ystca+s Jと題
する論文、及び、八dvanced Micro De
vices Incorporatedより刊行の「0
n−Chip Diagnostics 1landb
ookJ )門単にいうと、以上の参考文献は、組合せ
形(論理)回路に用いられてきた技術が、しばしば逐次
形(論理)回路のテストには効果的でなく役に立たない
ことを示している。に組合辺形回路の出力に発生する信
号の状態(論理レベル)は、その回路の入力に供給され
た信号の現在の状態のみに依存する。一方、逐次形回路
においては、回路の出力に発生する信号の状態は、入力
信号の前の状態にも依存する。) 観念的には、もし逐次形回路の全てのレジスタ内の植を
直接的動作によって制御し、かつ、観察することができ
るとすれば、診断タスクを組合わせ形回路に対するもの
に減少しく9ることが提案されている。この目的のため
に、帰還路を遮断し、レジスタ内の逐次データの代りに
テストデータを挿入1」ることが提案された。レジスタ
の内及び外へのデータの直接的並列ローディングは、極
めて多くの入力および出力バスを必要とするため、除外
された。直接的直列ローディングも、特に制御路内のレ
ジスタにおいであるデータビットパターンが禁止される
ので、やはり除外された。データがレジスタの内及び外
へシフトされる時に、この禁止条件が満たされなくなり
うろことが示された。
ord 5ession 16、HaV15−17.
1984において発表された1s+tiyaz H,B
engali、Vincent J、Co11およびF
rankLee著の「Diagnostic Devi
ces and Algorittvsfor Tes
ting Digital 5ystca+s Jと題
する論文、及び、八dvanced Micro De
vices Incorporatedより刊行の「0
n−Chip Diagnostics 1landb
ookJ )門単にいうと、以上の参考文献は、組合せ
形(論理)回路に用いられてきた技術が、しばしば逐次
形(論理)回路のテストには効果的でなく役に立たない
ことを示している。に組合辺形回路の出力に発生する信
号の状態(論理レベル)は、その回路の入力に供給され
た信号の現在の状態のみに依存する。一方、逐次形回路
においては、回路の出力に発生する信号の状態は、入力
信号の前の状態にも依存する。) 観念的には、もし逐次形回路の全てのレジスタ内の植を
直接的動作によって制御し、かつ、観察することができ
るとすれば、診断タスクを組合わせ形回路に対するもの
に減少しく9ることが提案されている。この目的のため
に、帰還路を遮断し、レジスタ内の逐次データの代りに
テストデータを挿入1」ることが提案された。レジスタ
の内及び外へのデータの直接的並列ローディングは、極
めて多くの入力および出力バスを必要とするため、除外
された。直接的直列ローディングも、特に制御路内のレ
ジスタにおいであるデータビットパターンが禁止される
ので、やはり除外された。データがレジスタの内及び外
へシフトされる時に、この禁止条件が満たされなくなり
うろことが示された。
診断目的のため、テストデータが挿入されるべきそれぞ
れのレジスタに対し追加の診断回路を使用することが提
案された。提案された診断回路は、「診断」レジスタお
よびマルチプレクサを用いている。[参考文献において
は、診断レジスタはシャドウレジスタ(shadow
register )とも呼ばれている。参考文献にお
いて帰還レジスタ、出力レジスタ、パイプラインレジス
タと呼ばれている既存のレジスタは、今後「状態」レジ
スタと呼ぶことにする。] 状態レジスタと同じ長さく同数の段)を有する診断レジ
スタは、モード(ロード)入力、クロック入力、テスト
データを(を列形式で)レジスタ内へシフ1〜するため
にクロック入力と共に使用される直列データ入力、およ
びテストデータを(直列形式で)レジスタ外ヘシフトす
るためにクロック入力と共に使用される直列データ出力
を有する。
れのレジスタに対し追加の診断回路を使用することが提
案された。提案された診断回路は、「診断」レジスタお
よびマルチプレクサを用いている。[参考文献において
は、診断レジスタはシャドウレジスタ(shadow
register )とも呼ばれている。参考文献にお
いて帰還レジスタ、出力レジスタ、パイプラインレジス
タと呼ばれている既存のレジスタは、今後「状態」レジ
スタと呼ぶことにする。] 状態レジスタと同じ長さく同数の段)を有する診断レジ
スタは、モード(ロード)入力、クロック入力、テスト
データを(を列形式で)レジスタ内へシフ1〜するため
にクロック入力と共に使用される直列データ入力、およ
びテストデータを(直列形式で)レジスタ外ヘシフトす
るためにクロック入力と共に使用される直列データ出力
を有する。
さらに、診断レジスタは、テストデータを(並列形式で
)レジスタ内にロードするためにモード入力と共に用い
られる1組の並列データ入力と、1組の並列データ出力
とを有する。状態レジスタとやはり同じ長さをもったマ
ルチプレクサは、モード(選択)入力、第1組の並列デ
ータ入力、第2組の並列データ入力、および1組の並列
データ出力を有する。このマルチプレクサは、モード入
力に供給される信号の論理状態によって選択される、第
1または第2組のいずれかのデータ入力に供給されたそ
れぞれの信号の状態に対応した論理状態を右する信号を
、1組のデータ出力に発生する形式のものである。
)レジスタ内にロードするためにモード入力と共に用い
られる1組の並列データ入力と、1組の並列データ出力
とを有する。状態レジスタとやはり同じ長さをもったマ
ルチプレクサは、モード(選択)入力、第1組の並列デ
ータ入力、第2組の並列データ入力、および1組の並列
データ出力を有する。このマルチプレクサは、モード入
力に供給される信号の論理状態によって選択される、第
1または第2組のいずれかのデータ入力に供給されたそ
れぞれの信号の状態に対応した論理状態を右する信号を
、1組のデータ出力に発生する形式のものである。
追加の診断回路において、診断レジスタのモード入力は
、マルチプレクサのモード入力に接続される。さらに、
診断レジスタの並列データ入力はそれぞれ、状態レジス
タの(並列)データ出力のそれぞれに接続され、診断レ
ジスタの並列データ出力はそれぞれ、マルチプレクサの
第1組のデータ入力のそれぞれに接続される。状態レジ
スタの(並列)データ入力への正規の接続は遮断される
。
、マルチプレクサのモード入力に接続される。さらに、
診断レジスタの並列データ入力はそれぞれ、状態レジス
タの(並列)データ出力のそれぞれに接続され、診断レ
ジスタの並列データ出力はそれぞれ、マルチプレクサの
第1組のデータ入力のそれぞれに接続される。状態レジ
スタの(並列)データ入力への正規の接続は遮断される
。
マルチプレクサの第2組のデータ入力は、前に状態レジ
スタのデータ入力に接続され、今はマルチプレクサのそ
れぞれのデータ出力に接続されている(組合せ形回路網
の)それぞれの線路に接続される。
スタのデータ入力に接続され、今はマルチプレクサのそ
れぞれのデータ出力に接続されている(組合せ形回路網
の)それぞれの線路に接続される。
i後に、上述の診断回路は、他の諸論断回路とカスケー
ド接続されるべきことが指示されている。
ド接続されるべきことが指示されている。
ある診断レジスタの直列データ出力は、次の診断レジス
タの直列データ入力に接続されるのである。
タの直列データ入力に接続されるのである。
もちろん、全ての診断レジスタのクロック入力は相互に
接続され、全てのモード入力も同様である。
接続され、全てのモード入力も同様である。
テストデータを逐次形回路のレジスタ内へ転送するのに
は有効であるが、上述の従来技術形の診断回路は、テス
トアドレスおよびテスト指令を用いる装置をもたないと
いう欠点を有する。
は有効であるが、上述の従来技術形の診断回路は、テス
トアドレスおよびテスト指令を用いる装置をもたないと
いう欠点を有する。
発明の技術的課題 その解決手段及び効果の。
貞
従って、本発明は、テストアドレス、テスト指令、およ
びテストデータを使用しうる診断回路を提供することを
主たる目的とする。
びテストデータを使用しうる診断回路を提供することを
主たる目的とする。
本発明のbう1つの目的は、最少数のビンの追加により
、集積回路装置内に組込むのに適した診断回路を提供す
ることである。
、集積回路装置内に組込むのに適した診断回路を提供す
ることである。
簡単にいうと、前述の目的つまり技術的課題に指向して
、本発明はあらまし次のような技術手段を採択すること
により、これを具現する。すなわち、本発明では先ず指
令レジスタ、データレジスタ、J3よびマルチプレクサ
を用いている。また、指令レジスタは、クロック入力と
、テスト指令を(直列形式で)このレジスタ内ヘシフト
するためにり1−1ツク入力と共に使用される直列デー
タ入力と、−ノ′スト指令を(直列形式で)このレジス
タから外へシフトするためにクロック入力と共に使用さ
れる直列データ出力と、指令レジスタが受けた最も新し
い指令を表わすいくつかの信号を発生するための1組の
並列データ出力と、を石する。そして、データレジスタ
は、クロック入力と、テストデータを(直列形式で)こ
のレジスタ内ヘシフトするためにクロック入力と共に使
用される直列データ入力と、テストデータを(直列形式
で)このレジスタから外ヘシフトするためにクロック入
力と共に使用される直列データ出力と、ロード入力と、
テストデータを(並列形式で)このレジスタ内ヘロード
するためにロード入力と共に使用されるいくつかの並列
データ入力と、1−タレジ、スタが受けた最も新しいデ
ータを表わすいくつかの信号を発生するためのいくつか
の並列データ出力と、を有する。さらに、マルチプレク
サは、指令レジスタの直列データ出力に接続されたデー
タ入力と、データレジスタの直列データ出力に接続され
たもう1つのデータ入力と、&ll all入力と、デ
ータ出力と、を有する。
、本発明はあらまし次のような技術手段を採択すること
により、これを具現する。すなわち、本発明では先ず指
令レジスタ、データレジスタ、J3よびマルチプレクサ
を用いている。また、指令レジスタは、クロック入力と
、テスト指令を(直列形式で)このレジスタ内ヘシフト
するためにり1−1ツク入力と共に使用される直列デー
タ入力と、−ノ′スト指令を(直列形式で)このレジス
タから外へシフトするためにクロック入力と共に使用さ
れる直列データ出力と、指令レジスタが受けた最も新し
い指令を表わすいくつかの信号を発生するための1組の
並列データ出力と、を石する。そして、データレジスタ
は、クロック入力と、テストデータを(直列形式で)こ
のレジスタ内ヘシフトするためにクロック入力と共に使
用される直列データ入力と、テストデータを(直列形式
で)このレジスタから外ヘシフトするためにクロック入
力と共に使用される直列データ出力と、ロード入力と、
テストデータを(並列形式で)このレジスタ内ヘロード
するためにロード入力と共に使用されるいくつかの並列
データ入力と、1−タレジ、スタが受けた最も新しいデ
ータを表わすいくつかの信号を発生するためのいくつか
の並列データ出力と、を有する。さらに、マルチプレク
サは、指令レジスタの直列データ出力に接続されたデー
タ入力と、データレジスタの直列データ出力に接続され
たもう1つのデータ入力と、&ll all入力と、デ
ータ出力と、を有する。
本発明の主たる利点は、テストアドレス、テスト指令、
およびテストデータを使用しうる診断回路を提しうるこ
とである。
およびテストデータを使用しうる診断回路を提しうるこ
とである。
本発明のもう1つの利点は、最少数のピンの追加によっ
て集積回路装置内に組込むのに適した診断回路を提供し
うることである。
て集積回路装置内に組込むのに適した診断回路を提供し
うることである。
本発明の以上の、およびその他の諸口的および諸利点は
、添付図面に示されている実施例についての以下の詳細
な説明によって明らかにされる。
、添付図面に示されている実施例についての以下の詳細
な説明によって明らかにされる。
1隻1
第1図には、本発明の実施例である診断回路の全体が1
0によって示されており、この診断回路10は、状態レ
ジスタ12によって代表される他の回路、およびバッフ
ァ14によって代表される8つの3状態バツフアをテス
トするために使用される。診断のために、(診断モード
にある)診断回路10は、(外部的に)供給される3つ
の信号を受け、1つのく内部的)発生信号を供給(出力
)する。詳述すると、診断回路10は、線路20上に(
外部的に)供給される直列診断信号用り臼ツク信号と、
線路22上に(外部的に)供給される指令とデータとの
双方を(直列形式で)含む直列診断信号と、線路24上
に(外部的に)供給される指令/データ制御信号と、を
受曝プ、指令とデータとの双方を(直列形式で)含む直
列診断信号を線路26上に(内部的に)発生し、供給(
出力)する。
0によって示されており、この診断回路10は、状態レ
ジスタ12によって代表される他の回路、およびバッフ
ァ14によって代表される8つの3状態バツフアをテス
トするために使用される。診断のために、(診断モード
にある)診断回路10は、(外部的に)供給される3つ
の信号を受け、1つのく内部的)発生信号を供給(出力
)する。詳述すると、診断回路10は、線路20上に(
外部的に)供給される直列診断信号用り臼ツク信号と、
線路22上に(外部的に)供給される指令とデータとの
双方を(直列形式で)含む直列診断信号と、線路24上
に(外部的に)供給される指令/データ制御信号と、を
受曝プ、指令とデータとの双方を(直列形式で)含む直
列診断信号を線路26上に(内部的に)発生し、供給(
出力)する。
正常(非診断)モードにおいては、状態レジスタ12は
、8′a路(1’)) ハス30上に: (外IS的1
.:)供給される8つの信号を(並列形式で)受け、線
路32上に、(D)バス30の信号をこのレジスタ内ヘ
クロツク(ロード)するためのく外部的に)供給される
信号を受けて、8線路(内部) (Q)バス34上に8
つの信号を発生する。正常モードにおいては、バッファ
14によって代表される8つのバッファは、線路36上
に(外部的に)供給されたくアクティブな低レベルの)
出力有効化信号を受け、(この出力有効化が低レベルに
なった時)8a路(Y)バス38上に〈内部的に)8つ
の(出力)信号を発生する。これらの(出力)信号のそ
れぞれの状態は、バス34上に供給された8つの信号の
それぞれに対応している。
、8′a路(1’)) ハス30上に: (外IS的1
.:)供給される8つの信号を(並列形式で)受け、線
路32上に、(D)バス30の信号をこのレジスタ内ヘ
クロツク(ロード)するためのく外部的に)供給される
信号を受けて、8線路(内部) (Q)バス34上に8
つの信号を発生する。正常モードにおいては、バッファ
14によって代表される8つのバッファは、線路36上
に(外部的に)供給されたくアクティブな低レベルの)
出力有効化信号を受け、(この出力有効化が低レベルに
なった時)8a路(Y)バス38上に〈内部的に)8つ
の(出力)信号を発生する。これらの(出力)信号のそ
れぞれの状態は、バス34上に供給された8つの信号の
それぞれに対応している。
量水の診断回路10は、主な要素として、指令レジスタ
40、指令Yツー1回路42、全体が44に示されてい
る指令ストローブ発生凹路、データレジスタ46、およ
びマルチブレクリ48を用いている。
40、指令Yツー1回路42、全体が44に示されてい
る指令ストローブ発生凹路、データレジスタ46、およ
びマルチブレクリ48を用いている。
指令レジスタ40は、り[1ツク入力と、このレジスタ
内へテスト指令を(直列形式で)シフトするために該ク
ロック入力と共に使用される直列データ入力と、このレ
ジスタから外へテスト指令を(直列形式で)シフトする
ために該クロツク入力と共に使用される直列データ出力
と、いくつかの並列f−タ出力と、を有する。この実施
例においては、指令レジスタ40は、4つの段〈従って
、4つの並列データ出力)を右する。
内へテスト指令を(直列形式で)シフトするために該ク
ロック入力と共に使用される直列データ入力と、このレ
ジスタから外へテスト指令を(直列形式で)シフトする
ために該クロツク入力と共に使用される直列データ出力
と、いくつかの並列f−タ出力と、を有する。この実施
例においては、指令レジスタ40は、4つの段〈従って
、4つの並列データ出力)を右する。
指令レジスタ40のクロック入力は、2入力ANl)ゲ
ート60によって線路20に接続されており、線路24
上に高論理レベルを有りる診断回路10駆動用の指令/
データ制m信号が(外部的に)供給された時にのみ、(
外部的に)供給される診断回路10を駆動するための右
列診断信号用クロック信号を受ける。詳述すると、指令
レジスタ40のクロック入力は線路62によってゲート
60の出力に接続され、ゲート6002入力の一方は線
路20に、使方は線路24に接続されている。さらに、
指令レジスタ40の直列データ入力は線路22に直接接
続され、(外部的に)供給される診断回路10駆動用の
直列診断信号(の指令部分)を受ける。指令レジスタ4
0の直列データ出力は線路64に接続され、このレジス
タの4つの並列データ出力はそれぞれ4線路バス66の
対応線路に接続されている。
ート60によって線路20に接続されており、線路24
上に高論理レベルを有りる診断回路10駆動用の指令/
データ制m信号が(外部的に)供給された時にのみ、(
外部的に)供給される診断回路10を駆動するための右
列診断信号用クロック信号を受ける。詳述すると、指令
レジスタ40のクロック入力は線路62によってゲート
60の出力に接続され、ゲート6002入力の一方は線
路20に、使方は線路24に接続されている。さらに、
指令レジスタ40の直列データ入力は線路22に直接接
続され、(外部的に)供給される診断回路10駆動用の
直列診断信号(の指令部分)を受ける。指令レジスタ4
0の直列データ出力は線路64に接続され、このレジス
タの4つの並列データ出力はそれぞれ4線路バス66の
対応線路に接続されている。
指令デコード回路42の配置は、テストされる回路のf
、II M要求に従って決定される。ある同車な応用に
おいCは、バス66の1つ、またはそれ以上の線路(指
令レジスタ40の出力)は、υ制御されるべき諸要素に
直接接続される。(もちろん、このような配置は制御バ
ス内のレジスタをvl illするのには適せず、特に
、ある指令ビットパターンが禁止される場合、および指
令レジスタ40内へ、または、外へ指令がシフトされる
時に禁止条rtが守られない場合はそうである。また、
このような配置は、過電に長い診断指令を必要とする。
、II M要求に従って決定される。ある同車な応用に
おいCは、バス66の1つ、またはそれ以上の線路(指
令レジスタ40の出力)は、υ制御されるべき諸要素に
直接接続される。(もちろん、このような配置は制御バ
ス内のレジスタをvl illするのには適せず、特に
、ある指令ビットパターンが禁止される場合、および指
令レジスタ40内へ、または、外へ指令がシフトされる
時に禁止条rtが守られない場合はそうである。また、
このような配置は、過電に長い診断指令を必要とする。
)′実施例においては、指令デコード回路42は、バス
66の41il路の対応するそれぞれに接続された4つ
のデータ入力線路と、16のデータ出力線路とを有する
。4線路?0.72.74.76によって代表されるい
くつかの線路に結合せしめられる前に、デコーダの出力
線路上に発生した信号のあるものは、いくつかのゲート
によって組合わされて、いくつかの指令信号を生じる。
66の41il路の対応するそれぞれに接続された4つ
のデータ入力線路と、16のデータ出力線路とを有する
。4線路?0.72.74.76によって代表されるい
くつかの線路に結合せしめられる前に、デコーダの出力
線路上に発生した信号のあるものは、いくつかのゲート
によって組合わされて、いくつかの指令信号を生じる。
指令デコード回路42の諸ゲートの配置の詳細な説明は
、診断回路10の動作の説明に関連して与えられる。
、診断回路10の動作の説明に関連して与えられる。
指令ストローブ発生回路44は、指令デコード回路42
から線路70.72.74.76によって代表される語
線路上へ発生した指令信号のそれぞれを、(外部的に)
線路24上に供給される診断回路10駆動用の指令/デ
ータv制御信号のへレベルh\ら低レベルへの移行と、
(外部的に)線路20Fに供給される診断回路10を駆
動するための直&lJ診断信号用クロック信号の次勺イ
クルの低レベルから高レベルへの移行との間の期間にお
いてのみ、4線路80.82.84.86によって代表
されるいくつかの線路のうちの対応線路へ結合せしめる
。
から線路70.72.74.76によって代表される語
線路上へ発生した指令信号のそれぞれを、(外部的に)
線路24上に供給される診断回路10駆動用の指令/デ
ータv制御信号のへレベルh\ら低レベルへの移行と、
(外部的に)線路20Fに供給される診断回路10を駆
動するための直&lJ診断信号用クロック信号の次勺イ
クルの低レベルから高レベルへの移行との間の期間にお
いてのみ、4線路80.82.84.86によって代表
されるいくつかの線路のうちの対応線路へ結合せしめる
。
この目的のために、指令ストローブ発生回路44は、イ
ンバータ90と、D形フリップフロップ92と、2入力
ANDゲート94と、4ゲート100.102,104
,1061.:よッテ代表されるいくつかの追加の2入
力ANDグーl−と、を有する。ゲート94の一方の入
力は線路110およびインバータ90により線路24に
接続され、(外部的に供給される)診断回路10駆肋用
の指令/データ制御信号を受ける。ゲート94の他方の
入力は線路112によりフリップフロップ92の(アク
ティブな高レベルの)データ出力(Q)に接続され、こ
のフリップ70ツブのデータ入力(D)も線路24に接
続されており、このフリップ70ツブのりOツク入力は
線路20に接続されて(外部的に供給される)診断回路
10駆動用の直列診断信号用りOツク信号を受けるよう
になっている。ゲート94の出力は線路114により、
ゲート100,102,104,106によって代表さ
れる追加ゲートのそれぞれの一方の入力に接続されてい
る。ゲート100,102,104゜106によって代
表される諸ゲートのそれぞれの他方の入力は、線路70
,72.74.76によって代表される諸線路のうちの
対応線路に接続され、これらの諸ゲートのそれぞれの出
力は、線路80、.82.84.86によって代表され
る諸線路のうちの対応線路に接続されている。
ンバータ90と、D形フリップフロップ92と、2入力
ANDゲート94と、4ゲート100.102,104
,1061.:よッテ代表されるいくつかの追加の2入
力ANDグーl−と、を有する。ゲート94の一方の入
力は線路110およびインバータ90により線路24に
接続され、(外部的に供給される)診断回路10駆肋用
の指令/データ制御信号を受ける。ゲート94の他方の
入力は線路112によりフリップフロップ92の(アク
ティブな高レベルの)データ出力(Q)に接続され、こ
のフリップ70ツブのデータ入力(D)も線路24に接
続されており、このフリップ70ツブのりOツク入力は
線路20に接続されて(外部的に供給される)診断回路
10駆動用の直列診断信号用りOツク信号を受けるよう
になっている。ゲート94の出力は線路114により、
ゲート100,102,104,106によって代表さ
れる追加ゲートのそれぞれの一方の入力に接続されてい
る。ゲート100,102,104゜106によって代
表される諸ゲートのそれぞれの他方の入力は、線路70
,72.74.76によって代表される諸線路のうちの
対応線路に接続され、これらの諸ゲートのそれぞれの出
力は、線路80、.82.84.86によって代表され
る諸線路のうちの対応線路に接続されている。
R8形フリツブフl]ツブ120は、線路80゜82.
84.86によって代表される諸線路のうちの2線路に
接続されている。詳述すると、フリップ70ツブ120
のセット入力(S)は線路82に接続され、リゼツト入
力(R)は線路84に接続され、データ出力(Q)は線
路122に接続されている。
84.86によって代表される諸線路のうちの2線路に
接続されている。詳述すると、フリップ70ツブ120
のセット入力(S)は線路82に接続され、リゼツト入
力(R)は線路84に接続され、データ出力(Q)は線
路122に接続されている。
状態レジスタ12(8段)と同じ長さ(同じ段数)を有
するデータレジスタ46は、クロック入力と、テストデ
ータを(ti列形式で)このレジスタ内ヘシフトするた
めにクロック入力と共に使用される直列データ入力と、
テストデータを(直列形式で)このレジスタから外ヘシ
フトするためにクロツク入力と共に使用される直列デー
タ出力と、を右する。さらに、データレジスタ46は、
ロード入力と、テストデータを(並ダ1形式で)このレ
ジスフ内ヘロードするためにロード入力と共に使用され
るいくつかの(8つの)並列データ入力と、テストデー
タを(並列形式で)このレジスタから外へ伝送するため
のいくつかのく8つの)並列データ出力と、を有する。
するデータレジスタ46は、クロック入力と、テストデ
ータを(ti列形式で)このレジスタ内ヘシフトするた
めにクロック入力と共に使用される直列データ入力と、
テストデータを(直列形式で)このレジスタから外ヘシ
フトするためにクロツク入力と共に使用される直列デー
タ出力と、を右する。さらに、データレジスタ46は、
ロード入力と、テストデータを(並ダ1形式で)このレ
ジスフ内ヘロードするためにロード入力と共に使用され
るいくつかの(8つの)並列データ入力と、テストデー
タを(並列形式で)このレジスタから外へ伝送するため
のいくつかのく8つの)並列データ出力と、を有する。
データレジスタ46のクロック入力は、2入力ANDゲ
ート130およびインバータ132によって線路24に
接続され、線路24上に低論理レベルを有する診断回路
10駆動用指令/&制御信号が(外部的に)供給された
時にのみ、(外部的に)供給される診断回路10を駆動
するための直列診断信号用クロック信号を受けるように
なっている。
ート130およびインバータ132によって線路24に
接続され、線路24上に低論理レベルを有する診断回路
10駆動用指令/&制御信号が(外部的に)供給された
時にのみ、(外部的に)供給される診断回路10を駆動
するための直列診断信号用クロック信号を受けるように
なっている。
詳述すると、データレジスタ46のクロツク入力は、線
路134によりゲート130の出力に接続されている。
路134によりゲート130の出力に接続されている。
ゲート130の一方の入力は、線路136およびインバ
ータ132により線路24に接続され、診断回路10駆
動用の指令/データ信号を受けるようになっている。ゲ
ート130の他方の入力は線路20に接続され、診断回
路10を駆#11るための直列診断信号用クロック信号
を受けるようになっている。さらに、データレジスタ4
6の直列データ入力は、直接線路22に接続され、(外
部的に)供給される診断回路10駆仙用の直列診断信号
(のデータ部分)を受けるようになっている。データレ
ジスタ46の直列データ出力は、線路138に接続され
ている。データレジスタ46のロード入力は線路86に
接続され、このレジスタの8つの並列データ入力はそれ
ぞれ8線路バス142の対応線路に接続され、このレジ
スタの8つの並列データ出力はそれぞれ8線路バス14
0の対応線路に接続されている。
ータ132により線路24に接続され、診断回路10駆
動用の指令/データ信号を受けるようになっている。ゲ
ート130の他方の入力は線路20に接続され、診断回
路10を駆#11るための直列診断信号用クロック信号
を受けるようになっている。さらに、データレジスタ4
6の直列データ入力は、直接線路22に接続され、(外
部的に)供給される診断回路10駆仙用の直列診断信号
(のデータ部分)を受けるようになっている。データレ
ジスタ46の直列データ出力は、線路138に接続され
ている。データレジスタ46のロード入力は線路86に
接続され、このレジスタの8つの並列データ入力はそれ
ぞれ8線路バス142の対応線路に接続され、このレジ
スタの8つの並列データ出力はそれぞれ8線路バス14
0の対応線路に接続されている。
この実施例においてはマルチプレクサ150が使用され
、このマルチプレクサは、制tll(it択)入力、第
1データ入力、第2データ入力、およびデータ出力を有
する。マルチブレク′)J150は、υ(弾入力に供給
される信号の論理状態によって選択される第1または第
2データ入力のいずれかに受ける信号の状態に対応した
論理状態を有する信号をデータ出力に発生する形式のも
のである。マルチプレクサ150の一方のデータ入力は
線路22に接続され、他方のデータ入力は線路64に接
続され、11110入力は線路122に接続され、デー
タ出力は線路152に接続されている。
、このマルチプレクサは、制tll(it択)入力、第
1データ入力、第2データ入力、およびデータ出力を有
する。マルチブレク′)J150は、υ(弾入力に供給
される信号の論理状態によって選択される第1または第
2データ入力のいずれかに受ける信号の状態に対応した
論理状態を有する信号をデータ出力に発生する形式のも
のである。マルチプレクサ150の一方のデータ入力は
線路22に接続され、他方のデータ入力は線路64に接
続され、11110入力は線路122に接続され、デー
タ出力は線路152に接続されている。
最後に、マルチプレクサ150と同様のマルチブレク量
す48においては、一方のデータ入力は線路152に接
続され、他方のデータ入力は線路138に接続され、制
御入力は線路24に接続され、データ出力は線路26に
接続されている。
す48においては、一方のデータ入力は線路152に接
続され、他方のデータ入力は線路138に接続され、制
御入力は線路24に接続され、データ出力は線路26に
接続されている。
診断回路10は、他の諸診断回路とカスケード接続され
る。1つの診断回路の線路26は次段の診断回路の線路
22に接続され、(外部的に供給される)直タリ診断信
号を1つの診断回路から次段の診断回路へと伝送する。
る。1つの診断回路の線路26は次段の診断回路の線路
22に接続され、(外部的に供給される)直タリ診断信
号を1つの診断回路から次段の診断回路へと伝送する。
全ての診断回路の線路20は相互に接続されて(外部的
に供給される)直列診断信号用クロック信号を並列に受
け、全ての診断回路の線路24も相互に接続されて(外
部的に供給される)指令/データfblJ III信号
を並列に受ける。
に供給される)直列診断信号用クロック信号を並列に受
け、全ての診断回路の線路24も相互に接続されて(外
部的に供給される)指令/データfblJ III信号
を並列に受ける。
動作において、線路24上に(外部的に)低論理レベル
を右する指令/データ制御信号が供給されると、診断回
路10を含む諸診断回路を通して直列診断信号データが
(M列に)シフトされ、全ての回路に同時にロードされ
る。詳述すると、線路20上に(外部的に)供給される
直列診断信号用クロック信号の低レベルから高レベルへ
のそれぞれの移行によって、線路22上に(外部的に)
供給される直列詮所信号によって代表されるデータの1
ビツトが、データレジスタ46内へシフトインされ、(
直列冷所信号用クロック信号の8+ナイクル前にこのレ
ジスタ内へシフトインされた〉データの1ビツトが、こ
のレジスタから線路26」−へシフトアウトされる。
を右する指令/データ制御信号が供給されると、診断回
路10を含む諸診断回路を通して直列診断信号データが
(M列に)シフトされ、全ての回路に同時にロードされ
る。詳述すると、線路20上に(外部的に)供給される
直列診断信号用クロック信号の低レベルから高レベルへ
のそれぞれの移行によって、線路22上に(外部的に)
供給される直列詮所信号によって代表されるデータの1
ビツトが、データレジスタ46内へシフトインされ、(
直列冷所信号用クロック信号の8+ナイクル前にこのレ
ジスタ内へシフトインされた〉データの1ビツトが、こ
のレジスタから線路26」−へシフトアウトされる。
次に、線路24上に供給される指令/データ制御信号の
レベルは、高論理レベルへ変化する。すると、直列診断
信号指令が診断回路10を含む諸診断回路を通して(i
¥列に)シフトされ、やはり全ての回路に同時にロード
される。線路2o上に(外部的に)供給される直列診断
信号用クロック信号の低レベルから高レベルへのそれぞ
れの移行によって、やはり線路22上に供給される直列
詮所信号によって代表される指令の1ビツトが、指令レ
ジスタ40内へシフトインされ、(ri直列診断信号用
クロック信号4サイクル前にこのレジスタ内へシフトイ
ンされた)指令の1ビツトが、このレジスタから線路2
6上へシフトアウトされる。
レベルは、高論理レベルへ変化する。すると、直列診断
信号指令が診断回路10を含む諸診断回路を通して(i
¥列に)シフトされ、やはり全ての回路に同時にロード
される。線路2o上に(外部的に)供給される直列診断
信号用クロック信号の低レベルから高レベルへのそれぞ
れの移行によって、やはり線路22上に供給される直列
詮所信号によって代表される指令の1ビツトが、指令レ
ジスタ40内へシフトインされ、(ri直列診断信号用
クロック信号4サイクル前にこのレジスタ内へシフトイ
ンされた)指令の1ビツトが、このレジスタから線路2
6上へシフトアウトされる。
最後に、線路24上に(外部的に)供給される指令/デ
ータtIIIIIl信号の高レベルから低レベルへの移
行から、線路20上に(外部的に)供給される直列診断
信号用クロック信号の次す−イクルの低レベルから高レ
ベルへの移行までの間、指令レジスタ40内へ前にシフ
トインされた指令が実行される。この後、再び直列診断
信号データがシフトイン/ア「クトされる。
ータtIIIIIl信号の高レベルから低レベルへの移
行から、線路20上に(外部的に)供給される直列診断
信号用クロック信号の次す−イクルの低レベルから高レ
ベルへの移行までの間、指令レジスタ40内へ前にシフ
トインされた指令が実行される。この後、再び直列診断
信号データがシフトイン/ア「クトされる。
状態レジスタ12によって代表される回路、およびバッ
ファ14によって代表される8つの3状態バツフアをテ
ストするために、診断回路10は、追加のマルチプレク
サ200,202,204゜206.208みよびバッ
ファ210によって代表される8つの3状態バツフアを
含む。マルチプレクサ200,202,204,206
.208は、第1または第2組の8つのデータ入力に供
給されたそれぞれの信号の状態に対応したそれぞれの論
理状態を有する8信号を、8つのf−夕出力の組に発生
する形式のものである。
ファ14によって代表される8つの3状態バツフアをテ
ストするために、診断回路10は、追加のマルチプレク
サ200,202,204゜206.208みよびバッ
ファ210によって代表される8つの3状態バツフアを
含む。マルチプレクサ200,202,204,206
.208は、第1または第2組の8つのデータ入力に供
給されたそれぞれの信号の状態に対応したそれぞれの論
理状態を有する8信号を、8つのf−夕出力の組に発生
する形式のものである。
これら追加のマルチプレクサおよびバッファにおいて、
マルチプレク1す200の1組の8データ入力のそれぞ
れはバス14008′o路のうちの対応線路に接続され
、他の組の8データ入力のそれぞれはバス142の88
路のうちの対応線路に接続され、8データ出力の組のそ
れぞれは8線路バス220の対応線路に接続されている
。バッファ210によって代表される8つの3状態バツ
フアはぞれぞれ、バス220の8線路のうちの対応線路
と、(D)バス30の8線路のうちの対応線路との間に
接続されている。
マルチプレク1す200の1組の8データ入力のそれぞ
れはバス14008′o路のうちの対応線路に接続され
、他の組の8データ入力のそれぞれはバス142の88
路のうちの対応線路に接続され、8データ出力の組のそ
れぞれは8線路バス220の対応線路に接続されている
。バッファ210によって代表される8つの3状態バツ
フアはぞれぞれ、バス220の8線路のうちの対応線路
と、(D)バス30の8線路のうちの対応線路との間に
接続されている。
マルチプレクサ202の1組のデータ入力はバス140
に接続され、他の組のデータ入力は、(D)バス30に
接続され、データ出力の組は8線路バス224に接続さ
れている。マルチプレクサ“204の1組のデータ入力
はバス140に接続され、他の組のデータ入力は(D)
バス30に接続され、データ出力の組は8線路バス22
6に接続されている。
に接続され、他の組のデータ入力は、(D)バス30に
接続され、データ出力の組は8線路バス224に接続さ
れている。マルチプレクサ“204の1組のデータ入力
はバス140に接続され、他の組のデータ入力は(D)
バス30に接続され、データ出力の組は8線路バス22
6に接続されている。
状態レジスタ12の8データ入力はそれぞれバス226
の8PJ路のうちの対応線路に接続され、クロック(ロ
ード)入力は線路32に接続され、8データ出力はそれ
ぞれ8線路バス230の対応線路に接続されている。
の8PJ路のうちの対応線路に接続され、クロック(ロ
ード)入力は線路32に接続され、8データ出力はそれ
ぞれ8線路バス230の対応線路に接続されている。
マルチプレクサ206の1組のデータ入力はバス224
に接続され、他の組のデータ入力はバス230に接続さ
れ、データ出力の組は(Q)バス34に接続されており
、マルチプレクサ208の1組のデータ入力は(Q)バ
ス34に接続され、他の組のデータ入力は(Y)バス3
8に接続され、データ出力の組はバス142に接続され
ている。
に接続され、他の組のデータ入力はバス230に接続さ
れ、データ出力の組は(Q)バス34に接続されており
、マルチプレクサ208の1組のデータ入力は(Q)バ
ス34に接続され、他の組のデータ入力は(Y)バス3
8に接続され、データ出力の組はバス142に接続され
ている。
最後に、バッファ14によって代表される8つの3状態
バツフアはそれぞれ、(Q)バス34の8線路のうちの
対応線路と、(Y)バス38の8線路のうちの対応線路
との間に接続されている。
バツフアはそれぞれ、(Q)バス34の8線路のうちの
対応線路と、(Y)バス38の8線路のうちの対応線路
との間に接続されている。
バッファ14によって代表される諸バッファのそれぞれ
の3状態制御λカは、線路36に接続されている。
の3状態制御λカは、線路36に接続されている。
(診断回路10がない場合は、状態レジスタ12の8デ
ータ入力はそれぞれ(D)バス3oの8線路のうちの対
応線路に直接接続され、このレジスタの8データ出力i
よそれぞれ(Q)バス34の8線路のうちの対応線路に
直接接続される。)指令デコード回路42の諸ゲートは
、諸レジスタ、諸マルチプレクサ、および諸ゲー1〜を
制御11シて、次の指令を供給する。
ータ入力はそれぞれ(D)バス3oの8線路のうちの対
応線路に直接接続され、このレジスタの8データ出力i
よそれぞれ(Q)バス34の8線路のうちの対応線路に
直接接続される。)指令デコード回路42の諸ゲートは
、諸レジスタ、諸マルチプレクサ、および諸ゲー1〜を
制御11シて、次の指令を供給する。
コード 指 令
OYをデータレジスタへ
1 Qをデータレジスタへ
2 Dをデータレジスタへ
3 りOツク信号と同期してYをデータレジスタへ
4 状態(線路32および36)をデータレジスタへ
15 YをDに接続
6および
7 リザーブ(ノーオペレーション)
8 データレジスタをYへ
9 データレジスタをDへ
10 データレジスタを状態レジスタへ11 直列モー
ドを選択 12 スタブ(stub)モードを選択13 クロック
信号と同期してデータレジスタをYへ 14 DをYに接続 15 ノーオペレーション 詳述すると、指令デコード回路42の諸ゲートは、諸レ
ジスタ、諸マルチプレクリ、諸ゲートを制御して、2進
コード化された0のコードが指令レジスタ40内へシフ
トインされた時には、マルチプレクサ208をしてバス
142に接続された8データ出力の組のそれぞれの出力
に、(Y)バス38の8′6路上に供給された8信りの
それぞれの状態に対応した論理状態を有する8信号を発
生せしめ、データレジスタ46をしてバス142上に(
並列形式で)発生した8信号をこのレジスタ内へロード
せしめる。
ドを選択 12 スタブ(stub)モードを選択13 クロック
信号と同期してデータレジスタをYへ 14 DをYに接続 15 ノーオペレーション 詳述すると、指令デコード回路42の諸ゲートは、諸レ
ジスタ、諸マルチプレクリ、諸ゲートを制御して、2進
コード化された0のコードが指令レジスタ40内へシフ
トインされた時には、マルチプレクサ208をしてバス
142に接続された8データ出力の組のそれぞれの出力
に、(Y)バス38の8′6路上に供給された8信りの
それぞれの状態に対応した論理状態を有する8信号を発
生せしめ、データレジスタ46をしてバス142上に(
並列形式で)発生した8信号をこのレジスタ内へロード
せしめる。
2進コードの1に応答しては、マルチプレクサ208
ハ、バス142上に(結合させr)(Q)バス34から
供給された信号に対応した信号を発生し、データレジス
タ46はバス142上に発生した信号をこのレジスタ内
にロードする。
ハ、バス142上に(結合させr)(Q)バス34から
供給された信号に対応した信号を発生し、データレジス
タ46はバス142上に発生した信号をこのレジスタ内
にロードする。
2進コードの2に応答しては、マルチプレクサ202は
(L))バス30から供給された信号に対応する信号を
バス224上に発生し、マルチプレクサ206はこの信
号を(Q)バス34に結合せしめ、マルチプレクサ20
8はこの信号をバス142に結合せしめ、データレジス
タ46はこの信号を該レジスタ内へ0−ドJる。
(L))バス30から供給された信号に対応する信号を
バス224上に発生し、マルチプレクサ206はこの信
号を(Q)バス34に結合せしめ、マルチプレクサ20
8はこの信号をバス142に結合せしめ、データレジス
タ46はこの信号を該レジスタ内へ0−ドJる。
2進コードの3に応答しては、マルチプレクサ208は
(Y)バス38から供給された信号をバス142に結合
せしめ、データレジスタ46(Jバス142上に生じた
信号を、線路32上に(外部的に)供給されるクロック
信号と同期して、このレジスタ内ヘロードする。
(Y)バス38から供給された信号をバス142に結合
せしめ、データレジスタ46(Jバス142上に生じた
信号を、線路32上に(外部的に)供給されるクロック
信号と同期して、このレジスタ内ヘロードする。
2進コードの4に応答しては、線路36上および線路3
2上のそれぞれに(外部的に)供給される信号の状態が
データレジスタ46内ヘロードされる。
2上のそれぞれに(外部的に)供給される信号の状態が
データレジスタ46内ヘロードされる。
2進コードの5に応答しては、マルヂブレクサ208は
(Y)バス38から供給された14号をバス142に結
合せしめ、マルチプレクサ200およびバッファ210
によって代表される諸バッファはこの信号を(D)バス
30に結合せしめる。
(Y)バス38から供給された14号をバス142に結
合せしめ、マルチプレクサ200およびバッファ210
によって代表される諸バッファはこの信号を(D)バス
30に結合せしめる。
2進コードの8に応答しては、マルチプレクサ202は
、バス140上へデータレジスタ46から(並列形式で
)供給された信号を、バス224に結合せしめ、マルチ
プレクサ206はこの信号を(Q)バス34に結合゛ぜ
しめ、バッファ14によって代表される諸バッファはこ
の信号を(Y)バス38に結合せしめる。
、バス140上へデータレジスタ46から(並列形式で
)供給された信号を、バス224に結合せしめ、マルチ
プレクサ206はこの信号を(Q)バス34に結合゛ぜ
しめ、バッファ14によって代表される諸バッファはこ
の信号を(Y)バス38に結合せしめる。
2進コードの9に応答しては、マルチプレクリ200は
、バス140上へデータレジスタ46から(並列形式で
)供給された信号を、バス220に結合せしめ、バッフ
ァ210によって代表される詰バッファはこの信号を(
D)バス30に結合せしめる。
、バス140上へデータレジスタ46から(並列形式で
)供給された信号を、バス220に結合せしめ、バッフ
ァ210によって代表される詰バッファはこの信号を(
D)バス30に結合せしめる。
2進コードの10に応答しては、マルチプレクサ204
は、バス140トヘデータレジスタ46から供給された
信号を、バス226に結合せしめ、状態レジスタ12は
この信号を該レジスタ内へ〇−ドする。
は、バス140トヘデータレジスタ46から供給された
信号を、バス226に結合せしめ、状態レジスタ12は
この信号を該レジスタ内へ〇−ドする。
2進コードの11に応答しては、マルチプレクサ150
は線路64上に供給された信号を線路152に結合せし
め、2進コード12に応答しては、このマルチプレクサ
は線路22上に供給された信号を線路152に結合せし
める。(v!者のモードは、指令が反復されるべき場合
、または他の諸論断回路がテストのための指令をさらに
要求する場合に有用である。) 2進モードの13に応答しては、マルチプレクサ202
は、バス140上へデータレジスタ46から供給された
信号を、バス224に結合ゼしめ、マルチプレクサ20
6はこの信号を(Q)バス34に結合せしめ、バッファ
14によって代表される諸バッファはこの信号を、線路
32上に(外部的に)供給されるクロック信号と同期し
て、(Y)バス38に結合せしめる。
は線路64上に供給された信号を線路152に結合せし
め、2進コード12に応答しては、このマルチプレクサ
は線路22上に供給された信号を線路152に結合せし
める。(v!者のモードは、指令が反復されるべき場合
、または他の諸論断回路がテストのための指令をさらに
要求する場合に有用である。) 2進モードの13に応答しては、マルチプレクサ202
は、バス140上へデータレジスタ46から供給された
信号を、バス224に結合ゼしめ、マルチプレクサ20
6はこの信号を(Q)バス34に結合せしめ、バッファ
14によって代表される諸バッファはこの信号を、線路
32上に(外部的に)供給されるクロック信号と同期し
て、(Y)バス38に結合せしめる。
R後に、2進コードの14に応答しては、マルチプレク
サ202%よ、(D>バス3o上に(外部的に)供給さ
れた信号を、バス224に結合せしめ、マルチプレクリ
206はこの信号を(Q)バス34に結合せしめ、バッ
ファ14によって代表される諸バッファはこの信号を(
Y)バス38に結合せしめる。
サ202%よ、(D>バス3o上に(外部的に)供給さ
れた信号を、バス224に結合せしめ、マルチプレクリ
206はこの信号を(Q)バス34に結合せしめ、バッ
ファ14によって代表される諸バッファはこの信号を(
Y)バス38に結合せしめる。
本技術分野に精通した者ならば、以上の開示から、上述
の実施例に対しある変更および改変を施しうろことがわ
かるはずである。従って、特許請求の範囲には、本発明
の真の精神および範囲に属する全てのそのような変更お
よび改変が含まれるようにし【ある。
の実施例に対しある変更および改変を施しうろことがわ
かるはずである。従って、特許請求の範囲には、本発明
の真の精神および範囲に属する全てのそのような変更お
よび改変が含まれるようにし【ある。
第1図は、本発明の実施例である診断回路の概略図であ
る。 符号の説明 10・・・診断回路、 40・・・指令レジスタ、 42・・・指令デコード回路、 44・・・指令ストローブ発生回路、 46・・・データレジスタ、 48・・・マルチプレクサ、 60・・・2入力ANDゲート、 90・・・インバータ、 92・・・D形フリップフロップ、 94.100,102,104,106.130・・・
2入力ANDゲート、 132・・・インバータ、 150・・・マルチプレクサ。
る。 符号の説明 10・・・診断回路、 40・・・指令レジスタ、 42・・・指令デコード回路、 44・・・指令ストローブ発生回路、 46・・・データレジスタ、 48・・・マルチプレクサ、 60・・・2入力ANDゲート、 90・・・インバータ、 92・・・D形フリップフロップ、 94.100,102,104,106.130・・・
2入力ANDゲート、 132・・・インバータ、 150・・・マルチプレクサ。
Claims (8)
- (1)指令およびデータの双方を直列形式で含む直列診
断信号と、直列診断信号用クロツク信号と、指令/デー
タ信号とを受ける診断回路であつて:第1の結合手段と
: 前記第1の結合手段に接続され前記直列診断信号用クロ
ツク信号を受けるようになつているクロツク入力、前記
直列診断信号の前記指令部分を受けるように接続された
直列データ入力、前記直列診断信号用クロツク信号の所
定サイクル数だけ遅延した前記直列診断信号の前記指令
部分を表わす信号を発生する直列データ出力、及び、最
も新しく受けた前記指令を表わす複数の信号を発生する
所定数の並列データ出力、を有する指令レジスタと: 第2の結合手段と: 前記第2の結合手段に接続され前記直列診断信号用クロ
ツク信号を受けるようになつているクロツク入力、前記
直列診断信号の前記データ部分を受けるように接続され
た直列データ入力、前記直列診断信号用クロツク信号の
所定サイクル数だけ遅延した前記直列診断信号の前記デ
ータ部分を表わす信号を発生する直列データ出力、デー
タを並列形式で表わす所定数の信号を受けるための所定
数の並列データ入力、及び、最も新しく受けた前記デー
タを表わす複数の信号を発生する所定数の並列データ出
力、を有するデータレジスタと:第3の結合手段と: 前記第3の結合手段により前記指令レジスタの直列デー
タ出力に接続され該指令レジスタから発生した直列診断
信号の前記遅延指令部分を受けるようになつている第1
データ入力、前記データレジスタの前記直列データ出力
に接続され該データレジスタから発生する直列診断信号
の遅延したデータ部分を受けるようになつている第2デ
ータ入力、前記指令/データ信号を受けるように接続さ
れた制御入力、及び、遅延した直列診断信号を発生する
ためのデータ出力、を有するマルチプレクサ; を組合わせて成ることを特徴とする診断回路。 - (2)特許請求の範囲第1項において、前記第1の結合
手段が、前記直列診断信号用クロツク信号を前記直列診
断信号の前記指令部分中のみにおいて前記指令レジスタ
に結合せしめるためのゲート装置を含む、こと、を特徴
とする前記診断回路。 - (3)特許請求の範囲第2項において、前記ゲート装置
がANDゲート装置を有し、該ANDゲート装置の第1
入力が前記直列診断信号用クロツク信号を受けるように
接続され、第2入力が前記指令/データ信号を受けるよ
うに接続され、出力が前記指令レジスタのクロツク入力
に接続されている、診断回路。 - (4)特許請求の範囲第1項において、前記第2結合装
置が、前記直列診断信号用クロツク信号を前記直列診断
信号の前記データ部分中のみにおいて前記データレジス
タに結合せしめるためのゲート装置を含む、診断回路。 - (5)特許請求の範囲第4項において、前記ゲート装置
がインバータ装置およびANDゲート装置を有し、該A
NDゲート装置の第1入力が前記直列診断信号用クロツ
ク信号を受けるように接続され、第2入力が前記インバ
ータ装置を経て前記指令/データ信号を受けるように接
続され、出力が前記データレジスタのクロツク入力に接
続されている、前記診断回路。 - (6)特許請求の範囲第1項において、前記指令レジス
タの前記並列データ出力に接続され前記指令を表わす信
号を受けるようになつている複数の入力と、複数の出力
とを有するデコード装置、及び、前記デコード装置の該
出力に接続された複数の入力と、所定時間の間ストロー
ブ指令を表わす信号を発生する複数の出力とを有する指
令ストローブ発生装置と、をさらに含む診断回路。 - (7)特許請求の範囲第6項において、前記指令ストロ
ーブ発生装置が、 前記直列診断信号用クロツク信号を受けるように接続さ
れたクロツク入力、前記指令/データ信号を受けるよう
に接続されたデータ入力、及び、データ出力を有するフ
リツプフロツプ装置と、インバータ装置と、 前記インバータ装置を経て前記指令/データ信号を受け
るように接続された第1入力、前記フリツプフロツプ装
置のデータ出力に接続された第2入力、及び、出力を有
する第1ANDゲート装置と、 複数の第2ANDゲート装置であつて、それぞれが前記
第1ANDゲート装置の前記出力に接続されている第1
入力、前記デコード装置の前記諸出力のうちの対応する
1つに接続されている第2入力、及び、出力を有し、該
第2ANDゲート装置の諸出力に前記ストローブ指令信
号を発生するようになつている前記複数の第2ANDゲ
ート装置と、 を含んで成る前記診断回路。 - (8)特許請求の範囲第1項において、前記第3の結合
手段が、前記指令レジスタの前記直列データ出力に接続
された第1データ入力と、前記直列診断信号を受けるよ
うに接続された第2データ入力と、前記マルチプレクサ
の前記第1データ入力に接続されたデータ出力と、を有
するマルチプレクサ装置を含んで成る前記診断回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/888,701 US4710927A (en) | 1986-07-24 | 1986-07-24 | Diagnostic circuit |
US888701 | 1986-07-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63100386A true JPS63100386A (ja) | 1988-05-02 |
JPH0786525B2 JPH0786525B2 (ja) | 1995-09-20 |
Family
ID=25393712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62182460A Expired - Lifetime JPH0786525B2 (ja) | 1986-07-24 | 1987-07-23 | 診断回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4710927A (ja) |
EP (1) | EP0254981B1 (ja) |
JP (1) | JPH0786525B2 (ja) |
DE (1) | DE3777906D1 (ja) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL192801C (nl) * | 1986-09-10 | 1998-02-03 | Philips Electronics Nv | Werkwijze voor het testen van een drager met meerdere digitaal-werkende geïntegreerde schakelingen, geïntegreerde schakeling geschikt voor het aanbrengen op een aldus te testen drager, en drager voorzien van meerdere van zulke geïntegreerde schakelingen. |
US5084814A (en) * | 1987-10-30 | 1992-01-28 | Motorola, Inc. | Data processor with development support features |
US4862070A (en) * | 1987-10-30 | 1989-08-29 | Teradyne, Inc. | Apparatus for testing input pin leakage current of a device under test |
JPH01320544A (ja) * | 1988-06-22 | 1989-12-26 | Toshiba Corp | テスト容易化回路 |
US4912522A (en) * | 1988-08-17 | 1990-03-27 | Asea Brown Boveri Inc. | Light driven remote system and power supply therefor |
JP2594130B2 (ja) * | 1988-09-02 | 1997-03-26 | 三菱電機株式会社 | 半導体回路 |
US4947395A (en) * | 1989-02-10 | 1990-08-07 | Ncr Corporation | Bus executed scan testing method and apparatus |
US5099481A (en) * | 1989-02-28 | 1992-03-24 | Integrated Device Technology, Inc. | Registered RAM array with parallel and serial interface |
US5053949A (en) * | 1989-04-03 | 1991-10-01 | Motorola, Inc. | No-chip debug peripheral which uses externally provided instructions to control a core processing unit |
US5805792A (en) * | 1989-07-31 | 1998-09-08 | Texas Instruments Incorporated | Emulation devices, systems, and methods |
US5048021A (en) * | 1989-08-28 | 1991-09-10 | At&T Bell Laboratories | Method and apparatus for generating control signals |
NL8902964A (nl) * | 1989-12-01 | 1991-07-01 | Philips Nv | Op substraat geintegreerd teststelsel. |
US5581564A (en) * | 1990-12-18 | 1996-12-03 | Integrated Device Technology, Inc. | Diagnostic circuit |
JPH05302961A (ja) * | 1991-03-27 | 1993-11-16 | Nec Corp | Lsiに於けるテスト信号出力回路 |
US5355369A (en) * | 1991-04-26 | 1994-10-11 | At&T Bell Laboratories | High-speed integrated circuit testing with JTAG |
JP2770617B2 (ja) * | 1991-09-05 | 1998-07-02 | 日本電気株式会社 | テスト回路 |
US5448576A (en) * | 1992-10-29 | 1995-09-05 | Bull Hn Information Systems Inc. | Boundary scan architecture extension |
US6055658A (en) * | 1995-10-02 | 2000-04-25 | International Business Machines Corporation | Apparatus and method for testing high speed components using low speed test apparatus |
US5898701A (en) * | 1995-12-21 | 1999-04-27 | Cypress Semiconductor Corporation | Method and apparatus for testing a device |
US5793946A (en) * | 1996-03-12 | 1998-08-11 | Varis Corporation | Run-time diagnostic system |
US5768288A (en) * | 1996-03-28 | 1998-06-16 | Cypress Semiconductor Corp. | Method and apparatus for programming a programmable logic device having verify logic for comparing verify data read from a memory location with program data |
US5835503A (en) * | 1996-03-28 | 1998-11-10 | Cypress Semiconductor Corp. | Method and apparatus for serially programming a programmable logic device |
US5815510A (en) * | 1996-03-28 | 1998-09-29 | Cypress Semiconductor Corp. | Serial programming of instruction codes in different numbers of clock cycles |
US5869979A (en) * | 1996-04-05 | 1999-02-09 | Altera Corporation | Technique for preconditioning I/Os during reconfiguration |
US6130842A (en) * | 1997-08-08 | 2000-10-10 | Cypress Semiconductor Corporation | Adjustable verify and program voltages in programmable devices |
US6430718B1 (en) | 1999-08-30 | 2002-08-06 | Cypress Semiconductor Corp. | Architecture, circuitry and method for testing one or more integrated circuits and/or receiving test information therefrom |
US6961884B1 (en) | 2000-06-12 | 2005-11-01 | Altera Corporation | JTAG mirroring circuitry and methods |
US7340596B1 (en) | 2000-06-12 | 2008-03-04 | Altera Corporation | Embedded processor with watchdog timer for programmable logic |
US6803785B1 (en) * | 2000-06-12 | 2004-10-12 | Altera Corporation | I/O circuitry shared between processor and programmable logic portions of an integrated circuit |
US6681359B1 (en) | 2000-08-07 | 2004-01-20 | Cypress Semiconductor Corp. | Semiconductor memory self-test controllable at board level using standard interface |
US7076711B1 (en) | 2002-06-10 | 2006-07-11 | Cisco Technology, Inc. | Automatic testing of microprocessor bus integrity |
US6910087B2 (en) * | 2002-06-10 | 2005-06-21 | Lsi Logic Corporation | Dynamic command buffer for a slave device on a data bus |
US7424658B1 (en) | 2002-07-01 | 2008-09-09 | Altera Corporation | Method and apparatus for testing integrated circuits |
US7113749B2 (en) * | 2003-07-18 | 2006-09-26 | International Business Machines Corporation | System and method for measuring a high speed signal |
TWI241492B (en) * | 2004-05-13 | 2005-10-11 | Sunplus Technology Co Ltd | Method and chips being able to expand I/O pins of chip |
US7594149B2 (en) * | 2005-02-22 | 2009-09-22 | Integrated Device Technology, Inc. | In-situ monitor of process and device parameters in integrated circuits |
US7583087B2 (en) * | 2005-02-22 | 2009-09-01 | Integrated Device Technology, Inc. | In-situ monitor of process and device parameters in integrated circuits |
KR101796116B1 (ko) | 2010-10-20 | 2017-11-10 | 삼성전자 주식회사 | 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4286173A (en) * | 1978-03-27 | 1981-08-25 | Hitachi, Ltd. | Logical circuit having bypass circuit |
DE3009945A1 (de) * | 1979-03-15 | 1980-09-18 | Nippon Electric Co | Integrierter, logischer schaltkreis mit funktionspruefung |
US4476560A (en) * | 1982-09-21 | 1984-10-09 | Advanced Micro Devices, Inc. | Diagnostic circuit for digital systems |
DE3274910D1 (en) * | 1982-09-28 | 1987-02-05 | Ibm | Device for loading and reading different chains of bistable circuits in a data processing system |
JPS59161744A (ja) * | 1983-03-04 | 1984-09-12 | Hitachi Ltd | 情報処理装置のスキヤン方式 |
JPS6068624A (ja) * | 1983-09-26 | 1985-04-19 | Toshiba Corp | Lsiの自己検査装置 |
DE3373730D1 (en) * | 1983-12-15 | 1987-10-22 | Ibm | Series-parallel/parallel-series device for variable bit length configuration |
US4649539A (en) * | 1985-11-04 | 1987-03-10 | Honeywell Information Systems Inc. | Apparatus providing improved diagnosability |
-
1986
- 1986-07-24 US US06/888,701 patent/US4710927A/en not_active Expired - Lifetime
-
1987
- 1987-07-16 DE DE8787110308T patent/DE3777906D1/de not_active Expired - Lifetime
- 1987-07-16 EP EP87110308A patent/EP0254981B1/en not_active Expired
- 1987-07-23 JP JP62182460A patent/JPH0786525B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0254981B1 (en) | 1992-04-01 |
DE3777906D1 (de) | 1992-05-07 |
US4710927B1 (ja) | 1993-08-31 |
US4710927A (en) | 1987-12-01 |
JPH0786525B2 (ja) | 1995-09-20 |
EP0254981A3 (en) | 1989-10-18 |
EP0254981A2 (en) | 1988-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63100386A (ja) | 診断回路 | |
JP3565863B2 (ja) | Jtagの高インピーダンス試験モード | |
JPS61217779A (ja) | 組み込み自己検査機能をもつ集積回路に用いられる回路構成体 | |
JPH02245943A (ja) | バス実行スキヤン・テスト方法及び装置 | |
US4780822A (en) | Semaphore circuit for shared memory cells | |
JPH04301290A (ja) | 先入れ先出しメモリ回路 | |
KR100238869B1 (ko) | 버스트 모드 신호를 제공하기 위한 반도체 메모리 장치 | |
US6754740B2 (en) | Interface apparatus for connecting devices operating at different clock rates, and a method of operating the interface | |
JPH0342732A (ja) | 半導体集積回路 | |
US5844921A (en) | Method and apparatus for testing a hybrid circuit having macro and non-macro circuitry | |
KR100265148B1 (ko) | 반도체 기판에 있어서 스위칭 전류 노이즈로부터 노이즈 센시티브 회로를 격리하는 방법 및 장치 | |
JP3735699B2 (ja) | 高速半導体メモリ装置の入出力回路及びその高速半導体メモリ装置 | |
US5872796A (en) | Method for interfacing boundary-scan circuitry with linearized impedance control type output drivers | |
US6654844B1 (en) | Method and arrangement for connecting processor to ASIC | |
JP2849007B2 (ja) | 半導体集積回路 | |
US6219812B1 (en) | Apparatus and method for interfacing boundary-scan circuitry with DTL output drivers | |
US5892778A (en) | Boundary-scan circuit for use with linearized impedance control type output drivers | |
JP2628311B2 (ja) | マイクロコンピュータ | |
JP2526293B2 (ja) | スキャン回路アクセス装置 | |
JPS6144342B2 (ja) | ||
US5790894A (en) | Data processing with improved register bit structure | |
KR100238179B1 (ko) | 범용성을 갖는 데이터경로 제어장치 | |
JP2637276B2 (ja) | トレーサ | |
JPH0289300A (ja) | 半導体メモリ素子 | |
JPS641810B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |