CN110737552A - 一种基于fpga的sfc接口测试设备与方法 - Google Patents

一种基于fpga的sfc接口测试设备与方法 Download PDF

Info

Publication number
CN110737552A
CN110737552A CN201910808806.6A CN201910808806A CN110737552A CN 110737552 A CN110737552 A CN 110737552A CN 201910808806 A CN201910808806 A CN 201910808806A CN 110737552 A CN110737552 A CN 110737552A
Authority
CN
China
Prior art keywords
data
sfc
fpga
command
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910808806.6A
Other languages
English (en)
Other versions
CN110737552B (zh
Inventor
黄世凯
周敏心
李靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuzhou Rockchip Electronics Co Ltd
Original Assignee
Fuzhou Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou Rockchip Electronics Co Ltd filed Critical Fuzhou Rockchip Electronics Co Ltd
Priority to CN201910808806.6A priority Critical patent/CN110737552B/zh
Publication of CN110737552A publication Critical patent/CN110737552A/zh
Application granted granted Critical
Publication of CN110737552B publication Critical patent/CN110737552B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明提供一种基于FPGA的SFC接口测试设备和方法，设备包括FPGA，且所述FPGA与SFC接口通过管脚对应连接；所述FPGA在接收SFC的读数据命令时，通过所述SFC接口为SFC提供一串预定义的数据，供SFC将这串预定义的数据与SFC内部预定义的数据比较，得到读数据的测试结果；所述FPGA在接收SFC的写数据命令时，通过所述SFC接口接受SFC写的一串数据，将该串数据与所述FPGA内部预定义的数据进行比较，得到写数据的测试结果。本发明通过FPGA逻辑搭建的虚拟的SPI FLASH，简化FT测试的硬件设计，而且不需要连接spi flash参与测试，有效降低了测试成本。

Description

一种基于FPGA的SFC接口测试设备与方法
技术领域
本发明涉及一种SFC接口测试设备与方法。
背景技术
SPI flash是一种片外扩展存储技术。主机与flash芯片采用SPI(SerialPeripheral Interface串行外设接口)总线进行通信。因为nor flash是数据串行通信，而nand flash是采用数据并行通信。所以SPI总线外接的flash无一例外是nor flash。SPI总线通信速度要比IIC总线通信速度快一些，因为它的时序更加简单。SPI直接通过片选线选择从机，而不是通过时序进行设备选址。
当前有的SOC(System On Chip)处理器会带有一个SFC(Serial FlashController)，有的用于系统启动，有的用于读写spi flash。SOC厂商在出厂前的FT(finaltest)中对这个接口的测试方法是接上一块spi flash，使SOC识别这个flash后并读写一串数据，数据如果读写正确，那么SFC接口就是正常的。
这个测试方法的缺点在于要购买spi flash用于测试，如果需要测试的容量无法满足要求，还得重新采购spi flash，这样的测试成本昂贵，而且不够灵活。
发明内容
本发明要解决的技术问题，在于提供一种基于FPGA的SFC接口测试设备与方法，使用FPGA逻辑搭建出一张虚拟SPI flash，它可以根据测试的需求自定义包括spi flash容量在内的各种参数，将这张虚拟SPI flash用于测试的好处在于不需要担心容量大小变化而导致测试成本的增加。
本发明设备是这样实现的：一种基于FPGA的SFC接口测试设备，包括FPGA，且所述FPGA与SFC接口通过管脚对应连接；
所述FPGA在接收SFC的读数据命令时，通过所述SFC接口为SFC提供一串预定义的数据，供SFC将这串预定义的数据与SFC内部预定义的数据比较，得到读数据的测试结果；
所述FPGA在接收SFC的写数据命令时，通过所述SFC接口接受SFC写的一串数据，将该串数据与所述FPGA内部预定义的数据进行比较，得到写数据的测试结果。
进一步的，所述FPGA包括SPI命令处理模块、Status Register模块以及读写数据测试模块；所述SPI命令处理模块分别连接所述Status Register模块和所述读写数据测试模块；且所述SPI命令处理模块还通过管脚sfc_clk，管脚sfc_cs，管脚sfc_data连接所述SFC接口；
所述SPI命令处理模块用于接收SFC的读数据命令或写数据命令，根据接收到的命令决定接收命令的时序；
所述Status Register模块存有3个状态寄存器用于体现内部的运行状态，3个所述状态寄存器的状态位包括数据传输使能、写保护与驱动强度，且所述状态位为可自定义状态位；
所述读写数据测试模块在所述FPGA接收SFC的读数据命令时，为SFC提供一串预定义的数据，供SFC将这串预定义的数据与SFC内部预定义的数据比较，得到读数据的测试结果；并在所述FPGA接收SFC的写数据命令时，接受SFC写的一串数据，将该串数据与所述FPGA内部预定义的数据进行比较，得到写数据的测试结果。
本发明方法是这样实现的：一种基于FPGA的SFC接口测试方法，使用FPGA逻辑搭建出一张虚拟SPI flash，让所述FPGA与SFC接口通过管脚对应连接，根据测试的需求自定义包括spi flash容量在内的各种参数；
读数据测试时，所述FPGA在接收SFC的读数据命令时，通过所述SFC接口为SFC提供一串预定义的数据，供SFC将这串预定义的数据与SFC内部预定义的数据比较，得到读数据的测试结果；
写数据测试时，所述FPGA在接收SFC的写数据命令时，通过所述SFC接口接受SFC写的一串数据，将该串数据与所述FPGA内部预定义的数据进行比较，得到写数据的测试结果。
进一步的，所述FPGA包括SPI命令处理模块、Status Register模块以及读写数据测试模块；
读数据测试时：
所述FPGA在接收SFC的读数据命令时，SPI命令处理模块会向数据读写测试模块请求一串预定义的数据，通过所述SFC接口返回给SFC，供SFC将收到的数据与内部的预定义数据比较，得到读数据的测试结果；
写数据测试时：
写数据测试时，所述FPGA在接收SFC的写数据命令时，通过所述SFC接口接收SFC写的一串数据，这串数据被送到数据读写测试模块里面，由所述数据读写测试模块将该串数据与所述FPGA内部预定义的数据进行比较，得到写数据的测试结果。
本发明具有如下优点：本发明通过FPGA逻辑搭建的虚拟的SPI FLASH，简化FT测试的硬件设计，而且不需要连接spi flash参与测试，有效降低了测试成本。另外，在测试过程当中，可以使用FPGA软件将内部信号图形化观察，有利于问题的解决。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为本发明SFC接口测试设备的整体管脚连接结构示意图。
图2为本发明FPGA内部模块的具体连接结构示意图。
图3为本发明测试过程中SFC读取ID的波形图。
具体实施方式
实施例一
请参阅图1所示，为本发明基于FPGA的SFC接口测试设备的实施例，包括FPGA，且所述FPGA与SFC接口通过管脚对应连接；
所述FPGA在接收SFC的读数据命令时，通过所述SFC接口为SFC提供一串预定义的数据，供SFC将这串预定义的数据与SFC内部预定义的数据比较，得到读数据的测试结果；
所述FPGA在接收SFC的写数据命令时，通过所述SFC接口接受SFC写的一串数据，将该串数据与所述FPGA内部预定义的数据进行比较，得到写数据的测试结果。
再如图2所示，所述FPGA进一步包括SPI命令处理模块、Status Register模块以及读写数据测试模块；所述SPI命令处理模块分别连接所述Status Register模块和所述读写数据测试模块；且所述SPI命令处理模块还通过管脚sfc_clk，管脚sfc_cs，管脚sfc_data连接所述SFC接口；
具体的：
所述SPI命令处理模块用于接收SFC的读数据命令或写数据命令，根据接收到的命令决定接收命令的时序；SPI命令处理模块采用SPI的3线协议，传输命令时使用clk，cs，data[0]这三条信号，数据传输时才有可能会用到其他三条数据信号，即Data[1]，data[2]，data[3]这三条信号。当开始测试时，如图3所示，SFC通过data[0]发送RDID(ReadIdentification)命令0x9F到SPI命令处理模块，命令接收完毕后，SPI命令处理模块根据命令决定接收命令的时序(因为每一个命令的传输不尽相同)，如果是RDID命令的话，会按照图1在data[0]信号上返回manufacturer ID，Memory Type和Capacity。
所述Status Register模块存有3个状态寄存器用于体现内部的运行状态，3个所述状态寄存器的状态位包括4bit数据传输使能、写保护与驱动强度，且所述状态位为可自定义状态位，但自定义时要满足测试需求，每个寄存器的内容是不一样的，组合起来才是体现内部的运行状态，且3个寄存器只有通过相应的命令才能被访问；
所述读写数据测试模块在所述FPGA接收SFC的读数据命令时，为SFC提供一串预定义的数据，供SFC将这串预定义的数据与SFC内部预定义的数据比较，得到读数据的测试结果；并在所述FPGA接收SFC的写数据命令时，接受SFC写的一串数据，将该串数据与所述FPGA内部预定义的数据进行比较，比较结果通过test_status[7:0]反馈，得到写数据的测试结果。
实施例二
结合图1所示，该实施例是基于FPGA的SFC接口测试方法，使用FPGA逻辑搭建出一张虚拟SPI flash，让所述FPGA与SFC接口通过管脚对应连接，根据测试的需求自定义包括spi flash容量在内的各种参数；
读数据测试时，所述FPGA在接收SFC的读数据命令时，通过所述SFC接口为SFC提供一串预定义的数据，供SFC将这串预定义的数据与SFC内部预定义的数据比较，得到读数据的测试结果；
写数据测试时，所述FPGA在接收SFC的写数据命令时，通过所述SFC接口接受SFC写的一串数据，将该串数据与所述FPGA内部预定义的数据进行比较，得到写数据的测试结果。
具体的，所述FPGA包括SPI命令处理模块、Status Register模块以及读写数据测试模块；
读数据测试时：
所述FPGA在接收SFC的读数据命令时，SPI命令处理模块会向数据读写测试模块请求一串预定义的数据，通过所述SFC接口返回给SFC，供SFC将收到的数据与内部的预定义数据比较，得到读数据的测试结果；
写数据测试时：
写数据测试时，所述FPGA在接收SFC的写数据命令时，通过所述SFC接口接收SFC写的一串数据，由所述数据读写测试模块将该串数据与所述FPGA内部预定义的数据进行比较，得到写数据的测试结果。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (4)

1.一种基于FPGA的SFC接口测试设备，其特征在于：包括FPGA，且所述FPGA与SFC接口通过管脚对应连接；
所述FPGA在接收SFC的读数据命令时，通过所述SFC接口为SFC提供一串预定义的数据，供SFC将这串预定义的数据与SFC内部预定义的数据比较，得到读数据的测试结果；
所述FPGA在接收SFC的写数据命令时，通过所述SFC接口接受SFC写的一串数据，将该串数据与所述FPGA内部预定义的数据进行比较，得到写数据的测试结果。
2.根据权利要求1所述的一种基于FPGA的SFC接口测试设备，其特征在于：所述FPGA包括SPI命令处理模块、Status Register模块以及读写数据测试模块；所述SPI命令处理模块分别连接所述Status Register模块和所述读写数据测试模块；且所述SPI命令处理模块还通过管脚sfc_clk，管脚sfc_cs，管脚sfc_data连接所述SFC接口；
所述SPI命令处理模块用于接收SFC的读数据命令或写数据命令，根据接收到的命令决定接收命令的时序；
所述Status Register模块存有3个状态寄存器用于体现内部的运行状态，3个所述状态寄存器的状态位包括数据传输使能、写保护与驱动强度，且所述状态位为可自定义状态位；
所述读写数据测试模块在所述FPGA接收SFC的读数据命令时，为SFC提供一串预定义的数据，供SFC将这串预定义的数据与SFC内部预定义的数据比较，得到读数据的测试结果；并在所述FPGA接收SFC的写数据命令时，接受SFC写的一串数据，将该串数据与所述FPGA内部预定义的数据进行比较，得到写数据的测试结果。
3.一种基于FPGA的SFC接口测试方法，其特征在于：使用FPGA逻辑搭建出一张虚拟SPIflash，让所述FPGA与SFC接口通过管脚对应连接，根据测试的需求自定义包括spi flash容量在内的各种参数；
读数据测试时，所述FPGA在接收SFC的读数据命令时，通过所述SFC接口为SFC提供一串预定义的数据，供SFC将这串预定义的数据与SFC内部预定义的数据比较，得到读数据的测试结果；
写数据测试时，所述FPGA在接收SFC的写数据命令时，通过所述SFC接口接受SFC写的一串数据，将该串数据与所述FPGA内部预定义的数据进行比较，得到写数据的测试结果。
4.根据权利要求3所述的一种基于FPGA的SFC接口测试方法，其特征在于：所述FPGA包括SPI命令处理模块、Status Register模块以及读写数据测试模块；
读数据测试时：
所述FPGA在接收SFC的读数据命令时，SPI命令处理模块会向数据读写测试模块请求一串预定义的数据，通过所述SFC接口返回给SFC，供SFC将收到的数据与内部的预定义数据比较，得到读数据的测试结果；
写数据测试时：
写数据测试时，所述FPGA在接收SFC的写数据命令时，通过所述SFC接口接收SFC写的一串数据，由所述数据读写测试模块将该串数据与所述FPGA内部预定义的数据进行比较，得到写数据的测试结果。
CN201910808806.6A 2019-08-29 2019-08-29 一种基于fpga的sfc接口测试设备与方法 Active CN110737552B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910808806.6A CN110737552B (zh) 2019-08-29 2019-08-29 一种基于fpga的sfc接口测试设备与方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910808806.6A CN110737552B (zh) 2019-08-29 2019-08-29 一种基于fpga的sfc接口测试设备与方法

Publications (2)

Publication Number Publication Date
CN110737552A true CN110737552A (zh) 2020-01-31
CN110737552B CN110737552B (zh) 2022-06-21

Family

ID=69267447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910808806.6A Active CN110737552B (zh) 2019-08-29 2019-08-29 一种基于fpga的sfc接口测试设备与方法

Country Status (1)

Country Link
CN (1) CN110737552B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112000612A (zh) * 2020-08-26 2020-11-27 中国科学技术大学 一种在嵌入式系统中使用fpga改进sd卡的方案
CN112182586A (zh) * 2020-09-29 2021-01-05 中电海康无锡科技有限公司 一种mcu读写保护的测试方法、装置及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522123A (zh) * 2011-12-06 2012-06-27 苏州国芯科技有限公司 利用数据产生器模块来提高存储设备读写测试效率的方法
CN103970665A (zh) * 2014-05-28 2014-08-06 广州视源电子科技股份有限公司 一种模拟spi flash的fpga系统及调试方法
CN105575442A (zh) * 2015-12-16 2016-05-11 鸿秦（北京）科技有限公司 一种nor闪存器件的测试方法和测试装置
WO2018014684A1 (zh) * 2016-07-18 2018-01-25 深圳市中兴微电子技术有限公司 一种测试方法和装置、设备、存储介质
CN109522194A (zh) * 2018-11-14 2019-03-26 北京遥感设备研究所 针对axi协议从设备接口的自动化压力测试系统及方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522123A (zh) * 2011-12-06 2012-06-27 苏州国芯科技有限公司 利用数据产生器模块来提高存储设备读写测试效率的方法
CN103970665A (zh) * 2014-05-28 2014-08-06 广州视源电子科技股份有限公司 一种模拟spi flash的fpga系统及调试方法
CN105575442A (zh) * 2015-12-16 2016-05-11 鸿秦（北京）科技有限公司 一种nor闪存器件的测试方法和测试装置
WO2018014684A1 (zh) * 2016-07-18 2018-01-25 深圳市中兴微电子技术有限公司 一种测试方法和装置、设备、存储介质
CN109522194A (zh) * 2018-11-14 2019-03-26 北京遥感设备研究所 针对axi协议从设备接口的自动化压力测试系统及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陶春见: ""闪存的优化测试方法"", 《中国优秀硕士学位论文全文数据库（信息科技辑）》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112000612A (zh) * 2020-08-26 2020-11-27 中国科学技术大学 一种在嵌入式系统中使用fpga改进sd卡的方案
CN112182586A (zh) * 2020-09-29 2021-01-05 中电海康无锡科技有限公司 一种mcu读写保护的测试方法、装置及系统
CN112182586B (zh) * 2020-09-29 2024-02-13 中电海康无锡科技有限公司 一种mcu读写保护的测试方法、装置及系统

Also Published As

Publication number Publication date
CN110737552B (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
US10585816B1 (en) System and method for serial communication at a peripheral interface device
US7506087B2 (en) Method for configuring a Peripheral Component Interconnect Express (PCIE)
US5495593A (en) Microcontroller device having remotely programmable EPROM and method for programming
US20050289287A1 (en) Method and apparatus for interfacing between test system and embedded memory on test mode setting operation
US20130238933A1 (en) Multi-core soc having debugging function
US11640308B2 (en) Serial NAND flash with XiP capability
CN110865909A (zh) 一种基于fpga的emmc接口测试设备与方法
US20100274999A1 (en) Control system and method for memory
CN110737552A (zh) 一种基于fpga的sfc接口测试设备与方法
CN103544994A (zh) 快闪存储器控制器、快闪存储器侦错方法
US4607328A (en) Data transfer apparatus for a microcomputer system
CN110765032A (zh) 基于系统管理总线接口对i2c存储器进行读写的方法
CN117591413A (zh) 一种基于uvm的总线接口模块的验证系统及验证方法
US7587550B2 (en) Functional test method and functional test apparatus for data storage devices
CN114817093A (zh) 一种数据传输方法、系统、装置及存储介质
US20080021695A1 (en) ROM emulator and ROM testing method using the same
US10658046B2 (en) Memory device and method for operating the same
US20110125934A1 (en) Apparatuses and methods for transferring data
US20160103615A1 (en) Apparatuses and methods including selectively providing a single or separate chip select signals
KR100735575B1 (ko) 메모리의 테스트 모드 인터페이스 방법 및 장치
CN112466381B (zh) 一种适用于测试ddr3物理层电气功能的测试芯片
CN113031863B (zh) Ssd命令相关性管理方法、装置、计算机设备及存储介质
CN115509965A (zh) 存储器控制器与链接识别方法
CN110764956B (zh) 一种基于fpga的sd或mmc接口测试装置和方法
CN113918081B (zh) 计算机可读取存储介质、配置可靠命令的方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 350000 building 18, 89 software Avenue, Gulou District, Fuzhou City, Fujian Province

Applicant after: Ruixin Microelectronics Co.,Ltd.

Address before: 350000 building 18, 89 software Avenue, Gulou District, Fuzhou City, Fujian Province

Applicant before: FUZHOU ROCKCHIP ELECTRONICS Co.,Ltd.

GR01 Patent grant
GR01 Patent grant