CN112000612A - 一种在嵌入式系统中使用fpga改进sd卡的方案 - Google Patents

一种在嵌入式系统中使用fpga改进sd卡的方案 Download PDF

Info

Publication number
CN112000612A
CN112000612A CN202010867756.1A CN202010867756A CN112000612A CN 112000612 A CN112000612 A CN 112000612A CN 202010867756 A CN202010867756 A CN 202010867756A CN 112000612 A CN112000612 A CN 112000612A
Authority
CN
China
Prior art keywords
card
interface
fpga
sdfake
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010867756.1A
Other languages
English (en)
Inventor
王轩
王超
朱宗卫
宫磊
周学海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Science and Technology of China USTC
Original Assignee
University of Science and Technology of China USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology of China USTC filed Critical University of Science and Technology of China USTC
Priority to CN202010867756.1A priority Critical patent/CN112000612A/zh
Publication of CN112000612A publication Critical patent/CN112000612A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Stored Programmes (AREA)

Abstract

本发明公开了一种在嵌入式系统中使用FPGA改进SD卡的方案，包括：嵌入式SoC和FPGA模块；FPGA模块上包括SDFake和存储装置，SDFake是FPGA内的IP核，SDFake通过SD卡接口电路与嵌入式SoC连接，存储装置通过存储器接口与SDFake连接；SDFake从存储器接口读取数据传送到嵌入式SoC。通过将SD卡用FPGA代替，FPGA可以焊接在PCB板上，避免了普通的SD卡必须插在卡槽中，在一些恶劣的机械环境，比如高频振动或高速旋转的环境下存在接触不良导致系统无法运行等问题，从而消除了机械振动带来的隐患。

Description

一种在嵌入式系统中使用FPGA改进SD卡的方案
技术领域
本发明涉及一种在嵌入式系统中使用FPGA改进SD卡的方案。
背景技术
SD卡作为一种便携式的非易失性存储设备，被广泛地用作嵌入式主机的磁盘，起到操作系统镜像存储、数据存储等作用。目前，使用SD卡进行操作系统启动已经成为了嵌入式主机系统启动的主流方式，一些嵌入式SoC甚至抛弃了以往常见的SPIFlash、NandFlash等启动方式，只支持使用SD卡进行启动。插有MicroSD卡的嵌入式主机的框图如图1所示，SD卡中存储系统镜像、应用程序和用户数据，当系统启动时，嵌入式SoC会首先将SD卡中的系统镜像加载至存储器中，然后运行系统镜像以启动操作系统。此外，当操作系统启动后，该系统运行的应用程序以及使用的用户数据也往往来自于SD卡。由此可见SD卡在嵌入式主机中的重要作用。
然而，嵌入式SoC往往对硬件兼容性要求苛刻，且在PCB设计阶段就容易出错，这导致开发阶段对SD卡的调试可能消耗大量的时间成本；其次，SD卡作为可插拔设备，安装在一些恶劣的机械环境中时会对稳定性造成隐患；最后，SD卡必须插拔后才能进行系统和软件的更新(简称离线更新)，而一些应用场景希望在不进行硬件插拔，甚至希望在系统运行的同时进行系统和软件的更新。综上所述，SD卡在这些场合下是难于或无法使用的。
发明内容
本发明目的是：提供一种在嵌入式系统中使用FPGA改进SD卡的方案，在工作时，FPGA完全模仿一个标准的第二代SD高容量卡(简称SDHCv2)的行为。
本发明的技术方案是：一种在嵌入式系统中使用FPGA改进SD卡的方案，包括：嵌入式SoC和FPGA模块；
所述FPGA模块上包括SDFake和存储装置，所述SDFake是所述FPGA内的IP核，所述SDFake通过SD卡接口电路与所述嵌入式SoC连接，所述存储装置通过存储器接口与所述SDFake连接；所述SDFake从存储器接口读取数据传送到所述嵌入式SoC。
其进一步的技术方案是：所述SD卡接口电路包括1bit的时钟SDCLK、1bit的命令信号SDCMD、4bit的数据信号SDDAT0～3；
所述嵌入式SoC上的时钟SDCLK、命令信号SDCMD、数据信号SDDAT0～3依次连接FPGA的6个IO管脚；
所述嵌入式SoC上的SDVCC是提供给SD卡的电源，SDVCC与GND之间并联电阻和电容，在SDVCC上产生电流，用于供所述嵌入式SoC判断SD卡是否存在；
所述嵌入式SoC的SDDAT3连接上拉电阻到SDVCC，用于指示SD卡已插入。
其进一步的技术方案是：所述SDFake的接口包括复位信号接口、SD总线接口、存储器接口、状态指示灯接口、调试接口；
所述复位信号接口实现所述SDFake的异步复位；
所述SD总线接口通过所述SD卡接口电路连接到所述嵌入式SoC；
所述存储器接口连接到所述存储装置；
所述状态指示灯接口用于显示SD卡状态；
所述嵌入式SoC发送的每条命令发送到所述调试接口。
其进一步的技术方案是：所述存储装置包括片内ROM，所述片内ROM通过片内存储器接口与所述SDFake连接。
其进一步的技术方案是：所述存储装置还包括片外存储器，所述片外存储器通过片外存储器接口与所述SDFake连接；
当所述片外存储器接口与所述SDFake提供的接口不同时，所述存储装置还包括存储接口适配器，所述片外存储器通过片外存储器接口与所述存储接口适配器连接，所述存储接口适配器通过片内存储器接口与所述SDFake连接。
其进一步的技术方案是：所述片外存储器包括NorFlash和NandFlash中的至少一种。
其进一步的技术方案是：所述存储装置内写入全盘数据的流程包括：
使用WinHex软件获取SD卡的全盘数据；
若使用所述FPGA模块的片内ROM，则将获取的全盘数据转换成Verilog描述的ROM；
若使用所述FPGA模块的片外Flash存储器是直插封装的芯片，或只写入一次，则使用Flash烧写座将全盘数据写入存储器；
若使用所述FPGA模块的片外Flash存储器是贴片封装，且需要写入多次，则使用切换电路写入；
其中，所述切换电路包括烧写控制逻辑电路和MUX；在写入时，MUX切换到A口；在测试或运行时，MUX切换到B口，所述嵌入式SoC从写好的存储器中启动。
其进一步的技术方案是：所述FPGA模块还包括UART发送器，所述UART发送器将所述SDFake提供的调试信息发送给开发者，当开发者对所述嵌入式SoC的启动配置和对SD卡兼容性进行调试时，例化所述UART发送器以查看调试信息。
本发明的优点是：
1.通过将SD卡用FPGA代替，FPGA可以焊接在PCB板上，避免了普通的SD卡必须插在卡槽中，在一些恶劣的机械环境，比如高频振动或高速旋转的环境下存在接触不良导致系统无法运行等问题，从而消除了机械振动带来的隐患；
2.通过记录SD总线上所有来自主机的请求和来自自身的响应，在调试阶段，开发者可以根据记录的信息尽早定位接口故障、启动异常、软件异常等问题的原因，解决了嵌入式主机的操作系统高度定制对硬件兼容性高，导致对开发和调试阶段的错误定位带来困难的问题；
3.由于开发者可以通过远程控制FPGA的方式来更新虚拟SD卡的内容，从而解决了需要拔下SD卡改动其内容进行系统更新的方式不适用于非接触更新的应用场景的问题；同时，当更新进程被意外打断时，由于FPGA的固件没有被破坏，重新启动后仍可以重新更新，从而解决远程控制下使用嵌入式主机本身来改动SD卡进行系统更新的方式无法应对意外情况，当更新进程因意外关机被打断时SD卡内容被损坏，无法启动并继续更新的问题。
附图说明
下面结合附图及实施例对本发明作进一步描述：
图1是包含SD卡的嵌入式主机的系统框图；
图2是SD-host、SD卡与连接的SD总线的示意图；
图3是SD卡结构的示意图；
图4是SD卡上电时的命令序列图；
图5是本申请一个实施例提供的在嵌入式系统中使用FPGA改进SD卡的方案的结构框图；
图6是本申请一个实施例提供的SD卡接口电路的原理图；
图7是SDFake模块接口图；
图8是SD卡内编址规则与存储器接口编址规则的对应关系图；
图9是存储器接口时序图；
图10是调试接口时序图；
图11是在WinHex软件中打开磁盘的界面示意图；
图12是在物理磁环中打开SD卡的界面示意图；
图13是选择选块开始的界面示意图；
图14是选择选块结尾的界面示意图；
图15是将SD卡全盘的数据存储到文件的界面示意图；
图16是保存hex文件的界面示意图；
图17是使用MUX切换烧写模式与测试模式的结构框图；
图18是用于定位SD卡问题的调试硬件设计的结构框图；
图19是仓储机器人中使用本申请的嵌入式系统的结构框图。
具体实施方式
实施例：SD卡是一种非易失性存储设备，可以作为可移动磁盘使用。如图2所示，其示出了SD卡的应用场景框图，SD-host往往是嵌入式SoC、读卡器等设备。SD-host与SD卡之间的总线称为SD总线，包含6根信号，sdclk是SD-host提供给SD卡的时钟。sdcmd是双向信号，SD-host通过sdcmd发送命令给SD卡，并从sdcmd得到其响应。sddat是4bit双向信号，当SD-host读卡时，数据通过sddat从SD卡到SD-host。当SD-host写卡时，数据通过sddat从SD-host到SD卡。
结合参考图3，SD卡由两个部分组成——存储阵列(Memory Core)和接口控制器(Card interface controller)。接口控制器解析SD-host发来的命令并提供响应。存储阵列本质上是NandFlash，用于存储SD卡的内容。存储阵列以字节编址，地址位宽为41bit，因此寻址空间大小为241＝2TiB。不同型号的SD卡容量各不相同，例如SDHCv2卡容量范围为2GiB～32GiB，无论SD卡的容量为多少，它们都使用2TiB地址空间内最靠前的连续的地址空间。例如一个7.8GiB的SD卡使用的地址范围为0x00000000000～0x001f3333400。
SD卡理论上就像NorFlash和NandFlash一样，只需要规定读写操作就能工作。但实际上作为典型的消费电子产品，SD卡接口的协议很复杂(见《SD Specifications Version2.00》)，这既有历史遗留问题的原因，又有兼容形形色色的读卡器的考虑。SD协议规定了近百条命令，分为CMD命令和ACMD命令两大类，例如CMD0命令可以将SD卡复位、CMD2命令获取SDcard的CID寄存器、CMD6命令切换SD卡模式、ACMD6命令切换sddat的有效总线宽度、CMD17命令是单扇区读、CMD18是多扇区读……这些命令造成了SD卡的操作流程较为繁琐，例如，SD卡上电时，内部的接口控制器需要进行如图4的指令序列。
SD卡内的接口控制器可以正确地响应主机发来的命令序列，使操作系统正确地将SD卡识别为磁盘。但如果存储阵列中的数据是空白或随机的，那么SD卡就是未格式化的，类似于受损的磁盘——它是一个合法的物理磁盘，但其中没有逻辑分区。要让嵌入式SoC能够从SD卡启动，对存储阵列(SD卡的内容)有如下要求：
1.SD卡应该格式化为某种文件系统(例如FAT32)，即SD卡中必须有文件系统的必要元素：主引导记录(MBR)、操作系统引导记录(DBR)、文件分配表(FAT)等。
2.在文件系统的基础上，SD卡内要有这种嵌入式SoC规定的操作系统镜像文件。例如对于Xilinx的Zynq处理器，SD卡内要有BOOT.bin和Image.ub文件，才能正常启动操作系统。
因此，使用FPGA模拟SD卡并能够启动嵌入式SoC，需要完成两个工作：首先，需要在FPGA内实现一个模块来代替SD卡的接口控制器，由于SD总线协议很复杂，因此实现起来难度较大；其次，需要在FPGA片内或片外部署一个存储器来代替SD卡内的存储阵列，且存储器中应存放文件系统信息和SoC启动所需要的系统镜像文件。
基于上述考虑，本申请提供了一种在嵌入式系统中使用FPGA改进SD卡的方案，如图5所示，该方案包括：嵌入式SoC和FPGA模块。
FPGA模块上包括SDFake和存储装置，SDFake是FPGA内的IP核，SDFake通过SD卡接口电路与嵌入式SoC连接，存储装置通过存储器接口与SDFake连接；SDFake从存储器接口读取数据传送到嵌入式SoC。
可选的，存储装置包括片内ROM，片内ROM通过片内存储器接口与SDFake连接。
可选的，存储装置还包括片外存储器，片外存储器通过片外存储器接口与SDFake连接；当片外存储器接口与SDFake提供的接口不同时，存储装置还包括存储接口适配器，片外存储器通过片外存储器接口与存储接口适配器连接，存储接口适配器通过片内存储器接口与SDFake连接。
可选的，片外存储器包括NorFlash和NandFlash中的至少一种。
在改进的设计中，SD卡接口电路和SDFake是固定设计，SD卡接口电路负责将嵌入式SoC连接到FPGA模块。SDFake是FPGA内的一个IP核，是本申请的核心部分，能代替SD卡中的接口控制器，具体地讲，SDFake接收并解析嵌入式SoC发来的请求，并按《SDSpecifications Version 2.00》所规定的SD总线规范进行响应，对于读数据请求，SDFake会从片内存储器接口读取数据并传送到SoC。对于SoC来说，SDFake的行为与一个SDHCv2只读卡完全相同。
片内ROM、存储接口适配器、片外存储器是可变设计，用于存储虚拟SD卡的数据(文件系统、系统镜像文件等)。当数据较少时，可以存储于片内ROM中；当数据较多时，可以存储于片外存储器(例如NorFlash、NandFlash)中，如果片外存储器接口与SDFake提供的接口不同，需要一个存储器接口适配器进行转换。
可选的，FPGA模块还包括UART发送器，UART发送器将SDFake提供的调试信息发送给开发者，当开发者对嵌入式SoC的启动配置和对SD卡兼容性进行调试时，例化UART发送器以查看调试信息。
UART发送器是可选设计，它能将SDFake提供的调试信息通过UART发送给开发者，当开发者希望对嵌入式SoC的启动配置和对SD卡兼容性进行调试时，可以例化UART发送器以查看调试信息。
结合参考图6，SD卡接口电路包括1bit的时钟SDCLK、1bit的命令信号SDCMD、4bit的数据信号SDDAT0～3；嵌入式SoC上的时钟SDCLK、命令信号SDCMD、数据信号SDDAT0～3依次连接FPGA的6个IO管脚；嵌入式SoC上的SDVCC是提供给SD卡的电源，SDVCC与GND之间并联电阻和电容，示例性的，并联10kΩ的电阻和1uF的电容，在SDVCC上产生一个小电流，用于供嵌入式SoC判断SD卡是否存在；嵌入式SoC的SDDAT3连接上拉电阻到SDVCC，示例性的，上拉电阻47kΩ，该电阻模仿SD卡规范所规定的SDDAT3的上拉电阻，用于指示SD卡已插入。
SDFake代替了SD卡中原有的接口控制器，它能够按《SD Specifications Version2.00》中规定的SD总线协议事务来响应SoC的请求，并将SoC的读请求转化为简易的存储器接口的读事务，方便用户外接各种类型的存储器来实现SD卡的存储阵列。同时，SDFake能够监听SoC在SD总线上的命令，通过调试接口发送出去。结合参考图7，SDFake的接口包括复位信号接口、SD总线接口、存储器接口、状态指示灯接口、调试接口；复位信号接口实现SDFake的异步复位；SD总线接口通过SD卡接口电路连接到嵌入式SoC；存储器接口连接到存储装置；状态指示灯接口用于显示SD卡状态；嵌入式SoC发送的每条命令发送到调试接口。
SDFake使用SystemVerilog编写，兼容性强，能部署在Altera、Xilinx、Microsemi等不同厂商的FPGA上。表1是其接口简介：
表1
Figure BDA0002650199550000071
其中，关于复位信号，复位信号rst_n能实现模块的异步复位。当rst_n＝0时，虚拟SD卡的状态全部复位，并且不响应任何指令。当rst_n＝1时，模块正常工作。rst_n可以恒定赋值为高，或者连接到FPGA开发板上的按键上。
关于SD总线信号，SD总线信号包括1bit input的sdclk，1bit inout的sdcmd，4bitoutput的sddat，应当直接把它们引出到FPGA引脚，再连接到SoC即可。需要注意的是，按照SD协议，sddat信号的方向是inout，但SDFake中它是output，这是因为SDFake实现的是SD只读卡，这种卡只会驱动sddat信号，而不会读它。
关于存储器接口信号，当SoC请求读数据时，SDFake模块通过存储器接口取数据。存储器接口拥有位宽为16bit的数据线(rddata)，因此以双字节为单位编址。SD卡中的数据以字节为单位编址，因此SDFake会以小端顺序将SD卡中的相邻两个字节合并为存储器接口中的一个双字节，如图8，左侧为SD卡内编址规则，右侧为存储器接口编址规则。
在双字节编址下，存储器接口的地址位宽为40bit，即存储器接口有2*2^40＝2TiB的寻址空间。SDFake模拟的是一个7.2GB大小的SD-ROM卡，2TiB的寻址空间中只有前7.2GB被使用。
存储器接口时序如图9，rdclk由SDFake提供，频率不超过25MHz。rdreq是读使能信号，rdclk上升沿时，若rdreq出现高电平脉冲，则存储器需要将rdaddr地址所对应的数据读出到rddata信号上，然后rddata需要保持不变直到下一个rdreq高电平脉冲到来。
关于状态指示信号，状态指示信号status_led指示接口控制器的状态，可以连接到FPGA开发板的8bit LED灯上(但不是必须的)。表2展示了每一位的含义：
表2
Figure BDA0002650199550000081
Figure BDA0002650199550000091
关于调试接口，调试接口能显示SoC发送的所有命令字。时序如图10。当SDFake收到SoC发来的一个命令时，dbg_wen出现一个周期的高电平，同时该命令字出现在dbg_wdata上。当开发者需要使用调试功能时，可以使用UART发送器将调试信息发送到PC机查看，或使用FPGA内的逻辑分析仪(例如ILA或SignalTap)查看。
对于SDFake的综合结果，表3展示SDFake在Xilinx FPGA和Altera FPGA上综合的结果，可以看出，本申请仅需要一颗小规模、低成本的FPGA就能部署。
表3
FPGA型号 Logic Available Logic Usage FPGA芯片价格
Altera EP4CE6 6272 1381(22％) ￥12
Xilinx XC6SLX4 3840 1125(29％) ￥28
对于存储器的设计，存储器是为了替代SD卡内的存储阵列，并存储能够让SoC启动的文件系统和系统镜像文件。
关于存储器硬件设计，不同于SDFake模块的固定设计，存储器的设计很灵活，具体实现方式可以是：
1.FPGA片内ROM：若只需要在SoC上运行裸机程序，SD卡中使用的空间很少，大多数空间空闲，此时的SD卡内容可以存储在FPGA片内ROM中。
2.FPGA片外存储器：若需要运行操作系统，SD卡中使用的空间往往在5MB以上，此时的SD卡内容可以存储在外置的NorFlash芯片上，如果使用的空间在几百MB以上，可以使用容量更大的NandFlash芯片。若片外存储器的接口与图8或图9所示存储器接口不同，则需要在FPGA内实现一个存储接口适配器进行转换。
在存储装置内写入全盘数据的流程包括：
第一步，使用WinHex软件获取SD卡的全盘数据。
具体流程如下：
1.将SD卡插入Windows系统的PC机。
2.以管理员身份打开WinHex软件，在上方工具栏选择“工具->打开磁盘”。如图11。
3.选择“物理磁盘->SD卡”，如图12。
4.打开后可以看到全盘内容，右键点击第一个字节，点击“选块开始”，如图13。
5.用“滚动条”下拉到最下面，右键最后一个字节，点击“选块结尾”，如图14。
6.选中选块后，在上方工具栏点击“编辑->复制选块->置入新文件”，如图15。
7.将文件命名为xxx.hex，保存，如图16。
存储器的容量往往小于第一步中获取的数据文件的大小，但数据文件中除了前部分的有效数据，末尾大多数数据是0，因此可以先将文件裁剪到存储器的实际大小，然后用以下方式将文件中的数据写入存储器。
第二步，若使用FPGA模块的片内ROM，则将获取的全盘数据转换成Verilog描述的ROM。
第三步，若使用FPGA模块的片外Flash存储器是直插封装的芯片，或只写入一次(例如在产品量产阶段且不需要在线更新)，则使用Flash烧写座将全盘数据写入存储器。
第四步，若使用FPGA模块的片外Flash存储器是贴片封装，且需要写入多次(例如处于调试阶段，或在产品使用阶段需要进行在线更新)，则使用如图17的切换电路写入。
其中，切换电路包括烧写控制逻辑电路和MUX；在写入时，MUX切换到A口；在测试或运行时，MUX切换到B口，嵌入式SoC从写好的存储器中启动。如果测试出现问题，开发者可以通过UART查看调试信息，修改系统镜像后重新写入并测试。如果将链路定制为WiFi等无线链路，还可以实现远程的在线系统更新，这是普通的SD卡不能完成的。
综上所述，本申请提供的在嵌入式系统中使用FPGA改进SD卡的方案，首先，将SDFake模块部署在FPGA中，其功能相当于SD卡中的接口控制器，实现复杂的SD总线协议的处理；其次，给出灵活的存储器设计方案，其功能相当于SD卡中的Flash存储阵列；最后，说明如何准备写入存储器的数据，以及如何写入存储器，以让SoC能从FPGA模拟的SD卡中启动。
本申请捕获SoC发送的SD总线命令并作为调试信息输出，若在开发阶段遇到SD卡不能识别等错误，开发者可以通过调试信息定位原因；使用FPGA模拟SD卡，原先需要插在插槽中的SD卡被替换成了可以贴片在PCB上的FPGA和Flash芯片，规避了恶劣机械环境下插槽接触不良的隐患；本申请还可以定制存储器更新的物理链路，若使用WiFi等无线链路，可以实现非接触式的系统更新。
在一种可能的应用中，本申请在调试阶段可以为开发者带来便利。比如某个应用场景使用Xilinx Zynq XC7Z020 SoC作为嵌入式主机。按正常流程制作好包含操作系统镜像的SD卡后，发现该SD卡无法使SoC启动，且SoC的UART没有打印任何信息。根据嵌入式开发的经验，出错的可能原因可能出现在从硬件到软件的任何一个地方：
1.硬件错误，例如PCB设计问题、焊接问题。
2.SoC启动配置错误，可能没有配置为SD卡启动模式。
3.SoC不兼容这种版本的SD卡。
4.SoC不兼容SD卡中当前的文件系统。
5.镜像制作的有问题，SoC虽然能从SD卡中找到系统镜像，但启动时出错。
由于SoC没有通过UART返回任何信息，无法定位错误出现在哪一步，必须逐条排查问题；而且，经验不丰富的开发者可能想不到以上列出的所有可能性，即便排查完自己能想到的所有可能性后也没法定位问题。
基于本申请，将调试接口发送的信息通过UART展示给开发者，硬件设计框图如图18。在嵌入式SoC试图启动时，UART发送器打印了10条命令，这些命令是SoC发送给FPGA的SD总线命令，开发者可以对照《SD Specifications Version 2.00》逐条解读这些命令以定位问题，如表4：
表4
Figure BDA0002650199550000111
Figure BDA0002650199550000121
根据表4的解读，定位到问题出现在可能性4，经进一步查证，该SD卡被格式化为exFAT，但该SoC只支持FAT16和FAT32作为SD卡的文件系统，问题解决。由此可以看出本申请可以帮助嵌入式开发者定位有关SD卡的错误，加快开发进程。
在另一种可能的应用中，本申请能够解决解决SD卡接触不良的隐患和无法进行在线系统更新的问题。比如，仓储机器人能够对货物完成自动分拣与归置，其中的嵌入式系统需要完成室内定位、RFID识别、视觉识别、运动控制等多种算法和操作，考虑到算法的复杂性和任务的多样性，往往需要对仓储机器人进行大批量的系统固件更新和应用更新，如果嵌入式处理器使用SD卡存储系统固件和应用，大批量的固件和应用更新会很麻烦。此外，仓储机器人运行时存在振动，使用SD卡会造成接触不良的隐患。使用本申请改进后的仓储机器人的嵌入式系统如图19。SD卡被使用FPGA(Altera EP4CE6E22，价格￥12)、并行口NorFlash(S29GL512P，价格￥11)和2.4G无线通信终端(NRF24L01，价格￥4)代替。这些元件可以与嵌入式SoC设计在同一块PCB上，规避了振动带来的接触不良的隐患。S29GL512P的容量为64MB，足够存储仓储机器人的系统镜像+应用程序(约为20～50MB)。此外，当进行批量的系统更新时，可以在2.4G无线信号范围内通过NRF24L01来批量更新S29GL512P中的内容，解决了使用SD卡时不能批量更新的麻烦。
综上所述，本申请提供的在嵌入式系统中使用FPGA改进SD卡的方案，通过将SD卡用FPGA代替，FPGA可以焊接在PCB板上，避免了普通的SD卡必须插在卡槽中，在一些恶劣的机械环境，比如高频振动或高速旋转的环境下存在接触不良导致系统无法运行等问题，从而消除了机械振动带来的隐患。
另外，通过记录SD总线上所有来自主机的请求和来自自身的响应，在调试阶段，开发者可以根据记录的信息尽早定位接口故障、启动异常、软件异常等问题的原因，解决了嵌入式主机的操作系统高度定制对硬件兼容性高，导致对开发和调试阶段的错误定位带来困难的问题。
另外，由于开发者可以通过远程控制FPGA的方式来更新虚拟SD卡的内容，从而解决了需要拔下SD卡改动其内容进行系统更新的方式不适用于非接触更新的应用场景的问题；同时，当更新进程被意外打断时，由于FPGA的固件没有被破坏，重新启动后仍可以重新更新，从而解决远程控制下使用嵌入式主机本身来改动SD卡进行系统更新的方式无法应对意外情况，当更新进程因意外关机被打断时SD卡内容被损坏，无法启动并继续更新的问题。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或隐含所指示的技术特征的数量。由此，限定的“第一”、“第二”的特征可以明示或隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或者两个以上。
上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器、磁盘或光盘等。
以上所述仅为本申请的较佳实施例，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (8)

1.一种在嵌入式系统中使用FPGA改进SD卡的方案，其特征在于，包括：嵌入式SoC和FPGA模块；
所述FPGA模块上包括SDFake和存储装置，所述SDFake是所述FPGA内的IP核，所述SDFake通过SD卡接口电路与所述嵌入式SoC连接，所述存储装置通过存储器接口与所述SDFake连接；所述SDFake从存储器接口读取数据传送到所述嵌入式SoC。
2.根据权利要求1所述的在嵌入式系统中使用FPGA改进SD卡的方案，其特征在于，所述SD卡接口电路包括1bit的时钟SDCLK、1bit的命令信号SDCMD、4bit的数据信号SDDAT0~3；
所述嵌入式SoC上的时钟SDCLK、命令信号SDCMD、数据信号SDDAT0~3依次连接FPGA的6个IO管脚；
所述嵌入式SoC上的SDVCC是提供给SD卡的电源，SDVCC与GND之间并联电阻和电容，在SDVCC上产生电流，用于供所述嵌入式SoC判断SD卡是否存在；
所述嵌入式SoC的SDDAT3连接上拉电阻到SDVCC，用于指示SD卡已插入。
3.根据权利要求2所述的在嵌入式系统中使用FPGA改进SD卡的方案，其特征在于，所述SDFake的接口包括复位信号接口、SD总线接口、存储器接口、状态指示灯接口、调试接口；
所述复位信号接口实现所述SDFake的异步复位；
所述SD总线接口通过所述SD卡接口电路连接到所述嵌入式SoC；
所述存储器接口连接到所述存储装置；
所述状态指示灯接口用于显示SD卡状态；
所述嵌入式SoC发送的每条命令发送到所述调试接口。
4.根据权利要求1所述的在嵌入式系统中使用FPGA改进SD卡的方案，其特征在于，所述存储装置包括片内ROM，所述片内ROM通过片内存储器接口与所述SDFake连接。
5.根据权利要求4所述的在嵌入式系统中使用FPGA改进SD卡的方案，其特征在于，所述存储装置还包括片外存储器，所述片外存储器通过片外存储器接口与所述SDFake连接；
当所述片外存储器接口与所述SDFake提供的接口不同时，所述存储装置还包括存储接口适配器，所述片外存储器通过片外存储器接口与所述存储接口适配器连接，所述存储接口适配器通过片内存储器接口与所述SDFake连接。
6.根据权利要求5所述的在嵌入式系统中使用FPGA改进SD卡的方案，其特征在于，所述片外存储器包括NorFlash和NandFlash中的至少一种。
7.根据权利要求6所述的在嵌入式系统中使用FPGA改进SD卡的方案，其特征在于，所述存储装置内写入全盘数据的流程包括：
使用WinHex软件获取SD卡的全盘数据；
若使用所述FPGA模块的片内ROM，则将获取的全盘数据转换成Verilog描述的ROM；
若使用所述FPGA模块的片外Flash存储器是直插封装的芯片，或只写入一次，则使用Flash烧写座将全盘数据写入存储器；
若使用所述FPGA模块的片外Flash存储器是贴片封装，且需要写入多次，则使用切换电路写入；
其中，所述切换电路包括烧写控制逻辑电路和MUX；在写入时，MUX切换到A口；在测试或运行时，MUX切换到B口，所述嵌入式SoC从写好的存储器中启动。
8.根据权利要求1至7任一所述的在嵌入式系统中使用FPGA改进SD卡的方案，其特征在于，所述FPGA模块还包括UART发送器，所述UART发送器将所述SDFake提供的调试信息发送给开发者，当开发者对所述嵌入式SoC的启动配置和对SD卡兼容性进行调试时，例化所述UART发送器以查看调试信息。
CN202010867756.1A 2020-08-26 2020-08-26 一种在嵌入式系统中使用fpga改进sd卡的方案 Pending CN112000612A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010867756.1A CN112000612A (zh) 2020-08-26 2020-08-26 一种在嵌入式系统中使用fpga改进sd卡的方案

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010867756.1A CN112000612A (zh) 2020-08-26 2020-08-26 一种在嵌入式系统中使用fpga改进sd卡的方案

Publications (1)

Publication Number Publication Date
CN112000612A true CN112000612A (zh) 2020-11-27

Family

ID=73470854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010867756.1A Pending CN112000612A (zh) 2020-08-26 2020-08-26 一种在嵌入式系统中使用fpga改进sd卡的方案

Country Status (1)

Country Link
CN (1) CN112000612A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103970665A (zh) * 2014-05-28 2014-08-06 广州视源电子科技股份有限公司 一种模拟spi flash的fpga系统及调试方法
CN110737552A (zh) * 2019-08-29 2020-01-31 福州瑞芯微电子股份有限公司 一种基于fpga的sfc接口测试设备与方法
CN110764956A (zh) * 2019-08-29 2020-02-07 福州瑞芯微电子股份有限公司 一种基于fpga的sd或mmc接口测试装置和方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103970665A (zh) * 2014-05-28 2014-08-06 广州视源电子科技股份有限公司 一种模拟spi flash的fpga系统及调试方法
CN110737552A (zh) * 2019-08-29 2020-01-31 福州瑞芯微电子股份有限公司 一种基于fpga的sfc接口测试设备与方法
CN110764956A (zh) * 2019-08-29 2020-02-07 福州瑞芯微电子股份有限公司 一种基于fpga的sd或mmc接口测试装置和方法

Similar Documents

Publication Publication Date Title
US7334117B2 (en) Device boot loader for processing one or more requests from a host computer system concurrently with loading or updating the firmware of the device
US5410717A (en) Removable function card for a programmable controller processor
US8275599B2 (en) Embedded bus emulation
JP5140100B2 (ja) 多機能半導体記憶装置
US5357519A (en) Diagnostic system
CN110865909B (zh) 一种基于fpga的emmc接口测试设备与方法
CN102306127B (zh) 一种ddriii内存识别和初始化方法
US9690602B2 (en) Techniques for programming and verifying backplane controller chip firmware
CN114333962A (zh) 闪存芯片的测试方法、装置、系统、电子设备及存储介质
CN117012258B (zh) 一种存储芯片状态数据的分析装置、方法及介质
CN110765032A (zh) 基于系统管理总线接口对i2c存储器进行读写的方法
US7814377B2 (en) Non-volatile memory system with self test capability
US20150100298A1 (en) Techniques for validating functionality of backplane controller chips
CN109117299B (zh) 服务器的侦错装置及其侦错方法
CN112000612A (zh) 一种在嵌入式系统中使用fpga改进sd卡的方案
TW446884B (en) Automatic configuration of primary and secondary peripheral devices for a computer
CN116049015A (zh) 一种计算设备的通用调试器、调试系统及调试方法
US10922023B2 (en) Method for accessing code SRAM and electronic device
CN114328342A (zh) 一种用于PCIe异构加速卡的新型程控配置方法
CN114637538B (zh) 基板管理控制系统、电子装置以及基板管理控制方法
TWI794997B (zh) 固態硬碟裝置的除錯方法及裝置以及電腦程式產品
CN101576808B (zh) 标准闪存卡接口时序获取方法及装置
CN101231608A (zh) 侦错装置及其方法
TWI412926B (zh) 測試裝置的識別碼的自動配置方法
CN117667554A (zh) 一种通信模组同一物理串口智能切换的方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination