CN113655370A - 确定芯片异常测试工况的方法、装置、系统及相关设备 - Google Patents
确定芯片异常测试工况的方法、装置、系统及相关设备 Download PDFInfo
- Publication number
- CN113655370A CN113655370A CN202110932530.XA CN202110932530A CN113655370A CN 113655370 A CN113655370 A CN 113655370A CN 202110932530 A CN202110932530 A CN 202110932530A CN 113655370 A CN113655370 A CN 113655370A
- Authority
- CN
- China
- Prior art keywords
- chip
- test
- target
- chipset
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 588
- 230000002159 abnormal effect Effects 0.000 title claims abstract description 129
- 238000000034 method Methods 0.000 title claims abstract description 44
- 230000008859 change Effects 0.000 claims abstract description 45
- 230000006870 function Effects 0.000 claims description 61
- 238000009826 distribution Methods 0.000 claims description 38
- 238000010586 diagram Methods 0.000 claims description 21
- 238000012545 processing Methods 0.000 claims description 13
- 238000013101 initial test Methods 0.000 claims description 8
- 238000003860 storage Methods 0.000 claims description 4
- 230000001186 cumulative effect Effects 0.000 description 43
- 238000004458 analytical method Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 5
- 238000007405 data analysis Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本申请实施例提供一种确定芯片异常测试工况的方法、装置、系统及相关设备,其中方法包括:获取多个芯片组中至少两个目标芯片组的测试数据,一个芯片组的测试数据包括用于测试的测试工况,以及在测试工况下进行多次测试对应的芯片失效数据;基于各个目标芯片组的测试数据,分别确定各个目标芯片组的芯片失效数据随测试时间变化的关系数据;基于各个目标芯片组的关系数据,从至少两个目标芯片组中确定异常芯片组,将异常芯片组的测试工况确定为异常测试工况。本申请实施例实现了高效、准确的确定芯片的异常测试工况,能够为实现准确的芯片失效测试提供基础。
Description
技术领域
本申请实施例涉及芯片技术领域,具体涉及一种确定芯片异常测试工况的方法、装置、系统及相关设备。
背景技术
芯片的失效测试(例如早期失效测试)是芯片测试的一种,其通过模拟芯片的工作场景对芯片进行测试,以筛选出失效芯片,从而进行芯片的失效分析。在进行芯片的失效测试时,可以对芯片施加不同的测试工况(例如不同的测试电压等),以确定在不同测试工况下产生失效情况的失效芯片。但是,如果不合理的选择测试工况,极可能使得芯片的测试工况超出芯片安全的测试工况范围,从而无法准确模拟芯片的正常工作场景,这将导致芯片在失效测试时的失效机理与芯片在正常工作场景的失效机理不一致,造成芯片的失效测试不准确。
因此,如何确定与芯片安全的测试工况范围不相符的异常测试工况,以便为准确实现芯片的失效测试(特别是芯片的早期失效测试)提供基础,成为了本领域技术人员亟需解决的技术问题。
发明内容
有鉴于此,本申请实施例提供一种确定芯片异常测试工况的方法、装置、系统及相关设备,以准确、高效的确定芯片的异常测试工况,为准确实现芯片的失效测试提供基础。
为实现上述目的,本申请实施例提供如下技术方案。
第一方面,本申请实施例提供一种确定芯片异常测试工况的方法,包括:
获取多个芯片组中至少两个目标芯片组的测试数据,一个芯片组的测试数据包括用于测试的测试工况,以及在所述测试工况下进行多次测试对应的多份芯片失效数据;
基于各个目标芯片组的测试数据,分别确定各个目标芯片组的芯片失效数据随测试时间变化的关系数据;
基于各个目标芯片组的关系数据,从所述至少两个目标芯片组中确定异常芯片组,将所述异常芯片组的测试工况确定为芯片的异常测试工况。
第二方面,本申请实施例提供一种确定芯片异常测试工况的装置,包括:
目标数据获取模块,用于获取多个芯片组中至少两个目标芯片组的测试数据,一个芯片组的测试数据包括用于测试的测试工况,以及在所述测试工况下进行多次测试对应的多份芯片失效数据;
关系数据确定模块,用于基于各个目标芯片组的测试数据,分别确定各个目标芯片组的芯片失效数据随测试时间变化的关系数据;
异常工况确定模块,用于基于各个目标芯片组的关系数据,从所述至少两个目标芯片组中确定异常芯片组,将所述异常芯片组的测试工况确定为芯片的异常测试工况。
第三方面,本申请实施例提供一种芯片测试系统,包括芯片测试设备,所述芯片测试设备被配置为执行如上述第一方面所述的确定芯片异常测试工况的方法。
第四方面,本申请实施例提供一种计算机设备,包括至少一个存储器和至少一个处理器;所述存储器存储一条或多条计算机可执行指令,所述处理器调用所述一条或多条计算机可执行指令,以执行如上述第一方面所述的确定芯片异常测试工况的方法。
第五方面,本申请实施例提供一种存储介质,所述存储介质存储一条或多条计算机可执行指令,所述一条或多条计算机可执行指令用于执行如上述第一方面所述的确定芯片异常测试工况的方法。
本申请实施例提供的确定芯片异常测试工况的方法,可在对多个芯片组分别进行多次测试之后,获取到多个芯片组中至少两个目标芯片组的测试数据。基于一个芯片组的测试数据包括用于测试的测试工况,以及在所述测试工况下进行多次测试对应的芯片失效数据,本申请实施例可在获取到所述至少两个目标芯片组的测试数据之后,分别确定各个目标芯片组的芯片失效数据随测试时间变化的关系数据。由于芯片组在异常测试工况下的芯片失效数据随测试时间的变化情况,与芯片组在安全的测试工况下的变化情况存在明显差异,因此本申请实施例可基于各个目标芯片组的关系数据,从所述至少两个目标芯片组中确定异常芯片组,将所述异常芯片组的测试工况确定为芯片的异常测试工况。
本申请实施例通过对多个芯片组分别进行多次测试,可基于多个芯片组中的至少两个目标芯片组的测试数据,确定各个目标芯片组的芯片失效数据随测试时间变化的关系数据,从而通过各个目标芯片组的关系数据,从所述至少两个目标芯片组中确定异常测试工况所在的异常芯片组,实现了高效、准确的确定芯片的异常测试工况,能够为实现准确的芯片失效测试提供基础。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为芯片测试系统的示意图。
图2为本申请实施例提供的芯片测试系统的示意图。
图3为本申请实施例提供的确定芯片异常测试工况的方法流程图。
图4为本申请实施例提供的测试示意图。
图5为本申请实施例提供的威布尔分布图的示意图。
图6为本申请实施例提供的经过线性拟合之后的威布尔分布拟合图。
图7为本申请实施例提供的确定芯片异常测试工况的装置的框图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
图1示例性的示出了芯片测试系统100的示意图。如图1所示,该芯片测试系统100可以包括:芯片测试设备110和多个芯片120。芯片测试设备110可以是用于对多个芯片120进行失效测试的测试设备;例如,芯片测试设备110可以支持对芯片进行HTOL(HighTemperature Operating Life,高温工作寿命)试验,以对芯片的早期失效(ELFR,EarlyLife Failure Rate)进行筛选。芯片的早期失效是指芯片在使用初期的失效率较高,但随芯片使用时间的延长,失效率会迅速下降。
在进行芯片的失效测试时,芯片测试设备110可以对多个芯片120施加不同的测试工况,以模拟芯片的工作场景;进而通过确定不同测试工况下产生失效情况的失效芯片,来进行芯片的失效分析。例如,使用测试电压作为测试工况进行失效测试时,芯片测试设备110可以逐步提高施加于多个芯片120的测试电压,以确定在不断提高的测试电压下产生失效情况的失效芯片。需要说明的是,提高测试电压等测试工况来对芯片进行失效测试,也有助于缩短测试时间。
但是,如果不合理的选择测试工况,极可能使得施加于芯片的测试工况与芯片安全的测试工况范围不相符,这将导致无法准确模拟芯片的正常工作场景,造成芯片的失效测试不准确。例如,在芯片测试设备110逐步提高施加于多个芯片120的测试电压的过程中,施加于芯片120的测试电压极可能超出芯片120安全的测试电压范围,从而使得芯片120无法在安全的测试电压范围内进行失效测试,导致芯片在失效测试时的失效机理与芯片在正常工作场景的失效机理不一致,造成芯片的失效测试不准确。测试电压超出芯片安全的测试电压范围,也称为过应力测试电压。
基于此,在进行芯片的失效测试时,需要确定与芯片安全的测试工况范围不相符的异常测试工况,以便在规避异常测试工况的情况下,以芯片安全的测试工况范围,对芯片进行失效测试。
确定芯片的异常测试工况的一种方式是:当芯片测试设备110对多个芯片120施加不同的测试工况之后,对任一测试工况下发生失效情况的失效芯片进行电性和物理失效分析,从而定位出失效芯片的失效点;进而基于失效芯片的失效点,由设计人员、研发人员、生产人员共同探讨和交流,寻找芯片失效的失效原因;例如,在排除ESD(Electro-Staticdischarge,静电放电测试)、封装或设计缺陷等问题之后,分析出芯片失效的失效原因,才能确定芯片失效是否由异常测试工况导致。也就是说,针对失效芯片需要分析出失效原因之后,才能确定失效芯片的测试工况是否为异常测试工况。这种确定芯片的异常测试工况的方式需要人为探讨分析,所得出的结论存在准确性不高的问题,并且对芯片异常测试工况的分析周期较长,无法高效的确定芯片的异常测试工况。
基于此,本申请实施例提供新型的确定芯片的异常测试工况的方案,本申请实施例能够运用控制变量的测试方法,对芯片进行多次测试,并结合多次测试之后芯片的芯片失效数据随测试时间变化的关系,来准确的确定芯片的异常测试工况。本申请实施例能够有效缩短芯片的异常测试工况的确定周期,提升芯片的异常测试工况的确定效率,具有准确、高效的确定芯片的异常测试工况的优点。
图2示例性的示出了本申请实施例提供的芯片测试系统200的示意图。如图2所示,该芯片测试系统200可以包括:芯片测试设备110和多个芯片组(如图2所示芯片组211至芯片组21n)。
本申请实施例可将芯片分成多个芯片组,一个芯片组包括多个芯片,每个芯片组中的芯片数量可以相同也可以不同。针对每个芯片组,本申请实施例可配置每个芯片组用于测试的测试工况,且各个芯片组的测试工况不同。例如,如图2所示,芯片组211配置测试工况1,芯片组212配置测试工况2,...,芯片组21n配置测试工况n,且各个芯片组的测试工况不同(即测试工况1至n各不相同)。从而,各个芯片组能够以不同的测试工况分别测试多次,得到多个芯片组的测试数据。例如,在芯片组211至芯片组21n分别配置了测试工况1至n之后,芯片组211可以配置的测试工况1测试多次,得到芯片组211的测试数据,芯片组212可以配置的测试工况2测试多次,得到芯片组212的测试数据,以此类推,从而得到芯片组211至芯片组21n的测试数据。
在一些实施例中,在配置多个芯片组的实现上,本申请实施例可将多个芯片平均分成多个芯片组,每个芯片组的芯片数量相同。例如,本申请实施例可选取M个芯片,将M个芯片平均分为n组,并顺序标记为芯片组211至芯片组21n,其中,每个芯片组的芯片数量为M/n。
在一些实施例中,在配置各个芯片组的测试工况的实现上,本申请实施例可定义作为基础的起始测试工况,以起始测试工况为基础,按照多个芯片组的顺序(例如芯片组211至芯片组21n的顺序),顺序递增设定数值的测试工况,从而得到各个芯片组的测试工况。作为可选实现,芯片组211至芯片组21n中的第一个芯片组211的测试工况可以是起始测试工况,第二个芯片组212的测试工况可以是起始测试工况加上设定数值的测试工况,第三个芯片组213的测试工况可以是第二个芯片组212的测试工况加上设定数值的测试工况,以此类推,从而得到各个芯片组的测试工况。
在进一步的可选实现中,起始测试工况可以是芯片的正常工作工况(例如芯片工作时的正常工作电压等),本申请实施例可以芯片的正常工作工况为芯片组211的测试工况,以设定数值为相邻两个芯片组的测试工况的差值,顺序逐级的确定芯片组212至芯片组21n的测试工况,从而使得芯片组211至芯片组21n的测试工况为呈现规律性变化的测试工况。可以理解的是,针对芯片组211至芯片组21n中的第i个芯片组,第i个芯片组的测试工况可以表达为:起始测试工况+(i-1)*设定数值的测试工况。
需要说明的是,上述配置各个芯片组的测试工况的实现方式仅是一种可选实现,本申请实施例也可支持配置各个芯片组的测试工况的其他实现方式,只要保障各个芯片组的测试工况各不相同或者部分不同,并且各个芯片组的测试工况依序或者间隔若干芯片组递增或者递减即可。在另外一些实施例中,芯片组211至芯片组21n的测试工况可通过顺序增加随机测试工况的方式进行递增,而不限于相邻芯片组的测试工况的差值为固定的设定数值。
在配置芯片组211至21n的测试工况之后,本申请实施例可对各个芯片组分别进行多次测试。在一些实施例中,一个芯片组相邻的两次测试可以间隔设定时间,并且各个芯片组每次测试的测试时间可以相同。例如,定义每次测试的测试时间为T,相邻两次测试的间隔时间为L,则在以配置的测试工况对一个芯片组进行测试时间为T的测试之后,可以间隔时间L,再以配置的测试工况对该芯片组进行测试时间为T的测试,如此循环,直至对该芯片组完成多次测试。
在一个芯片组进行一次测试之后,本申请实施例可记录该芯片组在本次测试对应的芯片失效数据,从而在多个芯片组进行多次测试之后,本申请实施例可得到各个芯片组多次测试的芯片失效数据。作为一种可选实现,一个芯片组一次测试对应的芯片失效数据可以是累计芯片失效数或者累计芯片失效概率。在一些实施例中,一个芯片组一次测试的累计芯片失效数可以是:该芯片组在本次测试的芯片失效数,加上,之前次测试的芯片失效数。例如,一个芯片组在第三次测试的累计芯片失效数可以是:该芯片组在第三次测试的芯片失效数,加上该芯片组在第一次和第二次测试的芯片失效数。在一些实施例中,一个芯片组一次测试的累计芯片失效概率可以是,该芯片组在本次测试对应的累计芯片失效数除以该芯片组的芯片数量。
在一些实施例中,设Vuse为起始测试工况、相邻芯片组的测试工况的差值为Vstep(即设定数值为Vstep)、每个芯片组进行Y次测试、一次测试的测试时间为T,则针对芯片组211至21n,本申请实施例在对芯片组211至21n分别进行Y次测试之后,可以得到各个芯片组的测试数据。在一个示例中,芯片组211至21n的测试数据的示例可如下表1所示。
表1
可以看出,一个芯片组的测试数据可以包括该芯片组的测试工况,以及该芯片组在多次测试对应的芯片失效数据(例如该芯片组在每次测试对应的累计芯片失效数、累计芯片失效概率)。在进一步的一些实施例中,一个芯片组的测试数据还可以包括该芯片组每次测试对应的累计测试时间,和测试次数。例如,芯片组211的测试数据可以包括:芯片组211的测试工况Vuse、测试次数、每次测试对应的累计测试时间、每次测试对应的累计芯片失效数(例如,第一次测试的累计芯片失效数m11、第二次测试的累计芯片失效数m12等)、每次测试对应的累计芯片失效概率(例如,第一次测试的累计芯片失效概率P11、第二次测试的累计芯片失效概率P12等)。
需要说明的是,一个芯片组在第一次测试时,由于没有之前次的测试,因此累计测试时间为T;而一个芯片组在第二次测试时,由于之前存在第一次的测试,因此第二次测试的累计测试时间为第二次测试的测试时间T,加上之前第一次测试的测试时间T(即第二次测试的累计测试时间为2T)。也就是说,一个芯片组在第i次测试的累计测试时间为i*T。
若以测试工况为测试电压为例,则结合表1所示,芯片组211的测试电压为正常工作电压Vuse,芯片组212至芯片组21n的测试电压是以正常工作电压Vuse为基础的情况下,顺序递增Vstep,从而得到各个芯片组的测试电压。在各个芯片组对应的测试电压下,本申请实施例可对芯片组211至芯片组21n分别进行Y次测试,每次测试时测试电压的施加时间为T(即每次测试的测试时间为T)。Y次测试之后,本申请实施例可得到各个芯片组的Y份测试数据。需要说明的是,本段仅是以测试工况为测试电压进行示例说明,在其他可能的一些实施例中,测试工况也可以包括测试电流、测试温度等。
在一些实施例中,累计芯片失效数和累计芯片失效概率可以由芯片测试设备直接输出;也可以是人为根据芯片测试设备的测试结果,确认各个芯片组的失效芯片,然后人为计算得到各个芯片组每次测试对应的累计芯片失效数和累计芯片失效概率。
在得到多个芯片组的测试数据之后,本申请实施例可通过测试数据的分析处理,确定出芯片的异常测试工况。数据分析处理可由芯片测试设备执行,或者由计算机设备执行,该计算机设备可以与芯片测试设备相连接或者与芯片测试设备相独立。在一些实施例中,芯片测试设备可以在对多个芯片组进行测试后,根据多次测试得到的测试数据,直接由芯片测试设备内的分析处理软件进行数据分析处理。在另一些实施例中,本申请实施例可设置与芯片测试设备连接的计算机设备,将芯片测试设备得到的测试数据输出给计算机设备,由计算机设备对测试数据进行数据分析处理。
图3示出了本申请实施例提供的确定芯片异常测试工况的方法流程图。该方法可应用于芯片测试设备,或者计算机设备。参照图3,本申请实施例的确定芯片异常测试工况的方法可以包括如下步骤。
在步骤S310中,获取多个芯片组中至少两个目标芯片组的测试数据。
目标芯片组为所述多个芯片组中用于测试数据的分析处理的芯片组,目标芯片组的数量可以为至少两个。在一些实施例中,所述至少两个目标芯片组可以是多个芯片组中的部分芯片组。例如,本申请实施例可从多个芯片组的测试数据中,筛选部分芯片组的测试数据,以用于测试数据的分析处理;筛选的测试数据对应的芯片组可称为目标芯片组。
作为一种可选实现,如果多个芯片组的测试工况是按序递增,由于排序在前的部分芯片组的测试工况是小于异常测试工况的,因此如果直接使用多个芯片组的测试数据进行分析处理,则可能导致最终确定的异常测试工况存在误差,并且也会导致分析处理的数据量较大;因此,本申请实施例可先从多个芯片组的测试数据中筛选出部分芯片组的测试数据,以作为所述至少两个目标芯片组的测试数据。进而由计算机设备或者芯片测试设备基于所述至少两个目标芯片组的测试数据,实现测试数据的分析处理。
在一些实施例中,所述至少两个目标芯片组可以包括第一个目标芯片组,以及,在所述多个芯片组中位于所述第一个目标芯片组之后的芯片组。其中,所述第一个目标芯片组可以是,多个芯片组中芯片失效数据首先满足目标失效数据的芯片组。目标失效数据可以是预先设定的用于对多个芯片组进行分界的芯片失效数据,例如用于对多个芯片组进行分界的目标累计芯片失效概率或者目标累计芯片失效数。在对多个芯片组进行多次测试之后,如果多个芯片组中某一个芯片组的芯片失效数据首先满足目标失效数据,则该芯片组作为第一个目标芯片组,第一个目标芯片组之前的芯片组的测试工况默认为不是异常测试工况,第一个目标芯片组以及第一个目标芯片组之后的芯片组的测试工况中存在异常测试工况,因此可将第一个目标芯片组以及第一个目标芯片组之后的芯片组作为用于测试数据分析处理的至少两个目标芯片组。
在进一步的一些实施例中,本申请实施例可通过分析多个芯片组的测试数据,确定在设定次测试时,芯片失效数据首先满足目标失效数据的第一个目标芯片组。例如,本申请实施例可通过分析多个芯片组的测试数据,确定在最后一次测试时,芯片失效数据首先满足目标失效数据的芯片组,从而将该芯片组作为第一个目标芯片组。在一个示例中,本申请实施例可设置目标累计芯片失效概率,从而确定出在最后一次测试时,累计芯片失效概率首先满足目标累计芯片失效概率的第一个目标芯片组。
基于上述思路,作为获取所述至少两个目标芯片组的测试数据的一种可选实现,本申请实施例可在获取多个芯片组的测试数据之后,基于所述多个芯片组的测试数据,确定出最后一次测试对应的芯片失效数据首先满足目标失效数据的芯片组,所确定的芯片组可作为第一个目标芯片组;从而第一个目标芯片组以及第一个目标芯片组之后的芯片组可形成所述至少两个目标芯片组;进而,基于第一个目标芯片组的测试数据,以及第一个目标芯片组之后的芯片组的测试数据,可得到所述至少两个目标芯片组的测试数据。
在一些实施例中,本申请实施例可由芯片测试设备或者计算机设备,从多个芯片组的测试数据中确定至少两个目标芯片组的测试数据。在另一些实施例中,本申请实施例也可是人为从多个芯片组的测试数据中确定出至少两个目标芯片组的测试数据,然后人为向芯片测试设备或者计算机设备指示所述至少两个目标芯片组的测试数据,以使得芯片测试设备或者计算机设备获取到所述至少两个目标芯片组的测试数据。例如,人为确定所述至少两个目标芯片组的测试数据之后,可人为将所述至少两个目标芯片组的测试数据导入芯片测试设备或者计算机设备。
在另一些实施例中,所述多个芯片组也可以直接作为目标芯片组,例如,直接对多个芯片组的测试数据进行分析处理。
在一个示例中,测试工况为能够影响芯片工作的测试条件,例如:电压、电流、温度等。芯片失效数据可以例如累计芯片失效数、累计芯片失效概率等。
在步骤S311中,基于各个目标芯片组的测试数据,分别确定各个目标芯片组的芯片失效数据随测试时间变化的关系数据。
基于至少两个目标芯片组的测试数据,本申请实施例可通过数据分析处理,确定出各个目标芯片组的芯片失效数据随测试时间变化的关系数据。在一些实施例中,该关系数据可以表达各个芯片组的累计芯片失效数据与累计测试时间之间的关系。例如,针对任一个目标芯片组,该目标芯片组在每次测试时对应的累计测试时间和累计芯片失效数据(例如累计芯片失效概率)都是变化的,本申请实施例可以该目标芯片组在每次测试时对应的累计测试时间和累计芯片失效数据作为两个变量,从而确定出该两个变量之间的关系,得出该目标芯片组的芯片失效数据随测试时间变化的关系数据。
在步骤S312中,基于各个目标芯片组的关系数据,从所述至少两个目标芯片组中确定异常芯片组,将所述异常芯片组的测试工况确定为芯片的异常测试工况。
异常芯片组为所述至少两个目标芯片组中异常测试工况所在的芯片组。在确定各个目标芯片组的芯片失效数据随测试时间变化的关系数据之后,由于芯片组在异常测试工况下的芯片失效数据随测试时间的变化情况,与芯片组在安全的测试工况下的变化情况存在明显差异,因此本申请实施例可通过分析各个目标芯片组的关系数据,将芯片失效数据随测试时间的变化情况与其他目标芯片组存在明显差异的芯片组作为异常芯片组。从而,异常芯片组对应的测试工况可确定为是芯片的异常测试工况。
在一些实施例中,本申请实施例可基于各个目标芯片组的关系数据进行差值比对,从而从所述至少两个目标芯片组中确定异常芯片组;其中,异常芯片组的关系数据与其他目标芯片组的关系数据的差值均超出预设差值,即异常芯片组的关系数据所表达的芯片失效数据随测试时间的变化情况,与其他目标芯片组存在明显差异。其他目标芯片组可以是所述至少两个目标芯片组中除异常芯片组之外的目标芯片组。
本申请实施例提供的确定芯片异常测试工况的方法,可在对多个芯片组分别进行多次测试之后,获取到多个芯片组中至少两个目标芯片组的测试数据。基于一个芯片组的测试数据包括用于测试的测试工况,以及在所述测试工况下进行多次测试对应的芯片失效数据,本申请实施例可在获取到所述至少两个目标芯片组的测试数据之后,分别确定各个目标芯片组的芯片失效数据随测试时间变化的关系数据。由于芯片组在异常测试工况下的芯片失效数据随测试时间的变化情况,与芯片组在安全的测试工况下的变化情况存在明显差异,因此本申请实施例可基于各个目标芯片组的关系数据,从所述至少两个目标芯片组中确定异常芯片组,将所述异常芯片组的测试工况确定为芯片的异常测试工况。
在进一步的一些实施例中,所述至少两个目标芯片组中的第一个目标芯片组为所述多个芯片组中芯片失效数据首先满足目标失效数据的芯片组,并且所述至少两个目标芯片组可以包括所述第一个目标芯片组,以及,所述第一个目标芯片组之后的芯片组。例如,第一个目标芯片组之前的芯片组的测试工况默认为非异常测试工况,第一个目标芯片组以及之后的芯片组形成的至少两个目标芯片组的测试工况中存在异常测试工况。通过这样的方式从多个芯片组中筛选至少两个目标芯片组,以所述至少两个目标芯片组的测试数据作为分析确定异常测试工况的数据基础,能够提升异常测试工况的确定准确性并且降低数据处理量。
本申请实施例通过对多个芯片组分别进行多次测试,可基于多个芯片组中的至少两个目标芯片组的测试数据,确定各个目标芯片组的芯片失效数据随测试时间变化的关系数据,从而通过各个目标芯片组的关系数据,从所述至少两个目标芯片组中确定异常测试工况所在的异常芯片组,实现了高效、准确的确定芯片的异常测试工况,能够为实现准确的芯片失效测试提供基础。
在确定目标芯片组的关系数据的一些实施例中,所述关系数据可以具体表达函数之间的关系。作为一种可选实现,本申请实施例可设置第一函数和第二函数,针对任一个目标芯片组,本申请实施例可以该目标芯片组在每次测试时对应的累计测试时间作为第一函数的变量,以该目标芯片组在每次测试时对应的累计芯片失效数据作为第二函数的变量;从而基于该目标芯片组每次测试时对应的累计测试时间和累计芯片失效数据,本申请实施例可确定出目标芯片组每次测试时对应的第一函数和第二函数的数值,进而通过确定第一函数和第二函数之间的关系,得出该目标芯片组的芯片失效数据随测试时间变化的关系数据。
在一个示例中,结合上述表1示例,以每次测试的累计芯片失效数据为累计芯片失效概率为例,且设为P,每次测试的累计测试时间设为t,则可定义以累计测试时间为变量的第一函数为f(t),以累计芯片失效数据为变量的第二函数为f(P)。在此基础上,以确定芯片组21n的第一函数和第二函数为例,本申请实施例可基于芯片组21n的测试数据,得到如下表2所示的第一函数和第二函数的数值。
表2
基于表2示例的第一函数f(t)、第二函数f(P)在每次测试时对应的数值,本申请实施例可确定第一函数和第二函数之间的关系,从而得到芯片组21n的芯片失效数据随测试时间变化的关系数据。所述至少两个目标芯片组中的任一个目标芯片组以此方式处理,则可得到各个目标芯片组的关系数据。
在一些实施例中,在针对各个目标芯片组的关系数据确定第一函数和第二函数之后,本申请实施例可通过确定该目标芯片组的第一函数与第二函数对应的关系图形,来得到该目标芯片组的关系数据。也就是说,本申请实施例可通过绘制图形的方式,来确定目标芯片组的第一函数和第二函数之间的关系。在进一步的一些实施例中,本申请实施例针对任一个目标芯片组,可基于该目标芯片组每次测试对应的累计测试时间确定第一函数,基于该目标芯片组每次测试对应的累计芯片失效数据(例如累计芯片失效概率)确定第二函数;进而,确定该目标芯片组的第一函数与第二函数对应的关系图形,以得到该目标芯片组的关系数据。
在进一步的一些实施例中,所述关系图形可以是能够表达一个变量(例如累计芯片失效数据)随另一个变量(例如累计测试时间)变化的关系图形。在一种可选实现中,本申请实施例可选用威布尔分布图作为所述关系图形。威布尔分布图可用于产品的可靠性分析,例如产品的磨损累计失效的分布形式;威布尔分布图可以利用概率值推断出产品累计失效的分布参数,可在产品的寿命试验中用于数据处理。
在一些实施例中,基于威布尔分布图具有两个坐标轴(称为第一轴和第二轴),本申请实施例可将第一函数和第二函数分别作为威布尔分布图的两个坐标轴,从而绘制出威布尔分布图。作为一种可选实现,针对任一个目标芯片组,本申请实施例在确定该目标芯片组的第一函数和第二函数之后,可基于该目标芯片组的第一函数确定威布尔分布图的第一轴,基于该目标芯片组的第二函数确定威布尔分布图的第二轴;从而以所述第一轴和所述第二轴,绘制该目标芯片组对应的威布尔分布图。
在进一步的可选实现中,结合威布尔分布图的坐标轴形式,本申请实施例可定义第一函数为ln(-ln(1-F)),F表示一个目标芯片组每次测试对应的累计芯片失效数据(例如累计芯片失效概率或者累计芯片失效数),定义第二函数为包括lnt,t表示一个目标芯片组每次测试对应的累计测试时间;第一轴可以为纵坐标轴,第二轴可以为横坐标轴。当然,上述第一函数和第二函数的具体形式仅是一种可选形式,本申请实施例也可支持对上述形式的第一函数和第二函数进行一些变形和调整。
需要说明的是,使用威布尔分布图确定各个目标芯片组的关系数据仅是一种可选形式,本申请实施例也可以使用其他形式的图形,来确定各个目标芯片组的关系数据,只要该图形能够表达两个变量之间的变化关系即可。
在基于各个目标芯片组的关系数据,确定异常芯片组的一些实施例中,本申请实施例可基于各个目标芯片组的关系数据,确定各个目标芯片组的芯片失效数据相对于测试时间的变化率。所述变化率可以反映目标芯片组的芯片失效数据相对于测试时间的变化情况,例如反映目标芯片组的芯片失效数据相对于测试时间的增长率等。在得到各个目标芯片组的变化率之后,本申请实施例可将各个目标芯片组的变化率进行比对,从而确定出变化率与其他目标芯片组存在明显差异的异常芯片组。作为一种可选实现,本申请实施例可基于各个目标芯片组对应的变化率,从所述至少两个目标芯片组中确定异常芯片组;其中,异常芯片组对应的变化率与其他目标芯片组对应的变化率的差值均超出预设差值,其他目标芯片组为所述至少两个目标芯片组中除异常芯片组之外的目标芯片组。
在进一步的一些实施例中,如果使用关系图形(例如威布尔分布图)表示所述关系数据时,本申请实施例可对各个目标芯片组的关系数据进行线性拟合处理,即对各个目标芯片组的关系图形(例如威布尔分布图)进行线性拟合处理,从而得到各个目标芯片组的线性拟合结果。本申请实施例可确定各个目标芯片组的线性拟合结果对应的斜率,从而得到各个目标芯片组对应的斜率,由该斜率反映芯片失效数据相对于测试时间的变化率。进而,本申请实施例可将各个目标芯片组对应的斜率进行比对,从所述至少两个目标芯片组中确定异常芯片组;其中,异常芯片组对应的斜率与其他目标芯片组对应的斜率的差值均超出预设差值。
在确定出异常芯片组之后,异常芯片组对应的测试工况可作为异常测试工况。进而后续在进行芯片的失效测试时,本申请实施例可基于所述异常测试工况确定芯片安全的测试工况范围,且芯片安全的测试工况范围低于所述异常测试工况。进而,本申请实施例能够在规避异常测试工况的情况下,以芯片安全的测试工况范围,对芯片进行失效测试,以准确的实现芯片的失效测试。
作为一个可选应用示例,本申请实施例能够在芯片的早期失效测试过程中,筛选出过应力测试电压,从而以低于过应力测试电压的安全的测试电压范围,对芯片进行早期失效测试。在具体应用中,本申请实施例可对多个芯片组施加不同的测试电压,并分别测试多次,得到多个芯片组的测试数据。在得到多个芯片组的测试数据之后,本申请实施例可筛选出目标芯片组的测试数据,使用威布尔分布图分析确定目标芯片组中的异常芯片组,将异常芯片组的测试电压作为过应力测试电压。
在对芯片施加测试电压进行测试的实现上,图4示出了本申请实施例提供的测试示意图。如图4所示,芯片组具有n组,分别为组1至组n,每组的芯片数量相同。在配置各组的测试电压时,本申请实施例可在芯片测试设备上配置组1的测试电压为正常工作电压Vues,组2至组n的测试电压是以组1的测试电压为基础,并以Vstep为间距,顺序递增。在配置组1至组n的测试电压后,测试芯片设备可对组1至组n进行Y次测试,且每次测试时施加测试电压的时间T相同(即每次测试的测试时间T相同),一次测试之后间隔设定时间再进行下一次测试。
在对组1至组n进行Y次测试之后,本申请实施例可得到组1至组n每次测试的测试数据,一组芯片在一次测试对应的测试数据包括本次测试的累计测试时间、本次测试的累计芯片失效数、累计芯片失效概率。
基于组1至组n在最后一次测试(第Y次测试)的测试数据,以及威布尔特征寿命为63.2%,本申请实施例可顺序分析组1至组n在最后一次测试(第Y次测试)的累计芯片失效概率,从而将最后一次测试(第Y次测试)的累计芯片失效概率首先达到63.2%(例如>=63.2%)的组x作为第一个目标芯片组。也就是说,在组1至组n的测试电压顺序递增的情况下,组1至组x-1的测试电压小于组x,那么组1至组x-1各组最终的累计芯片失效概率会小于63.2%,低于威布尔特征寿命,因此如果使用组1至组x-1的测试数据来绘制威布尔分布图,则会导致最终基于威布尔分布图在拟合数据时可能造成数据误判,从而致使最终确定的过应力测试电压不准确。基于此,本申请实施例将最后一次测试的累计芯片失效概率首先达到63.2%的组x作为第一个目标芯片组,将组x以及组x之后的组作为至少两个目标芯片组(即组x至组n作为至少两个目标芯片组)。后续则可根据组x至组n的测试数据绘制威布尔分布图,保障威布尔分布图能够准确表达芯片累计失效的分布参数。
图5示出了本申请实施例提供的威布尔分布图的示意图。本申请实施例可利用组x至组n的测试数据绘制各组的威布尔分布图。在绘制其中一组的威布尔分布图时,本申请实施例可将每次测试的累计芯片失效概率F作为因变量,每次测试的累计测试时间t作为自变量,从而确定威布尔分布图的Y轴为ln(-ln(1-F)),X轴为lnt,以得到各组的威布尔分布图。如图5所示,图5的威布尔分布图中X轴为基于每次测试的累计测试时间确定的lnt,Y轴为基于每次测试的累计芯片失效概率确定的ln(-ln(1-F))。图5仅示例性的示出了组x至组n中的组x至组x+3的威布尔分布图,其他组的威布尔分布图(例如组x+4至n的威布尔分布图)同理绘制。
在得到组x至组n中各组的威布尔分布图之后,本申请实施例可对各组的威布尔分布图进行线性拟合。图6示出了本申请实施例提供的经过线性拟合之后的威布尔分布拟合图。如图6所示,图6示出了组x至组n中的组x至组x+3的威布尔分布拟合图。其他各组的威布尔分布图通过线性拟合之后,也可得到相应的拟合图,图6对此未进一步示意。可以看出,各组的威布尔分布图进行线性拟合后,各组的威布尔分布图可形成对应的拟合线(即线性拟合结果),本申请实施例可通过计算各组的拟合线的斜率,以确定出各组的累计芯片失效概率随测试时间的变化率。进而,通过比对各组的拟合线的斜率,将斜率存在明显差异的一组作为异常组。例如,结合图6所示,组x+3的拟合线的斜率与组x、组x+1和组x+2的拟合线的斜率存在明显差异,例如组x+3的斜率与其他各目标芯片组的斜率的差值均超出预设差值,因此组x+3为异常芯片组。本申请实施例可将组x+3的测试电压确定为过应力测试电压。进而,后续在对芯片进行早期失效测试时,本申请实施例可在不超出过应力测试电压的情况下,以芯片安全的测试电压范围对芯片进行早期失效测试,实现芯片准确的早期失效测试。
本申请实施例能够提升芯片的异常测试工况的确定效率,并准确的确定芯片的异常测试工况,具有准确、高效的确定芯片的异常测试工况的优点,能够为准确实现芯片的失效测试提供基础。
下面对本申请实施例提供的确定芯片异常测试工况的装置进行介绍,下文描述的装置内容可以认为是芯片测试设备或者计算机设备,为实现本申请实施例提供的确定芯片异常测试工况的方法所需设置的功能模块。下文描述的装置内容可与上文描述的方法内容相互对应参照。
图7示出了本申请实施例提供的确定芯片异常测试工况的装置的框图。如图7所示,该装置可以包括:
目标数据获取模块710,用于获取多个芯片组中至少两个目标芯片组的测试数据,一个芯片组的测试数据包括用于测试的测试工况,以及在所述测试工况下进行多次测试对应的芯片失效数据;
关系数据确定模块711,用于基于各个目标芯片组的测试数据,分别确定各个目标芯片组的芯片失效数据随测试时间变化的关系数据;
异常工况确定模块712,用于基于各个目标芯片组的关系数据,从所述至少两个目标芯片组中确定异常芯片组,将所述异常芯片组的测试工况确定为芯片的异常测试工况。
在一些实施例中,关系数据确定模块711,用于基于各个目标芯片组的测试数据,分别确定各个目标芯片组的芯片失效数据随测试时间变化的关系数据,包括:
针对任一个目标芯片组,基于所述目标芯片组每次测试对应的累计测试时间确定第一函数,基于所述目标芯片组每次测试对应的累计芯片失效数据确定第二函数;确定所述目标芯片组的第一函数与第二函数对应的关系图形,以得到所述目标芯片组的关系数据。
在一些实施例中,关系数据确定模块711,用于确定所述目标芯片组的第一函数与第二函数对应的关系图形,以得到所述目标芯片组的关系数据包括:
基于所述目标芯片组的第一函数确定威布尔分布图的第一轴,基于所述目标芯片组的第二函数确定威布尔分布图的第二轴;以所述第一轴和所述第二轴,绘制所述目标芯片组对应的威布尔分布图。
在一些实施例中,所述第一函数包括ln(-ln(1-F)),F表示一个目标芯片组每次测试对应的累计芯片失效数据,所述累计芯片失效数据包括累计芯片失效概率或者累计芯片失效数;第二函数包括lnt,t表示一个目标芯片组每次测试对应的累计测试时间;第一轴为纵坐标轴,第二轴为横坐标轴。
在一些实施例中,异常工况确定模块712,用于基于各个目标芯片组的关系数据,从所述至少两个目标芯片组中确定异常芯片组,包括:
基于各个目标芯片组的关系数据,确定各个目标芯片组的芯片失效数据相对于测试时间的变化率;
基于各个目标芯片组对应的变化率,从所述至少两个目标芯片组中确定异常芯片组;其中,异常芯片组对应的变化率与其他目标芯片组对应的变化率的差值均超出预设差值,其他目标芯片组为所述至少两个目标芯片组中除异常芯片组之外的目标芯片组。
在一些实施例中,异常工况确定模块712,用于基于各个目标芯片组的关系数据,确定各个目标芯片组的芯片失效数据相对于测试时间的变化率,包括:
对各个目标芯片组的关系数据进行线性拟合处理,基于各个目标芯片组的线性拟合结果,确定各个目标芯片组在线性拟合结果对应的斜率,所述斜率反映芯片失效数据相对于测试时间的变化率;
其中,所述异常芯片组对应的变化率与其他目标芯片组对应的变化率的差值均超出预设差值包括:
异常芯片组对应的斜率与其他目标芯片组对应的斜率的差值均超出预设差值。
在一些实施例中,各个芯片组的测试工况包括:以起始测试工况为基础,按照所述多个芯片组的顺序,顺序递增设定数值的测试工况后所得到的测试工况。一个芯片组相邻的两次测试,间隔设定时间。
在一些实施例中,所述至少两个目标芯片组包括第一个目标芯片组,以及,在所述多个芯片组中位于所述第一个目标芯片组之后的芯片组;所述第一个目标芯片组为所述多个芯片组中芯片失效数据首先满足目标失效数据的芯片组。
在一些实施例中,目标数据获取模块710,用于获取多个芯片组中至少两个目标芯片组的测试数据,包括:
获取所述多个芯片组的测试数据;
基于所述多个芯片组的测试数据,确定最后一次测试对应的芯片失效数据首先满足目标失效数据的芯片组,所确定的芯片组为第一个目标芯片组;
基于所述第一个目标芯片组的测试数据,以及所述第一个目标芯片组之后的芯片组的测试数据,得到所述至少两个目标芯片组的测试数据。
在一些实施例中,本申请实施例提供的装置还可用于:
基于所述异常测试工况确定用于芯片失效测试的安全的测试工况范围,所述安全的测试工况范围低于所述异常测试工况。
本申请实施例还提供一种芯片测试系统,在一些实施例中,该芯片测试系统的结构可以结合图2所示,该芯片测试系统可以包括芯片测试设备。该芯片测试设备可以被配置为执行本申请实施例提供的确定芯片异常测试工况的方法。
本申请实施例还提供一种计算机设备,该计算机设备可以包括:至少一个存储器和至少一个处理器;所述存储器存储一条或多条计算机可执行指令,所述处理器调用所述一条或多条计算机可执行指令,以执行本申请实施例提供的确定芯片异常测试工况的方法。
本申请实施例提供一种存储介质,所述存储介质存储一条或多条计算机可执行指令,所述一条或多条计算机可执行指令用于执行上述的确定芯片异常测试工况的方法。
上文描述了本申请实施例提供的多个实施例方案,各实施例方案介绍的各可选方式可在不冲突的情况下相互结合、交叉引用,从而延伸出多种可能的实施例方案,这些均可认为是本申请实施例披露、公开的实施例方案。
虽然本申请实施例披露如上,但本申请并非限定于此。任何本领域技术人员,在不脱离本申请的精神和范围内,均可作各种更动与修改,因此本申请的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种确定芯片异常测试工况的方法,其特征在于,包括:
获取多个芯片组中至少两个目标芯片组的测试数据,一个芯片组的测试数据包括用于测试的测试工况,以及在所述测试工况下进行多次测试对应的芯片失效数据;
基于各个目标芯片组的测试数据,分别确定各个目标芯片组的芯片失效数据随测试时间变化的关系数据;
基于各个目标芯片组的关系数据,从所述至少两个目标芯片组中确定异常芯片组,将所述异常芯片组的测试工况确定为芯片的异常测试工况。
2.根据权利要求1所述的方法,其特征在于,所述基于各个目标芯片组的测试数据,分别确定各个目标芯片组的芯片失效数据随测试时间变化的关系数据包括:
针对任一个目标芯片组,基于所述目标芯片组每次测试对应的累计测试时间确定第一函数,基于所述目标芯片组每次测试对应的累计芯片失效数据确定第二函数;确定所述目标芯片组的第一函数与第二函数对应的关系图形,以得到所述目标芯片组的关系数据。
3.根据权利要求2所述的方法,其特征在于,所述确定所述目标芯片组的第一函数与第二函数对应的关系图形,以得到所述目标芯片组的关系数据包括:
基于所述目标芯片组的第一函数确定威布尔分布图的第一轴,基于所述目标芯片组的第二函数确定威布尔分布图的第二轴;以所述第一轴和所述第二轴,绘制所述目标芯片组对应的威布尔分布图。
4.根据权利要求3所述的方法,其特征在于,所述第一函数包括ln(-ln(1-F)),F表示一个目标芯片组每次测试对应的累计芯片失效数据,所述累计芯片失效数据包括累计芯片失效概率或者累计芯片失效数;第二函数包括lnt,t表示一个目标芯片组每次测试对应的累计测试时间;第一轴为纵坐标轴,第二轴为横坐标轴。
5.根据权利要求1-4任一项所述的方法,其特征在于,所述基于各个目标芯片组的关系数据,从所述至少两个目标芯片组中确定异常芯片组包括:
基于各个目标芯片组的关系数据,确定各个目标芯片组的芯片失效数据相对于测试时间的变化率;
基于各个目标芯片组对应的变化率,从所述至少两个目标芯片组中确定异常芯片组;其中,异常芯片组对应的变化率与其他目标芯片组对应的变化率的差值均超出预设差值,其他目标芯片组为所述至少两个目标芯片组中除异常芯片组之外的目标芯片组。
6.根据权利要求5所述的方法,其特征在于,所述基于各个目标芯片组的关系数据,确定各个目标芯片组的芯片失效数据相对于测试时间的变化率包括:
对各个目标芯片组的关系数据进行线性拟合处理,基于各个目标芯片组的线性拟合结果,确定各个目标芯片组在线性拟合结果对应的斜率,所述斜率反映芯片失效数据相对于测试时间的变化率;
所述异常芯片组对应的变化率与其他目标芯片组对应的变化率的差值均超出预设差值包括:
异常芯片组对应的斜率与其他目标芯片组对应的斜率的差值均超出预设差值。
7.根据权利要求1所述的方法,其特征在于,各个芯片组的测试工况包括:以起始测试工况为基础,按照所述多个芯片组的顺序,顺序递增设定数值的测试工况后所得到的测试工况;一个芯片组相邻的两次测试,间隔设定时间。
8.根据权利要求1或7所述的方法,其特征在于,所述至少两个目标芯片组包括第一个目标芯片组,以及,在所述多个芯片组中位于所述第一个目标芯片组之后的芯片组;所述第一个目标芯片组为所述多个芯片组中芯片失效数据首先满足目标失效数据的芯片组。
9.根据权利要求8所述的方法,其特征在于,所述获取多个芯片组中至少两个目标芯片组的测试数据包括:
获取所述多个芯片组的测试数据;
基于所述多个芯片组的测试数据,确定最后一次测试对应的芯片失效数据首先满足目标失效数据的芯片组,所确定的芯片组为第一个目标芯片组;
基于所述第一个目标芯片组的测试数据,以及所述第一个目标芯片组之后的芯片组的测试数据,得到所述至少两个目标芯片组的测试数据。
10.根据权利要求1所述的方法,其特征在于,还包括:
基于所述异常测试工况确定用于芯片失效测试的安全的测试工况范围,所述安全的测试工况范围低于所述异常测试工况。
11.一种确定芯片异常测试工况的装置,其特征在于,包括:
目标数据获取模块,用于获取多个芯片组中至少两个目标芯片组的测试数据,一个芯片组的测试数据包括用于测试的测试工况,以及在所述测试工况下进行多次测试对应的多份芯片失效数据;
关系数据确定模块,用于基于各个目标芯片组的测试数据,分别确定各个目标芯片组的芯片失效数据随测试时间变化的关系数据;
异常工况确定模块,用于基于各个目标芯片组的关系数据,从所述至少两个目标芯片组中确定异常芯片组,将所述异常芯片组的测试工况确定为芯片的异常测试工况。
12.一种芯片测试系统,其特征在于,包括芯片测试设备,所述芯片测试设备被配置为执行如权利要求1-10任一项所述的确定芯片异常测试工况的方法。
13.一种计算机设备,其特征在于,包括:至少一个存储器和至少一个处理器;所述存储器存储一条或多条计算机可执行指令,所述处理器调用所述一条或多条计算机可执行指令,以执行如权利要求1-10任一项所述的确定芯片异常测试工况的方法。
14.一种存储介质,其特征在于,所述存储介质存储一条或多条计算机可执行指令,所述一条或多条计算机可执行指令用于执行如权利要求1-10任一项所述的确定芯片异常测试工况的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110932530.XA CN113655370B (zh) | 2021-08-13 | 2021-08-13 | 确定芯片异常测试工况的方法、装置、系统及相关设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110932530.XA CN113655370B (zh) | 2021-08-13 | 2021-08-13 | 确定芯片异常测试工况的方法、装置、系统及相关设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113655370A true CN113655370A (zh) | 2021-11-16 |
CN113655370B CN113655370B (zh) | 2024-08-09 |
Family
ID=78491612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110932530.XA Active CN113655370B (zh) | 2021-08-13 | 2021-08-13 | 确定芯片异常测试工况的方法、装置、系统及相关设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113655370B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114280456A (zh) * | 2021-12-28 | 2022-04-05 | 成都博尔微晶科技有限公司 | 对芯片进行elfr测试的方法、装置及系统 |
CN116738770A (zh) * | 2023-08-14 | 2023-09-12 | 深圳一信泰质量技术有限公司 | 一种芯片失效概率的预测方法以及计算机可读存储介质 |
Citations (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6298739A (ja) * | 1985-10-25 | 1987-05-08 | Hitachi Ltd | 半導体プロセス異常診断方式 |
RU2014626C1 (ru) * | 1991-06-18 | 1994-06-15 | Маловик Константин Николаевич | Способ климатических испытаний электронной аппаратуры |
US20040019838A1 (en) * | 2002-07-29 | 2004-01-29 | Marr Kenneth W. | Method, circuit and system for determining burn-in reliability from wafer level burn-in |
DE102004018028A1 (de) * | 2004-04-14 | 2005-07-28 | Infineon Technologies Ag | Verfahren zum Testen einer elektronischen Schaltung gemäß einer Spezifikation sowie eine Testvorrichtung zum Testen von elektronischen Schaltungen |
CN1834674A (zh) * | 2005-03-18 | 2006-09-20 | 安捷伦科技有限公司 | 用于可靠性测试的方法和装置 |
KR20070011801A (ko) * | 2005-07-21 | 2007-01-25 | 삼성전자주식회사 | 테스트 시스템 및 그것의 테스트 방법 |
US20080231307A1 (en) * | 2007-03-21 | 2008-09-25 | Bickford Jeanne P | Testing method using a scalable parametric measurement macro |
US20080262793A1 (en) * | 2007-04-18 | 2008-10-23 | Texas Instruments Incorporated | Identification of Outlier Semiconductor Devices Using Data-Driven Statistical Characterization |
US20100004882A1 (en) * | 2008-07-04 | 2010-01-07 | Inotera Memories, Inc. | Fault detection and classification method for wafer acceptance test parameters |
CN101762781A (zh) * | 2010-01-08 | 2010-06-30 | 西安西电科大射频集成电路有限责任公司 | 预报集成电路静电放电失效的测试电路及预测方法 |
CN101819253A (zh) * | 2010-04-20 | 2010-09-01 | 湖南大学 | 一种基于概率神经网络的容差电路故障诊断方法 |
JP2010204107A (ja) * | 2010-04-12 | 2010-09-16 | Semiconductor Technology Academic Research Center | 故障推定装置及び方法 |
JP2012154877A (ja) * | 2011-01-28 | 2012-08-16 | Hitachi Engineering & Services Co Ltd | 超音波検査装置および超音波検査方法 |
CN104749482A (zh) * | 2015-03-25 | 2015-07-01 | 中航锂电(洛阳)有限公司 | 一种电池电芯的焊接可靠性测试方法 |
CN109239265A (zh) * | 2018-09-11 | 2019-01-18 | 清华大学合肥公共安全研究院 | 监测设备故障检测方法及装置 |
CN110031746A (zh) * | 2019-04-19 | 2019-07-19 | 中国南方电网有限责任公司 | 芯片测试远程监控方法、装置、计算机设备和存储介质 |
CN110600390A (zh) * | 2019-07-31 | 2019-12-20 | 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) | Tsv结构电击穿寿命测试方法、装置、系统和控制设备 |
US20200049756A1 (en) * | 2018-08-09 | 2020-02-13 | Nxp B.V. | Apparatuses and methods involving adjustable circuit-stress test conditions for stressing regional circuits |
CN111289874A (zh) * | 2020-02-20 | 2020-06-16 | 常州工学院 | 一种功率半导体芯片的鲁棒性测试方法、系统及装置 |
CN111738631A (zh) * | 2020-08-25 | 2020-10-02 | 北京康斯特仪表科技股份有限公司 | 仪表管理系统、管理平台、工业仪表及方法 |
CN112180230A (zh) * | 2020-08-31 | 2021-01-05 | 全芯智造技术有限公司 | 芯片测试参数异常的侦测方法、存储介质、终端 |
CN112557876A (zh) * | 2020-12-10 | 2021-03-26 | 苏州英嘉通半导体有限公司 | 一种用于芯片模拟参数校准的装置及其测试方法 |
CN112611956A (zh) * | 2020-12-25 | 2021-04-06 | 深圳群芯微电子有限责任公司 | 一种新能源汽车集成电路芯片测试系统 |
CN112924873A (zh) * | 2021-02-04 | 2021-06-08 | 上海玫克生储能科技有限公司 | 电池包微短路的在线诊断方法及系统 |
CN113049943A (zh) * | 2021-03-09 | 2021-06-29 | 普冉半导体(上海)股份有限公司 | 一种调整芯片参数的测试方法 |
-
2021
- 2021-08-13 CN CN202110932530.XA patent/CN113655370B/zh active Active
Patent Citations (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6298739A (ja) * | 1985-10-25 | 1987-05-08 | Hitachi Ltd | 半導体プロセス異常診断方式 |
RU2014626C1 (ru) * | 1991-06-18 | 1994-06-15 | Маловик Константин Николаевич | Способ климатических испытаний электронной аппаратуры |
US20040019838A1 (en) * | 2002-07-29 | 2004-01-29 | Marr Kenneth W. | Method, circuit and system for determining burn-in reliability from wafer level burn-in |
DE102004018028A1 (de) * | 2004-04-14 | 2005-07-28 | Infineon Technologies Ag | Verfahren zum Testen einer elektronischen Schaltung gemäß einer Spezifikation sowie eine Testvorrichtung zum Testen von elektronischen Schaltungen |
CN1834674A (zh) * | 2005-03-18 | 2006-09-20 | 安捷伦科技有限公司 | 用于可靠性测试的方法和装置 |
KR20070011801A (ko) * | 2005-07-21 | 2007-01-25 | 삼성전자주식회사 | 테스트 시스템 및 그것의 테스트 방법 |
US20070033456A1 (en) * | 2005-07-21 | 2007-02-08 | Un-Sang Yu | Integrated circuit test system and associated methods |
US20080231307A1 (en) * | 2007-03-21 | 2008-09-25 | Bickford Jeanne P | Testing method using a scalable parametric measurement macro |
US20080262793A1 (en) * | 2007-04-18 | 2008-10-23 | Texas Instruments Incorporated | Identification of Outlier Semiconductor Devices Using Data-Driven Statistical Characterization |
US20100004882A1 (en) * | 2008-07-04 | 2010-01-07 | Inotera Memories, Inc. | Fault detection and classification method for wafer acceptance test parameters |
CN101762781A (zh) * | 2010-01-08 | 2010-06-30 | 西安西电科大射频集成电路有限责任公司 | 预报集成电路静电放电失效的测试电路及预测方法 |
JP2010204107A (ja) * | 2010-04-12 | 2010-09-16 | Semiconductor Technology Academic Research Center | 故障推定装置及び方法 |
CN101819253A (zh) * | 2010-04-20 | 2010-09-01 | 湖南大学 | 一种基于概率神经网络的容差电路故障诊断方法 |
JP2012154877A (ja) * | 2011-01-28 | 2012-08-16 | Hitachi Engineering & Services Co Ltd | 超音波検査装置および超音波検査方法 |
CN104749482A (zh) * | 2015-03-25 | 2015-07-01 | 中航锂电(洛阳)有限公司 | 一种电池电芯的焊接可靠性测试方法 |
US20200049756A1 (en) * | 2018-08-09 | 2020-02-13 | Nxp B.V. | Apparatuses and methods involving adjustable circuit-stress test conditions for stressing regional circuits |
CN109239265A (zh) * | 2018-09-11 | 2019-01-18 | 清华大学合肥公共安全研究院 | 监测设备故障检测方法及装置 |
CN110031746A (zh) * | 2019-04-19 | 2019-07-19 | 中国南方电网有限责任公司 | 芯片测试远程监控方法、装置、计算机设备和存储介质 |
CN110600390A (zh) * | 2019-07-31 | 2019-12-20 | 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) | Tsv结构电击穿寿命测试方法、装置、系统和控制设备 |
CN111289874A (zh) * | 2020-02-20 | 2020-06-16 | 常州工学院 | 一种功率半导体芯片的鲁棒性测试方法、系统及装置 |
CN111738631A (zh) * | 2020-08-25 | 2020-10-02 | 北京康斯特仪表科技股份有限公司 | 仪表管理系统、管理平台、工业仪表及方法 |
CN112180230A (zh) * | 2020-08-31 | 2021-01-05 | 全芯智造技术有限公司 | 芯片测试参数异常的侦测方法、存储介质、终端 |
CN112557876A (zh) * | 2020-12-10 | 2021-03-26 | 苏州英嘉通半导体有限公司 | 一种用于芯片模拟参数校准的装置及其测试方法 |
CN112611956A (zh) * | 2020-12-25 | 2021-04-06 | 深圳群芯微电子有限责任公司 | 一种新能源汽车集成电路芯片测试系统 |
CN112924873A (zh) * | 2021-02-04 | 2021-06-08 | 上海玫克生储能科技有限公司 | 电池包微短路的在线诊断方法及系统 |
CN113049943A (zh) * | 2021-03-09 | 2021-06-29 | 普冉半导体(上海)股份有限公司 | 一种调整芯片参数的测试方法 |
Non-Patent Citations (3)
Title |
---|
HANNA, S.D.: "Semiconductor chip testing", IBM TECHNICAL DISCLOSURE BULLETIN, 1 December 1976 (1976-12-01) * |
姜方友: "基于光纤LED驱动芯片的测试异常分析", 电子质量, 20 January 2016 (2016-01-20) * |
朱广滕;顾晓辉;方道红;肖坤;: "电子部件失效模式试验与仿真研究", 装备环境工程, no. 06, 15 December 2013 (2013-12-15) * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114280456A (zh) * | 2021-12-28 | 2022-04-05 | 成都博尔微晶科技有限公司 | 对芯片进行elfr测试的方法、装置及系统 |
CN116738770A (zh) * | 2023-08-14 | 2023-09-12 | 深圳一信泰质量技术有限公司 | 一种芯片失效概率的预测方法以及计算机可读存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN113655370B (zh) | 2024-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108564181B (zh) | 电力设备故障检测与维修方法及终端设备 | |
CN113655370A (zh) | 确定芯片异常测试工况的方法、装置、系统及相关设备 | |
CN110987493A (zh) | 设备异常检测方法、装置、存储介质及电子设备 | |
CN114528172A (zh) | 一种晶圆芯片的测试方法、装置、电子设备及存储介质 | |
CN110689141B (zh) | 风力发电机组的故障诊断方法及设备 | |
CN114113987B (zh) | 一种芯片检验追踪方法及系统 | |
KR20060006723A (ko) | 검사 프로세스 향상을 위한 방법 및 장치 | |
CN109190776B (zh) | 汽车故障的复检方法、装置、终端设备及存储介质 | |
CN111637924B (zh) | 一种挖掘机异常的检测方法、检测装置及可读存储介质 | |
CN114077919A (zh) | 用于预测加工异常的系统 | |
CN116665748B (zh) | 一种用于闪存芯片的自动化测试设备及其测试方法 | |
CN112699648A (zh) | 数据处理方法及装置 | |
JP4925200B2 (ja) | 半導体ウェハ検査装置 | |
CN111290365A (zh) | 伺服系统监测方法、装置、计算机设备和存储介质 | |
CN111061254B (zh) | 一种phm系统性能的评价方法及系统 | |
US11255705B2 (en) | Method for setting quality thresholds of products for testing purposes and device employing method | |
CN111651503B (zh) | 一种配电网数据异常识别方法、系统及终端设备 | |
CN110633810B (zh) | 一种确定装备维修间隔时间的方法、系统及电子设备 | |
CN113869373A (zh) | 设备异常检测方法、装置、计算机设备和存储介质 | |
CN111965609A (zh) | 雷达可靠度评估方法、装置、电子设备及可读存储介质 | |
CN111341477B (zh) | 核电厂安全级电源翻新维修方法及装置 | |
CN112633093B (zh) | 一种装备状态检测方法及系统 | |
CN117250942B (zh) | 故障预测方法、模型的确定方法、装置、设备及存储介质 | |
CN112462233A (zh) | 一种集成电路测试中site的管控方法及系统 | |
CN114441881A (zh) | 设备巡检方法、装置、终端及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |