JPWO2002063675A1 - 半導体集積回路および検査方法並びに製造方法 - Google Patents

半導体集積回路および検査方法並びに製造方法 Download PDF

Info

Publication number
JPWO2002063675A1
JPWO2002063675A1 JP2002563521A JP2002563521A JPWO2002063675A1 JP WO2002063675 A1 JPWO2002063675 A1 JP WO2002063675A1 JP 2002563521 A JP2002563521 A JP 2002563521A JP 2002563521 A JP2002563521 A JP 2002563521A JP WO2002063675 A1 JPWO2002063675 A1 JP WO2002063675A1
Authority
JP
Japan
Prior art keywords
test
circuit
semiconductor
chip
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002563521A
Other languages
English (en)
Inventor
昌好 菱沼
昌好 菱沼
佐藤 正幸
正幸 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of JPWO2002063675A1 publication Critical patent/JPWO2002063675A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

半導体集積回路のチップ上に絶縁膜を介して渦巻き状の導電層パターンを形成し、その一端をテスト回路の入出力端子に接続するとともに、テスト回路の入出力部には上記導電層パターンを誘導コイルもしくはアンテナとして駆動して信号を送信する送信回路と上記導電層パターンに流れる電流や電圧の変化を検出して外部から誘導コイルもしくはアンテナに対して送られた信号を弁別する受信回路とを設け、外部の制御装置との間で非接触でデータの送受信を行なうようにした。

Description

技術分野
本発明は、半導体集積回路およびそのテスト技術並びに製造技術に関し、特にテスト回路を内蔵する半導体集積回路において外部の制御装置との間のテストデータのやりとりを容易化する技術に関し、例えばシステムLSI(大規模集積回路)などの半導体集積回路とその検査方法並びに製造方法に適用して有効な技術に関する。
背景技術
従来一般に、RAM(ランダム・アクセス・メモリ)やCPU等を搭載したシステムLSIと呼ばれる論理LSIでのテスト容易化設計手法としては、内部論理回路を構成するフリップフロップをシリアルに接続してテストデータを入れ、内部論理回路を動作させて論理の状態をシリアルに出力させ検査するスキャンパス方式が良く使われている。
また、上記スキャンパス方式以外に、ランダムパターン発生器とシグネチャ圧縮器をテスト回路としてチップに搭載したBIST(ビルト・イン・セルフ・テスト)方式がある。
ところで、前記スキャンテスト方式では、スキャンパスの制御のために最低でも4個のテスト用端子が必要とされる。また、BIST方式においてもチップ内部のテスト回路に起動をかけたりテスト結果を出力させたりするのに数個のテスト用端子が必要とされる。そして、いずれのテスト方式においても、上記テスト用端子にテスタと呼ばれる装置が接続されて、テストが実行される。
従来、上記のようなテスト回路を搭載した論理LSIのテストは、ウェハ段階で半導体チップのパッドにプローブを接触させて行なうプローブ検査の他に、半導体チップがパッケージに封止された段階でテスト用ボード上に設けられたソケットにICを差し込んで行なうバーンイン試験の2段階で行なわれていた。なお、バーンイン試験においては、一般に、テスト用ボード上に設けられた複数のソケットにそれぞれLSIを装着して、複数のLSIを同時にテストするようにしている。
しかしながら、前述したように、各チップには最低でも数個のテスト用端子が設けられていて、これらのテスト用端子と外部のテスト装置とを接続しなくてはならないため、ウェハ段階でのプローブ検査においては多数のチップを同時にテストしようとすると膨大な数のプローブをチップの対応するパッドに接触させることが必要であるため、その位置合わせが困難を極めるとともに、それぞれのプローブを充分な圧力で接触させるのも困難となる。また、テスト用ボードによる検査においても、パッケージに封止されたデバイスはチップに比べてはるかに体積が大きくなるため実装密度が低下すると共に、テスト用端子の数が多くなるとボード上に形成すべき配線の数が多くなるため、一度にテストできるLSIの数にも限度があり、テスト・コストの上昇を招いていた。
本発明の目的は、各チップにテスト用の端子(パッドもしくはピン)を設けることなく、チップ内部のテスト回路を動作させてそのテスト結果を取得することができる半導体集積回路およびそのテスト方法並びに製造方法を提供することにある。
本発明の他の目的は、テストの際に接続を必要とする端子(パッドおよびピン)の数を減らして、同時にテストできるチップの数を大幅に増大させることができる半導体集積回路およびそのテスト方法並びに製造方法を提供することにある。
本発明のさらに他の目的は、ウェハの状態でもパッケージに封止された状態でも同じようにテストを行なうことができる半導体集積回路およびそのテスト方法並びに製造方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
発明の開示
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。
すなわち、テスト回路を内蔵した半導体集積回路に外部の制御装置との間で非接触でデータの送受信を行なう回路と送受信手段とを設けるようにしたものである。具体的には、半導体集積回路のチップ上に絶縁膜を介して例えば渦巻き状の導電層パターンを形成し、その一端をテスト回路の入出力端子に接続するとともに、テスト回路の入出力部には上記導電層パターンを誘導コイルもしくはアンテナとして駆動して信号を送信する送信回路と上記導電層パターンに流れる電流や電圧の変化を検出して外部から誘導コイルもしくはアンテナに対して送られた信号を弁別する受信回路とを設け、外部の制御装置との間で非接触でデータの送受信を行なう。また、誘導コイルもしくはアンテナの代わりに対向電極を設けて静電容量結合を利用して送受信したり、発光素子と受光素子を設けて光信号でデータの送受信を行なうようにしても良い。
上記した手段によれば、各チップにテスト用の端子(パッドもしくはピン)を設けることなく、チップ内部のテスト回路を動作させてそのテスト結果を取得することができるため、ウェハ段階でのテストの際に接触させるべきテスト装置からのプローブの数を減らすことができる。また、チップとプローバとの位置決めが容易になるとともに大きな接触圧を必要としないので、同時により多くのチップのテストを行なうことができるようになり、テスト・コストを大幅に低減することができる。さらに、非接触でチップのテストを行なうことができるため、ウェハの状態でもパッケージに封止された状態でも同じようにテストを行なうことができ、製品の信頼性を向上させることができる。
発明を実施するため最良の形態
以下、本発明の好適な実施例を図面に基づいて説明する。
図1(A)は、本発明の第1の実施例を示す。図1(A)において、WFは単結晶シリコンのような1枚の半導体ウェハ、100はそれぞれこのウェハWF上に形成された半導体集積回路である。各半導体集積回路100は、公知の半導体製造技術によりウェハWF上に複数個同時に形成され、プロセスの最終工程で回路間に設けられている格子状のスクライブ領域に沿って切断されて各々独立したチップとされてから、パッケージに封入されたり、樹脂でモールドされたりして製品として出荷される。以下、切断される前の半導体集積回路と切断されパッケージに封入される前の半導体集積回路をチップと称する。
図1(A)に示されているように、本実施例においては、各チップ毎に後述の誘導コイルとして用いられる渦巻き状のパターン11が形成されている。この渦巻き状パターン11は、各チップの上に絶縁膜を介して形成されたアルミニウムなどの導電層により構成されている。渦巻き状パターン11の端部は、チップ上に設けられている後述の送受信回路に接続されている。また、この実施例では、各チップごとに設けられている電源パッド21を介して電源の供給が行なわれる。
図1(B)は、本発明の第2の実施例を示す。この実施例においては、ウェハWFの周縁部に、テスト用の電源電圧の供給を受けるための共通の電源パッド22が設けられている。図示しないが、この電源パッド22から各チップへ電源を供給する電源ラインが、例えばウェハの各チップ100間のスクライブ領域に設けられ、この電源ラインの一端が上記共通電源パッド22に、また他端が各チップの電源パッドに接続されている。この電源パッド22および電源ラインも上記渦巻き状パターン11を構成する導電層により形成することができる。
図1(C)は、本発明の第3の実施例を示す。図1(A)の実施例においては、ウェハWF上の各チップ100に対応してそれぞれ誘導コイルとなる渦巻き状パターン11が形成されているのに対し、図1(C)の実施例においては、全チップに共通すなわちウェハ全体で1つの渦巻き状パターン11が形成されている。そして、各チップの送受信回路の端子が、スクライブ領域に形成された配線を介してそれぞれこの渦巻き状パターン11に共通に接続されている。また、ウェハWFの周縁部には、テスト用の電源電圧の供給を受けるための各チップ共通の電源パッド22が設けられている。なお、誘電コイルは信号の送受信のみでなく電力の供給にも利用できるので、各チップに整流回路からなる電源回路を設けて、テスト用の共通電源パッド22を省略することも可能である。
図2は、上記ウェハWF上の各チップを検査する装置の概略構成例を示す。このうち、図2には図1(A)の実施例に対応するテスト装置の構成例が、また図3には図1(C)の実施例に対応するテスト装置の構成例が示されている。
図2において、300は制御装置、310はこの制御装置300から延設されたケーブル、320はケーブル310の先端に設けられたプローブカードで、このプローブカード320にはその下面に電源電圧供給用の一対の探針321が、またカード中央にはコイル322が搭載されている。
図2のテスト装置では、プローブカード320に設けられているコイル322の径はチップ100に設けられているコイル(11)とほぼ同一の径とされる。ウェハWFは、直交するX軸とY軸方向へそれぞれ移動可能なXYステージ400上に載置され、上方からプローブカード300をいずかのチップ100に近づけて一対の探針321をチップの電源パッド(21)に接触させる。このときコイル322の中心がテストしようとするチップに設けられている渦巻き状パターン(11)の中心と一致するように位置決めが行なわれる。1つのチップのテストが終了するとステージ400が1つのチップ分だけスキップされ、次のチップのコイル(11)にプローブカード320のコイル322が対向されるとともに、探針321も次のチップの電源パッド(21)に接触される。
図3のテスト装置では、プローブカード320に設けられているコイル322の径はウェハWFに設けられているコイル12とほぼ同一の径とされる。ウェハWFを載置するステージ400は固定式のもので良い。プローブカード320に設けられている探針321は、ウェハWF上の共通電源パッド22と接触可能に設けられている。
図1(B)の実施例に対応するテスト装置は、図示しないが、図2の装置の構成と図3の装置の構成を併せ持ったような構成を有する。すなわち、プローブカードは2枚設けられ、一方のカードには図2の装置と同様にチップ100上のコイル11とほぼ同一の小さな径のコイル322が設けられ、ステージ400とプローブカード320とは相対的に移動可能とされる。他方のカードには、ウェハWF上の各チップ共通の電源パッド22と接触可能な一対の探針321が設けられ、ステージ400に対して相対的な移動が不能すなわちステージと一緒に移動して常時ウェハに電源を与える構成とされる。
図4には、図2に示されているテスト装置により行なわれるテストの手順が示されている。テストに際しては、制御装置300に接続されたプローブカード320の探針321を、各チップの電源パッド21もしくはウェハWF上の共通電源パッド22に接触させて各チップに電源電圧を供給すると、チップ内部のテスト回路が起動されて自己テストを開始する(ステップS1)。そして、各チップはテストが終了するとコイル11もしくは12を介してテスト終了信号を出力してから(ステップS2)、テスト結果(欠陥“有り”または“なし”)を示す信号を出力する(ステップS3)。さらに、図3のテスト装置によりテストする場合には、予め各チップ内に識別コードが格納されており、各チップはテスト結果とともにチップの識別コードを出力するようにされる。
制御装置300は、テスト終了信号を受信すると、それに続いて送られてくるテスト結果をチップ毎にメモリに記憶する。そして、表示装置の画面上に、例えば図5に示すように、各チップのテスト結果を○と×の符号によりウェハ上でのチップの位置に対応してマッピング表示したり、プリンタにより用紙に印字して出力するように構成されている。
図6は、本発明を適用して好適な半導体集積回路の一例としてのシステムLSIの第1の実施例を示す。
図6において、符号110〜180は半導体チップ100に形成された内部回路、190はこれらの内部回路と外部の他の半導体集積回路等との間の信号の入出力を行なうインタフェース回路、BUSは上記内部回路110〜180相互間および内部回路110〜180とインタフェース回路180との間を接続する内部バスである。
上記内部回路110〜180のうち、110および120はユーザが要求する論理機能を構成するユーザ論理回路のようなカスタム論理回路で、このうち120は任意に論理を構成可能なFPGA(フィールド・プログラマブル・ゲート・アレイ)により構成されている。この実施例では、このFPGA120にテスト回路を構成してテスト終了後にユーザ論理が構成される。ただし、このFPGA120は、ユーザ論理を構成せずそのまま残しておくようにしてもよい。120はプログラムの命令を解読して対応する処理や演算を実行するCPU(中央処理ユニット)、130および140はスタティックRAM(ランダム・アクセス・メモリ)、150〜170はダイナミックRAMである。インタフェース回路190は、特に制限されるものでないが、5V系のLSIとの間の信号の送受信を行なうインタフェース回路5VI/Fと、3.3V系のLSIとの間の信号の送受信を行なうインタフェース回路3.3VI/Fとを含む。
さらに、この実施例のシステムLSIには、内部回路110〜180のテスト時に外部のテスト装置との間の信号の入出力を行なうため、IEEE1149.1規格で規定されているTAP(テスト・アクセス・ポート)にコイルを介した送受信を可能にする回路を追加したテスト用インタフェース回路(以下、これをTAPと称する)200が設けられている。かかるTAP200を備えているため、本実施例の半導体集積回路に接続されるテスト装置(図2の制御装置300)は、従来の論理LSIやメモリのテスタのような高機能のものでなくデータの書き込みと読み出しおよび簡単なデータ処理が行なえるものでよく、例えばパーソナルコンピュータを制御装置300として用いることも可能である。
そして、この実施例のLSIでは、TAP200の入出力端子に各チップ毎に設けられている渦巻き状の導電層パターン11の一端が接続されているとともに、TAP200には上記導電層パターン11をコイルとして駆動して信号を送信する送信回路と上記導電層パターンに流れる電流等の変化を検出して外部からコイルに対して送られた信号を弁別する受信回路とが設けられ、外部のテスト装置との間で非接触でデータの送受信を行なえるように構成されている。
上記スタティックRAM140,150およびダイナミックRAM160〜180は、内部バスBUSを介してアドレス信号が与えられたときに対応するメモリセルを選択するアドレスデコーダ等のメモリ周辺回路を含む。さらに、ダイナミックRAM160〜180は、非アクセス時間が長くなってもメモリセルの情報電荷が失われないように周期的に疑似選択するリフレッシュ制御回路を含む。
また、特に制限されるものでないが、この実施例では、ダイナミックRAM160〜180には、メモリアレイ内に欠陥ビットがあった場合にその欠陥ビットを含むメモリ行もしくはメモリ列を、予備のメモリ行161〜181もしくは予備のメモリ列162〜182と置き替えるいわゆる冗長回路がそれぞれ設けられている。
この実施例においては、FPGA120を利用することで、カスタム論理回路110やCPU130などをテストするロジックテスト回路や、SRAMおよびDRAMをテストするメモリテスト回路を構成することができる。また、FPGA120によりテスト回路を構成する代わりに、FPGA120に構成したテスト回路でCPU130をテストした後に、CPU130に所定のアルゴリズムに従ってテストパターンを生成するALPG(アルゴリズミック・パターン・ジェネレータ)からなるテスト回路を構成してカスタム論理回路110やメモリ140〜180をテストするようにしても良い。
さらに、FPGA120やCPU130によりテスト回路を構成する代わりに、カスタム論理回路110やCPU130、SRAM140,150,DRAM160〜180などの回路ブロック毎に、ブロック単位でテストを行なうBIST回路を設け、このBIST回路とTAP200とを接続して、TAP200を介してBIST回路と外部のテスト装置との間で信号のやり取りを行なえるように構成しても良い。また、チップ全体に亘ってあるいは各回路ブロック毎にテスト用スキャンパスを設けておいて、上記TAP200の有するスキャンパスの制御機能を利用してテストを行なうことも可能である。
なお、チップ上に形成されたFPGAを用いて所定のアルゴリズムに従ってロジック回路やメモリをテストするテストパターンを生成するALPGを構築してテストを行なえるようにする技術は既に本出願人によって例えば国際公開WO00/62339などにおいて開示されており、その技術を利用することができる。上記先願の発明は、テスト終了後はFPGAにユーザロジック回路を構成することでテスト回路搭載に伴なうハードウェアのオーバヘッドを低減することを目的とする発明であり、本実施例のLSIにおいても同様に、テスト終了後にFPGAにユーザロジック回路を構成することでハードウェアのオーバヘッドを低減することができる。
図7は、図6に示されているTAP200の構成例を示す。TAPはIEEE1149.1規格で規定されているスキャンテストやBIST回路のためのインタフェースおよび制御回路で、この実施例ではIEEE1149.1規格で規定されている本来のTAPからなるTAP部210と、TAP部210と渦巻き状パターンからなるコイルが接続される一対の端子P1,P2との間に設けられコイルを駆動して外部の装置との間の送受信を行なう送受信部220とにより構成されている。
このうち、TAP部210は、入力ポートからのテストデータを出力ポートへシフトするときに使用するバイパスレジスタ211、回路へ特定の信号を伝える場合に使用するデータレジスタ212、チップ固有の製造識別番号を設定するためのデバイスIDレジスタ213、データレジスタの選択や内部のテスト方法を制御する場合に使用するインストラクションレジスタ214、TAP部210全体を制御するコントローラ215等により構成されている。
上記データレジスタ212はオプション扱いのレジスタである。また、インストラクションレジスタ214に設定される命令には、4つの必須命令と3つのオプション命令が用意される。コントローラ215には、専用の3つの外部端子から、テストモードを指定するためのテストモードセレクト信号TMS、テストクロックTCK、リセット信号TRSTが入力されており、これらの信号に基づいて上記レジスタ211〜214やセレクタ回路216〜218に対する制御信号を形成する。
また、TAP部210にはテストデータTDIの入力端子とテスト結果データTDOの出力端子が設けられており、入力されたテストデータTDIは上記セレクタ回路216を介して各レジスタ211〜214または内部のスキャンパスIscan,Bscanへ供給される。また、レジスタ211〜214の内容および内部回路からのスキャンアウトデータは、セレクタ回路217、218を介してチップ外部へ出力される。さらに、TAP部210には、データレジスタ212とインストラクションレジスタ214の内容に従って内部のBIST回路に対する信号が形成されて供給されると共に、BIST回路から出力されたテスト結果を示す信号がセレクタ回路217、218を介してテスト結果データTDOとして出力可能に構成されている。
送受信部220は、上記TAP部210と渦巻き状パターン11が接続されている外部端子P1,P2との間に設けられ、渦巻き状パターン11からなるコイルを駆動して信号を送信するとともにコイルに流れる電流の変化を検出して外部から送られた信号を弁別し、TAPの規格に応じた信号TDI,TRST,TMSおよびクロックTCKを生成する回路である。
具体的には、送受信部220は、渦巻き状パターン11が接続されている外部端子P1,P2に一対のインダクタからなる相互誘導結合MICを介して接続されたスイッチング回路221、受信信号から搬送波とデータを復調する復調回路222、源発振器231と復調回路222により復調された搬送波に源発振器231の発振信号を同期させる引込み回路232、源発振器231の発振信号の周波数を逓倍する逓倍回路233などからなるクロック生成回路223、復調回路222で復調された入力データをデコードしてテスト入力データTDIやTAPコントローラ215に対するテストモードセレクト信号TMSおよびリセット信号TRSTとスキャン用クロックBCLKを生成するデコーダ回路224、当該チップの識別コードが格納されているROM225、TAP部210からのテスト結果データTDOに識別コードを付加するエンコード回路226、エンコード回路226で生成されたコードを搬送波に乗せて出力させる変調回路227などから構成されている。
クロック生成回路223により生成された源発振信号の逓倍クロックはTAPコントローラ215にテスト用クロックTCKとして供給されるとともに、源発振信号は変調回路226に搬送波として供給される。上記変調回路230における変調方式としては、例えばASK変調(振幅変調)あるいはPSK変調(位相変調)などを用いることができる。
図6の実施例のシステムLSIでは、FPGA120やCPU130上に構築される自己テスト回路をBIST回路とみなして、上記TAP200の有するBIST回路用の信号入出力機能を利用して、FPGA120やCPU130に対する自己テストのための設定信号やデータを入力したり、テスト結果を出力したりするようにされる。
なお、図7において、“Iscan”は内部論理回路を構成するフリップフロップをチェーン状に結合したシフトレジスタをテストデータのスキャンパスとして使用して、内部論理回路の診断を行なうためのテストパスを意味する。また、“Bscan”は信号入出力部(図6のインタフェース回路190)内に設けられているフリップフロップをチェーン状に結合したシフトレジスタをスキャンパスとして使用して、他の半導体集積回路との間の接続状態の診断(バウンダリスキャンテスト)を行なうためのテストパスを意味する。
IEEE1149.1規格で規定されているTAPを利用した半導体集積回路においては、内部回路へのテスト回路の構成やチップ内へのテストプログラムのロードを、TAPを介して行なうことで、テストのために必要な端子が数個(4〜5個)で良い半導体集積回路装置を実現することが可能となる。すなわち、TAPは標準化された回路であり、4〜5個のテスト端子で自己テストを実行させることができるため、TAPを適用することでテスト用に必要な端子数は僅かで済み、LSIの端子数を少なくすることができる。さらに、この実施例のTAPを用いたインタフェース回路200においては、内部にクロック生成回路223を設けるとともに、受信データをデコードして制御信号を生成するデコーダ回路224を設けることにより完全なシリアル入出力を可能とし、必要な端子はコイルとしての渦巻き状パターン11が接続される端子P1,P2のみとしている。
図8には、上記TAP200に設けられる送受信回路220の他の実施例が示されている。
図8において、228はコイル(渦巻き状パターン11)の両端子間に接続されコイル(11)より入力された交流信号を整流して直流電源電圧を生成するダイオードブリッジからなる整流回路、229は上記整流回路228から出力される電圧を監視してコイル(11)に信号が入力されたことを検出して起動信号STを発生する起動回路、241はコイル(11)の両端子間に接続され入力交流信号を波形整形して出力するデータ受信回路、242は変調回路227により変調された信号に基づいてコイル(11)の各端子に容量Ct1,Ct2を介してドレイン端子が接続された一対のドライブ用MOSFET Qd1,Qd2をオン、オフ駆動して、容量Ct1,Ct2とコイル(11)とからなる共振回路を共振状態および非共振状態に切り換えることでデータを送信する駆動回路等からなるデータ送信回路である。
なお、上記容量Ct1,Ct2はチップ内に形成しても良いが、チップサイズの増大を抑えるため各チップ間のスクライブ領域に形成するようにしても良い。また、前記実施例においては、チップの電源パッド21からもしくはウェハに電源パッド22を設けてその電源パッドからテスト用の電源電圧を与えるようにしているが、図8の実施例において整流回路228の次段に整流回路によって整流された電圧の変動を吸収して所定の電位の電源電圧Vccを生成する電圧リミッタ回路および該リミッタ回路で生成された電源電圧Vccを安定化させるシリーズレギュレータなどからなる電源安定化回路を設けて、この電源安定化回路から出力された電源電圧を当該チップ内部の各回路に供給することで電源パッドを介さずに各チップにテスト動作用の電源電圧を与えるように構成しても良い。
図9には、本発明をフラッシュメモリやSRAMのような異なる半導体メモリを重ね合わせてCSP(チップ・サイズ・パッケージ)構造の半導体装置とする場合の実施例のデバイス構造が示されている。
図9において、500はプリント配線が形成された絶縁基板、510は基板500の下面に形成されたバンプ、520は絶縁基板500の上面に搭載されたフラッシュメモリのような第1のメモリ、530はこのメモリ520の上に搭載されたSRAMのような第2のメモリである。フラッシュメモリ520と絶縁基板500との間およびSRAM530とフラッシュメモリ520との間はそれぞれ接着剤等により結合される。図示しないが、フラッシュメモリ520とSRAM530のチップ内部には、テスト回路と送受信回路とがそれぞれ設けられている。
SRAM530はフラッシュメモリ520よりも小さなチップサイズとされ、フラッシュメモリ520の上にSRAM530を搭載した状態でSRAM530より外側に突出したフラッシュメモリ520のチップ外延部にフラッシュメモリのパッド列521,522が形成されており、このパッド列521,522と絶縁基板500上の対応するパッド部との間およびSRAM530のチップ外延部に形成されているパッド列531,532と絶縁基板500上の対応するパッド部との間がそれぞれボンディングワイヤ541〜544により電気的に接続されている。
この実施例においては、メモリチップ下方の絶縁基板500表面もしくは基板内に導電層からなる渦巻き状パターン11が形成され、この渦巻き状パターン11の両端からそれぞれ接続用配線11a,11bが引出され、これらの配線11a,11bの端部に設けられたパッド551,552と、上記各チップ520,530に設けられている送受信回路の入出力端子(図7の端子P1,P2)との間もボンディングワイヤにて接続される。
従って、基板上の渦巻き状パターン11は上記フラッシュメモリチップ520とSRAMチップ530の共通コイルとされ、このコイルを介して各チップに対するテストのための信号の入出力が行なわれる。このように、共通のコイルを介して信号の入出力が行なわれたとしても、各チップには異なる識別コードが格納され、送受信の際にテスト結果とともに識別コードが送信されるため、外部のテスト装置はいずれのチップのテスト結果であるか識別することができる。
次に、図10を用いて、半導体集積回路装置の一例としての図6のシステムLSIの開発および製造の手順を説明する。
半導体集積回路装置の開発は、先ず開発しようとする半導体集積回路の論理機能の設計を行なう(ステップS11)。この論理機能設計は、一般にはHDLを用いて行なわれる。なお、HDL記述に関しては、状態遷移図やフローチャートから自動的にHDL記述文を作成する支援ツール(プログラム)がEDAベンダから提供されているので、それを利用することで効率良く行なうことができる。また、HDL記述された設計データは、テスト・ベクタと呼ばれるテストパターンを発生する検証用プログラムにより、動作が適切であるか検証する仮想テストが行なわれる。仮想テストによって不具合が見つかった場合には、HDL記述文を修正する。
次に、ステップS11で設計したデータに基づいて論理ゲートレベルの回路設計を行なう(ステップS12)。具体的には、所望の機能を有する回路を構成する論理ゲートやフリップフロップのようなセルを設計する。そして、この設計データに基づいて、論理合成を行ない、各論理ゲートおよびセル間の接続情報をネットリストの形式で記述した設計データを作成する(ステップS13)。なお、ゲートアレイなどのように、既に論理ゲートの回路設計がなされているLSI上に所望の論理機能を構成する場合には、ステップS12の回路設計は省略することができる。また、ここでも、HDL記述された設計データを論理ゲートレベルの設計データに変換しそれを合成する論理合成ツールと呼ばれるプログラムがEDAベンダより提供されているので、それを利用して行なうことができる。また、生成された論理ゲートレベルの設計データは、再びテスト・ベクタ(仮想テスタ)により検証される。仮想テスタによって不具合が見つかった場合には、論理ゲートレベルの設計データを修正する。
次に、ネットリスト形式で記述された上記論理ゲートレベルの設計データに基づいて、自動レイアウト・ツールと呼ばれるプログラムにより素子レベルのレイアウト・データを生成する(ステップS14)。このような自動レイアウト・ツールも、複数のEDAベンダにより提供されている。それから、ウェハ上でのチップのレイアウトを決定する(ステップS15)。このとき、各チップ上に形成されるコイルの渦巻き状パターンのレイアウトおよびコイルとチップ内の送受信回路とを接続する配線のレイアウトも決定する。そして、決定されたレイアウト・データに基づいてアートワークによりマスクパターン・データを生成し、このデータに基づいてマスクを作成する(ステップS16)。
その後、前工程により半導体ウェハ上に拡散処理や配線パターン形成などの処理を行なって半導体集積回路が形成される(ステップS17)。それから、テスト装置にウェハをセットしてプローブカードを対向させて、テスを開始させる(ステップS18)。この実施例では、このウェハテストに図2に示されているテスト装置が用いられる。このとき、プローブカードの探針をウェハ上の各チップの電源パッドに接触させるとともにコイルを対向させて、ウェハテストが非接触で行なわれる。そして、ウェハテストが終わるとウェハを各チップに分割するダイシングが行なわれる(ステップS19)。
分割されたチップは樹脂などの封止材によってパッケージに封入される(ステップS20)。このとき、ステップS18のウェハテストで不良と判定されたチップは予め除去される。それから、パッケージ状態の半導体集積回路装置は、エージング(もしくはバーンイン)装置により高温下におかれてから、パッケージ状態で再びテスト装置によるテストが行なわれる(ステップS21,S22)。このときのテスト内容は、ステップS18で行なわれたウェハテストの内容とほぼ同じであり、しかもウェハテストと同様にテスト用ボードに搭載されたソケットから被テストデバイスへは電源電圧のみ供給され、被テストデバイスへのテストデータの送信や被テストデバイスからのテスト結果の受信は互いに対向されたコイルを介し手行なわれる。そして、このテストで不良と判定されたものにはパッケージ表面にマーキングが付され(ステップS23)、選別工程で除去されて良品のみが梱包されて出荷される(ステップS24)。
図11には、ステップS18のウェハテストおよびステップS22のボードテストにおけるより詳細なテストの手順が示されている。
各テストでは、先ずFPGA120が正常に動作するか検査され、不良の有無が判定されて不良があるときは不良個所の回避が行なわれる(ステップS101〜S103)。次に、FPGA120内の上記不良個所を除いた部分にSRAM140および150をテストするためのテスト回路(ALPG)が構築され、SRAM140および150のテストが順次実行される(ステップS104,S105)。
SRAM140および150に不良個所が発見されなかった場合には、FPGA120内の上記不良個所を除いた部分にカスタム論理回路110およびCPU130をテストするためのテスト回路(ロジックテスタ)が構築され、カスタム論理回路110およびCPU130のテストが実行される(ステップS106〜S108)。このとき、既に検査が終了しているSRAMを利用してテストパターンもしくはテストパターン生成プログラムが格納される。
不良が発見されなかった場合には、FPGA120内の上記不良個所を除いた部分にDRAM160〜180をテストするためのテスト回路(ALPG)が構築され、DRAM160〜180のテストが順次実行される(ステップS109,S110)。そして、不良個所が発見された場合には、それがSRAM140または150あるいは外部の記憶装置に記憶されてから、DRAM160〜180に設けられている冗長回路を利用して不良ビットを救済するための救済プログラムがCPU130に読み込まれ、CPU130によってそのプログラムが実行されてビット救済が行なわれる(ステップS111,S112)。
その後、良品については、FPGA120内の上記不良個所を除いた部分にユーザ論理等のカスタム論理の一部が構成されて、システムLSIとして完成される(ステップS113)。このステップS113では、ステップS101で得られている不良個所を示す情報を利用してその不良個所を回避するようにユーザ論理を構成するデータを、FPGA120内の接続情報記憶用メモリセルに書き込むことによって所望の論理を構成する。
以上のような手順によって、所望の機能を有するシステムLSIが構築される。このようにして構築されたLSIは、FPGA120内に不良個所を回避して構成されたテスト回路によりRAMやDRAM、CPUおよびAD変換回路のテストが実行されるため、高機能の外部テスタを使用することなく信頼性の高いテスト結果が得られるとともに、歩留まりも向上する。また、テストは被接触で行なわれるため、チップに予めテスト用の端子を設ける必要がなく、外部端子(ピン)数を減らすことができる。さらに、FPGA120内に構成されたテスト回路による自己テスト終了後は、FPGA120にカスタム論理が構成されるため、無駄な回路が少なくなり、余分なチップサイズの増大を抑えることができる。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、上記実施例では、TAPを設けてチップ内部のテスト回路と外部の制御装置との間の信号の入出力を行なうようにしているが、本発明はこれに限定されるものでなく、TAPを設けずにテスト回路から直接送受信回路によりチップ内部のスキャンパスの信号をコイルもしくはアンテナより入出力するように構成してもよい。なお、前記実施例のような渦巻き状の導電層パターンをアンテナとして電波で信号を送受信する場合には、送受信回路の入出力端子はパターンの両端でなく一方の端部に接続されていれば良い。また、電波で信号を送受信する場合には、アンテナとなる導電層パターンは渦巻き状でなくリング状あるいはS字状等であってもよい。
また、前記実施例においては、ウェハもしくはチップ側のコイルとプローブカード側のコイルとの間の相互誘導現象を利用して信号を送受信したり、電波を用いて送受信するようにしたものについて説明したが、それ以外にも例えば発光ダイオードと受光素子とを組み合わせて光信号により送受信したり、あるいは2枚の電極を適当な間隔をおいて対向させた静電容量結合を介して信号を送受信するように構成することも可能である。
産業上の利用可能性
本発明は、システムLSIのみでなくテスト回路を内蔵した半導体集積回路およびその検査方法並びに製造方法に広く利用することができる。
【図面の簡単な説明】
図1は、本発明に係る半導体集積回路が形成されたウェハレベルの構成例を示す平面図である。
図2は、ウェハ上の各半導体チップを検査する装置の一構成例を示す斜視図である。
図3は、ウェハ上の各半導体チップを検査する装置の他の構成例を示す斜視図である。
図4は、ウェハ上の各半導体チップを検査する手順の概略を示すフローチャートである。
図5は、ウェハ上の各半導体チップを検査した結果を表示する場合の表示例を示す説明図である。
図6は、本発明を適用して好適な半導体集積回路の一例としてのシステムLSIの第1の実施例を示すブロック図である。
図7は、図6に示されているTAPを用いたインタフェース回路200の構成例を示すブロック図である。
図8は、上記TAP200に設けられる送受信回路の他の構成例を示すブロック図である。
図9は、本発明をフラッシュメモリやSRAMのような異なる半導体メモリを重ね合わせてCSP(チップ・サイズ・パッケージ)構造の半導体装置とする場合の実施例のデバイス構造を示す平面図および断面図である。
図10は、半導体集積回路装置の一例としての図6のシステムLSIの開発および製造の手順を示すフローチャートである。
図11は、図10のステップS18におけるウェハテストおよびステップS22のボードテストにおけるより詳細なテストの手順を示すフローチャートである。

Claims (15)

  1. 半導体チップ上に形成されパッケージに封入された半導体集積回路装置であって、内部にテスト回路もしくはテスト回路を構成可能な回路および該テスト回路と外部の制御装置との間で非接触で信号の送信を行なう送信回路と、チップを識別するためのコードを格納する記憶手段とを備え、前記パッケージ内部には上記送信回路の出力端子に接続された送信用の導電層パターンが設けられ、上記テスト回路によるテスト結果の出力の際に上記識別コードが出力されるように構成されていることを特徴とする半導体集積回路装置。
  2. 上記導電層パターンは半導体チップ上に絶縁膜を介して形成されていることを特徴とする請求項1に記載の半導体集積回路装置。
  3. 上記パッケージ内に複数の半導体チップが封入されていることを特徴とする請求項1または2に記載の半導体集積回路装置。
  4. 上記複数の半導体チップは絶縁基板上に搭載された状態でパッケージ内に封入され、上記導電層パターンは上記絶縁基板上もしくは絶縁基板内部に形成されていることを特徴とする請求項3に記載の半導体集積回路装置。
  5. 半導体チップの表面に形成され内部にテスト回路もしくはテスト回路を構成可能な回路および該テスト回路と外部の制御装置との間で非接触で信号の送受信を行なう送受信回路とを有し、半導体チップの上方には絶縁膜を介して上記送受信回路の入出力端子に接続された送受信用の導電層パターンがそれぞれ設けられた半導体集積回路をウェハ状態で検査する半導体集積回路の検査方法であって、上記導電層パターンと対応するコイルもしくはアンテナを備えたプローブ用基板を、上記半導体チップ上のコイルもしくはアンテナと順次対向させ、上記プローブ用基板から非接触で半導体ウェハ上の半導体チップにテストのための信号を送信し、上記半導体チップ内のテスト回路によって各チップ内部の回路のテストを実行させ、上記導電層パターンから送信されたテスト結果をプローブ用基板で受信して、上記テスト用制御装置により正常か否か判定することを特徴とする半導体集積回路の検査方法。
  6. 上記プローブ用基板には半導体チップに設けられている電源用パッドに対応する電源供給用の探針を設け、プローブ用基板を上記半導体ウェハ上のコイルもしくはアンテナと対向させる際に対応する半導体チップの電源用パッドに上記探針を順次接触させて電源を供給してテスト回路を動作させるようにしたことを特徴とする請求項5に記載の半導体集積回路装置の検査方法。
  7. 上記プローブ用基板には半導体ウェハに設けられている各チップ共通の電源用パッドに対応する電源供給用の探針を設け、プローブ用基板を上記半導体ウェハ上のコイルもしくはアンテナと対向させる際に対応する半導体チップの電源用パッドに上記探針を接触させて電源を供給してテスト回路を動作させるようにしたことを特徴とする請求項5に記載の半導体集積回路装置の検査方法。
  8. 上記コイルもしくはアンテナより交流信号により駆動電力を与えて内部のテスト回路を動作させるようにしたことを特徴とする請求項5に記載の半導体集積回路の検査方法。
  9. 内部にテスト回路もしくはテスト回路を構成可能な回路および該テスト回路と外部の制御装置との間で非接触で信号の送信を行なう送信回路と、チップを識別するためのコードを格納する記憶手段とを有する半導体集積回路をウェハ状態で検査する半導体集積回路の検査方法であって、上記テスト回路によるテスト終了後に上記送信回路により送信されたテスト結果と識別コードを受信してウェハ上の各半導体集積回路が正常か否か判定することを特徴とする半導体集積回路の検査方法。
  10. 上記送信回路により送信されたテスト結果と識別コードを受信して、テスト結果をウェハ上の各半導体集積回路の位置と相関させて表示装置に表示させるようにしたことを特徴とする請求項9に記載の半導体集積回路の検査方法。
  11. 内部にテスト回路もしくはテスト回路を構成可能な回路を有する複数の半導体チップが形成された半導体ウェハ上にコイルもしくはアンテナとなる導電層パターンを形成し、テスト用制御装置と接続され上記導電層パターンと対応するコイルもしくはアンテナを備えたプローブ用基板を、上記半導体ウェハ上のコイルもしくはアンテナと対向させ、上記プローブ用基板から非接触で半導体ウェハ上の半導体チップにテストのための信号を送信し、上記半導体チップ内のテスト回路によって各チップ内部の回路のテストを実行させ、上記導電層パターンから送信されたテスト結果をプローブ用基板で受信して、上記テスト用制御装置で判別して良品と判定された半導体チップを製品として選択するようにしたことを特徴とする半導体集積回路装置の製造方法。
  12. 上記導電層パターンは上記半導体ウェハのほぼ全体に亘ってウェハ上の複数の半導体チップに共通のコイルもしくはアンテナとして形成し、ウェハ上の全チップのテスト終了後に上記導電層パターンを除去するようにしたことを特徴とする請求項11に記載の半導体集積回路装置の製造方法。
  13. 上記半導体ウェハにはウェハ上の各の半導体チップ毎にコイルもしくはアンテナとしての導電層パターンを形成するとともに上記プローブ用基板には電源供給用の探針を設け、プローブ用基板を上記半導体ウェハ上のコイルもしくはアンテナと対向させる際に対応する半導体チップに設けられている電源用パッドに上記探針を接触させて電源を供給してテスト回路を動作させるようにしたことを特徴とする請求項11に記載の半導体集積回路装置の製造方法。
  14. 上記プローブ用基板には電源供給用の探針を設けるとともに、上記半導体ウェハには各チップに共通の電源用パッドおよび該電源用パッドから各チップに電源を供給する電源配線とを設け、プローブ用基板を上記半導体ウェハ上のコイルもしくはアンテナと対向させる際に半導体ウェハ上の共通の電源用パッドに上記探針を接触させて各半導体チップに電源を供給してテスト回路を動作させるようにしたことを特徴とする請求項11または12に記載の半導体集積回路装置の製造方法。
  15. 上記ウェハ状態での各半導体チップのテスト終了後に半導体ウェハを各半導体チップに切断し、各チップをパッケージに封入した後、各チップをテスト用ボードに搭載してパッケージの外からテスト用制御装置と接続され上記導電層パターンと対応するコイルもしくはアンテナを備えたプローブ用基板を近づけて上記半導体チップ側のコイルもしくはアンテナと対向させ、上記プローブ用基板から非接触で半導体ウェハ上の半導体チップにテストのための信号を送信し、上記半導体チップ内のテスト回路によって各チップ内部の回路のテストを実行させ、上記導電層パターンから送信されたテスト結果をプローブ用基板で受信して、上記テスト用制御装置で判別して良品と判定された半導体チップを製品として選択するようにしたことを特徴とする請求項11、12、13または14のいずれかに記載の半導体集積回路装置の製造方法。
JP2002563521A 2001-02-02 2001-02-02 半導体集積回路および検査方法並びに製造方法 Pending JPWO2002063675A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2001/000756 WO2002063675A1 (fr) 2001-02-02 2001-02-02 Circuit integre, procede de test et de fabrication d'un circuit integre

Publications (1)

Publication Number Publication Date
JPWO2002063675A1 true JPWO2002063675A1 (ja) 2004-06-10

Family

ID=11736987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002563521A Pending JPWO2002063675A1 (ja) 2001-02-02 2001-02-02 半導体集積回路および検査方法並びに製造方法

Country Status (3)

Country Link
JP (1) JPWO2002063675A1 (ja)
TW (1) TWI246735B (ja)
WO (1) WO2002063675A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG117406A1 (en) * 2001-03-19 2005-12-29 Miconductor Energy Lab Co Ltd Method of manufacturing a semiconductor device
US6850080B2 (en) 2001-03-19 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Inspection method and inspection apparatus
JP2002340989A (ja) 2001-05-15 2002-11-27 Semiconductor Energy Lab Co Ltd 測定方法、検査方法及び検査装置
US7339388B2 (en) * 2003-08-25 2008-03-04 Tau-Metrix, Inc. Intra-clip power and test signal generation for use with test structures on wafers
US7181663B2 (en) * 2004-03-01 2007-02-20 Verigy Pte, Ltd. Wireless no-touch testing of integrated circuits
JP5024740B2 (ja) * 2004-09-30 2012-09-12 学校法人慶應義塾 Lsiチップ試験装置
WO2007013386A1 (ja) * 2005-07-26 2007-02-01 Matsushita Electric Industrial Co., Ltd. 半導体装置の検査方法、半導体装置、半導体集積回路、半導体集積回路のテスト方法およびテスト装置
JP4701939B2 (ja) * 2005-09-12 2011-06-15 横河電機株式会社 半導体集積回路及びそのテストシステム
JP2007157944A (ja) * 2005-12-02 2007-06-21 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP4754508B2 (ja) * 2007-01-31 2011-08-24 株式会社カイザーテクノロジー 交流信号検出装置、受信装置及び基板間伝送システム
JP4921304B2 (ja) * 2007-09-28 2012-04-25 国立大学法人 東京大学 プローブカード及びこれを用いた半導体ウエハの検査装置
JP5403903B2 (ja) * 2007-12-04 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置、その製造方法、および当該半導体装置を用いた信号送受信方法
JP5461394B2 (ja) * 2008-05-21 2014-04-02 株式会社アドバンテスト 試験用ウエハユニットおよび試験システム
JP2010160142A (ja) 2008-12-09 2010-07-22 Renesas Electronics Corp 信号送受信方法、半導体装置の製造方法、半導体装置、およびテスタ装置
KR101416101B1 (ko) * 2010-06-10 2014-07-08 에스티에스반도체통신 주식회사 주파수 신호를 이용하는 싱글레이션 장비 및 싱글레이션 방법
CN103841507B (zh) 2012-11-20 2017-05-17 清华大学 热致发声装置的制备方法
CN103841504B (zh) 2012-11-20 2017-12-01 清华大学 热致发声器阵列
CN103841506B (zh) * 2012-11-20 2017-09-01 清华大学 热致发声器阵列的制备方法
CN103841480B (zh) 2012-11-20 2017-04-26 清华大学 耳机
CN103841478B (zh) 2012-11-20 2017-08-08 清华大学 耳机
CN103841503B (zh) 2012-11-20 2017-12-01 清华大学 发声芯片
CN103841501B (zh) 2012-11-20 2017-10-24 清华大学 发声芯片
CN103841502B (zh) 2012-11-20 2017-10-24 清华大学 发声装置
KR102329802B1 (ko) * 2015-07-23 2021-11-22 삼성전자주식회사 테스트 인터페이스 보드, 테스트 장비, 테스트 시스템 및 테스트 방법
CN106449457A (zh) * 2016-10-25 2017-02-22 天津大学 芯片级差分输出型电磁辐射测量标准单元结构
JP7555697B2 (ja) 2018-12-14 2024-09-25 キヤノン株式会社 光電変換装置、光電変換装置の製造方法、半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0727832A (ja) * 1993-07-09 1995-01-31 Mazda Motor Corp 電子回路の検査方法
JP3755012B2 (ja) * 1999-01-18 2006-03-15 株式会社アドバンテスト デバイス試験システム及び方法並びに測定用カード

Also Published As

Publication number Publication date
TWI246735B (en) 2006-01-01
WO2002063675A1 (fr) 2002-08-15

Similar Documents

Publication Publication Date Title
JPWO2002063675A1 (ja) 半導体集積回路および検査方法並びに製造方法
US6727723B2 (en) Test system and manufacturing of semiconductor device
US6871307B2 (en) Efficient test structure for non-volatile memory and other semiconductor integrated circuits
US7171600B2 (en) Semiconductor wiring substrate, semiconductor device, method for testing semiconductor device, and method for mounting semiconductor device
JP5165404B2 (ja) 半導体装置と半導体装置の製造方法及びテスト方法
JP4354051B2 (ja) 接続性テストシステム
US6708319B2 (en) Manufacturing method of semiconductor integrated circuit device
US20070232240A1 (en) Probing system for integrated circuit devices
Chi et al. 3D-IC interconnect test, diagnosis, and repair
JP3972089B2 (ja) 半導体メモリのテスト用ボードおよびテスト方法並びに製造方法
JP2001210685A (ja) テストシステムおよび半導体集積回路装置の製造方法
JP2005030877A (ja) 無線制御テスト機能を備えた半導体集積回路装置
US6456101B2 (en) Chip-on-chip testing using BIST
TW507080B (en) Burn in technique for chips containing different types of IC circuitry
JP2009289334A (ja) 半導体装置およびテスト方法
JPH09289234A (ja) 半導体装置とその試験方法及び半導体装置の試験治具
KR100934911B1 (ko) 반도체 메모리, 반도체 칩 패키지 및 반도체 칩 패키지 테스트 실시 방법
KR101094945B1 (ko) 반도체 장치 및 이의 프로브 테스트 방법
TW392263B (en) Semiconductor integrated circuit device and the testing method
TWI392884B (zh) 多晶片封裝體之測試方法及測試電路
Wu et al. The HOY tester-Can IC testing go wireless?
Taouil et al. Interconnect test for 3D stacked memory-on-logic
JP2004253561A (ja) ウェハ検査装置、ウェハ検査方法および半導体ウェハ
TW517376B (en) Semiconductor device system
US8614589B2 (en) Method of fabricating semiconductor device

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080201

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120126