JP2010160142A - 信号送受信方法、半導体装置の製造方法、半導体装置、およびテスタ装置 - Google Patents

信号送受信方法、半導体装置の製造方法、半導体装置、およびテスタ装置 Download PDF

Info

Publication number
JP2010160142A
JP2010160142A JP2009277818A JP2009277818A JP2010160142A JP 2010160142 A JP2010160142 A JP 2010160142A JP 2009277818 A JP2009277818 A JP 2009277818A JP 2009277818 A JP2009277818 A JP 2009277818A JP 2010160142 A JP2010160142 A JP 2010160142A
Authority
JP
Japan
Prior art keywords
inductor
semiconductor device
external
ferromagnetic film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009277818A
Other languages
English (en)
Inventor
Masayuki Furumiya
正之 冨留宮
Yasutaka Nakashiba
康隆 中柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009277818A priority Critical patent/JP2010160142A/ja
Publication of JP2010160142A publication Critical patent/JP2010160142A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/3025—Wireless interface with the DUT
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/315—Contactless testing by inductive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

【課題】インダクタを配置するための必要面積を小さく保ちつつ、電磁誘導で信号の送受信を良好に行う。
【解決手段】一面にインダクタ１１４が形成された半導体装置１００に、半導体装置１００のインダクタ１１４に対応する位置に設けられた外部インダクタ２０４を含む外部装置（２００）から信号の送受信を行う。この手順は、少なくとも半導体装置１００のインダクタ１１４と外部装置２００の外部インダクタ２０４との間に強磁性体の微粒子を含む強磁性体膜１３０を配置し、強磁性体膜１３０を介してインダクタ１１４と外部インダクタ２０４とを対向配置させる工程と、インダクタ１１４と外部インダクタ２０４とを対向配置させた状態で、インダクタ１１４と外部インダクタ２０４との間で電磁誘導で信号の送受信を行う工程と、を含む。
【選択図】図６

Description

本発明は、信号送受信方法、半導体装置の製造方法、半導体装置、およびテスタ装置に関する。
近年、無線通信によりデータの交信を行う半導体装置が知られている。
特許文献１（特開２００５−３０８７７号公報）には、半導体集積回路装置内に内蔵テスト回路および無線通信回路を搭載し、無線信号により内蔵テスト回路を制御しテストを実施する技術が記載されている。
ところで、従来、半導体装置のウェハレベルでの内部回路を試験するために、半導体装置のチップ表面のパッドにプローブを用いて探針して電源を与えたり、信号を送受信して観測したりすることが行われている。しかし、プローブテスト中にプローブの針によりパッドに傷がつき、後にパッドをボンディングする際の接続が不良になったり、パッドが削られてくずが発生して汚染が生じる等の問題があった。また、チップサイズの縮小および１チップ当たりのパッド数の増加とともに、パッドサイズおよびパッド間ピッチも小さくなってきており、多数のパッドに対応する多数のプローブ針を当てて良好に電気的な接続をすることが困難になってきている。このような問題を避けるべく、内部回路への信号の送受信をプローブ針を用いることなく行うことが望まれる。
特許文献２（特開２００３−３４４４４８号公報）には、半導体チップ上のモニタしようとする信号線に、相対向するように配置可能に構成され、信号線の電圧変化を静電誘導による誘起電圧として検出するセンサ電極を具備した電圧プローブチップが記載されている。また、電圧プローブチップのセンサ電極表面、および半導体チップの表面に比誘電率４のシリケートガラス層が形成された構成が記載されている。
特開２００５−３０８７７号公報 特開２００３−３４４４４８号公報
しかし、従来、電磁誘導で信号の送受信を行う際に、充分な強度の信号を得るためには、インダクタを大きくする必要があり、インダクタを配置するための必要面積が大きくなってしまう。とくに、多数のパッドに対応する多数のインダクタを設ける場合、インダクタを配置するための必要面積が非常に大きくなってしまう。
本発明によれば、
一面にインダクタが形成された半導体装置に、前記半導体装置の前記インダクタに対応する位置に設けられた外部インダクタを含む外部装置から信号の送受信を行う信号送受信方法であって、
少なくとも前記半導体装置の前記インダクタと前記外部装置の前記外部インダクタとの間に強磁性体の微粒子を含む強磁性体膜を配置し、当該強磁性体膜を介して前記インダクタと前記外部インダクタとを対向配置させる工程と、
前記インダクタと前記外部インダクタとを対向配置させた状態で、前記インダクタと前記外部インダクタとの間で電磁誘導で前記信号の送受信を行う工程と、
を含む信号送受信方法が提供される。
本発明によれば、
基板、前記基板上に設けられた絶縁膜、および前記絶縁膜の前記基板と対向する面と反対側の一面に設けられたインダクタを含む半導体装置と、前記半導体装置の前記インダクタに対応する位置に設けられた外部インダクタを含む外部装置とを対向配置し、少なくとも前記半導体装置の前記インダクタと前記外部装置の前記外部インダクタとの間に強磁性体の微粒子を含む強磁性体膜を配置し、当該強磁性体膜を介して前記インダクタと前記外部インダクタとを対向配置させる工程と、
前記インダクタと前記外部インダクタとを対向配置させた状態で、前記インダクタと前記外部インダクタとの間で電磁誘導で信号の送受信を行う工程と、
を含む半導体装置の製造方法が提供される。
本発明によれば、
基板と、
前記基板上に設けられた絶縁膜と、
前記絶縁膜の前記基板と対向する面と反対側の一面に設けられたインダクタと、
前記絶縁膜上において、少なくとも前記インダクタ上に形成され、強磁性体の微粒子を含む強磁性体膜と、
を含む半導体装置が提供される。
本発明によれば、
一面にインダクタが設けられた半導体装置をテストするためのテスタ装置であって、
基体と、
前記基体の一面に形成され、前記半導体装置の前記インダクタに対応する位置に設けられた外部インダクタと、
少なくとも前記外部インダクタ上に形成され、強磁性体の微粒子を含む強磁性体膜と、
を含むテスタ装置が提供される。
この構成によれば、インダクタを配置するための必要面積を小さく保ちつつ、電磁誘導で信号の送受信を良好に行うことができる。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、半導体装置に形成されたインダクタと外部インダクタとの間で電磁誘導で信号の送受信を行う際に、両者の間に強磁性体膜が介在するため、インダクタ結合係数を向上させることができる。これにより、インダクタを小さくしても、電磁誘導で信号の送受信を良好に行うことができる。そのため、インダクタを配置するための必要面積を小さく保ちつつ、電磁誘導で信号の送受信を良好に行うことができる。
本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 図１に示した基板の平面図である。 図３の拡大図である。 図２（ａ）の拡大断面図である。 図２（ｂ）の拡大断面図である。 本発明の実施の形態における半導体装置の半導体チップ形成領域の一例を示す平面図である。 本発明の実施の形態における半導体装置の半導体チップ形成領域の他の例を示す平面図である。 本発明の実施の形態におけるテスタ装置の構成を示す断面図である。 本発明の実施の形態における半導体装置の他の例を示す断面図である。
（第１の実施の形態）
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。本実施の形態において、外部装置がテスタ装置で、ウェハレベルで半導体装置のチップ内部回路のテストを行う際に、テスタ装置から、電磁誘導で種々のテスト信号を送受信する場合を例として説明する。
図１および図２は、本実施の形態における半導体装置の製造手順を示す工程断面図である。
半導体装置１００は、基板１０２（ウェハ）を含む。本実施の形態において、基板１０２の一面には、複数のインダクタが形成されたインダクタ形成領域１１０が設けられている。このような構成の半導体装置１００に、半導体装置１００の各インダクタに対応する位置に設けられ、電磁誘導で信号の送受信を行う複数の外部インダクタを含むテスタ装置２００から信号の送受信を行う。
図３は、図１に示した基板１０２の平面図、図４は、図３の拡大図である。図３では、基板１０２の外縁のみを示す。図４に示すように、基板１０２の一面には、複数の半導体チップ形成領域１０４と、半導体チップ形成領域１０４の外周に設けられたスクライブライン領域１０６とが形成されている。図４では、４つの半導体チップ形成領域１０４を示しており、スクライブライン領域１０６において、これらの間にはアライメント用のマーク１０８が設けられている。
半導体装置１００の各半導体チップ形成領域１０４内には、チップ内部回路１１８、複数のインダクタ１１４、複数のボンディングパッド１１６および複数の配線（不図示）が設けられる。ボンディングパッド１１６は、後にワイヤボンディングが行われるパッドである。ここで、各ボンディングパッド１１６はチップ内部回路１１８と各配線で接続され、この配線にインダクタ１１４が接続される。インダクタ１１４は、従来の半導体装置において、ウェハレベルで内部回路のテストを行う際にプローブを用いて探針するために設けられていたパッドの代替として設けることができる。インダクタ１１４は、各ボンディングパッド１１６と各チップ内部回路１１８とを接続する複数の配線すべてに設けられていてもよく、また一部の配線には設けられていなくてもよい。また、図示していないが、半導体装置１００は、各インダクタ１１４に対応して設けられた複数の変換回路を含む。また、図示していないが、半導体装置１００は、電源回路を含むことができる。
なお、インダクタ１１４は、外部の装置と信号を送受信するため、半導体装置１００の表面に設けられる。また、ボンディングパッド１１６も、後にワイヤボンディングを行うために、半導体装置１００の表面に設けられる。なお、インダクタ１１４の表面には、たとえばパッシベーション膜等の電磁誘導での信号の送受信に影響を与えない程度の膜が形成されていてもよい。ボンディングパッド１１６は、インダクタ１１４と外部の装置との通信を遮断しない領域に形成される。本実施の形態において、図４に示すとおり、ボンディングパッド１１６は、インダクタ１１４とは、互いに重ならないように配置されている。インダクタ１１４とボンディングパッド１１６とのわずかな重なりは外部の装置との通信を遮断しない範囲で許容される。
一方、変換回路は、インダクタ１１４が外部の装置と送受信する信号を変換するだけなので、半導体装置１００の表面に設けられる必要はない。そのため、変換回路は、たとえばインダクタ１１４と半導体基板の積層方向に重なるように設けることができ、半導体装置１００のサイズの増大を抑えることができる。たとえば、変換回路は、各インダクタ１１４に対応してインダクタ１１４の下層に設けられる。各インダクタ１１４は、対応する変換回路を介してチップ内部回路１１８と電気的に接続されている。変換回路は、チップ内部回路１１８と外部との間で送受信される信号の変復調を行う。また、各ボンディングパッド１１６もチップ内部回路１１８と電気的に接続されている。
ここでは図示していないが、チップ内部回路１１８は、複数のインダクタ１１４に対応する複数のトランジスタを含むことができる。各トランジスタのソース・ドレインの一端は接地されており、他端は電源供給線を介して電源回路に接続される。また、各トランジスタのゲートは、各変換回路を介して各インダクタ１１４に接続される。さらに、各トランジスタのゲートは、各ボンディングパッド１１６にも接続されている。なお、トランジスタと、ボンディングパッド１１６および変換回路との間には、入出力バッファ回路が挿入された構成とすることもできる。
図１および図２に戻り、本実施の形態における半導体装置の製造手順を説明する。
図１（ａ）に示すように、まず、以上で説明した半導体装置１００の基板１０２の一面に形成されたインダクタ形成領域１１０上に強磁性体膜１３０を形成する。強磁性体膜１３０は、たとえばポリエステル等の絶縁膜（ポリマー）中に、強磁性体の微粒子が含まれたテープとすることができる。ここで、強磁性体は、Ｆｅ、Ｃｏ、Ｎｉ等の金属やその合金等とすることができる。強磁性体膜１３０の膜厚は、たとえば、２０μｍから０．２５ｍｍ程度とすることができる。強磁性体膜１３０は、たとえば以下の手順で半導体装置１００上に形成することができる。まず、強磁性体膜１３０の一面に水溶性の糊等の接着剤を塗布し、接着剤が塗布された一面が基板１０２のインダクタ形成領域１１０が形成された一面と接するように強磁性体膜１３０を配置する。そして、図示しないローラ等で強磁性体膜１３０をインダクタ形成領域１１０上に圧接・接着させる。
つづいて、たとえば円周用カッターであるカッター１５０を基板１０２の端に接触させながら、強磁性体膜１３０を基板１０２の円周部に沿って切断する。これにより、基板１０２上に基板１０２と同じ大きさの強磁性体膜１３０を形成することができる（図１（ｂ））。
次に、バックグラインダ等の装置で基板１０２の一面と反対側の裏面を研磨して、基板１０２を所定の厚さにする。たとえば、基板１０２の厚さは、２００μｍ〜４００μｍ程度とすることができる（図１（ｃ））。
この後、テスタ装置２００の外部インダクタと半導体装置１００のインダクタ形成領域１１０のインダクタとの間で信号の送受信を行う。本実施の形態において、テスタ装置２００は、複数のテストチップ（テストを行うためのチップ）２０１を含む。各テストチップ２０１は、半導体装置１００の各半導体チップ形成領域１０４に対応する大きさに形成されている。
まず、半導体装置１００を載置台１５２上に載置し、テスタ装置２００を半導体装置１００に近づける。次いで、テスタ装置２００の外部インダクタと半導体装置１００のインダクタ形成領域１１０のインダクタとの間で信号の送受信を行う（図２（ａ）、図２（ｂ））。
図５および図６は、それぞれ、図２（ａ）および図２（ｂ）の拡大断面図である。ここでは、半導体装置１００の一の半導体チップ形成領域１０４（図４参照）およびテスタ装置２００の一のテストチップ２０１を部分的に示す。
半導体装置１００のインダクタ形成領域１１０は、基板１０２上に設けられた絶縁膜１１２と、絶縁膜１１２の基板１０２と対向する面と反対側の一面に設けられた複数のインダクタ１１４を有している。また、図示していないが、ボンディングパッド１１６も絶縁膜１１２の一面に設けられる。つまり、本実施の形態において、強磁性体膜１３０は、ボンディングパッド１１６上にも設けられている。テスタ装置２００のテストチップ２０１は、基体２０２と、半導体装置１００の複数のインダクタ１１４に対応する位置にそれぞれ設けられた複数の外部インダクタ２０４とを含む。
ここで、絶縁膜１１２は内部回路、変換回路、電源回路など回路を構成するトランジスタ１６８を含む絶縁層１６５と、主に配線を含む絶縁層１６６とを含む。絶縁層１６５および絶縁層１６６はともにたとえば複数の絶縁層の積層膜等、複数の絶縁膜で形成されていてもよく、それぞれ回路構成上必要な配線を絶縁層中に有している。インダクタ１１４は絶縁層１６６の最表層に、ボンディングパッド１１６は絶縁層１６６の最表層または絶縁層１６６上に形成される。
まず、テスタ装置２００の外部インダクタ２０４がそれぞれ半導体装置１００のインダクタ１１４に対向するように、テスタ装置２００を半導体装置１００に近づける。このとき、半導体装置１００のインダクタ１１４とテスタ装置２００の外部インダクタ２０４との間に強磁性体膜１３０が配置され、強磁性体膜１３０を介して各インダクタ１１４と各外部インダクタ２０４とが対向配置される。また、ここで、各インダクタ１１４と各外部インダクタ２０４とは、それぞれ強磁性体膜１３０に接して対向配置させることができる。ここで、強磁性体膜１３０は、緩衝材としても機能させることができる。また、強磁性体膜１３０は、全面にわたって、略均等な膜厚を有する構成とすることができる。これにより、各インダクタ１１４と各外部インダクタ２０４との間隔を安定的に一定にすることができる。
この状態で、テスタ装置２００の外部インダクタ２０４からそれぞれ所定の周波数を有する電波を半導体装置１００に出力する。ここで、外部インダクタ２０４からはテスト信号等が出力される。
半導体装置１００のインダクタ１１４は、外部インダクタ２０４から出力された信号を交流の電気信号に変換する。変換回路は、インダクタ１１４が変換した交流の電気信号を復調し、チップ内部回路１１８に供給する。また、半導体装置１００からテスタ装置２００へ信号を出力する際は、チップ内部回路１１８から供給される電気信号を変換回路が変調し、インダクタ１１４に供給する。インダクタ１１４は、変調された信号を電波としてテスタ装置２００の対応する外部インダクタ２０４に出力する。これにより、半導体装置１００とテスタ装置２００との間で信号の送受信が行われる。
半導体装置１００とテスタ装置２００との間で信号の送受信が終了した後、強磁性体膜１３０を除去する。強磁性体膜１３０の除去は、以下の手順で行うことができる。まず、テープ剥離装置（不図示）において、半導体装置１００の基板１０２を真空チャックで固定した状態で、強磁性体膜１３０上に、強磁性体膜１３０を剥離させるための剥離テープ１４０を接着させる（図２（ｃ））。つづいて、剥離テープ１４０を強磁性体膜１３０とともに半導体装置１００から剥離する（図２（ｄ））。この後、純水または有機溶剤等で半導体装置１００を洗浄して乾燥させる。以上により、ウェハテストが終了する。
この後、たとえば、スクライブライン領域１０６に沿って半導体装置１００を切断して、半導体チップ形成領域１０４をチップ化する。次いで、各半導体チップ形成領域１０４の各ボンディングパッド１１６と外部の端子とをボンディングワイヤにより接続する等して半導体チップを形成することができる。
本実施の形態において、テスタ装置２００の外部インダクタ２０４と半導体装置１００のインダクタ１１４との間で電磁誘導で信号の送受信を行う際に、外部装置との通信を遮断しない領域にボンディングパッド１１６を有するため、両者の間のインダクタ結合係数を向上させることができる。また、外部インダクタ２０４と半導体装置１００のインダクタ１１４との間に強磁性体膜１３０を介在させることにより、さらにインダクタ結合係数を向上することができる。これにより、インダクタを小さくしても、電磁誘導で信号の送受信を良好に行うことができる。そのため、インダクタを配置するための必要面積を小さく保ちつつ、電磁誘導で信号の送受信を良好に行うことができる。
また、強磁性体膜１３０を緩衝材として機能させることもできる。そのため、テスタ装置２００の外部インダクタ２０４と半導体装置１００のインダクタ１１４とが強磁性体膜１３０と接するようにすることができる。これにより、各インダクタ１１４と各外部インダクタ２０４との間隔を安定的に一定にすることができる。
（第２の実施の形態）
本実施の形態においては、信号の送受信終了後も、強磁性体膜１３０が半導体装置１００上に部分的に残った構成とすることができる。
図７は、本実施の形態における半導体装置１００の半導体チップ形成領域１０４（図４参照）の一例を示す平面図である。この例では、強磁性体膜１３０は、半導体装置１００上のボンディングパッド１１６が形成された領域にのみ選択的に形成されていない。たとえば、強磁性体膜１３０は、ボンディングパッド１１６を露出させる開口部１３２を有する構成とすることができる。これにより、強磁性体膜１３０を残したまま、ボンディングパッド１１６と外部の端子とをボンディングワイヤにより接続することができる。
このような構成の強磁性体膜１３０は、たとえば、半導体装置１００上の全面に強磁性体膜１３０を形成した後に、強磁性体膜１３０を選択的に除去して、開口部１３２を形成して得ることができる。強磁性体膜１３０の選択的な除去は、たとえば、フォトレジストをマスクとしたウェットエッチングにより行うことができる。ここで、たとえば、強磁性体膜１３０は、半導体装置の多層配線構造を形成した後に、その上面に形成するパッシベーション膜に強磁性体を混合して形成することができる。この場合も、強磁性体膜１３０の選択的な除去は、たとえば、フォトレジストをマスクとしたウェットエッチングにより行うことができる。強磁性体膜１３０の選択的な除去は、テスタ装置２００の外部インダクタ２０４と半導体装置１００のインダクタ１１４との間の信号の送受信の前または後のいずれで行ってもよい。
図８は、本実施の形態における半導体装置１００の半導体チップ形成領域１０４（図４参照）の他の例を示す平面図である。この例では、強磁性体膜１３０は、半導体装置１００上のインダクタ１１４が形成された領域にのみ選択的に形成されている。なお、ここでは、説明のためにインダクタ１１４も図示しているが、実際は、インダクタ１１４は強磁性体膜１３０で覆われている。このような構成においても、ボンディングパッド１１６が露出しているので、強磁性体膜１３０を残したまま、ボンディングパッド１１６と外部の端子とをボンディングワイヤにより接続することができる。
このような構成の強磁性体膜１３０は、たとえば、半導体装置１００上の全面に強磁性体膜１３０を形成した後に、強磁性体膜１３０を選択的に除去して得ることができる。この場合も強磁性体膜１３０の選択的な除去は、たとえば、フォトレジストをマスクとしたウェットエッチングにより行うことができる。ここで、たとえば、強磁性体膜１３０は、半導体装置の多層配線構造を形成した後に、その上面に形成するパッシベーション膜に強磁性体を混合して形成することができる。この場合も、強磁性体膜１３０の選択的な除去は、たとえば、フォトレジストをマスクとしたウェットエッチングにより行うことができる。強磁性体膜１３０の選択的な除去は、テスタ装置２００の外部インダクタ２０４と半導体装置１００のインダクタ１１４との間の信号の送受信の前または後のいずれで行ってもよい。
本実施の形態においても、第１の実施の形態と同様の効果を得ることができる。
（第３の実施の形態）
本実施の形態においては、テスタ装置２００側に強磁性体膜１３０が設けられた構成とすることができる。
図９は、本実施の形態におけるテスタ装置２００の構成を示す断面図である。ここでは、テスタ装置２００は、外部インダクタ２０４の表面に形成された強磁性体膜１３０を含む。このような構成としても、第１の実施の形態および第２の実施の形態と同様の効果を得ることができる。また、強磁性体膜１３０は、テスタ装置２００側と半導体装置１００側の両方にそれぞれ設けられた構成とすることもできる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
以上の実施の形態において、図１（ｃ）を参照して説明した基板１０２の裏面を研磨する手順は、省略することもできる。この場合の図２（ｂ）に対応する半導体装置１００の断面図を図１０に示す。この場合も、図２に示したのと同様にして、半導体装置１００とテスタ装置２００との間の信号の送受信を行うことができる。
さらに、以上の実施の形態においては、テスタ装置２００が、半導体装置１００の半導体チップ形成領域１０４に対応する複数のテストチップ２０１を有する例を示したが、テスタ装置２００は、半導体装置１００の一部の半導体チップ形成領域１０４にのみ対応する数のテストチップ２０１を含む構成とすることもできる。この場合、テスタ装置２００をずらして、半導体装置１００の各半導体チップ形成領域１０４のテストを順に行うようにすることができる。
また、以上の実施の形態においては、ウェハレベルで半導体装置のチップ内部回路のテストを行う例を示した。しかし、チップ化後に、各半導体チップのチップ内部回路のテストを行う例に適用することもできる。
さらに、強磁性体膜１３０は、半導体装置１００およびテスタ装置２００のいずれにも形成せず、独立したシートとすることもできる。この場合、半導体装置１００とテスタ装置２００との間で電磁誘導で信号の送受信を行う際に、強磁性体膜１３０を半導体装置１００のインダクタ１１４とテスタ装置２００の外部インダクタ２０４との間に配置するようにすることができる。
１００ 半導体装置
１０２ 基板
１０４ 半導体チップ形成領域
１０６ スクライブライン領域
１０８ マーク
１１０ インダクタ形成領域
１１２ 絶縁膜
１１４ インダクタ
１１６ ボンディングパッド
１１８ チップ内部回路
１３０ 強磁性体膜
１３２ 開口部
１４０ 剥離テープ
１５０ カッター
１５２ 載置台
１６６ 絶縁層
１６５ 絶縁層
１６８ トランジスタ
２００ テスタ装置
２０１ テストチップ
２０２ 基体
２０４ 外部インダクタ

Claims (10)

  1. 一面にインダクタが形成された半導体装置に、前記半導体装置の前記インダクタに対応する位置に設けられた外部インダクタを含む外部装置から信号の送受信を行う信号送受信方法であって、
    少なくとも前記半導体装置の前記インダクタと前記外部装置の前記外部インダクタとの間に強磁性体の微粒子を含む強磁性体膜を配置し、当該強磁性体膜を介して前記インダクタと前記外部インダクタとを対向配置させる工程と、
    前記インダクタと前記外部インダクタとを対向配置させた状態で、前記インダクタと前記外部インダクタとの間で電磁誘導で前記信号の送受信を行う工程と、
    を含む信号送受信方法。
  2. 請求項１に記載の信号送受信方法において、
    前記インダクタと前記外部インダクタとを対向配置させる工程において、前記インダクタと前記外部インダクタとをそれぞれ前記強磁性体膜に接して対向配置させる信号送受信方法。
  3. 請求項１または２に記載の信号送受信方法において、
    前記半導体装置は、半導体チップ形成領域を有する基板と、前記基板の前記半導体チップ形成領域内に設けられたチップ内部回路とをさらに含み、前記インダクタは前記半導体チップ形成領域内に前記チップ内部回路に電気的に接続して設けられ、
    前記外部インダクタと前記インダクタとの間で送受信される前記信号は、前記チップ内部回路をテストするためのテスト信号である信号送受信方法。
  4. 基板、前記基板上に設けられた絶縁膜、および前記絶縁膜の前記基板と対向する面と反対側の一面に設けられたインダクタを含む半導体装置と、前記半導体装置の前記インダクタに対応する位置に設けられた外部インダクタを含む外部装置とを対向配置し、少なくとも前記半導体装置の前記インダクタと前記外部装置の前記外部インダクタとの間に強磁性体の微粒子を含む強磁性体膜を配置し、当該強磁性体膜を介して前記インダクタと前記外部インダクタとを対向配置させる工程と、
    前記インダクタと前記外部インダクタとを対向配置させた状態で、前記インダクタと前記外部インダクタとの間で電磁誘導で信号の送受信を行う工程と、
    を含む半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法において、
    前記インダクタと前記外部インダクタとを対向配置させる工程の前に、前記半導体装置の少なくとも前記インダクタ上に前記強磁性体膜を形成する工程をさらに含む半導体装置の製造方法。
  6. 請求項４または５に記載の半導体装置の製造方法において、
    前記半導体装置は、前記絶縁膜の前記一面に設けられたボンディングパッドをさらに含み、
    前記信号の送受信を行う工程の後に、前記ボンディングパッドと外部の端子とをボンディングワイヤにより接続する工程をさらに含む半導体装置の製造方法。
  7. 請求項６に記載の半導体装置の製造方法において、
    前記強磁性体膜を形成する工程において、前記ボンディングパッド上にも前記強磁性体膜が形成され、
    前記信号の送受信を行う工程の後に、少なくとも前記半導体装置の前記ボンディングパッド上に形成された前記強磁性体膜を除去する工程をさらに含む半導体装置の製造方法。
  8. 基板と、
    前記基板上に設けられた絶縁膜と、
    前記絶縁膜の前記基板と対向する面と反対側の一面に設けられたインダクタと、
    前記絶縁膜上において、少なくとも前記インダクタ上に形成され、強磁性体の微粒子を含む強磁性体膜と、
    を含む半導体装置。
  9. 請求項８に記載の半導体装置において、
    前記絶縁膜の前記一面に設けられたボンディングパッドをさらに含み、
    前記強磁性体膜は、前記ボンディングパッドが形成された領域にのみ選択的に形成されていない半導体装置。
  10. 一面にインダクタが設けられた半導体装置をテストするためのテスタ装置であって、
    基体と、
    前記基体の一面に形成され、前記半導体装置の前記インダクタに対応する位置に設けられた外部インダクタと、
    少なくとも前記外部インダクタ上に形成され、強磁性体の微粒子を含む強磁性体膜と、
    を含むテスタ装置。
JP2009277818A 2008-12-09 2009-12-07 信号送受信方法、半導体装置の製造方法、半導体装置、およびテスタ装置 Pending JP2010160142A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009277818A JP2010160142A (ja) 2008-12-09 2009-12-07 信号送受信方法、半導体装置の製造方法、半導体装置、およびテスタ装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008313316 2008-12-09
JP2009277818A JP2010160142A (ja) 2008-12-09 2009-12-07 信号送受信方法、半導体装置の製造方法、半導体装置、およびテスタ装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015224952A Division JP6104350B2 (ja) 2008-12-09 2015-11-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2010160142A true JP2010160142A (ja) 2010-07-22

Family

ID=42231528

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2009277818A Pending JP2010160142A (ja) 2008-12-09 2009-12-07 信号送受信方法、半導体装置の製造方法、半導体装置、およびテスタ装置
JP2015224952A Active JP6104350B2 (ja) 2008-12-09 2015-11-17 半導体装置
JP2017036606A Active JP6414911B2 (ja) 2008-12-09 2017-02-28 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2015224952A Active JP6104350B2 (ja) 2008-12-09 2015-11-17 半導体装置
JP2017036606A Active JP6414911B2 (ja) 2008-12-09 2017-02-28 半導体装置

Country Status (2)

Country Link
US (4) US7935549B2 (ja)
JP (3) JP2010160142A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8672853B2 (en) * 2010-06-15 2014-03-18 Bam Labs, Inc. Pressure sensor for monitoring a subject and pressure sensor with inflatable bladder
US8878527B2 (en) * 2010-11-29 2014-11-04 Amkor Technology, Inc. Magnetic field simulator for testing singulated or multi-site strip semiconductor device and method therefor
CN105990204B (zh) * 2015-02-15 2020-03-27 盛美半导体设备(上海)股份有限公司 半导体设备中的双轴对准装置及方法
US10304806B2 (en) 2015-07-16 2019-05-28 Pezy Computing K.K. Semiconductor device
JP6449461B2 (ja) * 2015-07-16 2019-01-09 株式会社ＰＥＺＹ Ｃｏｍｐｕｔｉｎｇ 半導体スイッチ装置
US10978404B2 (en) * 2019-08-22 2021-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for fabricating semiconductor structure
US20230103759A1 (en) * 2021-10-05 2023-04-06 Toyota Research Institute, Inc. Robotic Tool Control with Compliant Force/Geometry Sensor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6274940A (ja) * 1985-09-30 1987-04-06 Ube Ind Ltd 磁性超微粒子含有ポリマ−膜およびその製造方法
JPH1154322A (ja) * 1997-07-29 1999-02-26 Toshiba Corp 平面磁気素子とその製造方法
WO2002063675A1 (fr) * 2001-02-02 2002-08-15 Hitachi, Ltd. Circuit integre, procede de test et de fabrication d'un circuit integre
JPWO2004061876A1 (ja) * 2002-12-27 2006-05-18 Tdk株式会社 グラニュラー物質、磁性薄膜、磁気素子
JP2007520722A (ja) * 2004-02-05 2007-07-26 フォームファクター， インコーポレイテッド 被試験デバイスに対する試験信号の非接触インターフェーシング
WO2007146582A2 (en) * 2006-06-06 2007-12-21 Formfactor, Inc. Ac coupled parametric test probe

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3869251A (en) * 1971-11-22 1975-03-04 Karl Lazarevich Tsantker Apparatus for intermixing materials in a reaction vessel containing ferromagnetic particles
US4959631A (en) * 1987-09-29 1990-09-25 Kabushiki Kaisha Toshiba Planar inductor
JPH05129419A (ja) * 1991-11-01 1993-05-25 Hitachi Ltd 半導体集積回路装置の欠陥救済方法及びその実施装置
JPH06181289A (ja) * 1992-12-14 1994-06-28 Toshiba Corp 半導体装置
US5416356A (en) * 1993-09-03 1995-05-16 Motorola, Inc. Integrated circuit having passive circuit elements
DE4442994A1 (de) * 1994-12-02 1996-06-05 Philips Patentverwaltung Planare Induktivität
US5561377A (en) * 1995-04-14 1996-10-01 Cascade Microtech, Inc. System for evaluating probing networks
US5767563A (en) * 1995-12-22 1998-06-16 Micron Technology, Inc. Inductor formed at least partially in a substrate
JP2765547B2 (ja) * 1995-12-27 1998-06-18 日本電気株式会社 半導体装置およびその製造方法
US5936299A (en) * 1997-03-13 1999-08-10 International Business Machines Corporation Substrate contact for integrated spiral inductors
US20020067570A1 (en) * 1997-12-12 2002-06-06 Yoshitaka Sasaki Thin film magnetic head recessed partially into substrate and including plantarization layersi
US6039014A (en) * 1998-06-01 2000-03-21 Eaton Corporation System and method for regenerative electromagnetic engine valve actuation
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
JP3526237B2 (ja) * 1999-05-10 2004-05-10 日本電信電話株式会社 半導体装置およびその製造方法
US6255714B1 (en) * 1999-06-22 2001-07-03 Agere Systems Guardian Corporation Integrated circuit having a micromagnetic device including a ferromagnetic core and method of manufacture therefor
US6278352B1 (en) * 1999-07-26 2001-08-21 Taiwan Semiconductor Manufacturing Company High efficiency thin film inductor
JP2001044037A (ja) * 1999-08-03 2001-02-16 Taiyo Yuden Co Ltd 積層インダクタ
US6856228B2 (en) * 1999-11-23 2005-02-15 Intel Corporation Integrated inductor
JP3488164B2 (ja) * 2000-02-14 2004-01-19 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2002083732A (ja) * 2000-09-08 2002-03-22 Murata Mfg Co Ltd インダクタ及びその製造方法
US7853325B2 (en) * 2001-04-13 2010-12-14 Greatbatch Ltd. Cylindrical bandstop filters for medical lead systems
US20030020137A1 (en) * 2001-07-25 2003-01-30 Motorla, Inc. Structure and method for fabricating semiconductor inductor and balun structures utilizing the formation of a compliant substrate
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US20030112110A1 (en) * 2001-09-19 2003-06-19 Mark Pavier Embedded inductor for semiconductor device circuit
JP3898025B2 (ja) * 2001-10-19 2007-03-28 Ｎｅｃエレクトロニクス株式会社 集積回路及びその製造方法
AU2002347188B2 (en) * 2001-12-20 2008-04-03 Aisapack Holding S.A. Heat-sealing device for packaging material
TW529046B (en) * 2001-12-28 2003-04-21 Winbond Electronics Corp Inductance device using an enclosed magnetic flux pattern to improve magnetic permeability and electric conductivity and its manufacturing method
JP3793945B2 (ja) 2002-05-30 2006-07-05 松下電器産業株式会社 電圧プローブ、これを用いた半導体装置の検査方法、およびモニタ機能付き半導体装置
JP3745316B2 (ja) * 2002-06-24 2006-02-15 Ｎｅｃエレクトロニクス株式会社 半導体集積回路及びその製造方法
JP4355128B2 (ja) * 2002-07-04 2009-10-28 富士通マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
US7064643B2 (en) * 2002-08-26 2006-06-20 Matsushita Electric Industrial Co., Ltd. Multi-phasemagnetic element and production method therefor
US6724205B1 (en) * 2002-11-13 2004-04-20 Cascade Microtech, Inc. Probe for combined signals
US6838885B2 (en) * 2003-03-05 2005-01-04 Murata Manufacturing Co., Ltd. Method of correcting measurement error and electronic component characteristic measurement apparatus
JP4869546B2 (ja) * 2003-05-23 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
US7750413B2 (en) * 2003-06-16 2010-07-06 Nec Corporation Semiconductor device and method for manufacturing same
JP2005030877A (ja) 2003-07-11 2005-02-03 Hitachi Ltd 無線制御テスト機能を備えた半導体集積回路装置
JP4651920B2 (ja) * 2003-07-15 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置
JP4444683B2 (ja) * 2004-02-10 2010-03-31 株式会社日立製作所 コイル状アンテナを有する半導体チップ及びこれを用いた通信システム
US7254360B2 (en) * 2004-04-15 2007-08-07 Ricoh Company, Ltd. Image fixing apparatus, and, image forming apparatus having the same, and image forming process
US7791440B2 (en) * 2004-06-09 2010-09-07 Agency For Science, Technology And Research Microfabricated system for magnetic field generation and focusing
US7791242B2 (en) * 2004-08-20 2010-09-07 Clearwater Holdings, Ltd. DC induction electric motor-generator
JP5024740B2 (ja) * 2004-09-30 2012-09-12 学校法人慶應義塾 Ｌｓｉチップ試験装置
TWI330863B (en) * 2005-05-18 2010-09-21 Megica Corp Semiconductor chip with coil element over passivation layer
US7146861B1 (en) * 2005-10-18 2006-12-12 Honeywell International Inc. Disposable and trimmable wireless pressure sensor
US7821371B2 (en) * 2005-11-01 2010-10-26 Kabushiki Kaisha Toshiba Flat magnetic element and power IC package using the same
JP4965116B2 (ja) * 2005-12-07 2012-07-04 スミダコーポレーション株式会社 可撓性コイル
US7417524B2 (en) * 2006-02-13 2008-08-26 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic-bias ferromagnetic spiral inductor
US7540316B2 (en) * 2006-08-16 2009-06-02 Itherm Technologies, L.P. Method for inductive heating and agitation of a material in a channel
US7986023B2 (en) * 2007-09-17 2011-07-26 Infineon Technologies Ag Semiconductor device with inductor
JP2009076483A (ja) * 2007-09-18 2009-04-09 Fuji Electric Device Technology Co Ltd マイクロトランスの製造方法
JP4921304B2 (ja) * 2007-09-28 2012-04-25 国立大学法人 東京大学 プローブカード及びこれを用いた半導体ウエハの検査装置
US7584533B2 (en) * 2007-10-10 2009-09-08 National Semiconductor Corporation Method of fabricating an inductor structure on an integrated circuit structure
JP5403903B2 (ja) * 2007-12-04 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置、その製造方法、および当該半導体装置を用いた信号送受信方法
JP2009147150A (ja) * 2007-12-14 2009-07-02 Nec Electronics Corp 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6274940A (ja) * 1985-09-30 1987-04-06 Ube Ind Ltd 磁性超微粒子含有ポリマ−膜およびその製造方法
JPH1154322A (ja) * 1997-07-29 1999-02-26 Toshiba Corp 平面磁気素子とその製造方法
WO2002063675A1 (fr) * 2001-02-02 2002-08-15 Hitachi, Ltd. Circuit integre, procede de test et de fabrication d'un circuit integre
JPWO2004061876A1 (ja) * 2002-12-27 2006-05-18 Tdk株式会社 グラニュラー物質、磁性薄膜、磁気素子
JP2007520722A (ja) * 2004-02-05 2007-07-26 フォームファクター， インコーポレイテッド 被試験デバイスに対する試験信号の非接触インターフェーシング
WO2007146582A2 (en) * 2006-06-06 2007-12-21 Formfactor, Inc. Ac coupled parametric test probe

Also Published As

Publication number Publication date
US20100144063A1 (en) 2010-06-10
US20130062731A1 (en) 2013-03-14
US20140103487A1 (en) 2014-04-17
JP6414911B2 (ja) 2018-10-31
US7935549B2 (en) 2011-05-03
US9123571B2 (en) 2015-09-01
JP2016054309A (ja) 2016-04-14
JP6104350B2 (ja) 2017-03-29
US20110204359A1 (en) 2011-08-25
US8338193B2 (en) 2012-12-25
US8633037B2 (en) 2014-01-21
JP2017143274A (ja) 2017-08-17

Similar Documents

Publication Publication Date Title
JP6414911B2 (ja) 半導体装置
US10115783B2 (en) Semiconductor device, method of manufacturing the same, and signal transmitting/receiving method using the semiconductor device
US7880490B2 (en) Wireless interface probe card for high speed one-shot wafer test and semiconductor testing apparatus having the same
JP5442950B2 (ja) 半導体装置、その製造方法、当該半導体装置を用いた信号送受信方法、およびテスタ装置
TW200811979A (en) Methods and apparatus for planar extension of electrical conductors beyond the edges of a substrate
JP2008164486A (ja) 半導体集積回路装置の製造方法およびそれに用いられる薄膜プローブシートの製造方法
TW200910556A (en) Method for connecting an electronic chip to a radiofrequency identification device
JP2007073600A (ja) 半導体装置およびその製造方法
JP5990617B2 (ja) 半導体装置
JP5756506B2 (ja) 半導体装置
JP5705955B2 (ja) 半導体装置
KR100864430B1 (ko) 듀얼 반도체 소자를 가진 양면 기판의 제조 방법들 및그것에 의해 제조된 양면 기판들
JP2009139160A (ja) プローブカードの製造方法
JP2008210833A (ja) 半導体装置の製造方法及び半導体装置
JP2007121141A (ja) プローブカード用配線基板およびそれを備えたプローブカード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150818