WO2007043177A1

WO2007043177A1 - インサート、テストトレイおよび半導体試験装置

Info

Publication number: WO2007043177A1
Application number: PCT/JP2005/018845
Authority: WO
Inventors: Sayaka Sugano; Akihiko Ito
Original assignee: Advantest Corporation
Priority date: 2005-10-13
Filing date: 2005-10-13
Publication date: 2007-04-19
Also published as: CN101283283A; TW200730841A; JPWO2007043177A1; CN101283283B; KR20080057340A; TWI422841B; KR100966169B1; JP4972557B2

Abstract

　枠部５２０と、被試験半導体デバイス１００を支持するＩＣ収容部５３０と、枠部５２０およびＩＣ収容部５３０の相対位置を変化させ得る状態で、枠部５２０およびＩＣ収容部５３０を相互に連結する連結部と、特定の期間において、枠部５２０に対する相対的な所定位置にＩＣ収容部５３０を案内する案内部とを備え、半導体試験装置において被試験半導体デバイス１００を収容するインサート。

Description

明細書

インサート、テストトレイおよび半導体試験装置

技術分野

[0001] 本発明はインサート、テストトレイおよび半導体試験装置に関する。より詳細には、半導体試験装置において被試験半導体デバイスを収容するテストトレイに装着され、被試験半導体デバイスを直接に収容するインサートに関する。また、このインサートを複数備えたテストトレイと、さらにそのテストトレィを用いて試験を実施する半導体試験装置にも関する。

背景技術

[0002] 半導体装置の製造には試験工程が含まれている。試験工程は半導体試験装置により実施される。近年の生産量の増加に伴い、試験工程の効率も製造工程全体のスループットに大きな影響を与えるようになつてきた。

[0003] 半導体試験装置において被試験半導体デバイスを物理的に操作するハンドラには、カスタマテストトレイと呼ばれる容器に収容した被試験半導体デバイスが装入される。一方、試験装置に電気的に接続して試験を実行するときは、被試験半導体デバイスはテストトレイと呼ばれる容器に移しかえて取り扱われる。

[0004] テストトレィは被試験半導体デバイスと試験用ソケットとの電気的接続を得る操作に都合のよい構造を有している。即ち、テストトレィは下面の開放された容器で、被試験半導体デバイスを収容した状態でテストヘッドに設けられた試験用ソケットに向かって降下させることにより、被試験半導体デバイスのコンタクトパッドと試験用ソケットのコンタクトビンとを電気的に接続させることができる。

[0005] また、テストトレイには、多くの被試験半導体デバイスを収容して、これらを一括して試験に供することができるものがある。これにより、メモリ等の生産量の大きい半導体デバイスに対する試験工程の効率を向上させ、高いスループットを実現できる。

[0006] さらに、テストトレイにおいては、各被試験半導体デバイスはインサートと呼ばれる部材を介して収容される。また、インサートは、自身をテストトレイの枠体に固定するための枠部と、枠部に対して変位を許された IC収容部とを備えている。このような構造により、インサート自体、テストトレイおよび被試験半導体デバイスの熱膨張等を吸収して被試験半導体デバイスを保持できる。

[0007] 下記特許文献 1には、上記のようなテストトレイに対してローデイングまたはアンローデイングするときに ICチップを保持する部品吸着装置に関する記載がある。同文献の記載によると、保持する ICチップを位置合わせするための機構が部品吸着装置に装着される。これにより、部品吸着装置に対して規定の位置において ICチップを保持させることができる。従って、テストヘッドにおいて、試験に供する ICチップのコンタタトパッド (ハンダボール）を ICソケットのコンタクトピンに正確に結合させ、有効な試験を確実に実行させることができる。

[0008] また、下記特許文献 2には、前記したインサートに関する記載がある。同文献によると、インサートはそれ自体に対して変位可能に装着されたガイドコアを備え、このガイドコアに被試験電子部品 ICを収容する。更に、ガイドコアにガイド穴を、試験用の IC ソケットにガイドピンをそれぞれ設けることにより、 ICソケットに対して被試験電子部品 ICを結合させるときに、被試験電子部品 ICと ICソケットとが自動的に位置合わせされる。これにより、有効な試験を確実に実行することができる。

特許文献 1：特開平 11― 333775号公報

特許文献 2 :特開 2001— 33519号公報

発明の開示

発明が解決しょうとする課題

[0009] 特許文献 1に記載された吸着装置による被試験半導体デバイスの位置合わせは確実な試験の実行に有効である。しかしながら、吸着装置は取り扱うすべての ICチップに対して位置合わせを行わなければならず、著しく高、耐久性が求められる。

[0010] 一方、特許文献 2に記載されたインサートは、変位するガイドコアに形成されたガイド穴と、試験用の ICソケット側に設置されたガイドピンとを含む案内部を備え、試験用 ICソケットに対してガイドコアが自動的に位置合わせをする。し力しながら、試験用 IC ソケットに合わせてガイドコアと共に変位した被試験電子部品 ICは、試験用 ICソケット以外の部品に対して位置が整合して、るとは限らな!/、。

[0011] このため、テストトレイ (インサート）力もアンローデイングするときに、ずれた位置で吸着装置に保持され、更に、そのためにカスタマテストトレイへの収納に失敗する場合がある。また、カスタマテストトレイカもテストトレイにローデイングする場合にも、変位し得るガイドコアが当初よりずれた位置にあり、そのためにずれた位置で吸着装置に保持され、テストトレイへのローデイングに失敗する場合もある。

課題を解決するための手段

[0012] そこで、本発明の第 1の形態として、枠部と、被試験半導体デバイスを支持する IC 収容部と、枠部および IC収容部の相対位置を変化させ得る状態で、枠部および IC 収容部を相互に連結する連結部と、特定の期間において、枠部に対する相対的な所定位置に IC収容部を案内する案内部とを備え、半導体試験装置において被試験半導体デバイスを収容するインサートが提供される。これにより、被試験半導体デバイスをインサートにローデイングまたはアンローデイングするときに、インサートの IC収容部が予め定められた所定位置に位置合わせされている。従って、 IC収容部の変位に起因する吸着位置のずれ、ローデイングされる被試験半導体デバイスのジャム等が生じることがない。

[0013] また、ひとつの実施形態として、上記インサートにおいて、被試験半導体デバイスが IC収容部へローデイングまたはアンローデイングされるときには所定位置に向力つて案内され、被試験半導体デバイスが試験用ソケットに近づいたときに、 IC収容部は案内部による案内から開放される。これにより、インサート全体が持ち上げられているときは、 IC収容部は自動的に所定位置に位置合わせされる。一方、インサートが試験用ソケット上に降下したときは案内が無効になり、 IC収容部を自由に変位させることができる。

[0014] また、ひとつの実施形態として、上記インサートにおいて、案内部が、枠部または IC 収容部を貫通して形成され、他方力遠ざかるほど内部が広くなるテーパ面を有する貫通穴を含み、連結部が、他方に結合された結合部と、枠部および IC収容部が相対的に接近または離間できる長さを有して貫通穴に挿通された軸部と、軸部を介して結合部に連結され、 IC収容部および枠部の間隔が拡がったときにテーパ面に当接する当接部とを含む。これにより、インサート全体が持ち上げられているときは、当接部がテーパ面を滑落し、 IC収容部は自動的に所定位置に位置合わせされる。一方、インサートが試験用ソケット上に降下したときは、試験用ソケットに当接した IC収容部が枠部に対して相対的に持ち上げられるので、テーパ面および当接部による案内は無効になり、 IC収容部を自由に変位させることができる。なお、具体的に後述するように、この構造は極めて簡潔に実現できるので、インサートの寸法およびコストを大きくすることもない。

[0015] また、ひとつの実施形態として、上記インサートにおいて、案内部が、枠部または IC 収容部を貫通して形成され、他方力遠ざかるほど内部が広くなるテーパ面を有する貫通穴を含み、連結部が、他方に結合された結合部と、枠部および IC収容部が相対的に接近または離間できる長さを有して貫通穴に挿通された軸部と、軸部を介して結合部に連結され、且つ、自身力遠ざかるほど周面が広くなるテーパ面を有し、 IC収容部および枠部の間隔が拡がったときにテーパ面に当接するテーパ状当接部とを含む。これにより、枠部に対する IC収容部の案内と開放の機能が上記の場合と同様に形成されると共に、 IC収容部の案内および開放の動作がより円滑になる。

[0016] また、他の実施形態として、上記インサートにおいて、案内部が、枠部または IC収容部を貫通して形成された貫通穴を含み、連結部が、枠部または IC収容部の他方に結合された結合部と、枠部および IC収容部が相対的に接近または離間できる長さを有して貫通穴に挿通された軸部と、軸部を介して結合部に連結され、 IC収容部および枠部の間隔が拡がったときに貫通穴の開口端縁部に当接するテーパ状の当接部とを含む。これにより、インサート全体が持ち上げれられたときは IC収容部の降下に伴って開口端縁部がテーパ状の当接部に沿って滑落するので、 IC収容部は自動的に所定位置に位置合わせされる。一方、インサートが試験用ソケット上に降下したときは、試験用ソケットに当接した IC収容部が枠部に対して相対的に持ち上げられるので、開口端縁部および当接部による案内は無効になり、 IC収容部を自由に変位させることができる。また、具体的に後述するように、この構造も極めて簡潔に実現できるので、インサートの寸法およびコストを大きくすることがない。

[0017] また、他の実施形態として、上記インサートにおいて、案内部が、枠部に対して進退して IC収容部に向力つて突出できる位置合わせ部材と、位置合わせ部材の先端が枠部の IC収容部に対向した面力後退するように位置合わせ部材を付勢する付勢部材と、 IC収容部の枠部に対向した面に設けられ、位置合わせ部材に当接して先端を所定位置に案内する位置合わせ穴とを含み、被試験半導体デバイスを IC収容部へローデイングまたはアンローデイングするときには、付勢部材による付勢に逆らって位置合わせ部材を枠部力 IC収容部に向力つて突出させ、位置合わせ部材の先端と位置合わせ穴とを嵌合させて IC収容部を所定位置に案内する。これにより、位置合わせ部材を押すことにより、インサートの枠部および IC収容部を所望のときに所定位置に位置合わせさせることができる。従って、被試験半導体デバイスのローデイングまたはアンローデイングの直前に位置合わせ部材を押すことにより、 IC収容部の変位による被試験半導体デバイスの位置ずれを解消できる。

[0018] また、他の実施形態として、上記インサートにおいて、連結部が、枠部および IC収容部を相対的に接近または離間させることができ、案内部が、枠部または IC収容部の！、ずれか一方にお!、て他方に対向した面から隆起する雄部と、他方にぉ、て一方に対向した面に雄部と相補的な形状で形成され雄部と嵌合することにより IC収容部を所定位置に案内する雌部と、 IC収容部が枠部に近づくように枠部または IC収容部を付勢する付勢部材とを含み、被試験半導体デバイスを試験用ソケットに対して位置合わせするときには、付勢部材による付勢に逆らって IC収容部を枠部から遠ざけることにより、 IC収容部が雄部および雌部による案内から開放される。これにより、インサ一トの枠部と IC収容部とを意図的に離間させたときを除いて、両者の位置が常に整合する。従って、 IC収容部を試験用ソケットに対して位置合わせしなければならないときには IC収容部の変位を許し、それ以外の期間は IC収容部を所定位置に止めて位置ずれを発生させない。

[0019] 更に、他の実施形態として、上記インサートにおいて、ひとつの枠部に対して複数の IC収容部が装着され、 IC収容部の各々に対して案内部が個別に設けられている。従って、被試験半導体デバイスのローデイングまたはアンローデイングのときに、 IC 収容部の位置ずれに起因する被試験半導体デバイスの位置ずれ、ジャム等が防止され、試験工程のスループットが向上される。

[0020] また、本発明の第 2の形態として、枠部、被試験半導体デバイスを支持する IC収容部、枠部および IC収容部の相対位置を変化させ得る状態で枠部および IC収容部を相互に連結する連結部、および、特定の期間において枠部に対する相対的な所定位置に IC収容部を案内する案内部を備える複数のインサートと、複数のインサートを支持する一部が開放された枠体とを備え、半導体試験装置において被試験半導体デバイスを収容するテストトレイが提供される。これにより、多数のインサートを備えたテストトレイであって、各インサートにおいて各 IC収容部がそれぞれ枠部に対して自動的に位置合わせするものが提供される。従って、被試験半導体デバイスの位置ずれを生じることなぐ大量の被試験半導体デバイスを一括して確実に試験に供することができ、半導体製品の試験工程のスループットを向上させることができる。

[0021] また、本発明の第 3の形態として、枠部、被試験半導体デバイスを支持する IC収容部、枠部および IC収容部の相対位置を変化させ得る状態で枠部および IC収容部を相互に連結する連結部、および、特定の期間において枠部に対する相対的な所定位置に IC収容部を案内する案内部を備えるインサートと、複数のインサートを支持する、一部が開放された枠体を含む被試験半導体デバイス用テストトレイと、被試験半導体デバイス用テストトレイに収容された被試験半導体デバイスに対してテストを実行するテスト部とを含む半導体試験装置が提供される。これにより、大量の被試験半導体デバイスに対して一括して試験を実行できる試験装置が提供される。従って、半導体製品の試験工程のスループットを向上させることができる。

[0022] なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションも発明となり得る。

発明の効果

[0023] 上記のようなインサートは、被試験半導体デバイスを試験用ソケットに装荷するときには IC収容部の変位を許す一方で、自身に対して被試験半導体デバイスをローディングまたはアンローデイングするときには、枠部および IC収容部の相互の位置関係が自動的に整合される。従って、試験用ソケットに対して良好な電気的接続が得られると同時に、吸着装置に対してずれた位置で保持されことがなぐローデイングまたはアンローデイングのときにジャム等が生じない。図面の簡単な説明

[0024] [図 1]半導体試験装置 10の全体構造を示す図。 [図 2]ハンドラ 20の機能的な構造を模式的に示す図。

[図 3]テストトレイ 30の構造を示す分解斜視図。

[図 4]単独のインサート 40を抜き出して示す斜視図。

[図 5]ひとつの実施形態に係るインサート 50の構造を模式的に示す断面図。

[図 6]ローデイング部 230またはアンローデイング部 280におけるインサート 50に対するローデイングまたはアンローデイングの過程 60を模式的に示す断面図。

[図 7]テストチャンバ 250内のテストヘッド 110におけるインサート 50による被試験半導体デバイス 100の装荷の過程 70を模式的に示す断面図。

[図 8]他の実施形態に係るインサート 55の構造を模式的に示す断面図。

[図 9]更に他の実施形態に係るインサート 56の構造を模式的に示す断面図。

[図 10]他の実施形態に係るインサート 80の構造とその機能を模式的に示す断面図。

[図 11]他の実施形態に係るインサート 90の構造とその機能を模式的に示す断面図。発明を実施するための最良の形態

[0025] 以下、発明の実施の形態を通じて本発明を説明する。ただし、以下の実施形態は請求の範隨こかかる発明を限定するものではない。また、実施形態の中で説明されて、る特徴の組み合わせの全てが発明の解決手段に必須であるとは限らな、。

[0026] 図 1は、半導体試験装置 10の全体構造を示す図である。同図に示すように、半導体試験装置 10は、被試験半導体デバイスを物理的に操作するハンドラ 20と、ハンドラ 20によって順次供給される被試験半導体デバイスに対して試験を実行するテストヘッド 110と、被試験半導体デバイスに対して実行する試験を制御すると共に試験結果を評価するメイン装置 130とを含んでいる。

[0027] ここで、メイン装置 130、ケーブル 120を介してテストヘッド 110に接続され、その動作を制御している。また、テストヘッド 110は、ハンドラ 20から供給される被試験半導体デバイスの各々に対してその都度電気的に結合され、メイン装置 130による試験を被試験半導体デバイス上で実行させる。実行された試験の結果により評価を受けた被試験半導体デバイスは、再びハンドラ 20により搬送され、評価結果に応じて分類されて格納される。

[0028] 図 2は、図 1に示した半導体試験装置 10で用いられるハンドラ 20の構造を模式的に示す図である。同図に示すように、ハンドラ 20は、格納部 210を備えている。ここには試験に供される大量の被試験半導体デバイスが、カスタマトレィ (不図示）に収容された状態で格納されている。また、後述するように、試験後に分類された被試験半導体デバイスもここに格納される。

[0029] 被試験半導体デバイスは、格納部 210から順次搬出され、ローデイング部 230においてカスタマトレイカもテストトレイ 30にローデイングされる。このとき、各被試験半導体デバイスは、図示されていない吸着装置により吸着 '保持され、ひとつずつテストトレイ 30に移し替られる。

[0030] 多数の被試験半導体デバイスを収容したテストトレイ 30は、搬送部 220により恒温槽 240に搬送される。ここでは、設定された試験の条件に合わせて被試験半導体デバイスが加熱される場合もある。続いて、テストトレイ 30は、恒温槽 240に隣接したテストチャンバ 250に搬送される。

[0031] 図 1に示したように、ハンドラ 20はテストヘッド 110の上方にせり出しており、このテストチャンバ 250は、テストヘッド 110の直上に位置している。従って、このテストチヤンバ 250の内部において、被試験半導体デバイスはテストヘッド 110の試験用ソケットに装荷され、試験が実行される。このときも、試験用ソケットへの装荷はテストトレイ 3 0ごと一括して行われる。

[0032] テストチャンバ 250内において試験を終えた被試験半導体デバイスは、除温槽 26 0を経由して温度調節された後、依然としてテストトレイ 30に収容されたまたまま搬送部 270によりアンローデイング部 280に載置される。アンローデイング部 280では、図示されて、な、吸着装置を用いてテストトレイ 30から被試験半導体デバイスが取り出され、試験結果に基づく評価に応じて分類され、分類毎にカスタマトレイに収容される。さら〖こ、カスタマトレイに格納された被試験半導体デバイスは、再び格納部 210に格納される。こうして、半導体試験装置に装入された被試験半導体デバイスは、試験による評価結果に応じて分類される。

[0033] 図 3は、図 2に示したノヽンドラ 20で用いられるテストトレイ 30の構造を示す分解斜視図である。同図に示すように、テストトレイ 30は、枠体 310と、それに装着されたインサート 40とを含んで形成されて!、る。 [0034] 枠体 310は、互いに平行な複数の桟 320と、枠体 310および桟 320の互いに対向した側面に形成された複数の取付片 312を備え、下面は開放されている。これに対して、インサート 40は、取付片 312に上方力も搭載され、取付片 312を貫通して装着されたファスナ 330により枠体 310または桟 320に固定されている。

[0035] なお、図 3中にはただひとつのインサート 40が描かれている力実際には各取付片にインサート 40が装着される。また、各インサート 40は、後述するように、それぞれが複数の被試験半導体デバイスを収容できる。従って、テストトレイ 30全体では、例えば 128個あるいは 256個といったように大量の被試験半導体デバイスを収容できる。

[0036] 図 4は、図 3に示したテストトレイ 30に装着されたインサート 40を単独で示す斜視図である。同図に示すように、各インサート 40は、被試験半導体デバイスを直接に収容する 4個の IC収容部 430と、 IC収容部 430を一括して支持する枠部 420とを備えている。また、インサート 40は、その上面力も側面に回り込んで装着されたカバー 410 も備えている。

[0037] ここで、各 IC収容部 430は、枠部 420に対して間隙をおいて装着されており、枠部 420に対して少なくとも水平方向に、個別に変位できるように装着されている。また、 I C収容部 430の内側は、下方ほど狭くなるように形成されている。従って、上側から枠部 420の開口を通過して装入された被試験半導体デバイスは、 IC収容部 430から抜け落ちることなく保持される。ただし、 IC収容部 430の底面は開放されているので、ここに収容された被試験半導体デバイスの下面は下方にむ力つて露出する。

[0038] 図 5は、インサート 50における IC収容部 530の枠部 520に対する取付構造を示す部分断面図であり、図 4中に示す矢印 Sを含む鉛直面で切った断面を部分的に示している。なお、説明の便宜のために、図 4でインサート 40に装着されていたカバー 41 0の記載は省略している。

[0039] 同図に示すように、インサート 40は、水平に配置された枠部 520と、連結部材 550 により枠部 520から懸架された IC収容部 530とを備えている。

[0040] 枠部 520は、図上の略中央に、水平状態の被試験半導体デバイスを通過させ得る大きさの開口 522を有する。 IC収容部 530に収容される被試験半導体デバイスは、この開口 522を通過して装入される。 [0041] IC収容部 530も、その略中央に被試験半導体デバイスを収容するための開口 532 を有する。ただし、この開口 532は下方に向力つて内部が狭くなり、装入された被試験半導体デバイスが落下しないように形成されている。従って、この開口 532にローデイングされた被試験半導体デバイスは、開口 532内に支持されると同時に、その下面に形成されたコンタクトパッドを下方に向力つて露出している。

[0042] 連結部材 550は、その軸部 551の上端部 553を枠部 520に固定されている。また、軸部 551は、 IC収容部 530に形成された貫通穴 535の内側を通って、 IC収容部 53 0の略下面まで延在している。更に、軸部 551の下端には、軸部 551よりも大きな径を有する当接部 555を備えている。また、枠部 520の下面および当接部 555の間の軸部 551の長さは貫通穴 535の長さに略等しい。

[0043] ここで、貫通穴 535の内面は、その上端に比較して下端で開口が大きくなるようなテ一パ面を形成している。これに対して、連結部材 550の当接部 555の径は、テーパ面の小径側内径よりも大きぐ大径側内径よりも小さい。従って、 IC収容部 530が枠部 520から遠ざ力つて降下しているとき、当接部 555は貫通穴 535のテーパ面に当接する。

[0044] 更に、当接部 555がテーパ面に当接したとき、 IC収容部 530はテーパ面の傾斜に従って滑落する。従って、 IC収容部 530は連結部材 550と貫通穴 535の各中心軸が一致する所定位置に自動的に案内される。このように、このインサート 50では、貫通穴 535のテーパ面と連結部材 550の当接部 555とによって案内部 500が形成されている。

[0045] また、 IC収容部 530に形成された貫通穴 535の内面は、軸部 551よりも大きな内径を有している。従って、 IC収容部 530が枠部 520に近づいた位置にあるときは、貫通穴 535内面および軸部 551の間隙により、 IC収容部 530は連結部材 550および枠部 520に対して水平方向に変位できる。

[0046] なお、以下、「所定位置」と記載した場合は、枠部 520に対する IC収容部 530の相対位置について、枠部 520の開口 522の中心と IC収容部 530の開口 532の中心とが同一鉛直線上に位置する状態を意味する。また、 IC収容部 530の開口 532下端の縁部下面に形成されたガイド穴 533については別途後述する。 [0047] 図 6は、図 2に示したハンドラ 20のローデイング部 230またはアンローデイング部 28 0における、図 5に示したインサート 50に対する被試験半導体デバイス 100のローデイングまたはアンローデイングの過程 60を模式的に示す図である。なお、ここで、他の図面と同じ構成要素に対しては同じ参照符号を付して重複する説明を省いている。

[0048] 図 6において、インサート 50は、図 3に示したテストトレイ 30の枠体 310に装着され、さらに、図 2に示したハンドラ 20においてローデイング部 230またはアンローデイング部 280に載置されている。また、このインサート 50に対して、吸着装置 225に吸着された被試験半導体デバイス 100が上方からローデイングまたはアンローデイングされようとして、る。

[0049] ここで、インサート 50は、その一端（図中の左端）にお、て、テストトレイ 30の枠体 3 10の取付片 312に枠部 520の端部を固定されている（ファスナ 330は不図示)。なお、図示は省略されている力枠部 520の他端は、テストトレイ 30の桟 320に形成された取付片 312に固定されている。

[0050] また、テストトレイ 30の枠体 310はインサート 50よりも大きな高さを有している。従つて、 IC収容部 530の下面は全く開放されており、自重により連結部材 550の軸部 55 1に沿って降下し切っている。従って、 IC収容部 530は、貫通穴 535のテーパ面と連結部材 550の当接部 555とが当接することで枠部 520から懸架されている。また、 IC 収容部 530はテーパ面の傾斜に従って滑落するので、 IC収容部 530の開口 532と枠部 520の開口 522とが同軸になる所定位置まで自動的に案内されて！、る。

[0051] このように、 IC収容部 530が所定位置に位置合わせされているので、 IC収容部 53 0の開口 532に被試験半導体デバイス 100をローデイングする場合、吸着装置 225と開口 532も位置合わせされており、ジャム等が生じることがない。また、 IC収容部 530 力も被試験半導体デバイス 100をアンローデイングするときも、 IC収容部 530が位置合わせされて!/ヽるので、吸着装置 225は被試験半導体デバイス 100の適切な位置を吸着して保持できる。

[0052] 図 7は、図 2に示したハンドラ 20のテストチャンバ 250 (テストヘッド 110上）における、図 5に示したインサート 50に収容された被試験半導体デバイス 100の試験用ソケット 112への装荷の過程 70を模式的に示す図である。なお、ここで、他の図面と同じ構成要素に対しては同じ参照符号を付して重複する説明を省いている。また、テストトレィ 30の枠体 310は図示を省略している。

[0053] ここでインサート 50は、図 2に示したハンドラ 20のテストチャンバ 250内で、テストへッド 110上の試験用ソケット 112に向力つて降下している。また、 IC収容部 530の開口 532に収容された被試験半導体デバイス 100は、試験用ソケット 112のコンタクトピン 113に当接している。このため、枠部 520の降下により、枠部 520および IC収容部 530の間が接近する。従って、連結部材 550の当接部 555と貫通穴 535のテーパ面とが離れて案内部 500による案内から開放された IC収容部 530は、水平に変位できるよつになる。

[0054] さらに、 IC収容部 530の開口 532下端の縁部下面に形成されたガイド穴 533は、試験用ソケット 112の側方に設けられたガイドピン 114と嵌合する。従って、 IC収容部 530の開口 532に収容された被試験半導体デバイス 100も、試験用ソケット 112に対して正確に位置合わせされる。力べして、被試験半導体デバイス 100の下面に形成されたコンタクトパッド 102は、コンタクトピン 113に正確に結合される。

[0055] ここで、被試験半導体デバイス 100と試験用ソケット 112とが結合された状態では、インサート 50にお!/、て、枠部 520および IC収容部 530が水平方向につ!、て相互に位置がずれて!/、る場合がある。このような位置ずれが残った状態で例えば被試験半導体デバイス 100をアンローデイングしょうとすると、被試験半導体デバイス 100が枠部 520の開口 522に触れる等して搬送不良が生じる場合がある。し力しながら、この実施形態では、試験を終えてインサート 50が持ち上げられると、案内部 500が再び作用して、 IC収容部 530は所定位置に案内される。なお、案内部 500は、各 IC収容部 430に個別に形成することができる。

[0056] 以上、図 6および図 7を参照して説明したように、このインサート 50は、ローデイングまたはアンローデイングのときの IC収容部 530の位置合わせと、試験用ソケット 112 に被試験半導体デバイス 100を装荷するときの IC収容部 530の水平方向の変位とを両立させている。従って、大量の被試験半導体デバイス 100を一括して扱いながら、ジャム等の障害が生じることがない。また、被試験半導体デバイス 100を試験用ソケット 112に正確に装荷できるので有効な試験が確実に実行される。こうして、半導体装置製造のスループットが向上される。

[0057] 図 8は、図 5に示したインサート 50の変形例であるインサート 55における IC収容部 530の取付構造を示す部分断面図である。なお、図 6において、図 5と同じ構成要素には同じ参照符号を付して重複する説明を省略している。

[0058] 同図に示すように、このインサート 55では、 IC収容部 530に形成された貫通穴 536 の内面形状と、上端部 563において枠部 520に固定された連結部材 560の当接部 5 65の形状と力図 5に示したインサート 50に対して異なっている。即ち、インサート 55 において IC収容部 530に形成された貫通穴 536の内径は、連結部材 560の軸部 56 1よりも大きな一定の径を有する。また、連結部材 560の下端に形成された当接部 56 5の径は、その上端において軸部 561と等しぐその下端において貫通穴 536の内径よりち大きい。

[0059] IC収容部 530が枠部 520から遠ざ力つて降下しているとき、連結部材 560の当接部 565は貫通穴 536の下端縁部に当接する。当接した下端端部は当接部 565のテーパ面の傾斜に従って滑落するので、 IC収容部 530は所定位置に自動的に案内される。このように、この実施形態では、貫通穴 536の下端縁部と当接部 565のテーパ面とによって案内部 500が形成されている。

[0060] 一方、 IC収容部 530が枠部 520に近づくように上昇した位置にあるとき、貫通穴 53 5内面および連結部材 560の軸部 561の間隙により、 IC収容部 530は連結部材 550 に対して水平方向に変位できる。従って、例えばガイド穴 533にガイドピン 114が嵌合することにより、 IC収容部 530を試験用ソケット 112に対して位置合わせすることができる。

[0061] 図 9は、図 5に示したインサート 50の変形例であるインサート 56における IC収容部 530の取付構造を示す部分断面図である。なお、図 9において、図 5と同じ構成要素には同じ参照符号を付して重複する説明を省略している。

[0062] 同図に示すように、このインサート 56では、上端部 563において枠部 520に固定された連結部材 560の当接部 565の形状が、図 5に示したインサート 50に対して異なつている。即ち、インサート 56において IC収容部 530に形成された貫通穴 535の内径は、上端において内径が小さぐ下端において内径が大きくなるテーパ状の内面を有する。

[0063] 従って、 IC収容部 530が枠部 520から遠ざ力つて降下して、るときは、連結部材 5 60の当接部 565は貫通穴 535の内面に当接する。貫通穴 535内面は、当接部 565 のテーパ面の傾斜に従って滑落するので、 IC収容部 530は所定位置に自動的に案内される。このように、この実施形態では、貫通穴 535の内面および当接部 565のテーパ面によって案内部 500が形成されて、る。

[0064] 一方、 IC収容部 530が枠部 520に近づくように上昇した位置にあるとき、貫通穴 53 5内面および連結部材 560の軸部 561の間隙により、 IC収容部 530は連結部材 550 に対して水平方向に変位できる。従って、例えばガイド穴 533にガイドピン 114が嵌合することにより、 IC収容部 520を試験用ソケット 112に対して位置合わせすることができる。このように、貫通穴 535および当接部 565に同時にテーパ面を形成しても同様の効果を得ることができる。

[0065] なお、ここまでの各実施形態においては、連結部材 550、 560の一端を枠部 520に固定していた。しかしながら、連結部材 550、 560の一端を IC収容部 530側に固定して、案内部 500を枠部 520側に形成することもできる。

[0066] 図 10は、他の実施形態に係るインサート 80の構造とその動作を説明する断面図である。同図に示すように、このインサート 80は、連結部材 850とは別に、位置合わせ部材 860を含む案内部 800を備えている。

[0067] 即ち、連結部材 850は、その軸部 851の上端部 853を枠部 820に固定されている。また、軸部 851は、 IC収容部 830に形成された貫通穴 835に揷通され、 IC収容部 830下面側に形成された係止部 855まで延在しており、枠部 820に対して IC収容部 830を懸架している。ここで、貫通穴 835の内径は、連結部材 850の軸部 851の径ょりも大きぐ連結部材 850および枠部 820に対して IC収容部 830が水平に変位することを許している。

[0068] なお、枠部 820の下面から係止部 855までの軸部 851の長さは、 IC収容部 830の厚さよりも僅かに大きい程度となっている。これにより、 IC収容部 830は鉛直方向へは略変位しないが、水平方向には変位する。

[0069] 一方、位置合わせ部材 860は、枠部 820に対して鉛直方向に変位できるように装着されている。位置合わせ部材 860の下端部は、下方に行くほど細くなるテーパ部 8 62をなす。これに対して、位置合わせ部材 860の上端部 866は水平な平坦面をなしている。また、位置合わせ部材 860の中程には、径の大きな鍔部 864が形成され、枠部 820上面および鍔部 864下面の間に付勢部材 870を挟んでいる。

[0070] 鍔部 864および付勢部材 870は、枠部 820上面に形成された収容室 825の内部に収容されている。付勢部材 870は鍔部 864を上方に付勢しているので、位置合わせ部材 860全体が上方に付勢されている。なお、位置合わせ部材 860および鍔部 8 64が収容室 825から抜け出さな!/、ように、止め具 880が収容室 825の上部を封止している。

[0071] さらに、 IC収容部 830には、連結部材 850の軸部 851を揷通した貫通穴 835とは別に、上記位置合わせ部材 860に対応した位置で IC収容部 830を貫通する位置合わせ穴 836が形成されている。位置合わせ穴 836は、 IC収容部 830が枠部 820に対して所定位置にあるとき、位置合わせ部材 860の直下に位置している。また、位置合わせ穴 836の内径は位置合わせ部材 860の外径と略等 Uヽ。

[0072] 以上のように構成されたインサート 80において、位置合わせ部材 860は上方に付勢されているので、押圧されていないときは枠部 820に対して上昇して、下端のテーパ部 862を、枠部 820の下面よりも上方に後退させている。従って、 IC収容部 830は、連結部材 850の軸部 851と貫通穴 835内面との間隙により水平に変位できる。

[0073] 一方、 IC収容部 830を枠部 820に対して位置合わせすべきとき、例えば被試験半導体デバイス 100をローデイングまたはアンローデイングするときは、まず、位置合わせ部材 860の上端部 866を適切な押圧部材 227により押圧する。これにより、付勢部材 870の付勢に逆らって位置合わせ部材 860が枠部 820に対して降下して、その下端のテーパ部 862は枠部 820の下方面に突出する。

[0074] 位置合わせ部材 860がさらに降下すると、テーパ部 862は位置合わせ穴 836の内部に進入する。このとき、位置合わせ穴 836の上端縁部と、テーパ部 862とが当接するので、 IC収容部 830はテーパ面の傾斜に沿って滑動して、所定位置まで変位する。こうして、 IC収容部 830は、枠部 820に対して位置合わせされる。このように、このィンサート 80では、位置合わせ部材 860および位置合わせ穴 836を用いて案内部 80 0が形成されている。

[0075] なお、上記インサート 80において、 IC収容部 830を位置合わせは吸着装置 225の動作に先立つことが好ましい。そこで、押圧部材 227に開口 228を設け、その内側に吸着装置 225を挿通している。これにより、吸着装置 225および押圧部材 227をそれぞれ個別に降下または上昇させられる。

[0076] 上記のような実施形態では、 IC収容部 830の変位は水平方向に限られるので、鉛直方向についてインサート 80の寸法が増すことがない。また、 IC収容部 830が変位できる状態を基本として、位置合わせ部材 860が押圧されたときに位置合わせされるという特徴がある。

[0077] 図 11は、更に他の実施形態に係るインサート 90の構造とその動作を説明する断面図である。同図に示すように、このインサート 90も、連結部材 950と案内部 900とを個別に備えている。

[0078] 即ち、このインサート 90においても、枠部 920および IC収容部 930は連結部材 95 0により結合されている。ただし、連結部材 950の軸部 951は、枠部 920に形成された貫通穴 924と、 IC収容部 930に形成された貫通穴 934のいずれに対しても摺動できるように揷通されており、固定されていない。従って、枠部 920および IC収容部 93 0は相互に接近または離間する。

[0079] また、連結部材 950の上端および下端には、各貫通穴 924、 934よりも径の大きな被当接部 953および係止部 955が形成されており、連結部材 950は抜け落ちない。さらに、被当接部 953および枠部 920上面の間には、伸張方向に付勢された付勢部材 970が装着されている。

[0080] ここで、枠部 920に形成された貫通穴 924の内径は、連結部材 950の軸部 951の外径と略等しい。従って、連結部材 950は枠部 920に対して、鉛直方向には摺動できるが、水平方向には変位しない。これに対して、 IC収容部 930に形成された貫通穴 934は、連結部材 950の軸部 951の外径よりも十分に大きな内径を有する。従つて、枠部 920および連結部材 950に対して IC収容部 930が水平方向に変位することが許される。

[0081] さらに、このインサート 90は、雄部 926および雌部 936を含む案内部 900を備えている。即ち、枠部 920の下面には、突起状の雄部 926が形成されている。一方、 IC 収容部 930の上面には、雄部 926と相補的な内面形状を有して陥没したが雌部 936 が形成されている。雄部 926および雌部 936は、枠部 920および IC収容部 930が略当接するまで接近したときに相互に嵌合して、 IC収容部 930を所定位置に案内する。なお、前記した連結部材 950の軸部 951は、連結部材 950が押し下げられたときに雄部 926が雌部 936から抜け出るに足る間隔が枠部 920および IC収容部 930の間に形成されるに足る長さを有して!/ヽる。

[0082] 以上のように構成されたインサート 90にお、て、連結部材 950は上方に付勢されているので、自身が押圧されていないときは、その下端の係止部 955により IC収容部 9 30を枠部 920に向力つて引き上げる。従って、雄部 926および雌部 936が嵌合して I C収容部 930は所定位置に案内される。

[0083] 一方、 IC収容部 930の水平方向の変位を許すべきとき、例えば、試験用ソケット 11 2に被試験半導体デバイス 100を装荷するときは、まず、連結部材 950の上端を適切な押圧部材 254により押圧して、付勢部材 970の付勢に逆らって連結部材 950を枠部 920に対して降下させる。これにより、連結部材 950下端の係止部 955と共に IC収容部 930が降下するので、雄部 926および雌部 936の嵌合が解ける。

[0084] なお、案内部 900による位置合わせは、被試験半導体デバイス 100のコンタクトパッド 102がコンタクトピン 113に当接する前に開放されることが好ましい。そこで、両者が当接する前に連結部材 950を押圧できるように、押圧部材 254に開口 256を設け、その内側にプッシャ 252を揷通させている。これにより、プッシャ 252および押圧部材 254をそれぞれ個別に降下または上昇させられる。

[0085] 上記のようにして、 IC収容部 930は枠部 920に対して変位できる状態になる。この状態でインサート 90が降下すると、試験用ソケット 112側部に設けられたガイドピン 1 14と、 IC収容部 930の開口 932の縁部下面に形成されたガイド穴 933とが嵌合して、 IC収容部 930は試験用ソケット 112に対して適切な位置に案内される。従って、被試験半導体デバイス 100と試験用ソケット 112との間に良好な結合が得られる。

[0086] このように、この実施形態では、雄部 926および雌部 936を用いて案内部 900が形成されている。このインサート 90は、枠部 920および IC収容部 930が位置合わせされた状態を維持した状態を基本として、連結部材 950が押し下げられたときにはじめて IC収容部 930の変位を許す。この点が図 8に示したインサート 80と異なるので、用途に応じて適宜選択できる。

[0087] なお、上記実施形態では、枠部 920側に雄部 926を、 IC収容部 930側に雌部 936 をそれぞれ設けた力これは逆でも差し支えないことはいうまでもない。また、上記実施形態では結合部材とは別に案内部 900を設けたが、図 5あるいは図 8に示したように、連結部材 950を利用して案内部 900を形成することもできる。

[0088] 以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることができることは当業者に明らかである。また、その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

Claims

請求の範囲

[1] 枠部と、

被試験半導体デバイスを支持する IC収容部と、

前記枠部および前記 IC収容部の相対位置を変化させ得る状態で、前記枠部および前記 IC収容部を相互に連結する連結部と、

特定の期間において、前記枠部に対する相対的な所定位置に前記 IC収容部を案内する案内部と

を備え、半導体試験装置にぉ、て前記被試験半導体デバイスを収容するインサート

[2] 前記被試験半導体デバイスが前記 IC収容部へローデイングまたはアンローデイングされるときには前記所定位置に向かって案内され、

前記被試験半導体デバイスが試験用ソケットに近づ、たときに、前記 IC収容部は前記案内部による案内から開放される

請求項 1に記載のインサート。

[3] 前記案内部が、前記枠部または前記 IC収容部を貫通して形成され、他方から遠ざ力るほど内部が広くなるテーパ面を有する貫通穴を含み、

前記連結部が、前記他方に結合された結合部と、前記枠部および前記 IC収容部が相対的に接近または離間できる長さを有して前記貫通穴に挿通された軸部と、前記軸部を介して前記結合部に連結され、前記 IC収容部および前記枠部の間隔が拡力 Sつたときに前記テーパ面に当接する当接部と

を含む請求項 1または請求項 2に記載のインサート。

[4] 前記案内部が、前記枠部または前記 IC収容部を貫通して形成され、他方から遠ざ力るほど内部が広くなるテーパ面を有する貫通穴を含み、

前記連結部が、前記他方に結合された結合部と、前記枠部および前記 IC収容部が相対的に接近または離間できる長さを有して前記貫通穴に挿通された軸部と、前記軸部を介して前記結合部に連結され、且つ、自身力遠ざかるほど周面が広くなるテーパ面を有し、前記 IC収容部および前記枠部の間隔が拡がったときに前記テーパ面に当接するテーパ状当接部とを含む請求項 1または請求項 2に記載のインサー

[5] 前記案内部が、前記枠部または前記 IC収容部を貫通して形成された貫通穴を含み、

前記連結部が、前記枠部または前記 IC収容部の他方に結合された結合部と、前記枠部および前記 IC収容部が相対的に接近または離間できる長さを有して前記貫通穴に挿通された軸部と、前記軸部を介して前記結合部に連結され、前記 IC収容部および前記枠部の間隔が拡がったときに前記貫通穴の開口端縁部に当接するテーパ状の当接部とを含む請求項 1または請求項 2に記載のインサート。

[6] 前記案内部が、

前記枠部に対して進退して前記 IC収容部に向力つて突出できる位置合わせ部材と前記位置合わせ部材の先端が前記枠部の前記 IC収容部に対向した面から後退するように前記位置合わせ部材を付勢する付勢部材と、

前記 IC収容部の前記枠部に対向した面に設けられ、前記位置合わせ部材に当接して前記先端を前記所定位置に案内する位置合わせ穴とを含み、

前記被試験半導体デバイスを前記 IC収容部へローデイングまたはアンローデイングするときには、前記付勢部材による付勢に逆らって前記位置合わせ部材を前記枠部から前記 IC収容部に向力つて突出させ、前記位置合わせ部材の先端と前記位置合わせ穴とを嵌合させて前記 IC収容部を前記所定位置に案内する請求項 1に記載のインサート。

[7] 前記連結部が、前記枠部および前記 IC収容部を相対的に接近または離間させることができ、

前記案内部が、前記枠部または前記 IC収容部のいずれか一方において他方に対向した面から隆起する雄部と、前記他方にお、て前記一方に対向した面に前記雄部と相補的な形状で形成され前記雄部と嵌合することにより前記 IC収容部を前記所定位置に案内する雌部と、前記 IC収容部が前記枠部に近づくように前記枠部または前記 IC収容部を付勢する付勢部材とを含み、

前記被試験半導体デバイスを前記試験用ソケットに対して位置合わせするときには、前記付勢部材による付勢に逆らって前記 IC収容部を前記枠部から遠ざけることにより、前記 IC収容部が前記雄部および前記雌部による案内から開放される請求項 1 に記載のインサート。

[8] ひとつの前記枠部に対して複数の前記 IC収容部が装着され、前記 IC収容部の各々に対して前記案内部が個別に設けられている請求項 1から請求項 6までのいずれ力 1項に記載のインサート。

[9] 枠部、被試験半導体デバイスを支持する IC収容部、前記枠部および前記 IC収容部の相対位置を変化させ得る状態で前記枠部および前記 IC収容部を相互に連結する連結部、および、特定の期間において前記枠部に対する相対的な所定位置に前記 IC収容部を案内する案内部を備える複数のインサートと、

前記複数のインサートを支持する一部が開放された枠体と

を備え、半導体試験装置にぉヽて前記被試験半導体デバイスを収容するテストトレイ

[10] 枠部、被試験半導体デバイスを支持する IC収容部、前記枠部および前記 IC収容部の相対位置を変化させ得る状態で前記枠部および前記 IC収容部を相互に連結する連結部、および、特定の期間において前記枠部に対する相対的な所定位置に前記 IC収容部を案内する案内部を備えるインサートと、

複数の前記インサートを支持する、一部が開放された枠体を含む被試験半導体デバイス用テストトレイと、

前記被試験半導体デバイス用テストトレイに収容された前記被試験半導体デバイスに対してテストを実行するテスト部と

を含む半導体試験装置。