JPWO2007043177A1 - インサート、テストトレイおよび半導体試験装置 - Google Patents

Abstract

枠部５２０と、被試験半導体デバイス１００を支持するＩＣ収容部５３０と、枠部５２０およびＩＣ収容部５３０の相対位置を変化させ得る状態で、枠部５２０およびＩＣ収容部５３０を相互に連結する連結部と、特定の期間において、枠部５２０に対する相対的な所定位置にＩＣ収容部５３０を案内する案内部とを備え、半導体試験装置において被試験半導体デバイス１００を収容するインサート。

Description

本発明はインサート、テストトレイおよび半導体試験装置に関する。より詳細には、半導体試験装置において被試験半導体デバイスを収容するテストトレイに装着され、被試験半導体デバイスを直接に収容するインサートに関する。また、このインサートを複数備えたテストトレイと、さらにそのテストトレイを用いて試験を実施する半導体試験装置にも関する。

半導体装置の製造には試験工程が含まれている。試験工程は半導体試験装置により実施される。近年の生産量の増加に伴い、試験工程の効率も製造工程全体のスループットに大きな影響を与えるようになってきた。

半導体試験装置において被試験半導体デバイスを物理的に操作するハンドラには、カスタマテストトレイと呼ばれる容器に収容した被試験半導体デバイスが装入される。一方、試験装置に電気的に接続して試験を実行するときは、被試験半導体デバイスはテストトレイと呼ばれる容器に移しかえて取り扱われる。

テストトレイは被試験半導体デバイスと試験用ソケットとの電気的接続を得る操作に都合のよい構造を有している。即ち、テストトレイは下面の開放された容器で、被試験半導体デバイスを収容した状態でテストヘッドに設けられた試験用ソケットに向かって降下させることにより、被試験半導体デバイスのコンタクトパッドと試験用ソケットのコンタクトピンとを電気的に接続させることができる。

また、テストトレイには、多くの被試験半導体デバイスを収容して、これらを一括して試験に供することができるものがある。これにより、メモリ等の生産量の大きい半導体デバイスに対する試験工程の効率を向上させ、高いスループットを実現できる。

さらに、テストトレイにおいては、各被試験半導体デバイスはインサートと呼ばれる部材を介して収容される。また、インサートは、自身をテストトレイの枠体に固定するための枠部と、枠部に対して変位を許されたＩＣ収容部とを備えている。このような構造により、インサート自体、テストトレイおよび被試験半導体デバイスの熱膨張等を吸収して被試験半導体デバイスを保持できる。

下記特許文献１には、上記のようなテストトレイに対してローディングまたはアンローディングするときにＩＣチップを保持する部品吸着装置に関する記載がある。同文献の記載によると、保持するＩＣチップを位置合わせするための機構が部品吸着装置に装着される。これにより、部品吸着装置に対して規定の位置においてＩＣチップを保持させることができる。従って、テストヘッドにおいて、試験に供するＩＣチップのコンタクトパッド（ハンダボール）をＩＣソケットのコンタクトピンに正確に結合させ、有効な試験を確実に実行させることができる。

また、下記特許文献２には、前記したインサートに関する記載がある。同文献によると、インサートはそれ自体に対して変位可能に装着されたガイドコアを備え、このガイドコアに被試験電子部品ＩＣを収容する。更に、ガイドコアにガイド穴を、試験用のＩＣソケットにガイドピンをそれぞれ設けることにより、ＩＣソケットに対して被試験電子部品ＩＣを結合させるときに、被試験電子部品ＩＣとＩＣソケットとが自動的に位置合わせされる。これにより、有効な試験を確実に実行することができる。
特開平１１−３３３７７５号公報 特開２００１−３３５１９号公報

特許文献１に記載された吸着装置による被試験半導体デバイスの位置合わせは確実な試験の実行に有効である。しかしながら、吸着装置は取り扱うすべてのＩＣチップに対して位置合わせを行わなければならず、著しく高い耐久性が求められる。

一方、特許文献２に記載されたインサートは、変位するガイドコアに形成されたガイド穴と、試験用のＩＣソケット側に設置されたガイドピンとを含む案内部を備え、試験用ＩＣソケットに対してガイドコアが自動的に位置合わせをする。しかしながら、試験用ＩＣソケットに合わせてガイドコアと共に変位した被試験電子部品ＩＣは、試験用ＩＣソケット以外の部品に対して位置が整合しているとは限らない。

このため、テストトレイ（インサート）からアンローディングするときに、ずれた位置で吸着装置に保持され、更に、そのためにカスタマテストトレイへの収納に失敗する場合がある。また、カスタマテストトレイからテストトレイにローディングする場合にも、変位し得るガイドコアが当初よりずれた位置にあり、そのためにずれた位置で吸着装置に保持され、テストトレイへのローディングに失敗する場合もある。

そこで、本発明の第１の形態として、枠部と、被試験半導体デバイスを支持するＩＣ収容部と、枠部およびＩＣ収容部の相対位置を変化させ得る状態で、枠部およびＩＣ収容部を相互に連結する連結部と、特定の期間において、枠部に対する相対的な所定位置にＩＣ収容部を案内する案内部とを備え、半導体試験装置において被試験半導体デバイスを収容するインサートが提供される。これにより、被試験半導体デバイスをインサートにローディングまたはアンローディングするときに、インサートのＩＣ収容部が予め定められた所定位置に位置合わせされている。従って、ＩＣ収容部の変位に起因する吸着位置のずれ、ローディングされる被試験半導体デバイスのジャム等が生じることがない。

また、ひとつの実施形態として、上記インサートにおいて、被試験半導体デバイスがＩＣ収容部へローディングまたはアンローディングされるときには所定位置に向かって案内され、被試験半導体デバイスが試験用ソケットに近づいたときに、ＩＣ収容部は案内部による案内から開放される。これにより、インサート全体が持ち上げられているときは、ＩＣ収容部は自動的に所定位置に位置合わせされる。一方、インサートが試験用ソケット上に降下したときは案内が無効になり、ＩＣ収容部を自由に変位させることができる。

また、ひとつの実施形態として、上記インサートにおいて、案内部が、枠部またはＩＣ収容部を貫通して形成され、他方から遠ざかるほど内部が広くなるテーパ面を有する貫通穴を含み、連結部が、他方に結合された結合部と、枠部およびＩＣ収容部が相対的に接近または離間できる長さを有して貫通穴に挿通された軸部と、軸部を介して結合部に連結され、ＩＣ収容部および枠部の間隔が拡がったときにテーパ面に当接する当接部とを含む。これにより、インサート全体が持ち上げられているときは、当接部がテーパ面を滑落し、ＩＣ収容部は自動的に所定位置に位置合わせされる。一方、インサートが試験用ソケット上に降下したときは、試験用ソケットに当接したＩＣ収容部が枠部に対して相対的に持ち上げられるので、テーパ面および当接部による案内は無効になり、ＩＣ収容部を自由に変位させることができる。なお、具体的に後述するように、この構造は極めて簡潔に実現できるので、インサートの寸法およびコストを大きくすることもない。

また、ひとつの実施形態として、上記インサートにおいて、案内部が、枠部またはＩＣ収容部を貫通して形成され、他方から遠ざかるほど内部が広くなるテーパ面を有する貫通穴を含み、連結部が、他方に結合された結合部と、枠部およびＩＣ収容部が相対的に接近または離間できる長さを有して貫通穴に挿通された軸部と、軸部を介して結合部に連結され、且つ、自身から遠ざかるほど周面が広くなるテーパ面を有し、ＩＣ収容部および枠部の間隔が拡がったときにテーパ面に当接するテーパ状当接部とを含む。これにより、枠部に対するＩＣ収容部の案内と開放の機能が上記の場合と同様に形成されると共に、ＩＣ収容部の案内および開放の動作がより円滑になる。

また、他の実施形態として、上記インサートにおいて、案内部が、枠部またはＩＣ収容部を貫通して形成された貫通穴を含み、連結部が、枠部またはＩＣ収容部の他方に結合された結合部と、枠部およびＩＣ収容部が相対的に接近または離間できる長さを有して貫通穴に挿通された軸部と、軸部を介して結合部に連結され、ＩＣ収容部および枠部の間隔が拡がったときに貫通穴の開口端縁部に当接するテーパ状の当接部とを含む。これにより、インサート全体が持ち上げれられたときはＩＣ収容部の降下に伴って開口端縁部がテーパ状の当接部に沿って滑落するので、ＩＣ収容部は自動的に所定位置に位置合わせされる。一方、インサートが試験用ソケット上に降下したときは、試験用ソケットに当接したＩＣ収容部が枠部に対して相対的に持ち上げられるので、開口端縁部および当接部による案内は無効になり、ＩＣ収容部を自由に変位させることができる。また、具体的に後述するように、この構造も極めて簡潔に実現できるので、インサートの寸法およびコストを大きくすることがない。

また、他の実施形態として、上記インサートにおいて、案内部が、枠部に対して進退してＩＣ収容部に向かって突出できる位置合わせ部材と、位置合わせ部材の先端が枠部のＩＣ収容部に対向した面から後退するように位置合わせ部材を付勢する付勢部材と、ＩＣ収容部の枠部に対向した面に設けられ、位置合わせ部材に当接して先端を所定位置に案内する位置合わせ穴とを含み、被試験半導体デバイスをＩＣ収容部へローディングまたはアンローディングするときには、付勢部材による付勢に逆らって位置合わせ部材を枠部からＩＣ収容部に向かって突出させ、位置合わせ部材の先端と位置合わせ穴とを嵌合させてＩＣ収容部を所定位置に案内する。これにより、位置合わせ部材を押すことにより、インサートの枠部およびＩＣ収容部を所望のときに所定位置に位置合わせさせることができる。従って、被試験半導体デバイスのローディングまたはアンローディングの直前に位置合わせ部材を押すことにより、ＩＣ収容部の変位による被試験半導体デバイスの位置ずれを解消できる。

また、他の実施形態として、上記インサートにおいて、連結部が、枠部およびＩＣ収容部を相対的に接近または離間させることができ、案内部が、枠部またはＩＣ収容部のいずれか一方において他方に対向した面から隆起する雄部と、他方において一方に対向した面に雄部と相補的な形状で形成され雄部と嵌合することによりＩＣ収容部を所定位置に案内する雌部と、ＩＣ収容部が枠部に近づくように枠部またはＩＣ収容部を付勢する付勢部材とを含み、被試験半導体デバイスを試験用ソケットに対して位置合わせするときには、付勢部材による付勢に逆らってＩＣ収容部を枠部から遠ざけることにより、ＩＣ収容部が雄部および雌部による案内から開放される。これにより、インサートの枠部とＩＣ収容部とを意図的に離間させたときを除いて、両者の位置が常に整合する。従って、ＩＣ収容部を試験用ソケットに対して位置合わせしなければならないときにはＩＣ収容部の変位を許し、それ以外の期間はＩＣ収容部を所定位置に止めて位置ずれを発生させない。

更に、他の実施形態として、上記インサートにおいて、ひとつの枠部に対して複数のＩＣ収容部が装着され、ＩＣ収容部の各々に対して案内部が個別に設けられている。従って、被試験半導体デバイスのローディングまたはアンローディングのときに、ＩＣ収容部の位置ずれに起因する被試験半導体デバイスの位置ずれ、ジャム等が防止され、試験工程のスループットが向上される。

また、本発明の第２の形態として、枠部、被試験半導体デバイスを支持するＩＣ収容部、枠部およびＩＣ収容部の相対位置を変化させ得る状態で枠部およびＩＣ収容部を相互に連結する連結部、および、特定の期間において枠部に対する相対的な所定位置にＩＣ収容部を案内する案内部を備える複数のインサートと、複数のインサートを支持する一部が開放された枠体とを備え、半導体試験装置において被試験半導体デバイスを収容するテストトレイが提供される。これにより、多数のインサートを備えたテストトレイであって、各インサートにおいて各ＩＣ収容部がそれぞれ枠部に対して自動的に位置合わせするものが提供される。従って、被試験半導体デバイスの位置ずれを生じることなく、大量の被試験半導体デバイスを一括して確実に試験に供することができ、半導体製品の試験工程のスループットを向上させることができる。

また、本発明の第３の形態として、枠部、被試験半導体デバイスを支持するＩＣ収容部、枠部およびＩＣ収容部の相対位置を変化させ得る状態で枠部およびＩＣ収容部を相互に連結する連結部、および、特定の期間において枠部に対する相対的な所定位置にＩＣ収容部を案内する案内部を備えるインサートと、複数のインサートを支持する、一部が開放された枠体を含む被試験半導体デバイス用テストトレイと、被試験半導体デバイス用テストトレイに収容された被試験半導体デバイスに対してテストを実行するテスト部とを含む半導体試験装置が提供される。これにより、大量の被試験半導体デバイスに対して一括して試験を実行できる試験装置が提供される。従って、半導体製品の試験工程のスループットを向上させることができる。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションも発明となり得る。

上記のようなインサートは、被試験半導体デバイスを試験用ソケットに装荷するときにはＩＣ収容部の変位を許す一方で、自身に対して被試験半導体デバイスをローディングまたはアンローディングするときには、枠部およびＩＣ収容部の相互の位置関係が自動的に整合される。従って、試験用ソケットに対して良好な電気的接続が得られると同時に、吸着装置に対してずれた位置で保持されことがなく、ローディングまたはアンローディングのときにジャム等が生じない。

半導体試験装置１０の全体構造を示す図。 ハンドラ２０の機能的な構造を模式的に示す図。 テストトレイ３０の構造を示す分解斜視図。 単独のインサート４０を抜き出して示す斜視図。 ひとつの実施形態に係るインサート５０の構造を模式的に示す断面図。 ローディング部２３０またはアンローディング部２８０におけるインサート５０に対するローディングまたはアンローディングの過程６０を模式的に示す断面図。 テストチャンバ２５０内のテストヘッド１１０におけるインサート５０による被試験半導体デバイス１００の装荷の過程７０を模式的に示す断面図。 他の実施形態に係るインサート５５の構造を模式的に示す断面図。 更に他の実施形態に係るインサート５６の構造を模式的に示す断面図。 他の実施形態に係るインサート８０の構造とその機能を模式的に示す断面図。 他の実施形態に係るインサート９０の構造とその機能を模式的に示す断面図。

以下、発明の実施の形態を通じて本発明を説明する。ただし、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、半導体試験装置１０の全体構造を示す図である。同図に示すように、半導体試験装置１０は、被試験半導体デバイスを物理的に操作するハンドラ２０と、ハンドラ２０によって順次供給される被試験半導体デバイスに対して試験を実行するテストヘッド１１０と、被試験半導体デバイスに対して実行する試験を制御すると共に試験結果を評価するメイン装置１３０とを含んでいる。

ここで、メイン装置１３０、ケーブル１２０を介してテストヘッド１１０に接続され、その動作を制御している。また、テストヘッド１１０は、ハンドラ２０から供給される被試験半導体デバイスの各々に対してその都度電気的に結合され、メイン装置１３０による試験を被試験半導体デバイス上で実行させる。実行された試験の結果により評価を受けた被試験半導体デバイスは、再びハンドラ２０により搬送され、評価結果に応じて分類されて格納される。

図２は、図１に示した半導体試験装置１０で用いられるハンドラ２０の構造を模式的に示す図である。同図に示すように、ハンドラ２０は、格納部２１０を備えている。ここには試験に供される大量の被試験半導体デバイスが、カスタマトレイ（不図示）に収容された状態で格納されている。また、後述するように、試験後に分類された被試験半導体デバイスもここに格納される。

被試験半導体デバイスは、格納部２１０から順次搬出され、ローディング部２３０においてカスタマトレイからテストトレイ３０にローディングされる。このとき、各被試験半導体デバイスは、図示されていない吸着装置により吸着・保持され、ひとつずつテストトレイ３０に移し替られる。

多数の被試験半導体デバイスを収容したテストトレイ３０は、搬送部２２０により恒温槽２４０に搬送される。ここでは、設定された試験の条件に合わせて被試験半導体デバイスが加熱される場合もある。続いて、テストトレイ３０は、恒温槽２４０に隣接したテストチャンバ２５０に搬送される。

図１に示したように、ハンドラ２０はテストヘッド１１０の上方にせり出しており、このテストチャンバ２５０は、テストヘッド１１０の直上に位置している。従って、このテストチャンバ２５０の内部において、被試験半導体デバイスはテストヘッド１１０の試験用ソケットに装荷され、試験が実行される。このときも、試験用ソケットへの装荷はテストトレイ３０ごと一括して行われる。

テストチャンバ２５０内において試験を終えた被試験半導体デバイスは、除温槽２６０を経由して温度調節された後、依然としてテストトレイ３０に収容されたまたまま搬送部２７０によりアンローディング部２８０に載置される。アンローディング部２８０では、図示されていない吸着装置を用いてテストトレイ３０から被試験半導体デバイスが取り出され、試験結果に基づく評価に応じて分類され、分類毎にカスタマトレイに収容される。さらに、カスタマトレイに格納された被試験半導体デバイスは、再び格納部２１０に格納される。こうして、半導体試験装置に装入された被試験半導体デバイスは、試験による評価結果に応じて分類される。

図３は、図２に示したハンドラ２０で用いられるテストトレイ３０の構造を示す分解斜視図である。同図に示すように、テストトレイ３０は、枠体３１０と、それに装着されたインサート４０とを含んで形成されている。

枠体３１０は、互いに平行な複数の桟３２０と、枠体３１０および桟３２０の互いに対向した側面に形成された複数の取付片３１２を備え、下面は開放されている。これに対して、インサート４０は、取付片３１２に上方から搭載され、取付片３１２を貫通して装着されたファスナ３３０により枠体３１０または桟３２０に固定されている。

なお、図３中にはただひとつのインサート４０が描かれているが、実際には各取付片にインサート４０が装着される。また、各インサート４０は、後述するように、それぞれが複数の被試験半導体デバイスを収容できる。従って、テストトレイ３０全体では、例えば１２８個あるいは２５６個といったように大量の被試験半導体デバイスを収容できる。

図４は、図３に示したテストトレイ３０に装着されたインサート４０を単独で示す斜視図である。同図に示すように、各インサート４０は、被試験半導体デバイスを直接に収容する４個のＩＣ収容部４３０と、ＩＣ収容部４３０を一括して支持する枠部４２０とを備えている。また、インサート４０は、その上面から側面に回り込んで装着されたカバー４１０も備えている。

ここで、各ＩＣ収容部４３０は、枠部４２０に対して間隙をおいて装着されており、枠部４２０に対して少なくとも水平方向に、個別に変位できるように装着されている。また、ＩＣ収容部４３０の内側は、下方ほど狭くなるように形成されている。従って、上側から枠部４２０の開口を通過して装入された被試験半導体デバイスは、ＩＣ収容部４３０から抜け落ちることなく保持される。ただし、ＩＣ収容部４３０の底面は開放されているので、ここに収容された被試験半導体デバイスの下面は下方にむかって露出する。

図５は、インサート５０におけるＩＣ収容部５３０の枠部５２０に対する取付構造を示す部分断面図であり、図４中に示す矢印Ｓを含む鉛直面で切った断面を部分的に示している。なお、説明の便宜のために、図４でインサート４０に装着されていたカバー４１０の記載は省略している。

同図に示すように、インサート４０は、水平に配置された枠部５２０と、連結部材５５０により枠部５２０から懸架されたＩＣ収容部５３０とを備えている。

枠部５２０は、図上の略中央に、水平状態の被試験半導体デバイスを通過させ得る大きさの開口５２２を有する。ＩＣ収容部５３０に収容される被試験半導体デバイスは、この開口５２２を通過して装入される。

ＩＣ収容部５３０も、その略中央に被試験半導体デバイスを収容するための開口５３２を有する。ただし、この開口５３２は下方に向かって内部が狭くなり、装入された被試験半導体デバイスが落下しないように形成されている。従って、この開口５３２にローディングされた被試験半導体デバイスは、開口５３２内に支持されると同時に、その下面に形成されたコンタクトパッドを下方に向かって露出している。

連結部材５５０は、その軸部５５１の上端部５５３を枠部５２０に固定されている。また、軸部５５１は、ＩＣ収容部５３０に形成された貫通穴５３５の内側を通って、ＩＣ収容部５３０の略下面まで延在している。更に、軸部５５１の下端には、軸部５５１よりも大きな径を有する当接部５５５を備えている。また、枠部５２０の下面および当接部５５５の間の軸部５５１の長さは貫通穴５３５の長さに略等しい。

ここで、貫通穴５３５の内面は、その上端に比較して下端で開口が大きくなるようなテーパ面を形成している。これに対して、連結部材５５０の当接部５５５の径は、テーパ面の小径側内径よりも大きく、大径側内径よりも小さい。従って、ＩＣ収容部５３０が枠部５２０から遠ざかって降下しているとき、当接部５５５は貫通穴５３５のテーパ面に当接する。

更に、当接部５５５がテーパ面に当接したとき、ＩＣ収容部５３０はテーパ面の傾斜に従って滑落する。従って、ＩＣ収容部５３０は連結部材５５０と貫通穴５３５の各中心軸が一致する所定位置に自動的に案内される。このように、このインサート５０では、貫通穴５３５のテーパ面と連結部材５５０の当接部５５５とによって案内部５００が形成されている。

また、ＩＣ収容部５３０に形成された貫通穴５３５の内面は、軸部５５１よりも大きな内径を有している。従って、ＩＣ収容部５３０が枠部５２０に近づいた位置にあるときは、貫通穴５３５内面および軸部５５１の間隙により、ＩＣ収容部５３０は連結部材５５０および枠部５２０に対して水平方向に変位できる。

なお、以下、「所定位置」と記載した場合は、枠部５２０に対するＩＣ収容部５３０の相対位置について、枠部５２０の開口５２２の中心とＩＣ収容部５３０の開口５３２の中心とが同一鉛直線上に位置する状態を意味する。また、ＩＣ収容部５３０の開口５３２下端の縁部下面に形成されたガイド穴５３３については別途後述する。

図６は、図２に示したハンドラ２０のローディング部２３０またはアンローディング部２８０における、図５に示したインサート５０に対する被試験半導体デバイス１００のローディングまたはアンローディングの過程６０を模式的に示す図である。なお、ここで、他の図面と同じ構成要素に対しては同じ参照符号を付して重複する説明を省いている。

図６において、インサート５０は、図３に示したテストトレイ３０の枠体３１０に装着され、さらに、図２に示したハンドラ２０においてローディング部２３０またはアンローディング部２８０に載置されている。また、このインサート５０に対して、吸着装置２２５に吸着された被試験半導体デバイス１００が上方からローディングまたはアンローディングされようとしている。

ここで、インサート５０は、その一端（図中の左端）において、テストトレイ３０の枠体３１０の取付片３１２に枠部５２０の端部を固定されている（ファスナ３３０は不図示）。なお、図示は省略されているが、枠部５２０の他端は、テストトレイ３０の桟３２０に形成された取付片３１２に固定されている。

また、テストトレイ３０の枠体３１０はインサート５０よりも大きな高さを有している。従って、ＩＣ収容部５３０の下面は全く開放されており、自重により連結部材５５０の軸部５５１に沿って降下し切っている。従って、ＩＣ収容部５３０は、貫通穴５３５のテーパ面と連結部材５５０の当接部５５５とが当接することで枠部５２０から懸架されている。また、ＩＣ収容部５３０はテーパ面の傾斜に従って滑落するので、ＩＣ収容部５３０の開口５３２と枠部５２０の開口５２２とが同軸になる所定位置まで自動的に案内されている。

このように、ＩＣ収容部５３０が所定位置に位置合わせされているので、ＩＣ収容部５３０の開口５３２に被試験半導体デバイス１００をローディングする場合、吸着装置２２５と開口５３２も位置合わせされており、ジャム等が生じることがない。また、ＩＣ収容部５３０から被試験半導体デバイス１００をアンローディングするときも、ＩＣ収容部５３０が位置合わせされているので、吸着装置２２５は被試験半導体デバイス１００の適切な位置を吸着して保持できる。

図７は、図２に示したハンドラ２０のテストチャンバ２５０（テストヘッド１１０上）における、図５に示したインサート５０に収容された被試験半導体デバイス１００の試験用ソケット１１２への装荷の過程７０を模式的に示す図である。なお、ここで、他の図面と同じ構成要素に対しては同じ参照符号を付して重複する説明を省いている。また、テストトレイ３０の枠体３１０は図示を省略している。

ここでインサート５０は、図２に示したハンドラ２０のテストチャンバ２５０内で、テストヘッド１１０上の試験用ソケット１１２に向かって降下している。また、ＩＣ収容部５３０の開口５３２に収容された被試験半導体デバイス１００は、試験用ソケット１１２のコンタクトピン１１３に当接している。このため、枠部５２０の降下により、枠部５２０およびＩＣ収容部５３０の間が接近する。従って、連結部材５５０の当接部５５５と貫通穴５３５のテーパ面とが離れて案内部５００による案内から開放されたＩＣ収容部５３０は、水平に変位できるようになる。

さらに、ＩＣ収容部５３０の開口５３２下端の縁部下面に形成されたガイド穴５３３は、試験用ソケット１１２の側方に設けられたガイドピン１１４と嵌合する。従って、ＩＣ収容部５３０の開口５３２に収容された被試験半導体デバイス１００も、試験用ソケット１１２に対して正確に位置合わせされる。かくして、被試験半導体デバイス１００の下面に形成されたコンタクトパッド１０２は、コンタクトピン１１３に正確に結合される。

ここで、被試験半導体デバイス１００と試験用ソケット１１２とが結合された状態では、インサート５０において、枠部５２０およびＩＣ収容部５３０が水平方向について相互に位置がずれている場合がある。このような位置ずれが残った状態で例えば被試験半導体デバイス１００をアンローディングしようとすると、被試験半導体デバイス１００が枠部５２０の開口５２２に触れる等して搬送不良が生じる場合がある。しかしながら、この実施形態では、試験を終えてインサート５０が持ち上げられると、案内部５００が再び作用して、ＩＣ収容部５３０は所定位置に案内される。なお、案内部５００は、各ＩＣ収容部４３０に個別に形成することができる。

以上、図６および図７を参照して説明したように、このインサート５０は、ローディングまたはアンローディングのときのＩＣ収容部５３０の位置合わせと、試験用ソケット１１２に被試験半導体デバイス１００を装荷するときのＩＣ収容部５３０の水平方向の変位とを両立させている。従って、大量の被試験半導体デバイス１００を一括して扱いながら、ジャム等の障害が生じることがない。また、被試験半導体デバイス１００を試験用ソケット１１２に正確に装荷できるので有効な試験が確実に実行される。こうして、半導体装置製造のスループットが向上される。

図８は、図５に示したインサート５０の変形例であるインサート５５におけるＩＣ収容部５３０の取付構造を示す部分断面図である。なお、図６において、図５と同じ構成要素には同じ参照符号を付して重複する説明を省略している。

同図に示すように、このインサート５５では、ＩＣ収容部５３０に形成された貫通穴５３６の内面形状と、上端部５６３において枠部５２０に固定された連結部材５６０の当接部５６５の形状とが、図５に示したインサート５０に対して異なっている。即ち、インサート５５においてＩＣ収容部５３０に形成された貫通穴５３６の内径は、連結部材５６０の軸部５６１よりも大きな一定の径を有する。また、連結部材５６０の下端に形成された当接部５６５の径は、その上端において軸部５６１と等しく、その下端において貫通穴５３６の内径よりも大きい。

ＩＣ収容部５３０が枠部５２０から遠ざかって降下しているとき、連結部材５６０の当接部５６５は貫通穴５３６の下端縁部に当接する。当接した下端端部は当接部５６５のテーパ面の傾斜に従って滑落するので、ＩＣ収容部５３０は所定位置に自動的に案内される。このように、この実施形態では、貫通穴５３６の下端縁部と当接部５６５のテーパ面とによって案内部５００が形成されている。

一方、ＩＣ収容部５３０が枠部５２０に近づくように上昇した位置にあるとき、貫通穴５３５内面および連結部材５６０の軸部５６１の間隙により、ＩＣ収容部５３０は連結部材５５０に対して水平方向に変位できる。従って、例えばガイド穴５３３にガイドピン１１４が嵌合することにより、ＩＣ収容部５３０を試験用ソケット１１２に対して位置合わせすることができる。

図９は、図５に示したインサート５０の変形例であるインサート５６におけるＩＣ収容部５３０の取付構造を示す部分断面図である。なお、図９において、図５と同じ構成要素には同じ参照符号を付して重複する説明を省略している。

同図に示すように、このインサート５６では、上端部５６３において枠部５２０に固定された連結部材５６０の当接部５６５の形状が、図５に示したインサート５０に対して異なっている。即ち、インサート５６においてＩＣ収容部５３０に形成された貫通穴５３５の内径は、上端において内径が小さく、下端において内径が大きくなるテーパ状の内面を有する。

従って、ＩＣ収容部５３０が枠部５２０から遠ざかって降下しているときは、連結部材５６０の当接部５６５は貫通穴５３５の内面に当接する。貫通穴５３５内面は、当接部５６５のテーパ面の傾斜に従って滑落するので、ＩＣ収容部５３０は所定位置に自動的に案内される。このように、この実施形態では、貫通穴５３５の内面および当接部５６５のテーパ面によって案内部５００が形成されている。

一方、ＩＣ収容部５３０が枠部５２０に近づくように上昇した位置にあるとき、貫通穴５３５内面および連結部材５６０の軸部５６１の間隙により、ＩＣ収容部５３０は連結部材５５０に対して水平方向に変位できる。従って、例えばガイド穴５３３にガイドピン１１４が嵌合することにより、ＩＣ収容部５２０を試験用ソケット１１２に対して位置合わせすることができる。このように、貫通穴５３５および当接部５６５に同時にテーパ面を形成しても同様の効果を得ることができる。

なお、ここまでの各実施形態においては、連結部材５５０、５６０の一端を枠部５２０に固定していた。しかしながら、連結部材５５０、５６０の一端をＩＣ収容部５３０側に固定して、案内部５００を枠部５２０側に形成することもできる。

図１０は、他の実施形態に係るインサート８０の構造とその動作を説明する断面図である。同図に示すように、このインサート８０は、連結部材８５０とは別に、位置合わせ部材８６０を含む案内部８００を備えている。

即ち、連結部材８５０は、その軸部８５１の上端部８５３を枠部８２０に固定されている。また、軸部８５１は、ＩＣ収容部８３０に形成された貫通穴８３５に挿通され、ＩＣ収容部８３０下面側に形成された係止部８５５まで延在しており、枠部８２０に対してＩＣ収容部８３０を懸架している。ここで、貫通穴８３５の内径は、連結部材８５０の軸部８５１の径よりも大きく、連結部材８５０および枠部８２０に対してＩＣ収容部８３０が水平に変位することを許している。

なお、枠部８２０の下面から係止部８５５までの軸部８５１の長さは、ＩＣ収容部８３０の厚さよりも僅かに大きい程度となっている。これにより、ＩＣ収容部８３０は鉛直方向へは略変位しないが、水平方向には変位する。

一方、位置合わせ部材８６０は、枠部８２０に対して鉛直方向に変位できるように装着されている。位置合わせ部材８６０の下端部は、下方に行くほど細くなるテーパ部８６２をなす。これに対して、位置合わせ部材８６０の上端部８６６は水平な平坦面をなしている。また、位置合わせ部材８６０の中程には、径の大きな鍔部８６４が形成され、枠部８２０上面および鍔部８６４下面の間に付勢部材８７０を挟んでいる。

鍔部８６４および付勢部材８７０は、枠部８２０上面に形成された収容室８２５の内部に収容されている。付勢部材８７０は鍔部８６４を上方に付勢しているので、位置合わせ部材８６０全体が上方に付勢されている。なお、位置合わせ部材８６０および鍔部８６４が収容室８２５から抜け出さないように、止め具８８０が収容室８２５の上部を封止している。

さらに、ＩＣ収容部８３０には、連結部材８５０の軸部８５１を挿通した貫通穴８３５とは別に、上記位置合わせ部材８６０に対応した位置でＩＣ収容部８３０を貫通する位置合わせ穴８３６が形成されている。位置合わせ穴８３６は、ＩＣ収容部８３０が枠部８２０に対して所定位置にあるとき、位置合わせ部材８６０の直下に位置している。また、位置合わせ穴８３６の内径は位置合わせ部材８６０の外径と略等しい。

以上のように構成されたインサート８０において、位置合わせ部材８６０は上方に付勢されているので、押圧されていないときは枠部８２０に対して上昇して、下端のテーパ部８６２を、枠部８２０の下面よりも上方に後退させている。従って、ＩＣ収容部８３０は、連結部材８５０の軸部８５１と貫通穴８３５内面との間隙により水平に変位できる。

一方、ＩＣ収容部８３０を枠部８２０に対して位置合わせすべきとき、例えば被試験半導体デバイス１００をローディングまたはアンローディングするときは、まず、位置合わせ部材８６０の上端部８６６を適切な押圧部材２２７により押圧する。これにより、付勢部材８７０の付勢に逆らって位置合わせ部材８６０が枠部８２０に対して降下して、その下端のテーパ部８６２は枠部８２０の下方面に突出する。

位置合わせ部材８６０がさらに降下すると、テーパ部８６２は位置合わせ穴８３６の内部に進入する。このとき、位置合わせ穴８３６の上端縁部と、テーパ部８６２とが当接するので、ＩＣ収容部８３０はテーパ面の傾斜に沿って滑動して、所定位置まで変位する。こうして、ＩＣ収容部８３０は、枠部８２０に対して位置合わせされる。このように、このインサート８０では、位置合わせ部材８６０および位置合わせ穴８３６を用いて案内部８００が形成されている。

なお、上記インサート８０において、ＩＣ収容部８３０を位置合わせは吸着装置２２５の動作に先立つことが好ましい。そこで、押圧部材２２７に開口２２８を設け、その内側に吸着装置２２５を挿通している。これにより、吸着装置２２５および押圧部材２２７をそれぞれ個別に降下または上昇させられる。

上記のような実施形態では、ＩＣ収容部８３０の変位は水平方向に限られるので、鉛直方向についてインサート８０の寸法が増すことがない。また、ＩＣ収容部８３０が変位できる状態を基本として、位置合わせ部材８６０が押圧されたときに位置合わせされるという特徴がある。

図１１は、更に他の実施形態に係るインサート９０の構造とその動作を説明する断面図である。同図に示すように、このインサート９０も、連結部材９５０と案内部９００とを個別に備えている。

即ち、このインサート９０においても、枠部９２０およびＩＣ収容部９３０は連結部材９５０により結合されている。ただし、連結部材９５０の軸部９５１は、枠部９２０に形成された貫通穴９２４と、ＩＣ収容部９３０に形成された貫通穴９３４のいずれに対しても摺動できるように挿通されており、固定されていない。従って、枠部９２０およびＩＣ収容部９３０は相互に接近または離間する。

また、連結部材９５０の上端および下端には、各貫通穴９２４、９３４よりも径の大きな被当接部９５３および係止部９５５が形成されており、連結部材９５０は抜け落ちない。さらに、被当接部９５３および枠部９２０上面の間には、伸張方向に付勢された付勢部材９７０が装着されている。

ここで、枠部９２０に形成された貫通穴９２４の内径は、連結部材９５０の軸部９５１の外径と略等しい。従って、連結部材９５０は枠部９２０に対して、鉛直方向には摺動できるが、水平方向には変位しない。これに対して、ＩＣ収容部９３０に形成された貫通穴９３４は、連結部材９５０の軸部９５１の外径よりも十分に大きな内径を有する。従って、枠部９２０および連結部材９５０に対してＩＣ収容部９３０が水平方向に変位することが許される。

さらに、このインサート９０は、雄部９２６および雌部９３６を含む案内部９００を備えている。即ち、枠部９２０の下面には、突起状の雄部９２６が形成されている。一方、ＩＣ収容部９３０の上面には、雄部９２６と相補的な内面形状を有して陥没したが雌部９３６が形成されている。雄部９２６および雌部９３６は、枠部９２０およびＩＣ収容部９３０が略当接するまで接近したときに相互に嵌合して、ＩＣ収容部９３０を所定位置に案内する。なお、前記した連結部材９５０の軸部９５１は、連結部材９５０が押し下げられたときに雄部９２６が雌部９３６から抜け出るに足る間隔が枠部９２０およびＩＣ収容部９３０の間に形成されるに足る長さを有している。

以上のように構成されたインサート９０において、連結部材９５０は上方に付勢されているので、自身が押圧されていないときは、その下端の係止部９５５によりＩＣ収容部９３０を枠部９２０に向かって引き上げる。従って、雄部９２６および雌部９３６が嵌合してＩＣ収容部９３０は所定位置に案内される。

一方、ＩＣ収容部９３０の水平方向の変位を許すべきとき、例えば、試験用ソケット１１２に被試験半導体デバイス１００を装荷するときは、まず、連結部材９５０の上端を適切な押圧部材２５４により押圧して、付勢部材９７０の付勢に逆らって連結部材９５０を枠部９２０に対して降下させる。これにより、連結部材９５０下端の係止部９５５と共にＩＣ収容部９３０が降下するので、雄部９２６および雌部９３６の嵌合が解ける。

なお、案内部９００による位置合わせは、被試験半導体デバイス１００のコンタクトパッド１０２がコンタクトピン１１３に当接する前に開放されることが好ましい。そこで、両者が当接する前に連結部材９５０を押圧できるように、押圧部材２５４に開口２５６を設け、その内側にプッシャ２５２を挿通させている。これにより、プッシャ２５２および押圧部材２５４をそれぞれ個別に降下または上昇させられる。

上記のようにして、ＩＣ収容部９３０は枠部９２０に対して変位できる状態になる。この状態でインサート９０が降下すると、試験用ソケット１１２側部に設けられたガイドピン１１４と、ＩＣ収容部９３０の開口９３２の縁部下面に形成されたガイド穴９３３とが嵌合して、ＩＣ収容部９３０は試験用ソケット１１２に対して適切な位置に案内される。従って、被試験半導体デバイス１００と試験用ソケット１１２との間に良好な結合が得られる。

このように、この実施形態では、雄部９２６および雌部９３６を用いて案内部９００が形成されている。このインサート９０は、枠部９２０およびＩＣ収容部９３０が位置合わせされた状態を維持した状態を基本として、連結部材９５０が押し下げられたときにはじめてＩＣ収容部９３０の変位を許す。この点が図８に示したインサート８０と異なるので、用途に応じて適宜選択できる。

なお、上記実施形態では、枠部９２０側に雄部９２６を、ＩＣ収容部９３０側に雌部９３６をそれぞれ設けたが、これは逆でも差し支えないことはいうまでもない。また、上記実施形態では結合部材とは別に案内部９００を設けたが、図５あるいは図８に示したように、連結部材９５０を利用して案内部９００を形成することもできる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることができることは当業者に明らかである。また、その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

図４は、図３に示したテストトレイ３０に装着されたインサート４０を単独で示す斜視図である。同図に示すように、各インサート４０は、被試験半導体デバイスを直接に収容する２個のＩＣ収容部４３０と、ＩＣ収容部４３０を一括して支持する枠部４２０とを備えている。また、インサート４０は、その上面から側面に回り込んで装着されたカバー４１０も備えている。

Claims (10)

1. 枠部と、
   被試験半導体デバイスを支持するＩＣ収容部と、
   前記枠部および前記ＩＣ収容部の相対位置を変化させ得る状態で、前記枠部および前記ＩＣ収容部を相互に連結する連結部と、
   特定の期間において、前記枠部に対する相対的な所定位置に前記ＩＣ収容部を案内する案内部と
   を備え、半導体試験装置において前記被試験半導体デバイスを収容するインサート。
2. 前記被試験半導体デバイスが前記ＩＣ収容部へローディングまたはアンローディングされるときには前記所定位置に向かって案内され、
   前記被試験半導体デバイスが試験用ソケットに近づいたときに、前記ＩＣ収容部は前記案内部による案内から開放される
   請求項１に記載のインサート。
3. 前記案内部が、前記枠部または前記ＩＣ収容部を貫通して形成され、他方から遠ざかるほど内部が広くなるテーパ面を有する貫通穴を含み、
   前記連結部が、前記他方に結合された結合部と、前記枠部および前記ＩＣ収容部が相対的に接近または離間できる長さを有して前記貫通穴に挿通された軸部と、前記軸部を介して前記結合部に連結され、前記ＩＣ収容部および前記枠部の間隔が拡がったときに前記テーパ面に当接する当接部と
   を含む請求項１または請求項２に記載のインサート。
4. 前記案内部が、前記枠部または前記ＩＣ収容部を貫通して形成され、他方から遠ざかるほど内部が広くなるテーパ面を有する貫通穴を含み、
   前記連結部が、前記他方に結合された結合部と、前記枠部および前記ＩＣ収容部が相対的に接近または離間できる長さを有して前記貫通穴に挿通された軸部と、前記軸部を介して前記結合部に連結され、且つ、自身から遠ざかるほど周面が広くなるテーパ面を有し、前記ＩＣ収容部および前記枠部の間隔が拡がったときに前記テーパ面に当接するテーパ状当接部とを含む請求項１または請求項２に記載のインサート。
5. 前記案内部が、前記枠部または前記ＩＣ収容部を貫通して形成された貫通穴を含み、
   前記連結部が、前記枠部または前記ＩＣ収容部の他方に結合された結合部と、前記枠部および前記ＩＣ収容部が相対的に接近または離間できる長さを有して前記貫通穴に挿通された軸部と、前記軸部を介して前記結合部に連結され、前記ＩＣ収容部および前記枠部の間隔が拡がったときに前記貫通穴の開口端縁部に当接するテーパ状の当接部とを含む請求項１または請求項２に記載のインサート。
6. 前記案内部が、
   前記枠部に対して進退して前記ＩＣ収容部に向かって突出できる位置合わせ部材と、
   前記位置合わせ部材の先端が前記枠部の前記ＩＣ収容部に対向した面から後退するように前記位置合わせ部材を付勢する付勢部材と、
   前記ＩＣ収容部の前記枠部に対向した面に設けられ、前記位置合わせ部材に当接して前記先端を前記所定位置に案内する位置合わせ穴とを含み、
   前記被試験半導体デバイスを前記ＩＣ収容部へローディングまたはアンローディングするときには、前記付勢部材による付勢に逆らって前記位置合わせ部材を前記枠部から前記ＩＣ収容部に向かって突出させ、前記位置合わせ部材の先端と前記位置合わせ穴とを嵌合させて前記ＩＣ収容部を前記所定位置に案内する請求項１に記載のインサート。
7. 前記連結部が、前記枠部および前記ＩＣ収容部を相対的に接近または離間させることができ、
   前記案内部が、前記枠部または前記ＩＣ収容部のいずれか一方において他方に対向した面から隆起する雄部と、前記他方において前記一方に対向した面に前記雄部と相補的な形状で形成され前記雄部と嵌合することにより前記ＩＣ収容部を前記所定位置に案内する雌部と、前記ＩＣ収容部が前記枠部に近づくように前記枠部または前記ＩＣ収容部を付勢する付勢部材とを含み、
   前記被試験半導体デバイスを前記試験用ソケットに対して位置合わせするときには、前記付勢部材による付勢に逆らって前記ＩＣ収容部を前記枠部から遠ざけることにより、前記ＩＣ収容部が前記雄部および前記雌部による案内から開放される請求項１に記載のインサート。
8. ひとつの前記枠部に対して複数の前記ＩＣ収容部が装着され、前記ＩＣ収容部の各々に対して前記案内部が個別に設けられている請求項１から請求項６までのいずれか１項に記載のインサート。
9. 枠部、被試験半導体デバイスを支持するＩＣ収容部、前記枠部および前記ＩＣ収容部の相対位置を変化させ得る状態で前記枠部および前記ＩＣ収容部を相互に連結する連結部、および、特定の期間において前記枠部に対する相対的な所定位置に前記ＩＣ収容部を案内する案内部を備える複数のインサートと、
   前記複数のインサートを支持する一部が開放された枠体と
   を備え、半導体試験装置において前記被試験半導体デバイスを収容するテストトレイ。
10. 枠部、被試験半導体デバイスを支持するＩＣ収容部、前記枠部および前記ＩＣ収容部の相対位置を変化させ得る状態で前記枠部および前記ＩＣ収容部を相互に連結する連結部、および、特定の期間において前記枠部に対する相対的な所定位置に前記ＩＣ収容部を案内する案内部を備えるインサートと、
    複数の前記インサートを支持する、一部が開放された枠体を含む被試験半導体デバイス用テストトレイと、
    前記被試験半導体デバイス用テストトレイに収容された前記被試験半導体デバイスに対してテストを実行するテスト部と
    を含む半導体試験装置。

Images