CN101283283A - 插入件、测试托架及半导体测试装置 - Google Patents
插入件、测试托架及半导体测试装置 Download PDFInfo
- Publication number
- CN101283283A CN101283283A CNA2005800518043A CN200580051804A CN101283283A CN 101283283 A CN101283283 A CN 101283283A CN A2005800518043 A CNA2005800518043 A CN A2005800518043A CN 200580051804 A CN200580051804 A CN 200580051804A CN 101283283 A CN101283283 A CN 101283283A
- Authority
- CN
- China
- Prior art keywords
- aforementioned
- resettlement section
- frame portion
- semiconductor devices
- insert
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
- G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
- G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一种插入件,在半导体测试装置内,收容被测试半导体器件(100),其配置有:框部(520);支持被测试半导体器件(100)的IC收容部(530);在能够改变框部(520)以及IC收容部(530)的相对位置的状态下,彼此连接框部(520)以及IC收容部(530)的连接部;在特定期间内把IC收容部(530)引导到与框部(520)对应的相对性规定位置的导向部。
Description
技术领域
本发明涉及插入件、测试托架及半导体测试装置。更具体而言,涉及在半导体测试装置中,安装在收容被测试半导体器件的测试托架上,直接收容被测试半导体器件的插入件。此外还涉及配置了多个此种插入件的测试托架、以及使用该测试托架实施测试的半导体测试装置。
背景技术
半导体装置的生产中含有测试工序。测试工序可用半导体测试装置实施。随着近年来的产量增加,测试工序的效率也开始对整个生产工序的生产效率产生重大影响。
在半导体测试装置之中,物理性处理被测试半导体器件的处理机内安装了被测试半导体器件,其收容在被称之为专用测试托架的容器中。当通过给测试装置通电,实施测试时,被测试半导体器件需转移到被称之为测试托架的容器中进行处理。
测试托架具有便于把被测试半导体器件和测试座进行电连接操作的结构。也就是说,测试托架是底面开口的容器,通过使之在收容了被测试半导体器件的状态下,向测试头上设置的测试座下降,即可使被测试半导体器件的触块和测试座的触杆电连接。
此外,测试托架上有能够收容许多被测试半导体,将这些统一进行测试的构件。因此可提高存储器等产量大的半导体器件所对应的测试工序的效率,实现高效生产。
还有,在测试托架中,各被测试半导体器件可通过被称之为插入件的部件进行收容。此外,插入件配置有用来把自身固定到测试托架的框体上的框部,以及允许改变相对于框部的位置的IC收容部。由于具有此种结构,插入件本身可吸收测试托架以及被测试半导体器件的热胀等并保持被测试半导体器件。
在下述专利文献1中即有关于元件吸附装置的记述,其用于装入上述测试托架或从中取出时保持IC芯片。据该文献的记述,用来对合保持的芯片的机构被安装在元件吸附装置上。这样即可使IC芯片保持在相对于元件吸附装置的规定位置上。因此,可在测试头上使供测试的IC芯片的触块(焊球)与IC座的触杆正确结合,可靠地实施有效的测试。
此外,在下述专利文献2中有关于前述插入件的记述。据该文献称,插入件配置有可对其自身变位的导向芯,在该导向芯内收容被测试电子器件IC。此外,当通过在导向芯内设置导向孔、以及在测试用IC座内设置导向杆,使被测试电子器件IC与IC座结合时,可自动对合被测试电子器件IC和IC座。这样即可可靠地进行有效的测试。
专利文献1:特开平11-333775号公报
专利文献2:特开2001-33519号公报
发明内容
专利文献1中所述的采用吸附装置对合被测试半导体器件的方法对进行可靠的测试是有效的。然而,吸附装置必须对所处理的所有IC芯片进行对合。需有很高的耐用性。
另外,专利文献2中所述的插入件配置有包括变位的导向芯上形成的导向孔和设置在测试用IC座一侧的导向杆在内的导向部,导向芯与测试用IC座自动对合。然而,对合测试用IC座后与导向芯一同变位了的被测试电子器件IC,其位置未必与测试用IC座以外的器件匹配。
因此,当从测试托架(插入件)中取出时,往往以偏离的位置被吸附装置保持,甚至因此使往专用测试托架内的收容失败。此外当从专用测试托架装入测试托架情况下,有时也会出现可变位的导向芯处于偏离原来的位置,并在偏离后的位置上被吸附装置保持,因而导致往测试托架内的装入失败。
为此,作为本发明的第1种方式,可提供一种插入件,在半导体测试装置内,收容被测试半导体器件,其特征在于,配置有:框部;支持被测试半导体器件的IC收容部;在能够改变前述框部以及前述IC收容部的相对位置的状态下,彼此连接前述框部以及前述IC收容部的连接部;在特定期间内,把前述IC收容部引导到与前述框部对应的相对性规定位置的导向部。
这样一来,在把被测试半导体器件装入插入件之中或从中取出时,插入件的IC收容部即可与预先规定的位置对合。因此,不会产生源于IC收容部的变位的吸附位置偏离,以及装入的被测试半导体器件卡堵等问题。
此外,作为一种实施方式,在上述插入件中,被测试半导体器件在装入IC收容部或从中取出时被引导到规定位置,当被测试半导体器件靠近测试座时,IC收容部可脱离导向部的导向。这样即可在整个插入件被抬高时IC收容部自动对合规定位置。另外,当插入件下降到测试座上时,导向变为无效,可使IC收容部灵活变位。
此外,作为一种实施方式,在上述插入件中,导向部含有贯通孔,其通过贯穿框部及IC收容部形成,具有离另一方越远内部越宽的锥面;连接部含有:结合部,其与另一方结合;轴部,其具有框部以及IC收容部能够相对靠近或分离的长度,穿插在贯通孔中;抵接部,其通过轴部与结合部连接,IC收容部以及框部的间隔扩大时与锥面抵接。这样即可在整个插入件被抬高时,抵接部从锥面上滑下,IC收容部自动对合规定位置。另外,当插入件下降到测试座上时,由于与测试座抵接的IC收容部相对于框部被相对抬高,因而利用锥面以及抵接部的导向变为无效,可使IC收容部灵活变位。具体情况正如后文所述,由于该结构可极简便地实现,因而插入件的尺寸以及成本不会增加。
此外,作为一种实施方式,在上述插入件中,导向部含有贯通孔,其通过贯穿框部及IC收容部形成,具有离另一方越远内部越宽的锥面;连接部含有:结合部,其与另一方结合;轴部,其具有框部以及IC收容部能够相对靠近或分离的长度,穿插在贯通孔中;锥状抵接部,其通过轴部与结合部连接,且具有离自身越远圆周面越宽的锥面,IC收容部以及框部的间隔扩大时,与锥面抵接。这样即可形成与上述情况下相同的与框部对应的IC收容部的导向和开放功能,同时IC收容部的导向及开放动作更为顺畅。
此外,作为另一种实施方式,在上述插入件中,导向部含有贯通孔,其通过贯穿框部及IC收容部形成;连接部含有:结合部,其与框部及IC收容部的另一方结合;轴部,其具有框部以及IC收容部可相对接近或分离的长度,穿插在贯通孔中;锥状抵接部,其通过轴部与结合部连接,IC收容部以及框部的间隔扩大时与贯通孔的开口端缘部抵接。这样一来,当整个插入件被抬高时,由于随着IC收容部的下降,开口端缘部沿锥状抵接部滑下,因而IC收容部自动对合规定位置。另外,当插入件下降到测试座上时,由于与测试座抵接的IC收容部相对于框部被抬高,因而采用开口端缘部以及抵接部的导向变为无效,可使IC收容部灵活变位。此外,具体情况正如后文所述,由于该结构也可极为简便地实现,因而插入件的尺寸以及成本不会增加。
此外,作为另一种实施方式,在上述插入件中,导向部含有:对合件,其可通过相对于框部的进退向IC收容部突出;加力件,其以对合件的顶端从框部的IC收容部相向的面后退的形态向对合件加力。对合孔,其设置在与IC收容部与前述框部相向的面上,通过与对合件抵接,把顶端引导到规定位置;把被测试半导体器件装入IC收容部或从中取出时,通过对抗加力件的加力,使对合件从框部向IC收容部突出,通过使对合件的顶端和对合孔配合,把IC收容部引导到规定位置。这样即可通过按压对合件使插入件的框部,以及IC收容部在需要时与规定位置对合。因此,可在被测试半导体器件即将装入或取出时,通过按压对合件,消除因IC收容部的变位引起的被测试半导体器件的位置偏离。
此外,作为另一种实施方式,在上述插入件中,连接部可使框部以及IC收容部相对靠近或分离;导向部含有:隆起部,其从框部或IC收容部中的任意一方与另一方相向的面上隆起;凹陷部,其在另一方与一方相向的面上形成与隆起部互补的形状,通过与隆起部配合,把IC收容部引导到规定位置;加力件,其为使IC收容部向框部靠近,向框部或IC收容部加力;对合被测试半导体器件在测试座上的位置时,通过对抗加力件的力使IC收容部远离框部,IC收容部即可脱离隆起部以及凹陷部的导向。这样二者的位置长期保持匹配,除了有意使插入件的框部和IC收容部分离时。因此,必须使IC收容部与测试座对合时才允许IC收容部变位,其余期间,则通过把IC收容部固定在规定位置上,不使之发生位置偏离。
还有,作为另一种实施方式,在上述插入件中,可在一个框部上安装多个IC收容部,在各个IC收容部上均单独设置导向部。因此,当装入或取出被测试半导体器件时,可防止因IC收容部的位置偏离引起的被测试半导体器件的位置偏离及卡堵等,提高测试工序的生产效率。
此外,作为本发明的第2种方式,可提供一种测试托架,在半导体测试装置中收容被测试半导体器件,其配置有:多个插入件,其具有框部、支持被测试半导体器件的IC收容部、在能够改变框部以及IC收容部的相对位置的状态下,彼此连接框部以及IC收容部的连接部,以及在特定期间内,把IC收容部引导到与框部对应的相对规定位置的导向部;局部开放的框部,其支持多个插入件。这样即可提供一种配置了多个插入件的测试托架,在各插入件中各IC收容部自动对合各框部。因此,不会产生被测试半导体器件的位置偏离,能够可靠地把大量被测试半导体器件统一进行测试,提高半导体产品测试工序的生产效率。
此外,作为本发明的第3种方式,可提供一种半导体测试装置,其特征在于,含有:插入件,其具有框部、支持被测试半导体器件的IC收容部、在能够改变框部以及IC收容部相对位置的状态下,彼此连接框部以及IC收容部的连接部,以及在特定期间内,把IC收容部引导到与框部对应的相对规定位置的导向部;被测试半导体器件用测试托架,其含有支持多个插入件的、局部开放的框体;测试部,其对收容在被测试半导体器件用测试托架内的被测试半导体器件进行测试。这样即可提供一种测试装置,其可对大量半导体器件统一进行测试。因此可提高半导体产品的测试工序的生产效率。
而上述发明概要并未全部列举本发明的必要特征。这些特征群的次级组合也可构成发明。
发明效果
上述插入件在把被测试半导体器装入测试座时,允许IC收容部变位,而在相对于自身把被测试半导体器件装入或取出时,可自动匹配框部以及IC收容部的相互间的位置关系。因此相对于测试座,可获得良好的电连接,同时不会被吸附装置保持在偏离位置上,装入或取出时不会产生卡堵等。
附图说明
图1是半导体测试装置10的整体结构图。
图2是处理机20的功能性结构的模式图。
图3是测试托架30的结构分解示意图。
图4是把单独的插入件40拔出后显示的示意图。
图5是显示一种实施方式涉及的插入件50的结构剖视图。
图6是显示装入部230及取出部280中的插入件50所对应的装入及取出过程60的剖视图。
图7是显示测试室250内的测试头110上的采用插入件50的被测试半导体器件100的装入过程70的剖视图。
图8是显示另一种实施方式涉及的插入件55的结构剖视图。
图9是显示又一种实施方式涉及的插入件56的结构剖视图。
图10是显示另一种实施方式涉及的插入件80的结构及其功能的剖视图。
图11是显示另一种实施方式涉及的插入件90的结构及其功能的剖视图。
具体实施方式
下面通过发明的实施方式说明本发明。但以下的实施方式并不限定权利要求涉及的发明。此外,并非实施方式中说明的所有特征的组合均为发明的解决手段中必须具有的。
图1是半导体测试装置10的整体结构图。正如该图所示,半导体测试装置10包括:物理性操作被测试半导体器件的处理机20,对处理机20依次提供的被测试半导体器件实施测试的测试头110,控制对被测试半导体器件实施的测试、同时评价测试结果的主装置130。
此处的主装置130通过电缆120与测试头110连接,控制其动作。此外,测试头110对处理机20提供的各个被测试半导体器件分别进行电结合,使主装置130的测试在被测试半导体器件上实施。受到测试结果评价的被测试半导体器件,再次由处理机传送,按照评价结果分类并收容。
图2是显示图1所示的半导体测试装置10中使用的处理机20的结构图。正如该图所示,处理机20配置有收容部210。供测试的大量的半导体器件以收容在专用托架(未图示)上的状态被收容在此处。此外,正如后文所述,测试后被分类的被测试半导体器件也被收容在此处。
被测试半导体器件从收容部210中被依次取出,在装入部230中从专用托架装入测试托架30。这时,各个被测试半导体器件由未图示的吸附装置吸附并保持,一个一个地转移到测试托架30上。
收容了多个被测试半导体器件的测试托架30由传送部220传送到恒温槽240中。有时也可在此处结合设定的测试条件加热被测试半导体器件。接着,测试托架30被传送给与恒温槽240相邻的测试室250。
正如图1所示,处理机20在测试头110上方向前突出,该测试室250位于测试头110正上方,因此,在该测试室250内部,被测试半导体器件安装到测试头110的测试座上实施测试。这时,往测试座上的安装也可与测试托架30一同进行。
在测试室250内结束了测试的被测试半导体器件在通过降温槽260调节温度之后,依然保持收容在测试托架30上的状态由传送部270放置于取出部280上。在取出部280中,使用未图示的吸附装置,从测试托架30上取出被测试半导体器件,按照基于测试结果的评价分类,收容在各分类的专用托架中。还有,被收容在专用托架中的被测试半导体器件,再次被收容在收容部210中。这样,即可将装入半导体测试装置中的被测试半导体器件按照测试的评价结果分类。
图3是表示图2所示的处理机20中使用的测试托架30的结构分解示意图。正如该图所示,测试托架30由框体310、安装在其上的插入件40构成。
框体310配置有彼此平行的多根横条320、以及在框体310以及横条320彼此相向的侧面上形成的多个安装片312,底面为开放状。与之相对应,插入件40从上方搭载在安装片312上,利用贯穿安装片312后安装的扣钉330固定在框体310及横条320上。
图3中只画出一个插入件40,但实际上各个安装片上均可安装插入件40。此外,各插入件40正如后文所述,各自均可收容多个被测试半导体器件。因此,在整个测试托架30中可收容诸如128个或256个大量的被测试半导体器件。
图4是单独显示安装在图3所示的测试托架30上的插入件40的示意图。正如该图所示,各插入件40配置有直接收容被测试半导体器件的2个IC收容部430、以及统一支持IC收容部430的框部420。此外,插入件40还配置有从其上面向侧面环绕的护罩410。
此处的各IC收容部430均与框部420隔一定间隙进行安装,相对于框部420,以至少在水平方向上能够变位的形态安装。此外,在IC收容部430的内侧,呈越向下越窄的形状。因此,从上侧通过框部420的开口装入的被测试半导体器件能以不含从IC收容部430中脱落的形态保持。但由于IC收容部430的底面开放,因而收容在此处的被测试半导体器件的底面朝下露出。
图5是表示与插入件50中的IC收容部530的框部520对应的安装结构的局部剖视图,局部示出含图4中所示的箭头S在内的垂直面上的切割剖面。为了便于说明,省略了安装在图4中的插入件40上的护罩410的表述。
正如该图所示,插入件40配置有水平配置的框部520、以及利用连接件550悬吊在框部520上的IC收容部530。
框部520在图中的大体中央部位,具有其大小足以使水平状态的被测试半导体器件通过的开口522。收容在IC收容部530中的被测试半导体器件可通过该开口522安装。
IC收容部530在其大致中央部位也具有用来收容被测试半导体器件的开口532。但该开口532的内部呈越向下越窄的形状,以防装入的被测试半导体器件落下去。因此,被装入该开口532中的被测试半导体器件可支持在开口532内,同时使其底面上形成的触块向下方露出。
连接件550将其轴部551的上端部553固定在框部520上。此外,轴部551穿过IC收容部530上形成的贯通孔535的内侧后一直延伸到IC收容部530的大致底面上。在轴部551的下端还配置有直径比轴部551大的抵接部555。此外,框部520的底面以及抵接部555之间的轴部551的长度与贯通孔535的长度大致相等。
此处的贯通孔535的内面形成与其上端相比,下端的开口变大形成锥面。与之相对应,连接件550的抵接部555的直径比锥面小径一侧的内径大,比大径一侧的内径小。因此,当IC收容部530远离框部520下降时,抵接部555与贯通孔535的锥面抵接。
还有,当抵接部555与锥面抵接时,IC收容部530顺着锥面倾斜滑下。因此,IC收容部530被自动引导到连接件550和贯通孔535的各中心轴一致的规定位置。这样即可在插入件50中,利用贯通孔535的锥面和连接件550的抵接部555形成导向部500。
此外,在IC收容部530上形成的贯通孔535的内面具有比轴部551大的内径。因此,当IC收容部530处于靠近框部520的位置时,利用贯通孔535内面以及轴部551的间隙,IC收容部530可在水平方向上相对于连接件550以及框部520变位。
下文提到“规定位置”的情况下,表示对于与框部520对应的IC收容部530相对位置,框部520的开口522的中心和IC收容部530的开口532的中心处于同一垂直线上。此外,对于IC收容部530的开口532下端的缘部底面上形成的导向孔533,后文另述。
图6显示出图2所示的处理机20的装入部230及取出部280中的与图5所示的插入件50对应的被测试半导体器件100的装入及取出过程60。此处对与其它附图相同的构成要素标注相同的标号并省略重复性说明。
在图6中,插入件50被安装在图3所示的测试托架30的框体310上,并在图2所示的处理机20中,放置在装入部230或取出部280中。此外,对该插入件50,准备把被吸附装置225吸附的被测试半导体器件100从上方装入或取出。
此处的插入件50在其一端(图中为左端)的测试托架30的框体310的安装片312上固定着框部520的端部(扣钉330未图示)。虽然图示被省略,但框部520的另一端固定在测试托架30的横条320上形成的安装片312上。
此外,测试托架30的框体310具有比插入件50大的高度。因此,IC收容部530的底面全部开放,利用自重,沿连接件550的轴部551彻底下降。因此IC收容部530通过贯通孔535的锥面和连接件550的抵接部555的抵接,悬吊在框部520上。此外,由于IC收容部530是顺锥面倾斜滑下的,因而被自动引导到IC收容部530的开口532和框部520的开口522形成同轴的规定位置上。
如上所述,由于IC收容部530被对合在规定位置上,因而在把被测试半导体器件100装入IC收容部530的开口532中时,吸附装置225和开口532也被对合,不会产生卡堵等。此外,当从IC收容部530中取出被测试半导体器件100时,由于IC收容部530被对合,因而吸附装置225可在适当的位置上吸附并保持被测试半导体器件100。
图7显示出图2所示的处理机20的测试室250(测试头110上)中的、收容在图5所示的插入件50中的被测试半导体器件100往测试座112上安装的过程70。此处对与其它附图相同的构成要素标注同样的附图标记,并省略重复的说明。
此处的插入件50在图2所示的处理机20的测试室250内,正在向测试头110上的测试座112下降。此外,收容在IC收容部530的开口532中的被测试半导体器件100已与测试座112的触杆113抵接。因此,由于框部520的下降,框部520以及IC收容部530之间靠近。因此连接件550的抵接部555和贯通孔535的锥面分离,脱离了导向部500的导向的IC收容部530可在水平方向上变位。
还有,在IC收容部530的开口532下端缘部底面上形成的导向孔533与设置在测试座112侧向上的导向杆114配合。因此,收容在IC收容部530的开口532中的被测试半导体器件100也可与测试座112正确对合。这样一来,在被测试半导体器件100底面上形成的触块102即可与触杆113正确结合。
此处,在被测试半导体器件100和测试座112结合的状态下,在插入件50之中,框部520以及IC收容部530有时会在水平方向上彼此错位。若在留有此种位置错位的状态下,例如当打算取出被测试半导体器件100时,有时会因被测试半导体器件100与框部520的开口522接触而产生传送不良。然而,在此种实施方式中,结束测试后,插入件50一被抬高,通过导向部500再次起作用,IC收容部530即被引导到规定位置。而导向部500可在各IC收容部430上分别形成。
正如以上参照图6以及图7说明过的一样,该插入件50可使装入或取出时的IC收容部530的对合,以及把被测试半导体器件100装入测试座112时的IC收容部530的水平方向变位二者并存。因此,尽管统一处理大量被测试半导体器件100,却不会产生卡堵等故障。此外,由于可把被测试半导体器件100正确装入测试座112中,因而能可靠地实施有效的测试。这样即可提高半导体装置的生产效率。
图8是显示图5所示的插入件50的变形例的插入件55中的IC收容部530的安装结构的局部剖视图。在图8中,与图5相同的构成要素标注相同的附图标记并省略重复的说明。
正如该图所示,在该插入件55中,IC收容部530上形成的贯通孔536的内面形状,以及上端部563固定在框部520上的连接件560的抵接部565的形状有别于图5所示的插入件50。也就是说,在插入件55中,IC收容部530上形成的贯通孔536的内径具有比连接件560的轴部561大的固定直径。此外,连接件560的下端上形成的抵接部565的直径,其上端与轴部561相等,其下端比贯通孔536的内径大。
当IC收容部530朝远离框部520方向下降时,连接件560的抵接部565与贯通孔536的下端缘部抵接。由于抵接的下端缘部顺着抵接部565的锥面倾斜滑下,因而IC收容部530被自动引导到规定位置。如上所述,在该实施方式中,可利用贯通孔536的下端缘部和抵接部565的锥面形成导向部500。
另外,当IC收容部530处于靠近框部520的上升位置时,利用贯通孔535内面以及连接件560的轴部561的间隙,IC收容部530可相对于连接件550在水平方向上变位。因此,例如通过导向孔533和导向杆114的配合,即可使IC收容部530与测试座112对合。
图9是表示图5所示的插入件50的变形例中的插入件56中的IC收容部530的安装结构的局部剖视图。在图9中,与图5相同的构成要素标注相同的附图标记并省略重复的说明。
正如该图所示,在该插入件56中,上端部563中固定在框部520上的连接件560的抵接部565的形状有别于图5所示的插入件50。也就是说,在插入件56中,IC收容部530上形成的贯通孔535的内径具有上端内径小,下端内径大的锥状内面。
因此,当IC收容部530朝远离框部520的方向下降时,连接件560的抵接部565与贯通孔535的内面抵接。由于贯通孔535的内面顺抵接部565的锥面倾斜滑下,因而可将IC收容部530自动引导到规定位置。如上所述,在该实施方式中,利用贯通孔535的内面以及抵接部565的锥面形成了导向部500。
另外,当IC收容部530处于靠近框部520的上升位置时,可利用贯通孔535内面以及连接件560的轴部561的间隙,使IC收容部530相对于连接件550在水平方向上变位。因此,例如可通过导向孔533和导向杆114的配合使IC收容部530与测试座112对合。这样即可获得与在贯通孔535以及抵接部565上同时形成锥面相同的效果。
在此前的各种实施方式中,均把连接件550、560的一端固定在框部520上。然而,也可通过把连接件550、560的一端固定在IC收容部530一侧,在框部520一侧形成导向部500。
图10是说明另一种实施方式涉及的插入件80结构及其动作的剖视图。正如该图所示,该插入件80在连接件850以外,单独配置了含对合件860在内的导向部800。
也就是说,连接件850把其轴部851的上端部853固定在框部820上。此外,轴部851被穿插在IC收容部830上形成的贯通孔835中,一直延伸到IC收容部830底面一侧形成的卡定部855,相对于框部820,悬吊着IC收容部830。此处,贯通孔835的内径大于连接件850的轴部851的直径,允许IC收容部830相对于连接件850以及框部820水平变位。
从框部820的底面到卡定部855的轴部851的长度比IC收容部830的厚度略大。这样一来,IC收容部830在垂直方向上基本不变位,但在水平方向上变位。
另外,对合件860安装为可相对于框部820在垂直方向上变位。对合件860的下端部构成越向下越细的锥部862。与之相对应,对合件860的上端部866构成水平的平坦面。此外,在对合件860的中间部位形成外径大的突缘864,在框部820的上面以及突缘864的底面间夹着加力件870。
突缘864以及加力件870被收容在框部820上面形成的收容室825的内部。由于加力件870朝上向突缘864加力,因而使整个对合件860向上加力。为了防止对合件860以及突缘864从收容室825中脱落,固定件880封阻了收容室825的上部。
还有,IC收容部830在穿插了连接件850的轴部851的贯通孔835之外,在与上述对合件860对应的位置上形成贯穿IC收容部830的对合孔836。对合孔836相对于框部820处于规定位置时,位于对合件860的正下方。此外,对合孔836的内径与对合件860的外径大致相等。
在具有上述构成的插入件80中,由于对合件860向上加力,因而在未被按压时,相对于框部820上升,使下端的锥部862与框部820的底面相比,向上方后退。因此,IC收容部830可利用连接件850的轴部851和贯通孔835内面间的间隙水平变位。
另外,当打算使IC收容部830与框部820对合时,例如装入或取出被测试半导体器件100时,首先,利用适当的按压件227按压对合件860的上端部866。这样即可通过对抗加力件870的力使对合件860相对于框部820下降,其下端的锥部862向框部820的下方突出。
若对合件860进一步下降,则锥部862进入对合孔836的内部。这时,由于对合孔836的上端缘部与锥部862抵接,因而IC收容部830通过沿锥面的倾斜滑动,变位到规定位置。这样一来,IC收容部830即可与框部820对合。如上所述,在该插入件80中利用对合件860以及对合孔836形成了导向部800。
而在上述插入件80中,IC收容部830的对合最好在吸附装置225的动作之前进行。因此,在按压件227上设置开口228,在其内侧穿插了吸附装置225。这样即可使吸附装置225以及按压件227各自单独下降或上升。
在上述实施方式中,由于IC收容部830的变位被限定在水平方向上,因而在垂直方向上插入件80的尺寸并未增加。此外,还具有以IC收容部830能变位为基本状态,在对合件860被按压时对合的特征。
图11是用来说明另外一种实施方式涉及的插入件90的结构及其动作的剖视图。正如该图所示,该插入件90也单独配置了连接件950和导向部900。
也就是说,在该插入件90之中,框部920以及IC收容部930也是利用连接件950结合的。不过,连接件950的轴部951是以可在框部920上形成的贯通孔924、以及IC收容部930上形成的贯通孔934中滑动的形态穿插其中的,并未固定。因此框部920以及IC收容部930可彼此接近或分离。
此外,在连接件950的上端及下端形成直径比各贯通孔924、934大的被抵接部953以及卡定部955,连接件950不会脱落。另外,在被抵接部953以及框部920上面之间安装着向伸展方向加力的加力件970。
此处,框部920上形成的贯通孔924的内径与连接件950的轴部951的外径大致相等。因此,连接件950虽可相对于框部920在垂直方向上滑动,但在水平方向上不变位。与之相对应,在IC收容部930上形成的贯通孔934具有比连接件950的轴部951的外径还要大出许多的内径。因此,相对于框部920以及连接件950,允许IC收容部930在水平方向上变位。
该插入件90还配置有包括隆起部926以及凹陷部936在内的导向部900。也就是说,在框部920的底面上形成突起状的隆起部926。另外,在IC收容部930的上面形成具有与隆起部926互补的内面形状,向下凹陷的凹陷部936。隆起部926以及凹陷部936通过在框部920以及IC收容部930大致抵接之前彼此靠近时相互配合,把IC收容部930引导到规定位置。而前述连接件950的轴部951具有的长度,在框部920以及IC收容部930之间形成连接件950被按下时足以使隆起部926从凹陷部936中退出的间隔。
在具有上述构成的插入件90之中,由于连接件950向上加力,因而在未受到按压时,利用其下端的卡定部955把IC收容部930朝框部920方向抬起。因此,通过隆起部926以及凹陷部936的配合,即可把IC收容部930引导到规定位置。
另外,应允许IC收容部930在水平方向上变位时,例如往测试座112上装入被测试半导体器件100时,首先通过用适当的按压件254按压连接件950的上端,对抗加力件970的加力,使连接件950相对于框部920下降。这样一来,由于IC收容部930与连接件950下端的卡定部955一道下降,因而可解除隆起部926以及凹陷部936的配合。
而利用导向部900的对合,最好在被测试半导体器件100的触块102与触杆113抵接之前开放。因此,为了能在二者抵接前按压连接件950,在按压件254上设置了开口256,使推进件252穿插其内侧。这样即可使推进件252以及按压件254分别单独下降或上升。
通过采用以上方法,即出现IC收容部930可相对于框部920变位的状态。在该状态下,插入件90一下降,即可通过设置在测试座112侧部的导向杆114和IC收容部930的开口932的缘部底面上形成的导向孔933的配合,把IC收容部930引导到相对于测试座112的适当位置。因此,可在被测试半导体器件100和测试座112之间获得良好的结合。
如上所述,在该实施方式之中,使用隆起部926以及凹陷部936形成了导向部900。该插入件90以保持框部920以及IC收容部930的对合为基本状态,只有在连接件950被按压时才允许IC收容部930变位。由于此点与图8所示的插入件80不同,因而可根据用途适当选择。
而在上述实施方式中,是在框部920一侧设置了隆起部926,在IC收容部930一侧分别设置了凹陷部936的,但显然将此二者颠倒也完全可以。此外,上述实施方式中,是在结合件之外单独设置导向部900的,但也可像图5及图8所示那样,利用连接件950形成导向部900。
以上用实施方式说明了本发明,但本发明的技术范围并不局限于上述实施方式中所述的范围。业内人士都清楚可对上述实施方式加以多种变更或改良。此外从权利要求范围显然可知进行多种变更或改良的方式也包含在本发明的技术范围中。
Claims (10)
1、一种插入件,在半导体测试装置内,收容前述被测试半导体器件,其特征在于,配置有:
框部;
支持被测试半导体器件的IC收容部;
在能够改变前述框部以及前述IC收容部的相对位置的状态下,彼此连接前述框部以及前述IC收容部的连接部;
在特定期间内,把前述IC收容部引导到与前述框部对应的相对性规定位置的导向部。
2、根据权利要求1所述的插入件,其特征在于:
前述被测试半导体器件在被装入前述IC收容部或从中取出时被引导到前述规定位置;
当前述被测试半导体器件靠近测试座时,前述IC收容部脱离前述导向部的导向。
3、根据权利要求1或2所述的插入件,其特征在于:
前述导向部含有贯通孔,其通过贯穿前述框部及前述IC收容部形成,具有离另一方越远内部越宽的锥面;
前述连接部含有:结合部,其与前述另一方结合;轴部,其具有前述框部以及前述IC收容部能够相对靠近或分离的长度,穿插在前述贯通孔中;抵接部,其通过前述轴部与前述结合部连接,前述IC收容部以及前述框部的间隔扩大时与前述锥面抵接。
4、根据权利要求1或2所述的插入件,其特征在于:
前述导向部含有贯通孔,其通过贯穿前述框部及前述IC收容部形成,具有离另一方越远内部越宽的锥面;
前述连接部含有:结合部,其与前述另一方结合;轴部,其具有前述框部以及前述IC收容部能够相对靠近或分离的长度,穿插在前述贯通孔中;锥状抵接部,其通过前述轴部与前述结合部连接,且具有离自身越远周面越宽的锥面,前述IC收容部以及前述框部的间隔扩大时,与前述锥面抵接。
5、根据权利要求1或2所述的插入件,其特征在于:
前述导向部含有贯通孔,其通过贯穿前述框部及前述IC收容部形成;
前述连接部含有:
结合部,其与前述框部及前述IC收容部的另一方结合;轴部,其具有前述框部以及前述IC收容部可相对接近或分离的长度,穿插在前述贯通孔中;锥状抵接部,其通过前述轴部与前述结合部连接,前述IC收容部以及前述框部的间隔扩大时,与前述贯通孔的开口端缘部抵接。
6、根据权利要求1所述的插入件,其特征在于:
前述导向部含有:
对合件,其可通过相对于前述框部的进退向前述IC收容部突出;
加力件,其以前述对合件的顶端从与前述IC收容部相向的面后退的形态向前述对合件加力。
对合孔,其设置在前述IC收容部与前述框部相向的面上,通过与前述对合件抵接,把前述顶端引导到前述规定位置;
把前述被测试半导体器件装入前述IC收容部或从中取出时,通过对抗前述加力件的加力,使前述对合件从前述框部向前述IC收容部突出,通过使前述对合件的顶端和前述对合孔配合,把前述IC收容部引导到前述规定位置。
7、根据权利要求1所述的插入件,其特征在于:
前述连接部可使前述框部以及前述IC收容部相对靠近或分离;
前述导向部含有:
隆起部,其从前述框部或前述IC收容部中的任意一方与另一方相向的面上隆起;凹陷部,其在前述另一方与前述一方相向的面上呈与前述隆起部互补的形状,通过与前述隆起部配合,把前述IC收容部引导到前述规定位置;加力件,其为使前述IC收容部向前述框部靠近,向前述框部或前述IC收容部加力;
对合前述被测试半导体器件在前述测试座上的位置时,通过对抗前述加力件的加力使前述IC收容部远离前述框部,前述IC收容部即可脱离前述隆起部以及前述凹陷部的导向。
8、根据权利要求1至6任一项所述的插入件,其特征在于:可在一个前述框部上安装多个前述IC收容部,在各个前述IC收容部上均单独设有前述导向部。
9、一种测试托架,在半导体测试装置中收容前述被测试半导体器件,其配置有:
多个插入件,其具有框部;支持被测试半导体器件的IC收容部;在能够改变前述框部以及前述IC收容部的相对位置的状态下,彼此连接前述框部以及前述IC收容部的连接部;以及在特定期间内,把前述IC收容部引导到与前述框部对应的相对规定位置的导向部;
局部开放的框部,其支持前述多个插入件。
10、一种半导体测试装置,其特征在于,含有:
插入件,其具有框部;支持被测试半导体器件的IC收容部;在能够改变前述框部以及前述IC收容部相对位置的状态下,彼此连接前述框部以及前述IC收容部的连接部;以及在特定期间内,把前述IC收容部引导到与前述框部对应的相对规定位置的导向部;
被测试半导体器件用测试托架,其含有支持多个前述插入件的,局部开放的框体;
测试部,其对收容在前述被测试半导体器件用测试托架内的前述被测试半导体器件进行测试。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2005/018845 WO2007043177A1 (ja) | 2005-10-13 | 2005-10-13 | インサート、テストトレイおよび半導体試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101283283A true CN101283283A (zh) | 2008-10-08 |
CN101283283B CN101283283B (zh) | 2010-09-29 |
Family
ID=37942446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005800518043A Expired - Fee Related CN101283283B (zh) | 2005-10-13 | 2005-10-13 | 插入件、测试托架及半导体测试装置 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP4972557B2 (zh) |
KR (1) | KR100966169B1 (zh) |
CN (1) | CN101283283B (zh) |
TW (1) | TWI422841B (zh) |
WO (1) | WO2007043177A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102221670A (zh) * | 2010-04-13 | 2011-10-19 | 中芯国际集成电路制造(上海)有限公司 | 球栅阵列测试座 |
CN104251922A (zh) * | 2013-06-27 | 2014-12-31 | 深圳市江波龙电子有限公司 | 限位框、芯片测试装置及芯片测试方法 |
CN112986778A (zh) * | 2019-11-29 | 2021-06-18 | 泰克元有限公司 | 测试处理器 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013053991A (ja) * | 2011-09-06 | 2013-03-21 | Seiko Epson Corp | ハンドラー及び部品検査装置 |
US20130200915A1 (en) * | 2012-02-06 | 2013-08-08 | Peter G. Panagas | Test System with Test Trays and Automated Test Tray Handling |
JP2013185892A (ja) | 2012-03-07 | 2013-09-19 | Advantest Corp | ソケット、ソケットボード、電子部品試験装置 |
KR101339165B1 (ko) * | 2012-03-26 | 2013-12-09 | 주식회사 아이에스시 | 메쉬시트를 가진 핸들러용 인서트 및 핸들러용 인서트 |
KR101337418B1 (ko) * | 2012-07-11 | 2013-12-06 | 리노공업주식회사 | 테스트 핸들러 |
JP6809978B2 (ja) * | 2017-04-28 | 2021-01-06 | 株式会社アドバンテスト | 電子部品試験装置用のキャリア |
JP2019007783A (ja) * | 2017-06-22 | 2019-01-17 | 株式会社テセック | 電子部品用整列装置 |
CN114371321B (zh) * | 2022-01-21 | 2023-04-14 | 江西福昌发电路科技有限公司 | Pcb板孔口性能测试方法 |
KR20230157096A (ko) * | 2022-05-09 | 2023-11-16 | (주)포인트엔지니어링 | 전기 전도성 접촉핀 및 이를 구비하는 검사장치 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2940858B2 (ja) * | 1995-10-18 | 1999-08-25 | 株式会社アドバンテスト | Ic試験装置 |
US6369595B1 (en) * | 1999-01-21 | 2002-04-09 | Micron Technology, Inc. | CSP BGA test socket with insert and method |
TW530159B (en) * | 1999-07-16 | 2003-05-01 | Advantest Corp | Insert for electric devices testing apparatus |
JP4222442B2 (ja) * | 1999-07-16 | 2009-02-12 | 株式会社アドバンテスト | 電子部品試験装置用インサート |
JP4451992B2 (ja) * | 2001-02-28 | 2010-04-14 | 株式会社アドバンテスト | 試験用電子部品搬送媒体、電子部品試験装置および試験方法 |
JP2003315408A (ja) * | 2002-04-18 | 2003-11-06 | Mitsubishi Electric Corp | 半導体試験用テストボード |
-
2005
- 2005-10-13 KR KR1020087011334A patent/KR100966169B1/ko active IP Right Grant
- 2005-10-13 CN CN2005800518043A patent/CN101283283B/zh not_active Expired - Fee Related
- 2005-10-13 JP JP2007539793A patent/JP4972557B2/ja active Active
- 2005-10-13 WO PCT/JP2005/018845 patent/WO2007043177A1/ja active Application Filing
-
2006
- 2006-10-05 TW TW095137073A patent/TWI422841B/zh active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102221670A (zh) * | 2010-04-13 | 2011-10-19 | 中芯国际集成电路制造(上海)有限公司 | 球栅阵列测试座 |
CN104251922A (zh) * | 2013-06-27 | 2014-12-31 | 深圳市江波龙电子有限公司 | 限位框、芯片测试装置及芯片测试方法 |
CN104251922B (zh) * | 2013-06-27 | 2017-05-03 | 深圳市江波龙电子有限公司 | 限位框、芯片测试装置及芯片测试方法 |
CN112986778A (zh) * | 2019-11-29 | 2021-06-18 | 泰克元有限公司 | 测试处理器 |
Also Published As
Publication number | Publication date |
---|---|
KR100966169B1 (ko) | 2010-06-25 |
JPWO2007043177A1 (ja) | 2009-04-16 |
KR20080057340A (ko) | 2008-06-24 |
TW200730841A (en) | 2007-08-16 |
WO2007043177A1 (ja) | 2007-04-19 |
JP4972557B2 (ja) | 2012-07-11 |
TWI422841B (zh) | 2014-01-11 |
CN101283283B (zh) | 2010-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101283283B (zh) | 插入件、测试托架及半导体测试装置 | |
US7635269B2 (en) | Socket for electrical parts | |
CN104096684B (zh) | 半导体元件测试用分选机 | |
KR101823116B1 (ko) | 반도체 패키지 테스트 소켓 및 그를 구비하는 반도체 패키지 도킹 플레이트 | |
KR20110093456A (ko) | 반도체 패키지의 인서트 수납장치 | |
CN103178384A (zh) | 电气元件用插座 | |
KR101030227B1 (ko) | Ssd용 운반-시험 겸용 트레이 | |
KR101471652B1 (ko) | 인서트 및 이를 포함하는 반도체 패키지 테스트 장치 | |
TWI752087B (zh) | 半導體裝置檢查用插座 | |
KR20130056000A (ko) | 반도체 패키지용 인서트 및 이를 포함하는 테스트 장치 | |
KR20110003836A (ko) | 반도체 패키지 검사장치용 프레스 커버 | |
KR20160131965A (ko) | 테스트소켓 용 어댑터 | |
CN216209316U (zh) | 一种自动测试工装夹具 | |
KR101217823B1 (ko) | Led 칩 검사용 지그 유닛 | |
KR101652986B1 (ko) | 모듈 테스트 소켓 | |
KR102511698B1 (ko) | 반도체 패키지의 신호 속도 테스트 장치 | |
KR101544510B1 (ko) | 무빙 어댑터를 이용하여 프리 사이즈 인서팅이 가능한 패키지 인서트 가이드 및 얼라인 장치 | |
CN213342500U (zh) | 摄像头模组检测治具 | |
KR102198301B1 (ko) | 소켓 보드 조립체 | |
KR102287238B1 (ko) | 반도체 소자 테스트 장치 | |
JP2017116369A (ja) | 電子部品搬送装置および電子部品検査装置 | |
KR200389391Y1 (ko) | 반도체칩캐리어 | |
KR102072393B1 (ko) | 반도체소자 테스트용 핸들러 | |
KR102466458B1 (ko) | 반도체 칩 테스트 소켓 | |
WO2016157415A1 (ja) | 半導体検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100929 Termination date: 20111013 |