KR20130056000A - 반도체 패키지용 인서트 및 이를 포함하는 테스트 장치 - Google Patents

반도체 패키지용 인서트 및 이를 포함하는 테스트 장치 Download PDF

Info

Publication number
KR20130056000A
KR20130056000A KR1020110121714A KR20110121714A KR20130056000A KR 20130056000 A KR20130056000 A KR 20130056000A KR 1020110121714 A KR1020110121714 A KR 1020110121714A KR 20110121714 A KR20110121714 A KR 20110121714A KR 20130056000 A KR20130056000 A KR 20130056000A
Authority
KR
South Korea
Prior art keywords
slider
semiconductor package
pocket
insert
pressing
Prior art date
Application number
KR1020110121714A
Other languages
English (en)
Other versions
KR101882706B1 (ko
Inventor
최귀흠
강민수
엄태석
이승희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110121714A priority Critical patent/KR101882706B1/ko
Priority to US13/587,407 priority patent/US9024649B2/en
Publication of KR20130056000A publication Critical patent/KR20130056000A/ko
Application granted granted Critical
Publication of KR101882706B1 publication Critical patent/KR101882706B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 패키지용 인서트 및 이를 포함하는 테스트 장치를 개시한다. 반도체 패키지용 인서트는, 반도체 패키지를 수용하는 포켓이 형성된 몸체, 그리고 몸체에 설치되고, 슬라이드 방식으로 포켓을 개폐하는 슬라이딩 기구를 포함한다.

Description

반도체 패키지용 인서트 및 이를 포함하는 테스트 장치{INSERT FOR SEMICONDUCTOR PACKAGE AND TESTING APPARATUS WITH THE SAME}
본 발명은 반도체 패키지용 인서트 및 이를 포함하는 테스트 장치에 관한 것으로서, 더욱 상세하게는, 반도체 패키지의 수납을 위해 테스트 트레이에 제공되는 반도체 패키지용 인서트 및 이를 포함하는 테스트 장치에 관한 것이다.
반도체 칩은, 패키징 공정을 통해, 외부의 충격으로부터 보호될 수 있도록 반도체 패키지 형태로 가공된다. 반도체 패키지는 전기적 특성 테스트와 번인 테스트 등의 신뢰성 테스트를 거친 후, 사용자에게 전달된다. 테스트 장치 내에서, 반도체 패키지는 테스트 트레이 단위로 이송되며, 테스트 트레이에는 반도체 패키지를 수납하는 인서트가 제공된다.
본 발명의 목적은, 반도체 패키지 테스트 공정의 수율 손실을 줄이고, 생산성을 향상시킬 수 있는 반도체 패키지용 인서트 및 이를 포함하는 테스트 장치를 제공하는 것이다.
상기한 과제를 달성하기 위하여 본 발명의 실시 예에 따른 반도체 패키지용 인서트는, 반도체 패키지를 수용하는 포켓이 형성된 몸체; 및 상기 몸체에 설치되고, 슬라이드 방식으로 상기 포켓을 개폐하는 슬라이딩 기구를 포함한다.
본 발명의 실시 예에 따르면, 상기 슬라이딩 기구는, 상기 포켓을 중심으로, 서로 마주보도록 배치되는 제 1 및 제 2 슬라이더들; 상기 제 1 슬라이더로부터 상기 제 2 슬라이더를 향하는 제 1 방향으로 상기 제 1 슬라이더를 밀어주는 제 1 탄성체; 및 상기 제 2 슬라이더로부터 상기 제 1 슬라이더를 향하는 제 2 방향으로 상기 제 2 슬라이더를 밀어주는 제 2 탄성체를 포함할 수 있다.
본 발명의 실시 예에 따르면, 상기 슬라이딩 기구는, 상기 제 1 및 제 2 슬라이더들이 서로 접촉된 상태에서, 상기 제 1 슬라이더를 상기 제 2 방향으로, 그리고 상기 제 2 슬라이더를 상기 제 1 방향으로 밀어주는 가압 부재를 더 포함할 수 있다.
본 발명의 실시 예에 따르면, 상기 제 1 슬라이더의 상면에는, 상기 제 1 방향을 기준으로 하향 경사진 제 1 경사면이 형성되고, 상기 제 2 슬라이더의 상면에는, 상기 제 2 방향을 기준으로 하향 경사진 제 2 경사면이 형성되며, 상기 가압 부재는, 상하 방향으로 이동 가능하게 상기 몸체에 결합되며, 상기 제 1 경사면을 가압하는 제 1 가압 로드; 및 상기 상하 방향으로 이동 가능하게 상기 몸체에 결합되며, 상기 제 2 경사면을 가압하는 제 2 가압 로드를 포함할 수 있다.
본 발명의 실시 예에 따르면, 상기 제 1 및 제 2 가압 로드들에는 상기 상하 방향으로 길게 연장된 스토퍼 홀들이 형성되고, 상기 몸체에는 상기 스토퍼 홀들에 삽입되는 스토퍼 로드들이 제공되며, 상기 스토퍼 로드들이 상기 제 1 및 제 2 가압 로드들의 상하 이동을 제한할 수 있다.
본 발명의 일 실시 예에 따르면, 상기 제 1 가압 로드의 바닥면이 상기 제 1 경사면과 동일한 기울기로 경사지고, 상기 제 2 가압 로드의 바닥면이 상기 제 2 경사면과 동일한 기울기로 경사질 수 있다.
본 발명의 실시 예에 따르면, 상기 가압 부재는, 상기 제 1 가압 로드의 상단과 상기 제 2 가압 로드의 상단을 연결하는 누름 판을 더 포함하며, 상기 누름 판은, 상기 제 1 방향 및 상기 제 2 방향으로 길게 연장되고, 상기 포켓에 대응하는 개구부가 형성되며, 상기 제 1 및 제 2 가압 로드들의 상단들이 결합되는 상판; 상기 상판의 장변 가장자리로부터 아래 방향으로 연장된 측판들; 및 상기 측판들의 내면으로부터 돌출된 안내 돌기들을 포함하고, 상기 몸체에는, 상기 안내 돌기들을 가이드하는 안내 홈들이 형성될 수 있다.
본 발명의 실시 예에 따르면, 상기 포켓의 아래에 제공되며, 상기 반도체 패키지를 지지하는 인쇄 회로 기판; 및 상기 인쇄 회로 기판을 상기 포켓의 하단에 연결하는 탄성체를 더 포함하고, 상기 인쇄 회로 기판의 상면에는, 상기 반도체 패키지의 외부 단자들과 접촉하는 제 1 접속 단자들이 제공되고, 상기 인쇄 회로 기판의 하면에는 상기 제 1 접속 단자들과 전기적으로 연결된 제 2 접속 단자들이 제공될 수 있다.
상기한 과제를 달성하기 위하여 본 발명의 실시 예에 따른 반도체 패키지 테스트 장치는, 반도체 패키지를 수용하는 인서트; 상기 반도체 패키지에 테스트 신호를 인가하는 소켓; 및 상기 인서트를 가압하여, 상기 반도체 패키지를 상기 소켓에 접촉시키는 푸셔를 포함하고, 상기 인서트는, 상기 반도체 패키지를 수용하는 포켓이 형성된 몸체; 및 상기 몸체에 설치되고, 슬라이드 방식으로 상기 포켓을 개폐하는 슬라이딩 기구를 포함한다.
본 발명의 실시 예에 따르면, 상기 슬라이딩 기구는, 상기 포켓을 중심으로, 서로 마주보도록 배치되는 제 1 및 제 2 슬라이더들; 상기 제 1 슬라이더로부터 상기 제 2 슬라이더를 향하는 제 1 방향으로 상기 제 1 슬라이더를 밀어주는 제 1 탄성체; 및 상기 제 2 슬라이더로부터 상기 제 1 슬라이더를 향하는 제 2 방향으로 상기 제 2 슬라이더를 밀어주는 제 2 탄성체를 포함하고, 상기 포켓이 닫힌 상태에서, 상기 푸셔는 상기 제 1 및 제 2 슬라이더들을 가압하여, 상기 반도체 패키지를 상기 소켓에 접촉시킬 수 있다.
본 발명에 의하면, 인서트로부터 반도체 패키지의 이탈을 방지할 수 있다.
본 발명에 의하면, 반도체 패키지의 이탈에 의한 소켓의 파손을 방지할 수 있다.
본 발명에 의하면, 푸셔를 범용으로 사용할 수 있다.
본 발명에 의하면, 범용 푸셔의 사용에 의해, 푸셔의 제작 비용 및 교체 시간을 줄일 수 있고, 푸셔의 교체 오류에 따른 반도체 패키지의 파손을 방지할 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 패키지 테스트 장치를 보여주는 도면이다.
도 2는 도 1의 인서트의 사시도다.
도 3은 도 2의 인서트의 단면도이다.
도 4는 도 2의 인서트의 열림 상태를 보여주는 도면이다.
도 5는 본 발명의 다른 실시 예에 따른 인서트의 단면도이다.
도 6은 도 3의 인서트에 반도체 패키지를 수납하는 과정을 보여주는 도면이다.
도 7a 및 도 7b는 도 3의 인서트를 소켓부에 접촉하는 과정을 보여주는 도면들이다.
도 8 내지 도 10은 반도체 패키지의 두께 변화에 따른 슬라이더들의 단차부들의 높이 변화를 보여주는 도면들이다.
도 11은 본 발명의 다른 실시 예에 따른 인서트의 요부를 보여주는 도면이다.
도 12 및 도 13은 반도체 패키지의 두께 변화에 따른 인쇄 회로 기판의 위치 변화를 보여주는 도면들이다.
도 14a 및 도 14b는 도 11의 인서트를 소켓부에 접촉하는 과정을 보여주는 도면들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조 부호를 유사한 구성 요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제 1, 제 2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성 요소는 제 2 구성 요소로 명명될 수 있고, 유사하게 제 2 구성 요소도 제 1 구성 요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명한다.
(실시 예)
도 1은 본 발명의 실시 예에 따른 반도체 패키지 테스트 장치(1)를 보여주는 도면이다. 도 1을 참조하면, 반도체 패키지 테스트 장치(1)는 핸들러(10), 소켓부(20), 테스트 헤드(30) 및 제어부(40)를 포함한다.
핸들러(10)는 반도체 패키지들(PKG)을 소켓부(20)에 로딩/언로딩하고, 테스트 완료된 반도체 패키지들(PGK)을 테스트 결과에 따라 분류한다. 반도체 패키지들(PKG)은, 핸들러(10)에서, 트레이 단위로 이송된다. 반도체 패키지들(PKG)은 제 1 트레이(12)에 수납된 상태로 핸들러(10)에 공급된다. 핸들러(10)에는, 인서트들(13)을 가지는 제 2 트레이(14)가 제공된다. 인서트들(13)은 제 2 트레이(14) 내에 일정 배열로 배치된다. 제 1 트레이(12)에 수납된 반도체 패키지들(PKG)은, 이송 부재(16)에 의해, 제 2 트레이(14)의 인서트들(13)로 이송된다. 제 2 트레이(14)는 이송 로봇(미도시)에 의해 소켓부(20)로 이송된다. 즉, 반도체 패키지들(PKG)은 제2 트레이(14)의 인서트들(13)에 수납된 상태로 소켓부(20)로 이송된다. 반도체 패키지들(PKG)은, 푸셔(18)의 가압에 의해, 소켓부(20)의 소켓(미도시)에 접촉된다. 관련 기술 분야에서, 제 1 트레이(12)는 커스터머 트레이로 불리고, 제 2 트레이(14)는 테스트 트레이로 불린다.
소켓(미도시)을 포함하는, 소켓부(20)의 상부는, 핸들러(10) 내로 삽입되고, 소켓부(20)의 하부는 테스트 헤드(30) 위에 놓인다. 테스트 헤드(30)는 케이블(32)에 의해 제어부(40)와 전기적으로 연결된다. 제어부(40)는 케이블(32), 테스트 헤드(30) 및 소켓부(20)를 통해 반도체 패키지들(PKG)로 테스트 신호를 인가한다. 반도체 패키지들에서 판독된 응답 신호는 소켓부(20), 테스트 헤드(30) 및 케이블(32)을 통해 제어부(40)로 전송된다. 제어부(40)는, 응답 신호를 분석하여, 반도체 패키지들(PKG)의 전기적 신뢰성 여부를 결정한다.
도 2는 도 1의 인서트의 사시도다. 도 3은 도 2의 인서트의 단면도이다. 그리고, 도 4는 도 2의 인서트의 열림 상태를 보여주는 도면이다. 도 2 내지 도 4를 참조하면, 인서트들(13) 각각은, 몸체(100) 및 슬라이딩 기구(200)를 포함한다.
슬라이딩 기구(200)는 몸체(100)의 포켓(110)을 개폐한다. 포켓의 열림 상태에서, 반도체 패키지(PKG)가 포켓(110)에 수납된다. 포켓(110)의 닫힘 상태에서, 슬라이딩 기구(200)는 반도체 패키지(PKG)가 포켓(110)으로부터 이탈하는 것을 방지한다.
몸체(100)는 대체로 직육면체 형상을 가질 수 있다. 이하에서, 제 1 방향(Ⅰ)은 몸체(100)의 길이 방향들 중 어느 한 방향이고, 제 2 방향(Ⅱ)은 몸체(100)의 길이 방향들 중 다른 한 방향이다. 제 3 방향(Ⅲ)은 몸체(100)의 중심으로부터 상면을 향하는 방향이고, 제 4 방향(Ⅳ)은 몸체(100)의 중심으로부터 하면을 향하는 방향이다.
몸체(100)의 중심 영역에는 반도체 패키지(PKG)를 수용하는 포켓(110)이 형성된다. 포켓(110)은 사각형 모양의 단면을 가질 수 있고, 제 3 방향(Ⅲ) 및 제 4 방향(Ⅳ)으로, 몸체(100)를 관통할 수 있다.
포켓(110)의 모서리들의 하단에는 반도체 패키지(PKG)를 지지하는 지지 부재들(112)이 제공될 수 있다. 지지 부재들(112) 각각은, 포켓(110)의 모서리 형상에 대응하는 "ㄱ" 형상을 가지는 지지 판(112a)과, 지지 판(112a)의 하단으로부터 내측으로 돌출되는 돌출 판(112b)을 포함한다. 지지 판(112a)의 두께는 상단으로부터 하단으로 갈수록 점점 증가하여, 지지 판(112a)의 내면은 경사면을 형성할 수 있다.
몸체(100)의 내측에는, 포켓(110)을 중심으로, 제 2 방향(Ⅱ)으로 제 1 홈(120a)이 길게 형성되고, 제 1 방향(Ⅰ)으로 제 2 홈(120b)이 길게 형성된다. 제 1 및 제 2 홈들(120a,120b)은 포켓(110)에 연결된다. 후술할 제 1 슬라이더(210a)가 제 1 홈(120a)에 수용되고, 후술할 제 2 슬라이더(210b)가 제 2 홈(120b)에 수용된다.
슬라이딩 기구(200)는 슬라이드 방식으로 포켓(110)을 개폐한다. 슬라이딩 기구(200)는 제 1 및 제 2 슬라이더들(210a, 210b), 제 1 및 제 2 탄성체들(220a, 220b) 및 가압 부재(240)를 포함한다.
제 1 슬라이더(210a)와 제 2 슬라이더(210b)는 포켓(110)을 중심으로 서로 마주보도록 몸체(100)에 배치된다. 즉, 제 1 슬라이더(210a)는 몸체(100)의 제 1 홈(120a)에 수용되고, 제 2 슬라이더(210b)는 몸체(100)의 제 2 홈(120b)에 수용된다. 제 1 탄성체(220a)는 제 1 슬라이더(210a)와 제 1 홈(120a)의 내벽 사이에 배치되고, 제 1 슬라이더(210a)를 제 1 방향(Ⅰ)으로 밀어준다. 제 2 탄성체(220b)는 제 2 슬라이더(210b)와 제 2 홈(120b)의 내벽 사이에 배치되고, 제 2 슬라이더(210a)를 제 2 방향(Ⅱ)으로 밀어준다. 제 1 및 제 2 탄성체들(220a, 220b)은 압축 코일 스프링들일 수 있다. 제 1 및 제 2 슬라이더들(210a, 210b)은 제 1 및 제 2 탄성체들(220a, 220b)에 의해 서로 접촉하고, 포켓(110)을 클로징(Closing)한다.
제 1 슬라이더(210a)의 상면에는, 제 1 방향(Ⅰ)을 기준으로 하향 경사진 제 1 경사면(212a)이 형성된다. 제 1 슬라이더(210a)의 하면에는 제 1 단차부(214a)가 형성된다. 제 1 단차부(214a)는 포켓(110)에 수용된 반도체 패키지의 측면들 중 제 2 방향(Ⅱ)을 향하는 제 1 측면과, 반도체 패키지의 상면의 절반을 덮는다.
제 2 슬라이더(210b)의 상면에는, 제 2 방향(Ⅱ)을 기준으로 하향 경사진 제 2 경사면(212b)이 형성된다. 제 2 슬라이더(210b)의 하면에는 제 2 단차부(214b)가 형성된다. 제 2 단차부(214b)는 포켓(110)에 수용된 반도체 패키지의 측면들 중 제 1 방향(Ⅰ)을 향하는 제 2 측면과, 반도체 패키지의 상면의 나머지 절반을 덮는다.
가압 부재(240)는 제 1 슬라이더(210a)를 제 2 방향(Ⅱ)으로, 그리고 제 2 슬라이더(210b)를 제 1 방향(Ⅰ)으로 밀어, 포켓(110)을 오프닝(Opening)한다. 가압 부재(240)는 제 1 및 제 2 가압 로드들(242a, 242b)과, 누름 판(250)을 포함한다.
제 1 가압 로드(242a)는 제 3 방향(Ⅲ) 및 제 4 방향(Ⅳ)으로 이동 가능하게 몸체(100)에 결합된다. 제 1 가압 로드(242a)의 바닥면은 제 1 슬라이더(210a)의 제 1 경사면(212a)과 동일한 기울기로 경사질 수 있다. 이와 달리, 도 5에 도시된 바와 같이, 제 1 가압 로드(242'a)의 바닥면은 원호 형상의 곡면일 수 있다. 제 1 가압 로드(242a)에는 길이 방향으로 길게 연장된 제 1 스토퍼 홀(243a)이 형성된다. 몸체(100)에는 제 1 스토퍼 로드(130a)가 제공된다. 제 1 스토퍼 로드(130a)는 제 1 스토퍼 홀(243a)에 삽입된다. 제 1 스토퍼 로드(130a)는 제 1 가압 로드(242a)의 상하 이동을 제한한다.
제 2 가압 로드(242b)는 제 3 방향(Ⅲ) 및 제 4 방향(Ⅳ)으로 이동 가능하게 몸체(100)에 결합된다. 제 2 가압 로드(242b)의 바닥면은 제 2 슬라이더(210b)의 제 2 경사면(212b)과 동일한 기울기로 경사질 수 있다. 이와 달리, 도 5에 도시된 바와 같이, 제 2 가압 로드(242'b)의 바닥면은 원호 형상의 곡면일 수 있다. 제 2 가압 로드(242b)에는 길이 방향으로 길게 연장된 제 2 스토퍼 홀(243b)이 형성된다. 몸체(100)에는 제 2 스토퍼 로드(130b)가 제공된다. 제 2 스토퍼 로드(130b)는 제 2 스토퍼 홀(243b)에 삽입된다. 제 2 스토퍼 로드(130b)는 제 2 가압 로드(242b)의 상하 이동을 제한한다.
누름 판(250)은 상판(252), 측판들(254a, 254b), 그리고 안내 돌기들(256)을 포함한다. 상판(252)은 몸체(100)의 상면에 평행하고, 제 1 방향(Ⅰ) 및 제 2 방향(Ⅱ)으로 길게 연장된다. 몸체(100)의 중심부에는 포켓(110)에 대응하는 개구부가 형성된다. 상판(252)은 제 1 가압 로드(242a)의 상단과 제 2 가압 로드(242b)의 상단에 연결된다. 측판들(254a, 254b)은 상판(252)의 장변 가장자리로부터 아래 방향으로 연장된다. 안내 돌기들(256)은 측판들(254a, 254b)의 내면으로부터 몸체(100)를 향해 돌출된다. 몸체(100)의 측면에는 안내 홈들(140)이 형성된다. 안내 홈들(140)은 제 3 방향(Ⅲ) 및 제 4 방향(Ⅳ)으로 길게 연장될 수 있다. 안내 홈들(140)은 안내 돌기들(256)의 상하 이동을 안내한다.
도 6은 도 3의 인서트에 반도체 패키지를 수납하는 과정을 보여주는 도면이다. 도 1 및 도 6을 참조하면, 이송 부재(16)는, 반도체 패키지(PKG)를 제 1 트레이(12)로부터 제 2 트레이(14)의 인서트(13)로 이송한다. 이송 부재(16)는 반도체 패키지(PKG)를 픽업하는 픽커(16-1)와, 픽커(16-1)에 결합된 누름 핀들(16-2)을 포함한다. 누름 핀들(16-2)은 픽커(16-1)의 하면으로부터 수직한 방향, 즉 제 4 방향(Ⅳ)으로 연장된다.
픽커(16-1)는 제 1 트레이(12)에 수납된 반도체 패키지(PKG)를 진공 흡착하고, 제 2 트레이(14)의 인서트(13) 위로 이동한다. 픽커(16-1)의 하강에 의해, 누름 핀들(16-2)이 인서트(13)의 누름 판(250)의 상판(252)을 제 4 방향(Ⅳ)으로 가압한다.
누름 판(250)이 가압되면, 누름 판(250)이 하강한다. 이에 의해 제 1 가압 로드(242a)가 제 1 슬라이더(210a)의 제 1 경사면(212a)을 가압하고, 제 2 가압 로드(242b)가 제 2 슬라이더(210b)의 제 2 경사면(212b)을 가압한다.
제 1 및 제 2 가압 로드들(242a, 242b)과 제 1 및 제 2 경사면들(212a, 212b) 사이의 쐐기 작용에 의해, 제 1 슬라이더(210a)가 제 2 방향(Ⅱ)으로 이동하고, 제 2 슬라이더(210b)가 제 1 방향(Ⅰ)으로 이동한다. 제 1 및 제 2 슬라이더들(210a, 210b)의 이동에 의해 포켓(110)이 개방된다. 픽커(16-1)는 반도체 패키지(PKG)를 블로잉(Blowing)하여, 개방된 포켓(110)에 반도체 패키지(PKG)를 수납한다. 이때, 반도체 패키지(PKG)는 지지 부재들(112)의 지지판들(112a)의 경사면들을 타고 내려가, 돌출 판들(112b) 상에 안착된다.
이후, 픽커(16-1)가 상승하면, 제 1 탄성체(220a)가 제 1 슬라이더(210a)를 제 1 방향(Ⅰ)으로 밀고, 제 2 탄성체(220b)가 제 2 슬라이더(210b)를 제 2 방향(Ⅱ)으로 밀어, 제 1 및 제 2 슬라이더들(210a, 210b)이 포켓(110)을 클로징한다. 이때, 제 1 슬라이더(210a)의 제 1 단차부(214a)와, 제 2 슬라이더(210b)의 제 2 단차부(214b)가 반도체 패키지(PKG)의 상면과 측면을 덮는다. 제 1 및 제 2 슬라이더들(210a, 210b)의 이동에 의해, 제 1 및 제 2 가압 로드들(242a, 242b)과 누름 판(250)은 상승하여, 초기 위치로 복귀한다.
도 7a 및 도 7b는 도 3의 인서트를 소켓부에 접촉하는 과정을 보여주는 도면들이다. 도 1, 도 7a 및 도 7b를 참조하면, 소켓부(20)는 소켓(22), 테스트 회로 기판(24), 소켓 가이드(26)를 포함한다. 소켓(22)은 복수 개의 소켓 핀들(23)을 가진다. 소켓 핀들(23)은, 예를 들어, 포고 핀들일 수 있다. 소켓(22)이 테스트 회로 기판(24) 상에 놓이고, 소켓 핀들(23)은 테스트 회로 기판(24)상의 회로 배선에 전기적으로 연결된다. 소켓 가이드(26)는 소켓(24)을 둘러싸도록, 테스트 회로 기판(22)에 놓인다.
반도체 패키지(PKG)가 수납된 인서트(13)가 소켓부(20)의 상부로 이송된다. 이송 과정에서, 외부 충격이 인서트(13)에 작용할 수 있다. 그러나, 반도체 패키지(PKG)는 제 1 및 제 2 슬라이더들(210a, 210b)에 의해 클로징된 포켓(110)에 수납되어 있기 때문에, 외부 충격에 의해 포켓(110)으로부터 이탈될 수 없다. 또한, 반도체 패키지(PKG)의 이탈이 방지되므로, 소켓부(20)의 소켓(24)이, 이송 과정에서 이탈되는 반도체 패키지(PKG)에 의해 파손되는 것을 방지할 수 있다.
인서트(13)의 위치는, 반도체 패키지(PKG)의 외부 단자들(T)과 소켓 핀들(23)이 정렬되도록, 미세 조정된다. 인서트(13)의 상부에는, 푸셔(18)가 위치한다.(도 7a)
이후, 인서트(13)가 소켓 가이드(26) 상에 놓이고, 반도체 패키지(PKG)의 외부 단자들(T)이 소켓 핀들(23)과 접촉한다. 외부 단자들(T)과 소켓 핀들(23)의 접촉에 의해, 반도체 패키지(PKG)가 밀어 올려지고, 반도체 패키지(PKG)의 상면은 제 1 및 제 2 슬라이더들(210a, 210b)의 제 1 및 제 2 단차부들(214a, 214b)에 접촉된다. 이 상태에서, 푸셔(18)가 하강하여, 제 1 및 제 2 슬라이더들(210a, 210b)을 가압한다. 테스트 신호는 소켓 핀들(23)로부터 반도체 패키지(PKG)의 외부 단자들(T)로 전달되고, 반대로, 응답 신호는 반도체 패키지(PKG)의 외부 단자들(T)로부터 소켓 핀들(23)로 전달된다.
도 8 내지 도 10은 반도체 패키지의 두께 변화에 따른 슬라이더들의 단차부들의 높이 변화를 보여주는 도면들이다. 도 8 내지 도 10을 참조하면, 인서트는, 반도체 패키지(PKG)의 상면과 제 1 및 제 2 단차부들(214a, 214b)의 수평면들 사이의 간격이 기설정된 간격(t)으로 유지되도록, 반도체 패키지에 따라 달라질 수 있다. 즉, 서로 다른 높이를 가지는 반도체 패키지들에 따라, 반도체 패키지들에 종속적인 다른 인서트가 사용될 수 있다.
예를 들어, 높이 H1인 반도체 패키지(PKG)가 인서트에 수납되는 경우, 간격(t)의 유지를 위해, 제 1 및 제 2 슬라이더들(210a, 210b)의 상면들과 제 1 및 제 2 단차부들(214a, 214b)의 수평면들 사이의 거리가 L1이 된다고 가정한다.(도 8)
H1 보다 작은 높이 H2를 가지는 반도체 패키지(PKG)를 인서트에 수납하기 위해서는, L1보다 큰 L2를 가지는 다른 인서트가 제공될 수 있다.(도 9) 이와 반대로, H1 보다 큰 높이 H3를 가지는 반도체 패키지(PKG)를 인서트에 수납하기 위해서는, L1보다 작은 L3를 가지는 다른 인서트가 제공될 수 있다.(도 10) L2와 L3는, 제 1 및 제 2 슬라이더들(210a, 210b)의 상면들과 제 1 및 제 2 단차부들(214a, 214b)의 변경된 수평면들 사이의 거리이다.
이와 같이, 반도체 패키지의 높이 변화에 대응하여, 제 1 및 제 2 슬라이더들(210a, 210b)의 상면들과 제 1 및 제 2 단차부들(214a, 214b)의 수평면들 사이의 거리가 다른 인서트를 사용함으로써, 푸셔(18)를 범용으로 사용할 수 있다. 이는, 제 1 및 제 2 단차부들(214a, 214b)의 수평면들과 반도체 패키지(PKG)의 상면 사이의 간격(t)을 일정하게 유지하면, 푸셔(18)의 작동 거리를 동일하게 유지할 수 있기 때문이다.
범용 푸셔(18)가 사용되면, 푸셔(18)의 제작 비용 및 교체 시간이 줄어들 수 있다. 또한, 푸셔(18)의 교체 오류에 의해 발생하는, 접촉 불량 또는 반도체 패키지(PKG) 및 소켓(22)의 파손이 방지될 수 있다.
도 11은 본 발명의 다른 실시 예에 따른 인서트의 요부를 보여주는 도면이다. 도 11을 참조하면, 포켓(미도시)의 모서리들의 하단에는 반도체 패키지(PKG)를 가이드하는 가이드 부재들(112')이 제공될 수 있다. 가이드 부재들(112') 각각은 포켓의 모서리 형상에 대응하는 "ㄱ" 형상을 가지고, 가이드 부재들(112')의 두께는 상단으로부터 하단으로 갈수록 점점 증가하여, 가이드 부재들(112')의 내면들은 경사면을 형성할 수 있다.
가이드 부재들(112')의 아래에는, 인쇄 회로 기판(310)이 제공될 수 있다. 인쇄 회로 기판(310)의 상면에는 제 1 접속 단자들(312)이 제공되고, 인쇄 회로 기판(310)의 하면에는 제 1 접속 단자들(312)과 전기적으로 연결된 제 2 접속 단자들(314)이 제공될 수 있다. 인쇄 회로 기판(310)은 탄성체들(320)에 의해 가이드 부재들(112')의 하단에 연결될 수 있다. 탄성체들(320)은 코일 스프링일 수 있다.
인서트로 공급되는 반도체 패키지(PKG)는 가이드 부재들(112')의 경사면을 타고 내려가, 인쇄 회로 기판(310)상에 안착된다. 이때, 반도체 패키지(PKG)의 외부 단자들은 인쇄 회로 기판(310)의 제 1 접속 단자들(312)과 접촉한다.
인서트는, 반도체 패키지(PKG)의 상면과 제 1 및 제 2 단차부들(214a, 214b)의 수평면들 사이의 간격이 기설정된 간격(t')으로 유지되도록, 반도체 패키지에 따라 달라질 수 있다. 즉, 서로 다른 높이를 가지는 반도체 패키지들에 따라, 반도체 패키지들에 종속적인 다른 인서트가 사용될 수 있다.
예를 들어, 높이 H'1인 반도체 패키지(PKG)가 인서트에 수납되는 경우, 간격(t')의 유지를 위해, 제 1 및 제 2 슬라이더들(210a, 210b)의 상면들과 인쇄 회로 기판(310)의 상면 사이의 거리가 L'1이 된다고 가정한다.(도 11)
H'1 보다 작은 높이 H'2를 가지는 반도체 패키지(PKG)를 인서트에 수납하기 위해서는, L'1보다 작은 L'2의 거리를 가지는 다른 인서트가 제공될 수 있다.(도 12) 이와 반대로, H'1 보다 큰 높이 H'3를 가지는 반도체 패키지(PKG)를 인서트에 수납하기 위해서는, L'1보다 큰 L'3의 거리를 가지는 다른 인서트가 제공될 수 있다.(도 13) L'2와 L'3는, 제 1 및 제 2 슬라이더들(210a, 210b)의 상면들과 위치가 변경된 인쇄 회로 기판(31)의 상면 사이의 거리이다.
이와 같이, 반도체 패키지의 높이 변화에 대응하여, 제 1 및 제 2 슬라이더들(210a, 210b)의 상면들과 인쇄 회로 기판(310)의 상면 사이의 거리가 다른 인서트를 사용함으로써, 푸셔(18)를 범용으로 사용할 수 있다. 이는, 제 1 및 제 2 단차부들(214a, 214b)의 수평면들과 반도체 패키지(PKG)의 상면 사이의 간격(t')을 일정하게 유지하면, 푸셔(18)의 작동 거리를 동일하게 유지할 수 있기 때문이다.
도 14a 및 도 14b는 도 11의 인서트를 소켓부에 접촉하는 과정을 보여주는 도면들이다. 도 14a 및 도 14b를 참조하면, 반도체 패키지(PKG)가 수납된 인서트가 소켓부(20)의 상부로 이동된다. 인서트의 위치는, 인쇄 회로 기판(310)의 제 2 접속 단자들(314)과 소켓 핀들(23)이 정렬되도록, 미세 조정된다. 인서트의 상부에는, 푸셔(18)가 위치한다.
이후, 인서트의 하강에 의해, 인쇄 회로 기판(310)의 제 2 접속 단자들(314)이 소켓 핀들(23)과 접촉한다. 제 2 접속 단자들(314)과 소켓 핀들(23)의 접촉에 의해, 인쇄 회로 기판(310)과 반도체 패키지(PKG)가 밀어 올려진다.(도 14a)
푸셔(18)가 제 1 및 제 2 슬라이더들(210a, 210b)을 가압한다. 푸셔(18)의 가압에 의해, 제 1 및 제 2 슬라이더들(210a, 210b)은 하강하고, 반도체 패키지(PKG)의 상면은 제 1 및 제 2 단차부들(214a, 214b)의 수평면들에 접촉된다. 이때, 반도체 패키지(PKG)의 상면은, 소켓 핀들(23) 내부의 탄성 부재들, 그리고 인쇄 회로 기판(310)과 가이드 부재들(112') 사이의 탄성체들(320)에 의해, 제 1 및 제 2 단차부들(214a, 214b)의 수평면들에 밀착될 수 있다. 또한, 탄성체들(320)의 완충 작용에 의해, 소켓 핀들(23)에 가해지는 외력의 일정 부분이 상쇄될 수 있다.
100: 몸체
110: 포켓
200: 슬라이딩 기구
210a: 제 1 슬라이더
210b: 제 2 슬라이더
220a: 제 1 탄성체
220b: 제 2 탄성체
240: 가압 부재

Claims (10)

  1. 반도체 패키지를 수용하는 포켓이 형성된 몸체; 및
    상기 몸체에 설치되고, 슬라이드 방식으로 상기 포켓을 개폐하는 슬라이딩 기구를 포함하는 반도체 패키지용 인서트.
  2. 제 1 항에 있어서,
    상기 슬라이딩 기구는,
    상기 포켓을 중심으로, 서로 마주보도록 배치되는 제 1 및 제 2 슬라이더들;
    상기 제 1 슬라이더로부터 상기 제 2 슬라이더를 향하는 제 1 방향으로 상기 제 1 슬라이더를 밀어주는 제 1 탄성체; 및
    상기 제 2 슬라이더로부터 상기 제 1 슬라이더를 향하는 제 2 방향으로 상기 제 2 슬라이더를 밀어주는 제 2 탄성체를 포함하는 반도체 패키지용 인서트.
  3. 제 2 항에 있어서,
    상기 슬라이딩 기구는,
    상기 제 1 및 제 2 슬라이더들이 서로 접촉된 상태에서, 상기 제 1 슬라이더를 상기 제 2 방향으로, 그리고 상기 제 2 슬라이더를 상기 제 1 방향으로 밀어주는 가압 부재를 더 포함하는 반도체 패키지용 인서트.
  4. 제 3 항에 있어서,
    상기 제 1 슬라이더의 상면에는, 상기 제 1 방향을 기준으로 하향 경사진 제 1 경사면이 형성되고, 상기 제 2 슬라이더의 상면에는, 상기 제 2 방향을 기준으로 하향 경사진 제 2 경사면이 형성되며,
    상기 가압 부재는,
    상하 방향으로 이동 가능하게 상기 몸체에 결합되며, 상기 제 1 경사면을 가압하는 제 1 가압 로드; 및
    상기 상하 방향으로 이동 가능하게 상기 몸체에 결합되며, 상기 제 2 경사면을 가압하는 제 2 가압 로드를 포함하는 반도체 패키지용 인서트.
  5. 제 4 항에 있어서,
    상기 제 1 및 제 2 가압 로드들에는 상기 상하 방향으로 길게 연장된 스토퍼 홀들이 형성되고, 상기 몸체에는 상기 스토퍼 홀들에 삽입되는 스토퍼 로드들이 제공되며,
    상기 스토퍼 로드들이 상기 제 1 및 제 2 가압 로드들의 상하 이동을 제한하는 반도체 패키지용 인서트.
  6. 제 4 항에 있어서,
    상기 제 1 가압 로드의 바닥면이 상기 제 1 경사면과 동일한 기울기로 경사지고, 상기 제 2 가압 로드의 바닥면이 상기 제 2 경사면과 동일한 기울기로 경사진 반도체 패키지용 인서트.
  7. 제 4 항에 있어서,
    상기 가압 부재는, 상기 제 1 가압 로드의 상단과 상기 제 2 가압 로드의 상단을 연결하는 누름 판을 더 포함하며,
    상기 누름 판은,
    상기 제 1 방향 및 상기 제 2 방향으로 길게 연장되고, 상기 포켓에 대응하는 개구부가 형성되며, 상기 제 1 및 제 2 가압 로드들의 상단들이 결합되는 상판;
    상기 상판의 장변 가장자리로부터 아래 방향으로 연장된 측판들; 및
    상기 측판들의 내면으로부터 돌출된 안내 돌기들을 포함하고,
    상기 몸체에는, 상기 안내 돌기들을 가이드하는 안내 홈들이 형성되는 반도체 패키지용 인서트.
  8. 제 1 항에 있어서,
    상기 포켓의 아래에 제공되며, 상기 반도체 패키지를 지지하는 인쇄 회로 기판; 및
    상기 인쇄 회로 기판을 상기 포켓의 하단에 연결하는 탄성체를 더 포함하고,
    상기 인쇄 회로 기판의 상면에는, 상기 반도체 패키지의 외부 단자들과 접촉하는 제 1 접속 단자들이 제공되고, 상기 인쇄 회로 기판의 하면에는 상기 제 1 접속 단자들과 전기적으로 연결된 제 2 접속 단자들이 제공되는 반도체 패키지용 인서트.
  9. 반도체 패키지를 수용하는 인서트;
    상기 반도체 패키지에 테스트 신호를 인가하는 소켓; 및
    상기 인서트를 가압하여, 상기 반도체 패키지를 상기 소켓에 접촉시키는 푸셔를 포함하고,
    상기 인서트는,
    상기 반도체 패키지를 수용하는 포켓이 형성된 몸체; 및
    상기 몸체에 설치되고, 슬라이드 방식으로 상기 포켓을 개폐하는 슬라이딩 기구를 포함하는 테스트 장치.
  10. 제 9 항에 있어서,
    상기 슬라이딩 기구는,
    상기 포켓을 중심으로, 서로 마주보도록 배치되는 제 1 및 제 2 슬라이더들;
    상기 제 1 슬라이더로부터 상기 제 2 슬라이더를 향하는 제 1 방향으로 상기 제 1 슬라이더를 밀어주는 제 1 탄성체; 및
    상기 제 2 슬라이더로부터 상기 제 1 슬라이더를 향하는 제 2 방향으로 상기 제 2 슬라이더를 밀어주는 제 2 탄성체를 포함하고,
    상기 포켓이 닫힌 상태에서, 상기 푸셔는 상기 제 1 및 제 2 슬라이더들을 가압하여, 상기 반도체 패키지를 상기 소켓에 접촉시키는 테스트 장치.
KR1020110121714A 2011-11-21 2011-11-21 반도체 패키지용 인서트 및 이를 포함하는 테스트 장치 KR101882706B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110121714A KR101882706B1 (ko) 2011-11-21 2011-11-21 반도체 패키지용 인서트 및 이를 포함하는 테스트 장치
US13/587,407 US9024649B2 (en) 2011-11-21 2012-08-16 Insert for semiconductor package and testing apparatus with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110121714A KR101882706B1 (ko) 2011-11-21 2011-11-21 반도체 패키지용 인서트 및 이를 포함하는 테스트 장치

Publications (2)

Publication Number Publication Date
KR20130056000A true KR20130056000A (ko) 2013-05-29
KR101882706B1 KR101882706B1 (ko) 2018-07-30

Family

ID=48426172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110121714A KR101882706B1 (ko) 2011-11-21 2011-11-21 반도체 패키지용 인서트 및 이를 포함하는 테스트 장치

Country Status (2)

Country Link
US (1) US9024649B2 (ko)
KR (1) KR101882706B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101504502B1 (ko) * 2013-11-29 2015-03-20 주식회사 아이비기술 접속판 교환이 가능한 연성회로기판 테스트 장치
KR20220150253A (ko) * 2018-04-23 2022-11-10 (주)테크윙 홀더 모듈

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10041973B2 (en) * 2013-09-04 2018-08-07 Infineon Technologies Ag Method and apparatus for dynamic alignment of semiconductor devices
CN108215921B (zh) * 2018-02-05 2023-05-16 西安特来电智能充电科技有限公司 立体车库及充电接驳装置
CN115792309B (zh) * 2023-01-10 2023-04-11 法特迪精密科技（苏州）有限公司 便于两种封装芯片切换测试的高温老化测试插座上盖结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040086849A (ko) * 2002-03-06 2004-10-12 가부시키가이샤 아드반테스트 인서트 및 이를 구비한 전자부품 핸들링 장치
KR20080006683U (ko) * 2007-06-26 2008-12-31 세크론 주식회사 테스트보조체
KR20100107767A (ko) * 2009-03-26 2010-10-06 삼성전자주식회사 무빙 어댑터를 이용하여 프리 사이즈 인서팅이 가능한 패키지 인서트 가이드 및 얼라인 장치
KR20120134219A (ko) * 2011-06-01 2012-12-12 주식회사 아이에스시 반도체 패키지용 인서트

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1339100A1 (en) * 2000-12-01 2003-08-27 Ebara Corporation Inspection method and apparatus using electron beam, and device production method using it
KR100613168B1 (ko) 2004-10-01 2006-08-17 삼성전자주식회사 반도체소자 테스트용 인서트 블럭
KR100702587B1 (ko) 2005-04-16 2007-04-04 주식회사 대성엔지니어링 슬라이드 래치부재가 구비된 인서트
KR100865890B1 (ko) 2007-03-23 2008-10-29 세크론 주식회사 테스트 보조체
US8626096B2 (en) * 2008-03-24 2014-01-07 Qualcomm Incorporated Methods and apparatus for combining signals from multiple diversity sources

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040086849A (ko) * 2002-03-06 2004-10-12 가부시키가이샤 아드반테스트 인서트 및 이를 구비한 전자부품 핸들링 장치
KR20080006683U (ko) * 2007-06-26 2008-12-31 세크론 주식회사 테스트보조체
KR20100107767A (ko) * 2009-03-26 2010-10-06 삼성전자주식회사 무빙 어댑터를 이용하여 프리 사이즈 인서팅이 가능한 패키지 인서트 가이드 및 얼라인 장치
KR20120134219A (ko) * 2011-06-01 2012-12-12 주식회사 아이에스시 반도체 패키지용 인서트

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101504502B1 (ko) * 2013-11-29 2015-03-20 주식회사 아이비기술 접속판 교환이 가능한 연성회로기판 테스트 장치
KR20220150253A (ko) * 2018-04-23 2022-11-10 (주)테크윙 홀더 모듈

Also Published As

Publication number Publication date
US9024649B2 (en) 2015-05-05
US20130127484A1 (en) 2013-05-23
KR101882706B1 (ko) 2018-07-30

Similar Documents

Publication Publication Date Title
KR20130056000A (ko) 반도체 패키지용 인서트 및 이를 포함하는 테스트 장치
US20090245982A1 (en) Unit for opening insert for test tray and method of mounting semiconductor device using the same
KR20120054548A (ko) 소켓
JP2014179379A (ja) ウエハ検査装置及び該装置の整備方法
US20120007625A1 (en) Test Socket for Testing Electrical Characteristics of a Memory Module
US11237207B2 (en) Semiconductor test socket with a floating plate and latch for holding the semiconductor device
KR101647443B1 (ko) 전기적 검사소켓
KR101077940B1 (ko) 반도체 패키지 인서트 장치
KR102076946B1 (ko) 반도체 패키지 테스터용 테스트 소켓
JP7112004B2 (ja) 検査用ソケット
KR101471652B1 (ko) 인서트 및 이를 포함하는 반도체 패키지 테스트 장치
KR101955194B1 (ko) 테스트핸들러용 인서트
KR101218348B1 (ko) 반도체 패키지용 인서트
KR101532952B1 (ko) 테스트핸들러용 인서트 및 조작장치
KR101593634B1 (ko) 전기적 검사소켓
KR20160131965A (ko) 테스트소켓 용 어댑터
KR101245838B1 (ko) 박막 반도체 패키지의 휨 방지를 위한 테스트용 엘지에이 타입의 소켓장치
JP5140659B2 (ja) 電気部品用ソケット
KR20180097937A (ko) 서랍형 반도체 패키지 테스트 소켓
KR101068529B1 (ko) 반도체 패키지 인서트 장치 및 이를 이용한 트레이
KR101067004B1 (ko) 반도체 패키지 캐리어
US7165986B2 (en) Socket for electrical parts
KR101715827B1 (ko) 테스트핸들러용 인서트
KR20190024925A (ko) 테스트핸들러용 인서트
KR20190003431A (ko) 테스트핸들러용 인서트

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant