KR101471652B1 - 인서트 및 이를 포함하는 반도체 패키지 테스트 장치 - Google Patents

인서트 및 이를 포함하는 반도체 패키지 테스트 장치 Download PDF

Info

Publication number
KR101471652B1
KR101471652B1 KR20130076429A KR20130076429A KR101471652B1 KR 101471652 B1 KR101471652 B1 KR 101471652B1 KR 20130076429 A KR20130076429 A KR 20130076429A KR 20130076429 A KR20130076429 A KR 20130076429A KR 101471652 B1 KR101471652 B1 KR 101471652B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
insert
ball
guide
hole
Prior art date
Application number
KR20130076429A
Other languages
English (en)
Inventor
오창수
인치훈
신진섭
박준상
Original Assignee
(주)티에스이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)티에스이 filed Critical (주)티에스이
Priority to KR20130076429A priority Critical patent/KR101471652B1/ko
Application granted granted Critical
Publication of KR101471652B1 publication Critical patent/KR101471652B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867Handlers or transport devices, e.g. loaders, carriers, trays
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2896Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 반도체 패키지 테스트를 위한 반도체 패키지 테스트 장치 및 그 부품인 인서트에 관한 것으로, 특히 테스트 시 솔더볼의 손상을 방지하고, 반도체 패키지가 완전하게 인서트의 볼가이드에 장착된 상태에서 테스트가 이루어지도록하기 위한 것으로, 본 발명의 인서트는 피검사 대상물인 반도체 패키지가 장착되는 수납부를 포함하는 인서트 몸체 및 상기 인서트 몸체의 하부에 결합되는 볼가이드를 포함한다.

Description

인서트 및 이를 포함하는 반도체 패키지 테스트 장치{Insert and Apparatus for testing semiconductor package including the same}
본 발명은 반도체 패키지 테스트를 위한 반도체 패키지 테스트 장치 및 그 부품인 인서트에 관한 것으로, 특히 테스트 시 솔더볼의 손상을 방지하고, 반도체 패키지가 완전하게 인서트의 볼가이드에 장착된 상태에서 테스트가 이루어지도록하기 위한 반도체 패키지 테스트 장치 및 그 부품인 인서트에 관한 것이다.
일반적으로 반도체 패키지 제조 공정에 의해 제조된 반도체 패키지는 출하되기 전에 전기적 특성 검사(electrical die sorting; EDS)와 기능 테스트(function test)와 같은 신뢰성 테스트를 거치게 된다. 테스트는 반도체 패키지의 모든 입출력 단자를 검사 신호 발생 회로와 연결하여 정상적인 동작 및 단선 여부를 검사하는 전기적 특성 테스트와 반도체 패키지의 전원 입력 단자 등 몇몇 입출력 단자들을 검사신호 발생 회로와 연결하여 정상 동작 조건보다 높은 온도, 전압 및 전류 등으로 스트레스를 인가하여 반도체 패키지의 수명 및 결합 발생 여부를 체크하는 번인 테스트(Burn-In Test)가 있다.
보통은 상기의 신뢰성 검사는 테스트 소켓에 반도체 패키지를 탑재시킨 상태에서 테스트가 진행된다. 테스트 소켓은 기본적으로 반도체 패키지의 형태에 따라서 그 모양이 결정되는 게 일반적이며, 반도체 패키지의 외부접속단자와 소켓 리드(또는 솔더볼)의 기계적인 접촉에 의해 테스트 기판을 연결하는 매개체의 역할을 한다.
반도체 패키지 중에서 외부접속단자로 솔더볼을 사용하는 볼 그리드 어레이(Ball Grid Array; BGA) 패키지의 경우, 테스트 소켓은 플라스틱 소재의 소켓 몸체에 소켓 핀이 내설된 구조를 가지며, 성형금형 방법으로 제조된다. 소켓 핀으로서 자체 탄성을 갖는 포고핀이 사용된다.
제조된 반도체 패키지를 테스트 장치로 이송하며, 테스트 완료된 반도체 패키지를 분류하기 위한 장비로서 주로 핸들러(Handler)가 사용된다. 핸들러는 통상적으로 단수 또는 복수개의 반도체 패키지가 수용되는 테스트 트레이를 구비한다. 테스트 트레이에 수용된 상태로 다량의 반도체 패키지가 이송 및 테스트가 가능하다. 이러한 테스트 트레이에서 반도체 패키지의 고정에는 인서트 모듈이 이용된다.
핸들러는 다수의 반도체 패키지를 테스트 장치 내에 반송하고, 각 반도체 패키지를 테스터에 전기적으로 연통되도록 하여 테스터에서 반도체 패키지의 작동여부를 테스트 한다. 테스트가 완료된 각 반도체 패키지를 테스트 헤드로부터 반출하여 테스트 결과에 따라서 분류한다.
이때 핸들러는 복수개의 반도체 패키지가 각각 수납된 인서트(Insert)가 설치된 테스트 트레이(test tray)를 테스트 장치로 반송하여 테스트 공정이 이루어질 수 있도록 한다.
등록특허공보 제10-1149759호 (반도체 디바이스의 검사장치)
도 1은 종래의 반도체의 테스트를 위한 방법을 설명하기 위한 사시도이다. 도 2는 종래의 반도체 테스트 과정을 설명하기 위한 단면도이다.
반도체 패키지(3)를 테스트하는 장치는 반도체 패키지(3)가 삽입되는 인서트(Insert, 4), 반도체 패키지(3)의 솔더볼(Solder ball, 3a)을 안착시켜 가이드 하는 볼가이드(4a), 볼가이드(4a)에 장착된 반도체 패키지(3)를 눌러 주는 푸셔(Pusher, 2), 포고핀(Pogo pin, 7)을 수용한 소켓(6) 및 소켓의 위치를 가이드하는 소켓 가이드(5)로 구성된다.
종래의 기술에 의하면, 반도체 패키지(3)를 테스트하기 위해서는 소켓(6)에 수용된 포고핀(7)과 검사대상물인 반도체 패키지(3)의 솔더볼(3a)을 직접 접촉시켜 전기적 신호가 전달되도록 하였다. 이때, 솔더볼(3a)은 볼가이드(4a)에 장착되어 이격이 방지되도록 하였다.
도 3 및 도 4는 종래의 반도체 테스트 과정 중 반도체 패키지 주변에 발생되는 이격을 설명하기 위한 단면도이다.
반도체 패키지(3) 테스트 시에, 푸셔(2)가 반도체 패키지(3)를 눌러주며, 반도체 패키지(3)가 인서트(2) 위쪽으로 움직이는 것을 방지하여 안정적인 테스트가 가능하도록 한다. 푸셔(2)가 반도체 패키지(3)를 누르면 포고핀(7)의 길이가 변하며, 이때 포고핀(7)은 내부에 저장된 스프링과 같은 탄성수단으로 반도체 패키지에 힘을 가하게 된다. 푸셔(2)가 반도체 패키지(3)를 과도하게 눌러주면, 포고핀(7)이 최대로 압축된 상태에서도 푸셔(2)가 반도체 패키지(3)를 누를 수 있다. 이 경우, 과도한 하중으로 인해, 반도체 패키지(3) 및 포고핀(7)이 파손될 수 있다. 혹은, 반도체 패키지(3)를 정밀하게 제작하더라도, 반도체 패키지(3)의 상부에는 불규칙적인 돌기 등이 형성될 수 있고, 혹은 테스트 과정에서 반도체 패키지(3)와 푸셔(2) 사이에 불순물이 들어갈 수 도 있다. 이러한 경우에도, 푸셔(2)와 반도체 패키지(3)가 접촉될 수 있도록 제어하면, 과도한 하중으로 인해 반도체 패키지(3)에 크랙이 발생될 수도 있다.
이러한 파손을 방지하기 위하여, 푸셔(2)와 반도체 패키지(3) 사이에 일정한 간격(A 지점)이 발생하도록, 푸셔(2)의 상하 이동 길이를 제한한다. 일정한 간격을 허용함에 따라, 반도체 패키지(3)의 파손을 방지할 수는 있으나, 테스트 시에 포고핀(7)의 탄성에 의해 반도체 패키지(3)가 위쪽으로 밀리는 문제점이 발생할 수 있다. 도 3의 F 지점에서와 같이 반도체 패키지(3)의 측면도 인서트 본체(4)와의 사이에서 어느 정도의 간격을 갖게 된다. 포고핀(7)의 탄성력에 의해 반도체 패키지(3)가 위쪽으로 움직이면, 특히 솔더볼(3a)이 관통홀(4b)에서 완전하게 빠져나오면, F 지점의 간격으로 인해 반도체 패키지(3)는 측방향으로 움직일 수 있다. 즉, 볼가이드(4a)에 의한 가이드가 이루어지지 않을 수 있다.
솔더볼(3a)와 포고핀(7)의 정렬이 불량한 상태에서 테스트가 진행되면, 포고핀(7)이 솔더볼(3a)의 외곽에 불규칙적으로 접촉하게 되어 솔더볼(3a)이 손상될 수 도 있으며, 경우에 따라서는 포고핀(7)이 휘어지는 문제점도 발생할 수 있다. 경우에 따라서는 솔더볼(3a)과 포고핀(7)의 접촉이 이루어지지 않는 경우도 발생할 수 있다.
본 발명은 반도체 패키지(3)의 테스트 시에, 반도체 패키지(3)와 푸셔(2) 사이에 간격이 발생되는 것을 방지함과 동시에 반도체 패키지(3)에 과도한 하중이 집중되는 것을 방지하여 솔더볼(3a)이 볼가이드(4a)의 관통홀(4b)로부터 이탈하는 것을 방지하여, 테스트가 안정적으로 진행되도록 하는 것이 목적이다.
반도체 패키지 테스트 장치의 부품인 푸셔와 인서트의 제작상 공차에 의해 양자의 높이 오차가 발생한다. 이러한 오차로 인하여 반도체 패키지의 테스트 시에 반도체 패키지가 제대로 정렬되지 않는 문제점이 있다. 오차에 관계없이 반도체 패키지와 푸셔의 접촉 상태를 유지하기 위하여, 볼가이드와 인서트를 분리하여 제작한다. 체결수단 및 탄성수단에 의해 볼가이드와 반도체 패키지가 인서트 몸체에 대하여 상하로 움직일 수 있도록 한다.
이와 같은 목적을 달성하기 위하여, 본 발명의 인서트는 피검사 대상물인 반도체 패키지가 장착되는 수납부를 포함하는 인서트 몸체 및 상기 인서트 몸체의 하부에 결합되는 볼가이드를 포함한다.
인서트 몸체와 볼가이드는 체결수단에 의해 서로 연결된다. 또한, 본 발명의 인서트는 볼가이드가 인서트 몸체를 향하도록 하여, 하중 또는 외력이 작용하지 않으면 볼가이드가 인서트 몸체에 접촉하도록 하는 탄성력을 제공한다.
반도체 패키지가 상기 인서트의 수납부에 장착되어 상기 반도체 패키지의 테스트 시에, 상기 볼가이드는 상기 인서트에 대하여 수평을 유지하며 간격이 생길 수 있다.
볼가이드를 상측에서 가압하면 상기 볼가이드는 상기 인서트로부터 일정한 간격이 발생하며 상기 탄성수단에 압축력이 저장되고, 상기 가압을 제거하면 상기 탄성수단에 탄성복원력에 의해 상기 볼가이드가 가압전 위치로 복귀한다.
볼가이드는 상기 반도체 패키지가 상기 수납부에 장착되면, 상기 반도체 패키지의 하면에 형성된 복수의 솔더볼이 각각 대응하는 위치에 삽입될 수 있도록 상기 볼가이드를 수직으로 관통하여 형성된 관통홀을 포함한다.
체결수단은 상단부, 하단부 및 상기 상단부와 하단부를 연결하는 중단부로 구성되며, 중단부의 직격은 상단부의 직경보다 크며, 하단부의 직경은 상기 중단부의 직경보다 큰 것이 특징이다.
볼가이드는 상면과 하면을 관통하도록 형성된 체결공을 더 포함한다. 체결공은 볼가이드의 상면에 접하는 상단공, 볼가이드의 하면에 접하는 하단공 및 상단공과 하단공을 연결하는 중단공을 포함한다. 상단공은 체결수단의 상단부가 삽입될 수 있도록 형성되며, 상단공의 내경의 직경은 상기 체결수단의 중단부의 직경보다 작고, 상기 하단공은 상기 체결수단의 하단부에 대응하는 크기로 형성되는 것이 특징이다.
탄성수단은 내경이 중단부의 외측에 위치하는 스프링일 수 있으며, 스프링의 일단은 체결수단의 하단부의 상측에 접하며, 타단은 상기 상단공 및 중단공의 경계면에 접하여 상기 스프링이 상기 체결수단으로부터 이탈되지 않도록 설치될 수 있다.
체결수단의 상단부 상측 일부는 볼트 형상으로 형성되어 상기 상단부는 상기 인서트 몸체의 하부에 형성된 볼트공에 결합될 수 있다.
본 발명에 따른 반도체 패키지 테스트 장치는 상기 인서트를 포함하며, 인서트의 상부에 위치하며 반도체 패키지를 가압하여 상기 반도체 패키지의 상하 이격을 방지하는 푸셔, 인서트의 하부에 위치하며 상기 인서트와 분리 및 결합이 가능한 소켓 가이드 및 전기적 신호 전달이 가능하고 탄성수단에 의해 길이의 증가 및 감소가 가능한 포고핀을 포함하며 소켓 가이드의 내측에 결합되는 소켓을 포함한다.
인서트 몸체는 상기 수납부의 외측이며 상기 인서트 몸체의 하측에 형성된 적어도 하나 이상의 가이드 홈을 더 포함하고, 상기 소켓 가이드는 상기 가이드 홈에 대응하는 위치에 형성된 적어도 하나 이상의 가이드 돌기를 포함하여 상기 가이드 돌기가 상기 가이드 홈에 결합될 시 상기 인서트의 측방향 이격을 방지하는 것이 특징이다.
상기 반도체 패키지의 테스트 시에, 상기 솔더볼, 상기 포고핀 및 테스터는 순서대로 서로 전기적으로 연통되는 것이 특징이다.
본 발명의 인서트 반도체 패키지 테스트 장치에 의하면, 반도체 패키지의 테스트 시에 푸셔와 반도체 패키지의 간격을 줄여, 솔더볼이 관통홀로부터 이탈되는 것을 방지 할 수 있어 반도체 패키지와 포고핀의 정렬을 완벽하게 유지할 수 있다.
또한, 체결수단 및 탄성수단을 통해 푸셔가 반도체 패키지에 가하는 하중을 줄일 수 있으며, 정렬 불량으로 발생되는 솔더볼의 파손을 방지할 수 있다.
도 1은 종래의 반도체의 테스트를 위한 방법을 설명하기 위한 사시도이다.
도 2는 종래의 반도체 테스트 과정을 설명하기 위한 단면도이다.
도 3 및 도4는 종래의 반도체 테스트 과정 중 반도체 패키지 주변에 발생되는 이격을 설명하기 위한 단면도이다.
도 5는 본 발명의 실시예에 따른 반도체 테스트의 과정을 설명하기 위한 단면도이다.
도 6은 본 발명의 실시예에 따른 인서트가 반도체 패키지를 수용한 상태의 단면도이다.
도 7 및 도 8은 본 발명의 실시예에 따른 반도체 패키지 테스트 시의 단면도이다.
하기의 설명에서는 본 발명의 실시예에 따른 동작을 이해하는데 필요한 부분만이 설명되며, 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
또한 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 하나의 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여, 본 발명에 따른 인서트 및 반도체 패키지 테스트 장치에 대한 실시예를 상세하게 설명한다.
도 5은 본 발명의 실시예에 따른 반도체 테스트의 과정을 설명하기 위한 단면도이고, 도 6은 본 발명의 실시예에 따른 인서트(40)가 반도체 패키지(30)를 수용한 상태의 단면도이며, 도 7 및 도 8은 본 발명의 실시예에 따른 반도체 패키지(30) 테스트 시의 단면도이다.
본 발명에 따른 인서트(40)는 반도체 테스트의 피대상물인 반도체 패키지(30)를 수용하며, 이동이 가능한 장치이다. 이동은 이러한, 인서트(40)는 반도체 패키지(30)가 안정된 상태에서 테스트가 이루어 질 수 있도록 돕는다.
인서트(40)는 외형을 이루는 인서트 몸체(40)와 반도체 패키지(30)가 수용되는 수납부(43)를 포함한다. 수납부(43)는 반도체 패키지(30)의 종류에 대응하도록 형성된다.
볼가이드(80)는 인서트 몸체(40)의 하부에 위치한다.
볼가이드(80)는 반도체 패키지(30)의 솔더볼(31)과 포고핀(70)이 정렬되도록 가이드하는 장치이다. 볼가이드(80)는 인서트 몸체(40)와 볼가이드(80)를 연결하는 체결수단(85) 및 볼가이드(80)가 인서트 몸체(40)를 향하는 복원력을 제공하는 탄성수단을 포함한다.
체결수단(82)은 상단부(82a), 하단부(82c) 및 상단부(82a)와 하단부(82c)를 연결하는 중단부(82b)를 포함한다. 도 6을 참조하면, 중단부(82b)의 직격은 상단부(82a)의 직경보다 크며, 하단부(82c)의 직경은 중단부(82b)의 직경보다 크게 형성된다.
상단부(82a)의 상측 일부는 볼트 형상으로 형성되어 상단부(82a)는 인서트 몸체(40)의 하부에 형성된 볼트공(44)에 결합된다.
볼가이드(80)는 상면과 하면을 관통하도록 형성된 체결공(82)을 포함한다. 체결공(82)은 볼가이드(80)의 상면에 접하는 상단공(82a), 볼가이드(82)의 하면에 접하는 하단공(82c), 상단공(82a)과 하단공(82c)을 연결하는 중단공(82b)으로 구성되며, 상단공(82a), 중단공(82b) 및 하단공(82c)은 서로 연통된다.
도 6을 참조하면, 상단공(82a)은 상기 체결수단(85)의 상단부(85a)가 삽입될 수 있도록 형성되며, 상기 상단공(82a)의 내경의 직경은 체결수단(85)의 중단부(85b)의 직경보다 작고, 하단공(82c)은 체결수단(85)의 하단부(85c)에 대응하는 크기로 형성된다.
체결수단(85)과 체결공(82)의 형상으로 인해, 체결수단(85)은 볼가이드(80)의 아래쪽 방향으로 분리가 가능하다.
체결수단(85)의 상단부(82a)가 인서트 몸체(40)와 결합되어 고정되며, 볼가이드(80)는 하단공(82c)과 하단부(85c)의 높이 차이로 형성된 일정 간격 사이에서 자유롭게 움직일 수 있다. 인서트 몸체(40)와 볼가이드(80)가 접촉된 상태를 유지할 수 있도록 탄성수단(86)으로 코일 스프링이 설치된다.
탄성수단(86)은 내경이 중단부(85b)의 외측에 위치하는 스프링이며, 스프링의 일단은 체결수단(85)의 하단부(85c)의 상측에 접하며, 타단은 상단공(82a) 및 중단공(82b)의 경계면에 접하여 스프링이 체결수단(85)으로부터 이탈되지 않도록 설치된다.
도 6을 참조하여, 체결수단(85), 탄성수단(86), 인서트 몸체(40) 및 볼가이드(80)의 동작을 설명하면 다음과 같다. 볼가이드(80)를 상측에서 눌러주면 볼가이드(80)는 인서트 몸체(40)로 부터 일정한 간격이 발생하며, 탄성수단(86)에 압축력이 저장된다. 볼가이드(80)와 인서트 몸체 사이에 발생하는 간격의 크기는 하단부와 하단공의 높이 차이로 정해질 수 있다.
볼가이드(80)를 눌러 주던 힘을 제거하면 탄성수단(86)의 탄성복원력에 의해 볼가이드(80)가 초기 위치로 복귀한다. 즉, 볼가이드(80)가 다시 인서트 몸체(40)와 접촉된다.
도 7을 참조하면, 반도체 패키지(30)가 인서트(40)에 장착된 상태에서는 볼가이드(80)는 인서트(40)에 대하여 수평을 유지하며 간격(D 지점)이 발생될 수 있다.
볼가이드(80)는 반도체 패키지(30)가 수납부(43)에 장착되면, 반도체 패키지(30)의 하면에 형성된 복수의 솔더볼(31)이 각각 대응하는 위치에 삽입될 수 있도록 볼가이드(80)를 수직으로 관통하여 형성된 관통홀(81)을 포함한다.
D 지점에서의 간격이 가변적이므로, D의 간격이 존재하는 상태에서 포고핀(70)의 컨택트핀(71)이 솔더볼(31)에 하중을 가하면 반도체 패키지(30)가 위쪽으로 움직인다. 이러한 움직임은 푸셔(20)가 고정되어 있더라도 도 3에 도시된 바와 같이, A 지점에서 간격으로 인해 발생될 수 있다. 반도체 패키지(30)가 위쪽으로 움직이는 중에는 볼가이드(80)는 탄성수단(86)이 제공하는 복원력으로 인하여 반도체 패키지(30)와의 접촉이 유지된다. 따라서 솔더볼(31)은 관통홀(81) 내에 위치하게 되며, 솔더볼(31)이 관통홀(81) 외부로 이탈하지 않는다.
테스트 시에 관통홀(81)에 삽입된 컨택트핀(71)은 관통홀(81)에 의해 측면으로의 이탈을 방지되므로, 솔더볼(31)과 컨택트핀(71)은 정확한 정렬을 이룬 상태에서 접촉이 이루어진다.
본 발명에 따른 반도체 패키지 테스트 장치는 인서트(40), 푸셔(20), 인서트(40)부에 위치하며 인서트(40)와 분리 및 결합이 가능한 소켓 가이드(50) 및 소켓(60)을 포함한다. 소켓(60)은 전기적 신호 전달이 가능하고 탄성수단에 의해 길이의 증가 및 감소가 가능한 포고핀(70)을 포함하며, 소켓 가이드(50)의 내측에 결합된다.
인서트(40)에 장착된 반도체 패키지(30)는 테스터에 전기적으로 연결되어 테스트가 진행된다. 그러나, 일반적으로 다수의 반도체 패키지(30)가 짧은 시간 내에 테스트 되어야 하므로, 테스터와 반도체 패키지를 직접 연결하는 것은 비효율적이다. 반도체 패키지(30)에 형성된 솔더볼(31) 또는 리드 핀은 그 형성 간격이 매우 좁고 크기도 작기 때문에 테스터와 직접 연결하는 것은 어려움이 있다. 따라서, 반도체 패키지(30)를 인서트(40)에 장착 후에 솔더볼(31)과 테스터를 포고핀(70)에 의해 전기적으로 연결될 수 있도록 하는 방식으로 테스트가 진행된다.
테스트 시에 반도체 패키지(30)는 볼가이드(80) 상부에 장착된다. 이때, 솔더볼(31)은 볼가이드(80)의 관통홀(81)에 삽입된다. 푸셔(20)가 반도체 패키지(30)를 눌러주면, 인서트 몸체(40)와 볼가이드 사이에 일정한 간격이 생김(D지점)과 동시에 볼가이드(80)와 반도체 패키지는 아래쪽으로 내려오며 스프링은 압축된 상태를 유지한다.
포고핀(70)이 솔더볼(71)을 위로 밀어 올리더라도, 푸셔(20)는 움직이지 않으므로 반도체 패키지(30) 위로 이동하지 않는다. 반도체 패키지(30)가 볼가이드(80)로 부터 이격되지 않으므로, 솔더볼(31)은 관통홀(81) 내에 위치하며, 이 과정에서 솔더볼(31)은 관통홀(81)을 이탈하지 않는다.
따라서, 매우 작은 직경의 솔더볼(31) 일지라도 모든 솔더볼(31)은 항상 볼가이드(80)의 관통홀(81) 안에 있기 때문에 포고핀(70)과의 솔더볼(31) 사이의 정렬은 양호하게 유지되며, 안정된 테스트가 진행될 수 있다.
도 5을 참조하면, 인서트 몸체(40)는 수납부(43)의 외측인 동시에 인서트 몸체(40)의 하측에 형성된 가이드 홈(41)을 포함한다. 소켓 가이드(50)는 가이드 홈(41)에 대응하는 위치에 형성된 가이드 돌기(51)를 포함하여 가이드 돌기(51)가 가이드 홈(41)에 결합될 시 인서트(40)의 측방향 이격을 방지할 수 있다. 즉, 푸셔(20)와 가이드 홈(41)에 의하여 반도체 패키지(30)는 이격 없이 테스트가 진행 될 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
20: 푸셔(pusher) 30: 반도체 패키지
31: 솔더볼 40: 인서트
41: 가이드 홈 43: 반도체 수납부
50: 소켓 가이드 51: 가이드 돌기
60: 소켓 70: 포고핀
71: 컨택트핀 80: 볼가이드
81: 관통홀 82: 체결공
85: 체결수단 86: 탄성수단

Claims (10)

  1. 피검사 대상물인 반도체 패키지가 장착되는 수납부를 포함하고 하부에는 복수개의 볼트공이 마련된 인서트 몸체;
    상기 인서트 몸체의 하부에 위치하고 상기 볼트공에 대응하는 위치에 체결공이 마련된 볼가이드;
    상단은 볼트 형상으로 형성되어 인서트 몸체의 볼트공에 체결 고정되고 타단은 볼가이드의 체결공에 제공되어 상기 인서트 몸체와 상기 볼가이드를 연결하는 체결수단; 및
    상기 체결수단에 삽입 설치되어 상기 볼가이드가 상기 인서트 몸체를 향해 상하 이동되도록 탄성력을 제공하는 탄성수단;을 포함하는 것을 특징으로 하는 인서트.
  2. 제1항에 있어서,
    상기 볼가이드는,
    상기 반도체 패키지가 상기 수납부에 장착되면, 상기 반도체 패키지의 하면에 형성된 복수의 솔더볼이 각각 대응하는 위치에 삽입될 수 있도록 상기 볼가이드를 수직으로 관통하여 형성된 관통홀을 더 포함하며,
    상기 반도체 패키지가 상기 인서트의 수납부에 장착되어 상기 반도체 패키지의 테스트 시에, 상기 볼가이드는 상기 인서트에 대하여 수평을 유지하며 간격이 발생되도록 하는 것을 특징으로 하는 인서트.
  3. 제2항에 있어서,
    상기 볼가이드를 상측에서 가압하면 상기 볼가이드는 상기 인서트로부터 일정한 간격이 생기며 상기 탄성수단에 압축력이 저장되고, 상기 가압을 제거하면 상기 탄성수단에 탄성복원력에 의해 상기 볼가이드가 가압 전 위치로 복귀하는 것을 특징으로 하는 인서트.
  4. 제3항에 있어서,
    상기 체결수단은,
    상단부; 및
    상기 상단부의 하부에 형성된 하단부;를 포함하며,
    상기 하단부의 직경은 상기 상단부의 직경보다 큰 것을 특징으로 하는 인서트.
  5. 제4항에 있어서,
    상기 체결공은,
    상기 볼가이드의 상면에 접하는 상단공;
    상기 볼가이드의 하면에 접하는 하단공; 및
    상기 상단공과 하단공을 연결하는 중단공;을 포함하며,
    상기 상단공은 상기 체결수단의 상단부가 삽입될 수 있도록 형성되며, 상기 상단공의 내경의 직경은 상기 체결수단의 하단부의 직경보다 작고, 상기 하단공은 상기 체결수단의 하단부에 대응하는 크기로 형성되는 것을 특징으로 하는 인서트.
  6. 제5항에 있어서,
    상기 탄성수단은 내경이 중단부의 외측에 위치하는 스프링이며,
    상기 스프링의 일단은 상기 체결수단의 하단부의 상측에 접하며, 타단은 상기 상단공 및 중단공의 경계면에 접하여 상기 스프링이 상기 체결수단으로부터 이탈되지 않도록 설치되는 것을 특징으로 하는 인서트.
  7. 제6항에 있어서,
    상기 체결수단은 상기 상단부 및 하단부를 연결하는 중단부를 더 포함하고,
    상기 중단부의 직격은 상기 상단부의 직경보다 크고, 상기 하단부의 직경은 상기 중단부의 직경보다 크며,
    상기 스프링은 내경이 상기 중단부의 외측에 위치하도록 설치되는 것을 특징으로 하는 인서트.
  8. 삭제
  9. 제1항 내지 제7항 중 어느 한 항에 기재된 인서트;
    상기 인서트의 상부에 위치하며, 상기 반도체 패키지에 가압하여 상기 반도체 패키지의 상하 이격을 방지하는 푸셔;
    상기 인서트의 하부에 위치하며, 상기 인서트와 분리 및 결합이 가능한 소켓 가이드; 및
    전기적 신호 전달이 가능하고 탄성수단에 의해 길이의 증가 및 감소가 가능한 포고핀을 포함하며, 상기 소켓 가이드의 내측에 결합되는 소켓;을 포함하는 반도체 패키지 테스트 장치에 있어서,
    상기 인서트 몸체는 상기 수납부의 외측이며 상기 인서트 몸체의 하측에 형성된 적어도 하나 이상의 가이드 홈을 더 포함하고,
    상기 소켓 가이드는 상기 가이드 홈에 대응하는 위치에 형성된 적어도 하나 이상의 가이드 돌기를 포함하여 상기 가이드 돌기가 상기 가이드 홈에 결합될 시 상기 인서트의 측방향 이격을 방지하는 것을 특징으로 하는 반도체 패키지 테스트 장치.
  10. 제9항에 있어서,
    상기 반도체 패키지의 테스트 시에, 상기 솔더볼, 상기 포고핀 및 테스터는 순서대로 서로 전기적으로 연통되는 것을 특징으로 하는 반도체 패키지 테스트 장치.
KR20130076429A 2013-07-01 2013-07-01 인서트 및 이를 포함하는 반도체 패키지 테스트 장치 KR101471652B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130076429A KR101471652B1 (ko) 2013-07-01 2013-07-01 인서트 및 이를 포함하는 반도체 패키지 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130076429A KR101471652B1 (ko) 2013-07-01 2013-07-01 인서트 및 이를 포함하는 반도체 패키지 테스트 장치

Publications (1)

Publication Number Publication Date
KR101471652B1 true KR101471652B1 (ko) 2014-12-26

Family

ID=52678548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130076429A KR101471652B1 (ko) 2013-07-01 2013-07-01 인서트 및 이를 포함하는 반도체 패키지 테스트 장치

Country Status (1)

Country Link
KR (1) KR101471652B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016122039A1 (ko) * 2015-01-27 2016-08-04 유니퀘스트 주식회사 핀블록 및 이를 구비하는 검사 장치
KR20180052902A (ko) * 2016-11-11 2018-05-21 세메스 주식회사 반도체 소자 테스트 장치
KR102211358B1 (ko) * 2020-03-19 2021-02-03 (주)티에스이 테스트 소켓 및 이를 포함하는 테스트 장치와, 테스트 소켓의 제조방법
KR102359547B1 (ko) * 2020-09-25 2022-02-08 (주)티에스이 테스트 소켓 및 이를 포함하는 테스트 장치
KR20230020737A (ko) * 2021-08-04 2023-02-13 주식회사 아이에스시 검사용 소켓

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090073690A (ko) * 2007-12-31 2009-07-03 이성재 비지에이형 반도체 소자 검사용 소켓
KR101217205B1 (ko) * 2011-09-23 2012-12-31 하이콘 주식회사 아이씨 테스트용 소켓장치
KR101245838B1 (ko) * 2012-03-28 2013-03-20 (주)마이크로컨텍솔루션 박막 반도체 패키지의 휨 방지를 위한 테스트용 엘지에이 타입의 소켓장치
KR20130050592A (ko) * 2011-11-08 2013-05-16 삼성전자주식회사 반도체 패키지 검사 장치 및 이를 이용한 반도체 패키지 검사 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090073690A (ko) * 2007-12-31 2009-07-03 이성재 비지에이형 반도체 소자 검사용 소켓
KR101217205B1 (ko) * 2011-09-23 2012-12-31 하이콘 주식회사 아이씨 테스트용 소켓장치
KR20130050592A (ko) * 2011-11-08 2013-05-16 삼성전자주식회사 반도체 패키지 검사 장치 및 이를 이용한 반도체 패키지 검사 방법
KR101245838B1 (ko) * 2012-03-28 2013-03-20 (주)마이크로컨텍솔루션 박막 반도체 패키지의 휨 방지를 위한 테스트용 엘지에이 타입의 소켓장치

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016122039A1 (ko) * 2015-01-27 2016-08-04 유니퀘스트 주식회사 핀블록 및 이를 구비하는 검사 장치
KR20180052902A (ko) * 2016-11-11 2018-05-21 세메스 주식회사 반도체 소자 테스트 장치
KR102287239B1 (ko) * 2016-11-11 2021-08-09 주식회사 아이에스시 반도체 소자 테스트 장치
KR102211358B1 (ko) * 2020-03-19 2021-02-03 (주)티에스이 테스트 소켓 및 이를 포함하는 테스트 장치와, 테스트 소켓의 제조방법
US11199577B2 (en) 2020-03-19 2021-12-14 Tse Co., Ltd. Test socket and test apparatus having the same, manufacturing method for the test socket
KR102359547B1 (ko) * 2020-09-25 2022-02-08 (주)티에스이 테스트 소켓 및 이를 포함하는 테스트 장치
KR20230020737A (ko) * 2021-08-04 2023-02-13 주식회사 아이에스시 검사용 소켓
KR102590286B1 (ko) * 2021-08-04 2023-10-17 주식회사 아이에스시 검사용 소켓
TWI839777B (zh) * 2021-08-04 2024-04-21 南韓商Isc股份有限公司 檢查用插座

Similar Documents

Publication Publication Date Title
KR101485433B1 (ko) 인서트 및 이를 포함하는 반도체 패키지 테스트 장치
KR101585182B1 (ko) 반도체 소자 테스트용 소켓장치
KR101471652B1 (ko) 인서트 및 이를 포함하는 반도체 패키지 테스트 장치
KR101392399B1 (ko) 테스트용 번인 소켓
US7108535B1 (en) Integrated circuit test socket
TWI686612B (zh) 探針
KR101163092B1 (ko) 반도체 디바이스 테스트용 포고핀
KR101490498B1 (ko) 검사용 인서트
JP6553472B2 (ja) コンタクタ
WO2011096067A1 (ja) 接触子及び電気的接続装置
KR20140141881A (ko) 반도체 칩 테스트 장치 및 방법
KR102520051B1 (ko) 테스트 소켓 및 반도체 패키지 테스트 방법
KR101782600B1 (ko) 반도체 패키지 테스트 장치
KR101246122B1 (ko) 독립 탐침을 가진 반도체 검사 소켓
JPWO2020122006A1 (ja) プローブ
TWM576732U (zh) 具有可伸縮式彈簧銷頂蓋板之插入方塊
US10517186B2 (en) Socket
US9972926B2 (en) Electric component socket
KR101348206B1 (ko) 복수의 스프링부재를 가지는 탐침장치
KR20140005775U (ko) 프로브 및 이를 포함한 테스트 소켓
KR101348205B1 (ko) 탐침장치
KR20130003068A (ko) 소자테스트소켓 및 그에 사용되는 탐침
KR101112766B1 (ko) 반도체 테스트용 푸셔장치
KR20100023257A (ko) 반도체 패키지 검사용 지지유닛
KR101068529B1 (ko) 반도체 패키지 인서트 장치 및 이를 이용한 트레이

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171024

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191008

Year of fee payment: 6