KR20140141881A - 반도체 칩 테스트 장치 및 방법 - Google Patents

반도체 칩 테스트 장치 및 방법 Download PDF

Info

Publication number
KR20140141881A
KR20140141881A KR1020130063116A KR20130063116A KR20140141881A KR 20140141881 A KR20140141881 A KR 20140141881A KR 1020130063116 A KR1020130063116 A KR 1020130063116A KR 20130063116 A KR20130063116 A KR 20130063116A KR 20140141881 A KR20140141881 A KR 20140141881A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
guide
test socket
terminal
pusher
Prior art date
Application number
KR1020130063116A
Other languages
English (en)
Inventor
신종천
하동호
Original Assignee
신종천
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신종천 filed Critical 신종천
Priority to KR1020130063116A priority Critical patent/KR20140141881A/ko
Publication of KR20140141881A publication Critical patent/KR20140141881A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 칩 테스트 장치 및 방법에 관한 것으로, 본 발명에 따른 반도체 칩 테스트 장치는 반도체 칩의 단자와 접속되는 반도체 칩 테스트 소켓; 상기 반도체 칩의 단자를 가이드 하는 필름 가이드; 및 상기 필름 가이드가 장착되는 가이드 지지부;를 포함하여 구성된다.

Description

반도체 칩 테스트 장치 및 방법{SEMICONDUCTOR CHIP TEST DEVICE AND METHOD}
본 발명은 반도체 칩 테스트 장치 및 방법에 관한 것으로, 보다 상세하게는 측정 정밀도 및 안정성을 보다 향상시킨 반도체 칩 테스트 장치 및 방법에 관한 것이다.
일반적으로, 반도체 칩 제조 공정에 의해 제조된 반도체 칩은 제조된 이후에 제품의 신뢰성을 확인하기 위하여 각종 테스트를 실시한다.
테스트는 반도체 패키지의 모든 입출력 단자를 검사 신호 발생 회로와 연결하여 정상적인 동작 및 단선 여부를 검사하는 전기적 특성 테스트가 실행된다.
도 1 및 도 2는 종래기술에 따른 반도체 칩 테스트 장치를 도시한 도면이다.
반도체 칩의 전기적 검사를 하기 위하여 다량 생산하는 자동화 장비(통상 Handler라 칭함)를 사용하지 않고 소량 생산하는 경우에는, 핸들러(Handler)를 사용하기 위한 여러 가지 조건 설정과 툴(Tool)의 교체가 시간을 많이 소모하기 때문에 도 1에 도시된 바와 같이, 사람이 반도체를 한 개씩 직접 소켓 가이드(Socket guide)부에 삽입하여 사용 할 수 있는 매뉴얼 소켓(Manual Socket)을 사용하며, 이때, 0.4mm 피치(Pitch)이하의 반도체 검사의 경우 공차로 인하여 접촉 불안 정으로 인한 불량이 발생한다.
보다 상세하게 설명하면, 종래에는 반도체 칩(10)의 외곽 치수를 기준으로 하우징(Housing: 20)에 얼라인(Align)되어 소켓(Socket: 130)에 접촉된다.
그러나, 종래에는 외곽 공차가 크기 때문에 반도체 칩(10)을 소켓(30)에 접촉시에 정확한 접촉이 어려운 문제점이 있었다.
즉, 도 2에 도시된 바와 같이 반도체 칩(10)의 외곽공차 (±0.1mm)와 하우징(20)의 외곽 공차(±0.05mm)만으로 편측으로 최대 0.075mm까지 옵셋(Offset)이 발생되므로, 피치(Pitch)가 작아질수록 접촉이 불안정하거나 아예 접촉이 불가능한 문제점이 있었다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 반도체 칩 테스트 장치에 필름 가이드를 구비하여 반도체 칩과 하우징의 오프셋(Offset) 공차를 줄이고자 한다.
또한, 본 발명은 반도체 칩의 단자가 필름 가이드의 홀 내에 안착되어 반도체 칩 테스트 소켓과의 접촉(contact) 위치의 오프셋을 최소화하고자 한다.
전술한 문제를 해결하기 위한 본 발명의 일실시예에 따른 반도체 칩 테스트 장치는 반도체 칩의 단자와 접속되는 반도체 칩 테스트 소켓; 상기 반도체 칩의 단자를 가이드 하는 필름 가이드; 및 상기 필름 가이드가 장착되는 가이드 지지부;를 포함하여 구성된다.
본 발명의 또 다른 일실시예에 따르면 상기 가이드 지지부는 상기 반도체 칩 테스트 소켓 측에 배치되는 제1 가이드 지지부; 상기 제1 가이드 지지부의 상면에 배치되어 상기 필름 가이드가 장착되는 제2 가이드 지지부;를 포함하여 구성된다.
본 발명의 또 다른 일실시예에 따르면 상기 제1 가이드 지지부와 상기 제2 가이드 지지부를 탄성 이격시키는 탄성 이격부;를 더 포함하여 구성된다.
본 발명의 또 다른 일실시예에 따르면 상기 반도체 칩을 눌러 상기 반도체 칩의 단자를 상기 반도체 칩 테스트 소켓에 접속시키는 푸셔(Pusher);를 더 포함하여 구성된다.
본 발명의 또 다른 일실시예에 따르면 상기 푸셔는 상기 제2 가이드 지지부를 눌러 상기 반도체 칩의 단자를 상기 반도체 칩 테스트 소켓에 접속시킨다.
본 발명의 또 다른 일실시예에 따르면 상기 푸셔는 상기 제2 가이드 지지부를 먼저 눌러 상기 반도체 칩의 단자를 상기 반도체 칩 테스트 소켓 상에 안착시키고, 상기 반도체 칩을 눌러 상기 반도체 칩의 단자를 상기 반도체 칩 테스트 소켓과 접촉되도록 한다.
본 발명의 또 다른 일실시예에 따르면 상기 푸셔는 상기 제2 가이드 지지부를 누르는 완충 가압부를 포함하여 구성된다.
본 발명의 또 다른 일실시예에 따르면 상기 필름 가이드는 상기 반도체 칩의 단자가 삽입되는 다수의 홀(hole)이 형성된다.
본 발명의 또 다른 일실시예에 따르면 상기 필름 가이드는 폴리이미드, 폴리에틸렌, 폴리프로필렌, 폴리에스터 및 유리 섬유중에서 어느 하나의 재료로 구성된다.
본 발명의 또 다른 일실시예에 따르면 상기 필름 가이드는 두께가 0.5 내지 0.75mm로 형성된다.
본 발명의 또 다른 일실시예에 따르면 상기 반도체 칩은 BGA(Ball Grade Assembly) 반도체 칩이다.
본 발명의 일실시예에 따른 반도체 칩 테스트 방법은, 반도체 칩을 상기 반도체 칩의 단자를 가이드 하는 필름 가이드 상에 배치하는 제1 단계; 푸셔(Pusher)가 상기 필름 가이드가 장착되는 가이드 지지부 또는 상기 반도체 칩을 눌러 상기 반도체 칩의 단자를 상기 반도체 칩 테스트 소켓에 접속시키는 제2 단계;를 포함하여 구성된다.
본 발명의 또 다른 일실시예에 따르면 상기 제2 단계는, 상기 푸셔가 상기 가이드 지지부를 먼저 눌러 상기 반도체 칩의 단자를 상기 반도체 칩 테스트 소켓 상에 안착시키는 단계; 상기 푸셔가 상기 반도체 칩을 눌러 상기 반도체 칩의 단자를 상기 반도체 칩 테스트 소켓과 접촉되도록 하는 단계;를 포함하여 구성된다.
본 발명에 따르면 반도체 칩 테스트 장치에 필름 가이드를 구비하여 반도체 칩과 하우징의 오프셋(Offset) 공차를 줄일 수 있다.
또한, 본 발명에 따르면 반도체 칩의 단자가 필름 가이드의 홀 내에 안착되어 반도체 칩 테스트 소켓과의 접촉(contact) 위치의 오프셋을 최소화할 수 있다.
도 1 및 도 2는 종래기술에 따른 반도체 칩 테스트 장치를 도시한 도면이다.
도 3은 본 발명의 일실시예에 따른 반도체 칩 테스트 장치의 구성도이다.
도 4는 본 발명의 일실시예에 따른 필름 가이드를 도시한 도면이다.
도 5는 본 발명의 일실시예에 따른 반도체 칩 테스트 방법을 설명하기 위한 도면이다.
도 6은 본 발명의 또 다른 일실시예에 따른 반도체 칩 테스트 장치의 구성도이다.
도 7은 본 발명의 또 다른 일실시예에 따른 반도체 칩 테스트 방법을 설명하기 위한 도면이다.
이하에서는 첨부한 도면을 참조하여 바람직한 본 발명의 일실시예에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 3은 본 발명의 일실시예에 따른 반도체 칩 테스트 장치의 구성도이고, 도 4는 본 발명의 일실시예에 따른 필름 가이드를 도시한 도면이다.
도 3 및 도 4를 참조하여 본 발명의 일실시예에 따른 반도체 칩 테스트 장치의 구성을 설명하기로 한다.
도 3에 도시된 바와 같이, 본 발명의 일실시예에 따른 반도체 칩 테스트 장치는 반도체 칩 테스트 소켓(110), 필름 가이드(120), 가이드 지지부(130)를 포함하여 구성되며, 탄성 이격부(135) 및 푸셔(Pusher: 140)를 더 포함하여 구성된다.
반도체 칩 테스트 소켓(110)은 반도체 칩(100)의 단자와 접속된다. 이때, 본 발명의 반도체 칩(100)은 단자가 볼 형(ball type)으로 구성되는 BGA(Ball Grade Assembly) 반도체 칩 일 수 있다.
필름 가이드(120)는 상기 반도체 칩(100)의 단자를 가이드(guide) 한다.
보다 상세하게 설명하면, 상기 필름 가이드(120)는 반도체 칩(100)의 단자를 가이드 하여 상기 반도체 칩(100)의 단자가 상기 반도체 칩 테스트 소켓(110)에 접촉(contact)되도록 한다.
이때, 상기 필름 가이드(120)는 폴리이미드, 폴리에틸렌, 폴리프로필렌, 폴리에스터 및 유리 섬유 중에서 어느 하나의 재료로 구성되며, 도 4에 도시된 바와 같이 상기 반도체 칩의 단자가 삽입되는 다수의 홀(hole: 121)이 형성되어 상기 홀(121)에 반도체 칩의 단자(101)가 삽입된다.
상기 필름 가이드(120)의 홀의 공차는 0.35mm의 피치(Pitch)일 때 ø 0.27 +/- 0.02mm, 0.4mm의 피치 일때 ø 0.32 +/- 0.02mm 로 반도체 단자(Ball)의 최대 넓이보다 20um 더 크게 가공을 하며 홀의 중심 간의 공차는 +/- 0.02mm로 구성한다.
또한, 상기 필름 가이드(120)는 두께가 0.5 내지 0.75mm로 형성되어, 반도체 칩의 단자(121)가 돌출되도록 함으로써 반도체 칩 테스트 소켓(110)에 보다 용이하게 접촉이 가능하도록 할 수 있다. 이때, 상기 필름 가이드(120)의 두께는 상기 BGA(Ball Grade Assembly) 반도체 칩의 볼(단자)의 두께의 60% 이하로 구성하여야 반도체 칩의 단자(121)가 반도체 칩 테스트 소켓(110)에 보다 용이하게 접촉이 가능하다.
이와 같이 필름 가이드(120)가 반도체 칩(100)의 단자를 가이드 하면, 반도체 칩(100)의 단자가 반도체 칩 테스트 소켓(110)의 정확한 위치에 접촉될 수 있다.
상기 필름 가이드(120)는 가이드 지지부(130)에 고정된다.
상기 가이드 지지부(130)는 제1 가이드 지지부(131)와 제2 가이드 지지부(132)로 구성된다.
상기 제1 가이드 지지부(131)는 상기 반도체 칩 테스트 소켓(110) 측에 배치되고, 상기 제2 가이드 지지부(132)는 상기 제1 가이드 지지부(131)의 상면에 배치되어 상기 필름 가이드(120)가 장착된다.
상기 제1 가이드 지지부(131)와 제2 가이드 지지부(132) 간에는 탄성 이격부(135)가 구비된다. 상기 탄성 이격부(135)는 상기 제1 가이드 지지부와 상기 제2 가이드 지지부를 탄성 이격시키며, 이때 상기 탄성 이격부(135)는 스프링(spring)으로 구성되거나 또는 다양한 탄성이 있는 탄성 부재로 구성될 수 있다.
푸셔(140)는 상기 반도체 칩(100)을 눌러 상기 반도체 칩(100)의 단자를 상기 반도체 칩 테스트 소켓(110)에 접속시킨다.
보다 상세하게 설명하면, 푸셔(140)가 상기 반도체 칩(100)을 누르면 상기 필름 가이드(120)가 장착되는 제2 가이드 지지부(132)가 함께 눌리게 되며, 이때 상기 제1 가이드 지지부(131)와 상기 제2 가이드 지지부(132)를 탄성 이격시키는 탄성 이격부(135)가 눌리게 되어, 상기 반도체 칩(100)의 단자가 상기 반도체 칩 테스트 소켓(110)에 접속된다.
도 5는 본 발명의 일실시예에 따른 반도체 칩 테스트 방법을 설명하기 위한 도면이다.
이후부터는 도 5를 참조하여 본 발명의 일실시예에 따른 반도체 칩 테스트 방법을 설명하기로 한다.
도 5의 (a)에 도시된 바와 같이, 상기 반도체 칩(100)을 반도체 칩 테스트 장치에 배치하여, 도 5의 (b)에서와 같이 반도체 칩(100)의 단자를 가이드 하는 필름 가이드(120) 상에 반도체 칩(100)이 배치된다.
상기와 같이 반도체 칩(100)이 필름 가이드(120) 상에 배치된 이후에는, 도 5의 (c)에 도시된 바와 같이 푸셔(Pusher: 140)가 상기 반도체 칩(100)을 눌러 상기 반도체 칩(100)의 단자가 상기 반도체 칩 테스트 소켓(110)에 접속되도록 한다.
이때, 푸셔(Pusher: 140)가 상기 반도체 칩(100)을 누르게 되므로, 상기 제1 가이드 지지부(131)와 상기 제2 가이드 지지부(132)를 탄성 이격시키는 탄성 이격부(135)가 눌리게 되어, 상기 반도체 칩(100)의 단자가 상기 반도체 칩 테스트 소켓(110)에 접속된다.
한편, 상기 필름 가이드(120)가 상기 반도체 칩 테스트 소켓(110)로부터 0.5 내지 3mm의 거리로 이격되어 설치되면, 푸셔(140)의 누름 시에 이동거리가 짧으므로 안정적으로 정밀한 접촉이 가능하다.
도 6은 본 발명의 또 다른 일실시예에 따른 반도체 칩 테스트 장치의 구성도이다.
도 6을 참조하여 본 발명의 또 다른 일실시예에 따른 반도체 칩 테스트 장치의 구성을 설명하기로 한다.
도 6에 도시된 바와 같이, 본 발명의 또 다른 일실시예에 따른 반도체 칩 테스트 장치는 반도체 칩 테스트 소켓(110), 필름 가이드(120), 가이드 지지부(130)를 포함하여 구성되며, 탄성 이격부(135) 및 푸셔(Pusher: 140)를 더 포함하고, 상기 푸셔(140)는 완충 가압부(145)를 더 포함하여 구성된다.
반도체 칩 테스트 소켓(110)은 반도체 칩(100)의 단자와 접속된다.
필름 가이드(120)는 상기 반도체 칩(100)의 단자를 가이드(guide)하여, 상기 반도체 칩(100)의 단자가 상기 반도체 칩 테스트 소켓(110)에 접촉(contact)되도록 한다.
이때, 상기 필름 가이드(120)는 폴리이미드, 폴리에틸렌, 폴리프로필렌 및 폴리에스터 중에서 어느 하나의 재료로 구성되며, 상기 반도체 칩의 단자가 삽입되는 다수의 홀이 형성되어 상기 홀에 반도체 칩의 단자(101)가 삽입된다. 또한, 상기 필름 가이드(120)는 두께가 0.5 내지 0.75mm로 형성되어, 반도체 칩의 단자(121)가 돌출되도록 함으로써 반도체 칩 테스트 소켓(110)에 보다 용이하게 접촉이 가능하도록 할 수 있다.
상기 필름 가이드(120)는 가이드 지지부(130)에 고정되며, 보다 상세하게 설명하면 상기 가이드 지지부(130)는 제1 가이드 지지부(131)와 제2 가이드 지지부(132)로 구성되며, 상기 제1 가이드 지지부(131)는 상기 반도체 칩 테스트 소켓(110) 측에 배치되고, 상기 제2 가이드 지지부(132)는 상기 제1 가이드 지지부(131)의 상면에 배치되어 상기 필름 가이드(120)가 장착된다.
상기 제1 가이드 지지부(131)와 제2 가이드 지지부(132) 간에는 탄성 이격부(135)가 구비된다. 상기 탄성 이격부(135)는 상기 제1 가이드 지지부와 상기 제2 가이드 지지부를 탄성 이격시키며, 이때 상기 탄성 이격부(135)는 스프링(spring)으로 구성되거나 또는 다양한 탄성이 있는 탄성 부재로 구성될 수 있다.
푸셔(140)는 상기 반도체 칩(100)을 눌러 상기 반도체 칩(100)의 단자를 상기 반도체 칩 테스트 소켓(110)에 접속시킨다.
보다 상세하게 설명하면, 푸셔(140)의 완충 가압부(145)가 먼저 가이드 지지부(130)의 제2 가이드 지지부(132)를 먼저 누르고, 이후에 푸셔(140)가 반도체 칩(100)을 눌러 상기 반도체 칩(100)의 단자가 상기 반도체 칩 테스트 소켓(110)에 접속된다.
이와 같이 푸셔(140)가 먼저 가이드 지지부(130)를 누르고, 이후에 반도체 칩(100)을 누르도록 구성되면, 반도체 칩(100)이 안정적으로 반도체 칩 테스트 소켓(110) 상에 배치된 이후에 반도체 칩(100)의 단자와 상기 반도체 칩 테스트 소켓(110)이 접속되므로 보다 오차 없이 정렬되어 접속될 수 있다.
도 7은 본 발명의 또 다른 일실시예에 따른 반도체 칩 테스트 방법을 설명하기 위한 도면이다.
이후부터는 도 7을 참조하여 본 발명의 또 다른 일실시예에 따른 반도체 칩 테스트 방법을 설명하기로 한다.
도 7의 (a)에 도시된 바와 같이, 상기 반도체 칩(100)을 반도체 칩 테스트 장치에 배치하여, 도 7의 (b)에서와 같이 반도체 칩(100)의 단자를 가이드 하는 필름 가이드(120) 상에 반도체 칩(100)이 배치된다.
상기와 같이 반도체 칩(100)이 필름 가이드(120) 상에 배치된 이후에는, 도 7의 (c)에 도시된 바와 같이 푸셔(Pusher: 140)가 가이드 지지부(130)의 제2 가이드 지지부(132)를 눌러 반도체 칩(100)이 필름 가이드(120) 상에 안착된다.
이때, 탄성 이격부(135)가 눌리게 되어 상기 반도체 칩(100)의 단자가 상기 반도체 칩 테스트 소켓(110) 상에 안착되며, 상기 탄성 이격부(135)가 눌러진 상태에서는 필름 가이드(120)와 반도체 칩 테스트 소켓(110) 간의 거리가 0.5 내지 3mm로 이격되어, 푸셔(140)의 누름 시에 이동거리가 짧으므로 안정적으로 정밀한 접촉이 가능하도록 한다.
이후, 도 7의 (d)에서와 같이 푸셔(140)가 상기 반도체 칩(100)을 눌러 상기 반도체 칩(100)의 단자가 상기 반도체 칩 테스트 소켓(110)에 접속된다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 반도체 칩
110: 반도체 칩 테스트 소켓
120: 필름 가이드
130: 가이드 지지부
131: 제1 가이드 지지부
132: 제2 가이드 지지부
135: 탄성 이격부
140: 푸셔
145: 완충 가압부

Claims (13)

  1. 반도체 칩의 단자와 접속되는 반도체 칩 테스트 소켓;
    상기 반도체 칩의 단자를 가이드 하는 필름 가이드; 및
    상기 필름 가이드가 장착되는 가이드 지지부;
    를 포함하는 반도체 칩 테스트 장치.
  2. 청구항 1에 있어서,
    상기 가이드 지지부는,
    상기 반도체 칩 테스트 소켓 측에 배치되는 제1 가이드 지지부;
    상기 제1 가이드 지지부의 상면에 배치되어 상기 필름 가이드가 장착되는 제2 가이드 지지부;
    를 포함하는 반도체 칩 테스트 장치.
  3. 청구항 2에 있어서,
    상기 제1 가이드 지지부와 상기 제2 가이드 지지부를 탄성 이격시키는 탄성 이격부;
    를 더 포함하는 반도체 칩 테스트 장치.
  4. 청구항 1 또는 2에 있어서,
    상기 반도체 칩을 눌러 상기 반도체 칩의 단자를 상기 반도체 칩 테스트 소켓에 접속시키는 푸셔(Pusher);
    를 더 포함하는 반도체 칩 테스트 장치.
  5. 청구항 4에 있어서,
    상기 푸셔는,
    상기 제2 가이드 지지부를 눌러 상기 반도체 칩의 단자를 상기 반도체 칩 테스트 소켓에 접속시키는 반도체 칩 테스트 장치.
  6. 청구항 4에 있어서,
    상기 푸셔는,
    상기 제2 가이드 지지부를 먼저 눌러 상기 반도체 칩의 단자를 상기 반도체 칩 테스트 소켓 상에 안착시키고, 상기 반도체 칩을 눌러 상기 상기 반도체 칩의 단자를 상기 반도체 칩 테스트 소켓과 접촉되도록 하는 반도체 칩 테스트 장치.
  7. 청구항 4에 있어서,
    상기 푸셔는,
    상기 제2 가이드 지지부를 누르는 완충 가압부를 포함하여 구성되는 반도체 칩 테스트 장치.
  8. 청구항 1에 있어서,
    상기 필름 가이드는,
    상기 반도체 칩의 단자가 삽입되는 다수의 홀(hole)이 형성되는 반도체 칩 테스트 장치.
  9. 청구항 1에 있어서,
    상기 필름 가이드는,
    폴리이미드, 폴리에틸렌, 폴리프로필렌, 폴리에스터 및 유리 섬유중에서 어느 하나의 재료로 구성되는 반도체 칩 테스트 장치.
  10. 청구항 1에 있어서,
    상기 필름 가이드는,
    두께가 0.5 내지 0.75mm로 형성되는 반도체 칩 테스트 장치.
  11. 청구항 1에 있어서,
    상기 반도체 칩은,
    BGA(Ball Grade Assembly) 반도체 칩인 반도체 칩 테스트 장치.
  12. 반도체 칩을 상기 반도체 칩의 단자를 가이드 하는 필름 가이드 상에 배치하는 제1 단계;
    푸셔(Pusher)가 상기 필름 가이드가 장착되는 가이드 지지부 또는 상기 반도체 칩을 눌러 상기 반도체 칩의 단자를 상기 반도체 칩 테스트 소켓에 접속시키는 제2 단계;
    를 포함하는 반도체 칩 테스트 방법.
  13. 청구항 12에 있어서,
    상기 제2 단계는,
    상기 푸셔가 상기 가이드 지지부를 먼저 눌러 상기 반도체 칩의 단자를 상기 반도체 칩 테스트 소켓 상에 안착시키는 단계;
    상기 푸셔가 상기 반도체 칩을 눌러 상기 반도체 칩의 단자를 상기 반도체 칩 테스트 소켓과 접촉되도록 하는 단계;
    를 포함하는 반도체 칩 테스트 방법.
KR1020130063116A 2013-05-31 2013-05-31 반도체 칩 테스트 장치 및 방법 KR20140141881A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130063116A KR20140141881A (ko) 2013-05-31 2013-05-31 반도체 칩 테스트 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130063116A KR20140141881A (ko) 2013-05-31 2013-05-31 반도체 칩 테스트 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20140141881A true KR20140141881A (ko) 2014-12-11

Family

ID=52459630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130063116A KR20140141881A (ko) 2013-05-31 2013-05-31 반도체 칩 테스트 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20140141881A (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160142644A (ko) * 2015-06-03 2016-12-13 (주)에이피텍 테스트 핀 및 이를 포함하는 테스트 장치
KR20170119452A (ko) * 2016-04-19 2017-10-27 세메스 주식회사 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이
KR20170125489A (ko) * 2016-05-04 2017-11-15 세메스 주식회사 반도체 패키지 테스트 장치
KR20180049564A (ko) * 2016-11-03 2018-05-11 세메스 주식회사 반도체 소자 테스트 장치
KR20180052902A (ko) * 2016-11-11 2018-05-21 세메스 주식회사 반도체 소자 테스트 장치
KR102193447B1 (ko) * 2019-12-09 2020-12-21 (주)티에스이 테스트 소켓
KR102222140B1 (ko) * 2020-05-07 2021-03-04 디플러스(주) 제품 테스트 소켓
KR20230051944A (ko) * 2021-10-12 2023-04-19 (주)티에스이 반도체 패키지의 테스트 장치
KR20230051945A (ko) * 2021-10-12 2023-04-19 (주)티에스이 테스트 소켓
WO2023219322A1 (ko) * 2022-05-09 2023-11-16 (주)포인트엔지니어링 전기 전도성 접촉핀 및 이를 구비하는 검사장치
KR102651424B1 (ko) * 2023-12-19 2024-03-26 주식회사 피엠티 칩 테스트 소켓

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160142644A (ko) * 2015-06-03 2016-12-13 (주)에이피텍 테스트 핀 및 이를 포함하는 테스트 장치
KR20170119452A (ko) * 2016-04-19 2017-10-27 세메스 주식회사 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이
KR20170125489A (ko) * 2016-05-04 2017-11-15 세메스 주식회사 반도체 패키지 테스트 장치
KR20180049564A (ko) * 2016-11-03 2018-05-11 세메스 주식회사 반도체 소자 테스트 장치
KR20180052902A (ko) * 2016-11-11 2018-05-21 세메스 주식회사 반도체 소자 테스트 장치
KR102193447B1 (ko) * 2019-12-09 2020-12-21 (주)티에스이 테스트 소켓
KR102222140B1 (ko) * 2020-05-07 2021-03-04 디플러스(주) 제품 테스트 소켓
KR20230051944A (ko) * 2021-10-12 2023-04-19 (주)티에스이 반도체 패키지의 테스트 장치
KR20230051945A (ko) * 2021-10-12 2023-04-19 (주)티에스이 테스트 소켓
WO2023219322A1 (ko) * 2022-05-09 2023-11-16 (주)포인트엔지니어링 전기 전도성 접촉핀 및 이를 구비하는 검사장치
KR102651424B1 (ko) * 2023-12-19 2024-03-26 주식회사 피엠티 칩 테스트 소켓

Similar Documents

Publication Publication Date Title
KR20140141881A (ko) 반도체 칩 테스트 장치 및 방법
KR101392399B1 (ko) 테스트용 번인 소켓
KR101485433B1 (ko) 인서트 및 이를 포함하는 반도체 패키지 테스트 장치
JP2007017234A (ja) 検査装置用ソケット
KR101762835B1 (ko) 검사장치
JPWO2011096067A1 (ja) 接触子及び電気的接続装置
KR20090011498A (ko) 테스트용 소켓
KR101852794B1 (ko) 반도체 패키지 테스트 장치
KR101471652B1 (ko) 인서트 및 이를 포함하는 반도체 패키지 테스트 장치
TW522438B (en) Method for producing semiconductor device
KR20170142608A (ko) 반도체 소자 테스트 장치
KR20170142610A (ko) 반도체 소자를 수납하기 위한 인서트 조립체 및 이를 구비하는 테스트 트레이
KR101627172B1 (ko) 하나의 절연성 몸체로 구성되는 소켓
KR20140003763A (ko) 인서트 조립체
KR101800952B1 (ko) 마이크로 콘택트 핀 어레이 조립체용 지그 및 이를 이용한 마이크로 콘택트 핀 어레이 조립체 제조방법
KR20180001918A (ko) 반도체 소자를 검사하기 위한 인서트 조립체와 테스트 소켓의 불량 검사 방법
KR102287237B1 (ko) 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이
KR101203125B1 (ko) 프로브카드용 니들설치블록
US10935570B2 (en) Intermediate connection member and inspection apparatus
KR101380280B1 (ko) 검사장치
KR101864939B1 (ko) 반도체 소자 테스트 장치
KR200313240Y1 (ko) 볼 그리드 어레이(ｂｇａ) 패키지용 테스트 소켓
KR101626513B1 (ko) 반도체 칩 테스트 소켓
KR20170140950A (ko) 반도체 소자 테스트 장치
JP5066193B2 (ja) コネクタ保持装置、それを備えたインタフェース装置及び電子部品試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application