WO2023219322A1

WO2023219322A1 - 전기 전도성 접촉핀 및 이를 구비하는 검사장치

Info

Publication number: WO2023219322A1
Application number: PCT/KR2023/005971
Authority: WO
Inventors: 안범모; 박승호; 홍창희
Original assignee: (주)포인트엔지니어링
Priority date: 2022-05-09
Filing date: 2023-05-02
Publication date: 2023-11-16
Also published as: KR20230157096A

Abstract

본 발명은 협피치 구현이 가능한 전기 전도성 접촉핀 및 이를 구비하는 검사장치를 제공한다. 또한, 본 발명은 간섭부재 하부에 대응되는 부분을 포함하여 전체적으로 동일 두께로 형성되는 가이드 하우징을 이용하면서도 간섭부재와의 간섭에 의한 파손을 방지하는 전기 전도성 접촉핀 및 이를 구비하는 검사장치를 제공한다.

Description

전기 전도성 접촉핀 및 이를 구비하는 검사장치

본 발명은 전기 전도성 접촉핀 및 이를 구비하는 검사장치에 관한 것이다.

소자의 전기적 특성 시험은 다수의 전기 전도성 접촉핀을 구비한 검사장치에 검사 대상물(반도체 웨이퍼 또는 반도체 패키지)을 접근시켜 전기 전도성 접촉핀을 검사 대상물상의 대응하는 외부 단자 (솔더볼 또는 범프 등)에 접촉시킴으로써 수행된다. 검사장치의 일례로는 프로브 카드 또는 테스트 소켓이 포함되나 이에 한정되는 것은 아니다.

종래 테스트 소켓에는 포고 타입 테스트 소켓과 러버 타입 테스트 소켓이 있다.

포고 타입 테스트 소켓에 사용되는 전기 전도성 접촉핀(이하, '포고 타입 소켓핀'이라 함)은 핀부와 이를 수용하는 배럴을 포함하여 구성된다. 핀부는 그 양단의 플런저 사이에 스프링 부재를 설치함으로써 필요한 접촉압 부여 및 접촉 위치의 충격 흡수가 가능하게 한다. 핀부가 배럴 내에서 슬라이드 이동하기 위해서 핀부의 외면과 배럴 내면 사이에 틈새가 존재한다. 하지만, 이러한 포고 타입 소켓핀은 배럴과 핀부를 별도로 제작한 후 이들을 결합하여 사용하기 때문에, 필요 이상으로 핀부의 외면이 배럴의 내면과 이격되는 등 틈새 관리를 정밀하게 수행할 수 없다. 따라서 전기 신호가 양단의 플런저를 경유하여 배럴로 전달되는 과정에서 전기 신호의 손실 및 왜곡이 발생되므로 접촉 안정성이 일정하지 않다는 문제가 발생하게 된다.

한편, 러버 타입 테스트 소켓에 사용되는 전기 전도성 접촉핀(이하, '러버 타입 소켓 핀'이라 함)은, 고무 소재인 실리콘 러버 내부에 도전성 입자를 배치한 구조로, 검사 대상물(예를 들어, 반도체 패키지)을 올리고 소켓을 닫아 응력이 가해지면 도전성 입자들이 서로를 강하게 누르면서 전도도가 높아져 전기적으로 연결되는 구조이다. 하지만 이러한 러버 타입 소켓핀은 과도한 가압력으로 눌러줘야만 접촉 안정성이 확보된다는 점에서 문제가 있다.

최근에는 반도체 기술의 고도화 및 고집적화에 따라 검사 대상물의 외부 단자들의 피치가 더욱 더 협피치화되고 있는 추세이다.

기존 러버 타입 소켓 핀은, 유동성의 탄성 물질 내에 도전성 입자가 분포되어 있는 성형용 재료를 준비하고, 그 성형용 재료를 소정의 금형 내에 삽입한 후, 두께방향으로 자기장을 가하여 도전성 입자들을 두께방향으로 배열하여 제작되기 때문에 자기장의 사이 간격이 좁아지면 도전성 입자들이 불규칙하게 배향되어 면방향으로 신호가 흐르게 된다. 따라서 기존 러버 타입 소켓 핀으로는 협피치 기술 트렌드에 대응하는데 한계가 있다. 또한, 포고 타입 소켓 핀은, 배럴과 핀부를 별도로 제작한 후 이들을 결합하여 사용하기 때문에, 작은 크기로 제작하는데 어려움이 있다. 따라서 기존 포고 타입 소켓 핀 역시 협피치 기술 트렌드에 대응하는데 한계가 있다.

이처럼 협피치 추세에 따라 핀들 간의 간격도 작아져야 하는데, 기존의 러버 타입 소켓 핀과 포고 타입 소켓 핀은 그 크기를 작게 하는데 한계에 도달하고 있다.

도 1 내지 도 4는 본 발명의 착상의 배경이 되는 기술을 설명하기 위한 도면이다. 이하에서 설명하는 본 발명의 착상의 배경이 되는 기술은 비공개 내부 기술이다.

본 발명의 착상의 배경이 되는 기술은, 멤스(MEMS) 공정으로 제작된 전기 전도성 접촉핀(10)을 가이드 하우징(3)의 관통홀에 삽입하여 검사장치(1)를 구성하고 반도체 패키지(8)를 검사하게 된다. 검사장치(1)는 검사대상물(예를 들어, 반도체 패키지(8))이 수용되는 인서트(5)와, 전기 전도성 접촉핀(10)이 삽입되어 설치되는 가이드 하우징(3)과, 반도체 패키지(10)를 가압하는 푸셔(4)를 포함한다.

가이드 하우징(3)에는 복수개의 전기 전도성 접촉핀(8)이 설치된다. 인서트(5)는 반도체 패키지(8)를 수용하여 반도체 패키지(8)가 안정된 상태에서 테스트가 이루어질 수 있도록 한다. 인서트(5)의 하부에는 반도체 패키지(8)의 단자(8-1)를 가이드 하기 위해 홀이 마련된 인서트 필름(9)이 설치된다. 인서트 필름(9)은 반도체 패키지(8)와 전기 전도성 접촉핀(10) 사이에 구비된다. 인서트 필름(9)은 반도체 패키지(8)의 검사 시, 반도체 패키지(8)의 단자(8-1)가 인서트 필름(9)에 마련된 홀에 삽입되도록 하여 정확한 접촉 위치를 안내한다. 푸셔(4)는 인서트(5)의 수용부에 안착된 반도체 패키지(8)를 일정한 압력으로 가압시키는 역할을 한다. 푸셔(4)에 의해 가압되는 반도체 패키지(8)는 가이드 하우징(3)에 설치된 전기 전도성 접촉핀(10)을 통해 회로기판(6)의 패드(6-1)에 전기적으로 연결될 수 있다.

인서트(5)의 하부에는 인서트 필름(9)을 인서트(5)에 고정하기 위한 고정핀(2-1)과 인서트 필름(9)의 위치를 정밀하게 조정하기 위한 얼라인 키(2-2)가 구비된다. 고정핀(2-1)과 얼라인 키(2-2)는 인서트(5)의 하부에 하부 방향으로 돌출되어 구비된다. 최근 협피치 추세에 따라 반도체 패키지(8)의 단자(8-1)의 이격 거리는 더욱 더 작아지고 있고, 단자(8-1)의 크기 역시 더욱 더 작아지고 있다. 그 결과 고정핀(2-1)과 얼라인 키(2-2)는 반도체 패키지(8)의 단자(8-1)보다 하부로 더욱 돌출된 형태로 구비된다.

위와 같은 검사장치(1)를 이용한 검사 과정을 살펴보면, 먼저 도 1에 도시된 바와 같이, 반도체 패키지(8)를 인서트(5)에 안착한다. 그 다음 푸셔(4)로 반도체 패키지(8)의 상면을 회로기판(6)측으로 가압한다. 이 때 도 2에 도시된 바와 같이, 인서트(5) 하부로 돌출된 고정핀(2-1)과 얼라인 키(2-2)가 가이드 하우징(3)과 간섭되어 부딪히면서 가이드 하우징(3)을 변형시키고 그 결과 전기 전도성 접촉핀(10)을 가압 변형시키는 것이 발견되었다. 이로 인해 가이드 하우징(3) 또는 전기 전도성 접촉핀(10)이 변형 또는 파손되어 검사가 제대로 이루어지지 않거나 검사장치(1)의 내구성이 저하된다는 것이 발견되었다.

한편, 인서트 필름(9) 없이 반도체 패키지(8)를 지지하는 구조도 존재한다. 인서트(5)의 하부에 반도체 패키지(8)의 테두리를 지지하는 지지턱(미도시)을 구비하여 지지턱에 반도체 패키지(8)가 걸쳐지게 함으로써 반도체 패키지(8)가 인서트(5)에 지지될 수 있다. 그런데, 지지턱 역시 인서트(5) 하부로 돌출되어 구비되기 때문에 지지턱이 가이드 하우징(3)과 부딪히면서 가이드 하우징(3)과 전기 전도성 접촉핀(10)을 변형시키는 동일한 문제가 발생하게 된다. 이로 인해 가이드 하우징(3) 또는 전기 전도성 접촉핀(10)이 파손되어 검사장치(1)의 내구성이 저하된다.

이처럼 고정핀(2-1), 얼라인 키(2-2) 및 지지턱(미도시) 등과 같은 간섭 부재가 인서트(5) 하부로 돌출되어 구성됨에 따라, 간섭 부재가 가이드 하우징(5)과 간섭되거나 충돌하는 문제가 발생하게 된다.

이러한 간섭 문제를 해결하기 위하여, 도 3a에 도시된 바와 같이 간섭 부재의 하부와 대응되는 위치의 가이드 하우징(3)의 일부분을 얇게 하는 방법을 고려해 볼 수 있다. 또는 도 3b에 도시된 바와 같이 간섭부재의 하부와 대응되는 위치의 가이드 하우징(3)의 일부분을 절개하여 제거하는 방법을 고려해 볼 수 있다. 그러나 위와 같은 해결수단은 가이드 하우징(3)의 강도를 부분적으로 약하시키는 문제를 야기하여 가이드 하우징(3)의 국부적인 손상 내지는 파괴를 초래하는 문제가 발생하게 된다.

[선행기술문헌]

[특허문헌]

(특허문헌 1) 대한민국 등록번호 제10-0659944호 등록특허공보

(특허문헌 2) 대한민국 등록번호 제10-0952712호 등록특허공보

본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명은 협피치 구현이 가능한 전기 전도성 접촉핀 및 이를 구비하는 검사장치를 제공하는 것을 그 목적으로 한다.

또한, 본 발명은 간섭부재 하부에 대응되는 부분을 포함하여 전체적으로 동일 두께로 형성되는 가이드 하우징을 이용하면서도 간섭부재와의 간섭에 의한 파손을 방지하는 전기 전도성 접촉핀 및 이를 구비하는 검사장치를 제공하는 것을 그 목적으로 한다.

상술한 과제를 해결하고 목적을 달성하기 위해, 본 발명에 따른 검사장치는, 반도체 패키지가 수용되는 수용부를 구비하는 인서트; 상기 인서트의 하부에 구비되며, 상기 반도체 패키지가 상기 수용부에 수용된 상태에서 반도체 패키지의 단자보다 하부로 돌출된 간섭부재; 상기 간섭부재의 위치에 대응되는 부분을 포함하여 전체적으로 동일 두께로 형성되는 가이드 하우징; 및 상기 가이드 하우징에 설치된 전기 전도성 접촉핀;을 포함하되, 상기 전기 전도성 접촉핀이 상기 가이드 하우징의 상면을 기준으로 상부로 돌출된 돌출길이는 상기 간섭부재가 상기 단자의 하단부를 기준으로 하부로 돌출된 돌출길이보다 길게 형성된다.

또한, 상기 반도체 패키지의 단자가 상기 전기 전도성 접촉핀과 접촉한 이후에 스트로크 제한값까지 추가로 하강하는 스트로크 완료단계에서, 상기 간섭부재는 상기 가이드 하우징과 접촉하지 않도록 제3이격거리가 형성된다.

또한, 상기 반도체 패키지의 단자가 상기 전기 전도성 접촉핀과 접촉한 이후에 스트로크 제한값까지 추가로 하강하는 스트로크 완료단계에서, 상기 간섭부재는 상기 가이드 하우징과 접촉하더라도 상기 전기 전도성 접촉핀은 추가적으로 압축이 가능한 상태이다.

또한, 상기 전기 전도성 접촉핀은, 상기 반도체 패키지의 단자와 접속되는 제1접속부; 회로기판에 접속되는 제2접속부; 상기 가이드 하우징의 내벽에 대향되며 길이방향으로 연장되는 지지부; 상기 제1접속부와 상기 제2접속부 중 적어도 어느 하나에 연결되며 길이 방향을 따라 탄성 변형가능한 탄성부; 및 상기 탄성부를 상기 지지부에 연결하는 연결부를 포함한다.

또한, 상기 제1접속부는, 상기 단자와 접촉되는 제1접촉부; 및 상기 제1접촉부로부터 하측으로 연장되며 상기 탄성부와 상기 지지부 사이에 구비되는 제1플랜지를 포함한다.

또한, 상기 제1플랜지는 상기 탄성부가 압축됨에 따라 상기 지지부의 내면에 접촉되어 전류 패스를 형성한다.

또한, 상기 지지부는, 상기 전기 전도성 접촉핀의 일측에 위치하는 제1지지부; 및 상기 전기 전도성 접촉핀의 타측에 위치하는 제2지지부를 포함하고, 상기 제1접촉부의 폭 방향 치수는 상기 제1지지부와 상기 제2지지부 사이의 치수보다 작고, 상기 제1플랜지는 상기 제1지지부와 상기 제2지지부 사이의 영역 내에 위치한다.

한편, 본 발명에 따른 검사 장치는, 반도체 패키지가 수용되는 수용부를 구비하는 인서트; 상기 반도체 패키지가 상기 수용부에 수용된 상태에서 반도체 패키지의 단자보다 하부로 돌출된 간섭부재; 상기 간섭부재의 위치에 대응되는 부분을 포함하여 전체적으로 동일 두께로 형성되는 가이드 하우징; 및 상기 가이드 하우징에 설치된 전기 전도성 접촉핀;을 포함하되, 푸셔로 상기 반도체 패키지를 상기 전기 전도성 접촉핀 측으로 가압하기 이전인 푸셔가압 전단계에서, 상기 반도체 패키지의 단자가 상기 전기 전도성 접촉핀과 접촉하지 않는다.

또한, 상기 반도체 패키지를 상기 전기 전도성 접촉핀 측으로 가압하여 상기 반도체 패키지의 단자가 상기 전기 전도성 접촉핀과 접촉하는 접촉단계에서, 상기 간섭부재는 상기 가이드 하우징과 접촉하지 않도록 제2이격거리가 형성된다.

또한, 상기 반도체 패키지의 단자가 상기 전기 전도성 접촉핀과 접촉한 이후에 스트로크 제한값까지 추가로 하강하는 스트로크 완료단계에서, 상기 간섭부재는 상기 가이드 하우징과 접촉하지 않도록 제3이격거리가 형성되고, 상기 제1이격거리와 상기 제3이격거리의 차이가 상기 설정된 스트로크 제한값이 된다.

또한, 상기 반도체 패키지의 단자가 스트로크 제한값 이후에 상기 전기 전도성 접촉핀이 최대로 압축될까지 추가로 하강하더라도 상기 간섭부재는 상기 가이드 하우징과 접촉하지 않도록 제4이격거리가 형성된다.

또한, 상기 전기 전도성 접촉핀은 복수개의 직선부와 복수개의 만곡부가 교대로 접속되어 형성된 탄성부를 구비하고, 상기 반도체 패키지의 단자가 스트로크 제한값 이후에 상기 전기 전도성 접촉핀이 최대로 압축될까지 추가로 하강하더라도 상,하로 인접하는 상기 직선부들이 서로 접촉되지 않는다.

한편 본 발명에 따른 전기 전도성 접촉핀은, 하부로 연장된 제1플랜지를 구비하며, 반도체 패키지의 단자와 접촉되는 제1접속부; 회로기판에 접촉되는 제2접속부; 상기 제1접속부와 상기 제2접속부가 서로에 대해 상대 변위되도록 탄성변형하는 탄성부; 및 상기 제1접속부가 하강 이동하면 상기 제1플랜지의 하단부가 접촉가능한 스토퍼를 포함하되, 상기 탄성부의 최대 압축 상태 이전에 상기 제1플랜지가 상기 스토퍼에 맞닿는다.

또한, 길이방향으로 연장되는 지지부; 및 상기 탄성부를 상기 지지부에 연결하는 연결부를 포함하되, 상기 연결부가 상기 스토퍼가 된다.

또한, 상기 탄성부는 복수개의 직선부와 복수개의 만곡부가 교대로 접속되어 형성되고, 상기 제1플랜지가 상기 스토퍼에 맞닿은 상태에서 상,하로 인접하는 상기 직선부들이 서로 접촉되지 않는다.

한편, 본 발명에 따른 검사 장치는, 전체적으로 동일 두께로 형성되는 가이드 하우징; 및 상기 가이드 하우징에 설치된 전기 전도성 접촉핀;을 포함하되, 상기 전기 전도성 접촉핀은, 반도체 패키지의 단자와 접속되는 제1접속부; 회로기판에 접속되는 제2접속부; 상기 가이드 하우징의 내벽에 대향되며 길이방향으로 연장되는 지지부; 상기 제1접속부와 상기 제2접속부 중 적어도 어느 하나에 연결되며 길이 방향을 따라 탄성 변형가능한 탄성부; 및 상기 탄성부를 상기 지지부에 연결하는 연결부;를 포함하고, 상기 제1접속부가 상기 가이드 하우징의 상면으로부터 돌출된 돌출길이는 상기 제2접속부가 상기 가이드 하우징의 하면으로부터 돌출된 돌출길이보다 길고, 상기 제1접속부 및 상기 제2접속부는 상, 하 방향으로 변위 가능하되 변위 가능 범위는 상기 제1접속부가 상기 제2접속부보다 길고, 상기 제1접속부 및 제2접속부 중 적어도 어느 하나는 변위 과정에서 상기 지지부에 접촉되어 전류 패스를 형성한다.

또한, 상기 가이드 하우징은 폴리이미드 재질로 구성된다.

또한, 상기 제1접속부는, 상기 단자와 접촉되는 제1접촉부; 및 상기 제1접촉부로부터 하측으로 연장되며 상기 탄성부와 상기 지지부 사이에 구비되는 제1플랜지를 포함하고, 상기 제1플랜지가 하강 변위하여 상기 제1플랜지의 하단부가 상기 연결부에 맞닿음으로써 상기 제1접촉부의 추가 하강이 정지된다.

본 발명은 협피치 구현이 가능한 전기 전도성 접촉핀 및 이를 구비하는 검사장치를 제공한다.

또한, 본 발명은 간섭부재 하부에 대응되는 부분을 포함하여 전체적으로 동일 두께로 형성되는 가이드 하우징을 이용하면서도 간섭부재와의 간섭에 의한 파손을 방지하는 전기 전도성 접촉핀 및 이를 구비하는 검사장치를 제공한다.

도 1은 본 발명의 착상의 배경이 되는 기술을 도시한 것으로서, 푸셔가 가압되기 전 상태를 도시한 도면.

도 2는 본 발명의 착상의 배경이 되는 기술을 도시한 것으로서, 푸셔가 가압한 상태를 도시한 도면.

도 3a는 본 발명의 착상의 배경이 되는 기술을 도시한 것으로서, 가이드 하우징의 일부분을 얇게 한 것을 도시한 도면.

도 3b는 본 발명의 착상의 배경이 되는 기술을 도시한 것으로서, 가이드 하우징의 일부분을 절개한 것을 도시한 도면.

도 4는 본 발명의 바람직한 실시예에 따른 전기 전도성 접촉핀의 정면도.

도 5는 본 발명의 바람직한 실시예에 따른 전기 전도성 접촉핀의 사시도.

도 6a 내지 도 6d는 본 발명의 바람직한 실시예에 따른 전기 전도성 접촉핀의 제조방법을 설명하기 위한 도면.

도 7은 본 발명의 바람직한 실시예에 따른 전기 전도성 접촉핀의 측면을 도시한 도면.

도 8은 본 발명의 바람직한 실시예에 따른 전기 전도성 접촉핀이 삽입되는 가이드 하우징을 도시한 도면.

도 9는 본 발명의 바람직한 실시예에 따른 검사장치를 도시한 도면으로서 반도체 패키지를 인서트에 안착시킨 후 푸셔로 가압하기 전인, 푸셔 가압 전단계를 도시한 도면.

도 10은 본 발명의 바람직한 실시예에 따른 검사장치의 일부를 확대한 도면으로서 반도체 패키지를 인서트에 안착시킨 후 푸셔로 가압하기 전인, 푸셔 가압 전단계를 도시한 도면.

도 11 및 도 12는 본 발명의 바람직한 실시예에 따른 검사장치의 일부를 확대한 도면으로서 푸셔 가압 후 반도체 패키지의 단자가 전기 전도성 접촉핀에 접촉하는 접촉단계를 도시한 도면.

도 13은 본 발명의 바람직한 실시예에 따른 검사장치의 일부를 확대한 도면으로서 푸셔를 가압하여 반도체 패키지가 스트로크 제한값까지 하강한, 스트로크 완료단계를 도시한 도면.

도 14는 본 발명의 바람직한 실시예에 따른 검사장치의 일부를 확대한 도면으로서 전기 전도성 접촉핀이 최대로 압축될 수 있는 상태까지 압축된, 최대압축단계를 도시한 도면.

도 15a 내지 도 15c는 본 발명의 바람직한 실시예, 발명의 착상의 배경이 된 기술 및 종래 러버타입 테스트 소켓에 대하여 반도체 패키지를 인서트에 안착시킨 후 푸셔로 가압하기 전인, 푸셔 가압 전단계를 비교하기 위한 도면으로서, 도 15a는 본 발명의 바람직한 실시예를 도시한 도면이고 도 15b는 발명의 착상의 배경이 된 기술을 도시한 도면이고, 도 15c는 종래 러버타입 테스트 소켓을 도시한 도면.

도 16a 내지 도 16c는 본 발명의 바람직한 실시예, 발명의 착상의 배경이 된 기술 및 종래 러버타입 테스트 소켓에 대하여 푸셔를 가압하여 반도체 패키지가 스트로크 제한값까지 하강한, 스트로크 완료단계를 비교하기 위한 도면으로서, 도 16a는 본 발명의 바람직한 실시예를 도시한 도면이고 도 16b는 발명의 착상의 배경이 된 기술을 도시한 도면이고, 도 16c는 종래 러버타입 테스트 소켓을 도시한 도면.

도 17은 반도체 패키지의 단자가 본 발명의 바람직한 실시예에 따른 전기 전도성 접촉핀과의 위치 관계에서 정위치에서 하강하지 않고 편심되어 하강하는 경우를 도시한 도면.

이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시 예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와 같이 특별히 열거된 실시 예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.

상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.

본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시 도인 단면도 및/또는 사시도들을 참고하여 설명될 것이다. 이러한 도면들에 도시된 막 및 영역들의 두께 등은 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 또한 도면에 도시된 성형물의 개수는 예시적으로 일부만을 도면에 도시한 것이다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들에 대해 구체적으로 설명한다.

이하, 도 4 내지 도 7을 참조하여 본 발명의 바람직한 실시예에 따른 전기 전도성 접촉핀(100)에 대해 설명한다. 도 4는 본 발명의 바람직한 실시예에 따른 전기 전도성 접촉핀(100)의 정면도이고, 도 5는 본 발명의 바람직한 실시예에 따른 전기 전도성 접촉핀(100)의 사시도이며, 도 6a 내지 도 6d는 본 발명의 바람직한 실시예에 따른 전기 전도성 접촉핀(100)의 제조방법을 설명하기 위한 도면이고, 도 7은 본 발명의 바람직한 실시예에 따른 전기 전도성 접촉핀(100)의 측면을 도시한 도면이다.

본 발명의 바람직한 일 실시예에 따른 전기 전도성 접촉핀(100)은, 검사장치(11)에 구비되어 검사 대상물과 전기적, 물리적으로 접촉하여 전기적 신호를 전달하는데 사용된다. 검사장치(11)는 반도체 제조공정에 사용되는 검사장치일 수 있으며, 그 일례로 프로브 카드일 수 있고, 테스트 소켓일 수 있다. 검사장치(11)는 전기 전도성 접촉핀(100)과, 전기 전도성 접촉핀(100)을 수용하는 관통홀(31)을 구비하는 가이드 하우징(30)를 포함한다. 전기 전도성 접촉핀(100)은 프로브 카드에 구비되는 프로브 핀일 수 있고, 테스트 소켓에 구비되는 소켓 핀일 수 있다. 이하에서는 전기 전도성 접촉핀(100)의 일례로서 소켓 핀을 예시하여 설명하지만, 본 발명의 바람직한 실시예에 따른 전기 전도성 접촉핀(100)은 이에 한정되는 것은 아니며, 전기를 인가하여 검사 대상물의 불량 여부를 확인하기 위한 핀이라면 모두 포함한다.

이하에서 설명하는 전기 전도성 접촉핀(100)의 폭 방향은 도면에 표기된 ±x방향이고, 전기 전도성 접촉핀(100)의 길이 방향은 도면에 표기된 ±y방향이고, 전기 전도성 접촉핀(100)의 두께 방향은 도면에 표기된 ±z방향이다.

전기 전도성 접촉핀(100)은, 길이 방향(±y 방향)으로 전체 길이 치수(L)를 가지고, 길이 방향의 수직한 두께 방향(±z 방향)으로 전체 두께 치수(H)를 가지며, 길이 방향의 수직한 폭 방향(±x 방향)으로 전체 폭 치수(W)를 가진다.

전기 전도성 접촉핀(100)은, 제1접속부(110), 제2접속부(120), 길이방향으로 연장되는 지지부(130), 제1접속부(110)와 제2접속부(120)에 연결되며 길이 방향을 따라 탄성 변형가능한 탄성부(150) 및 탄성부(150)를 지지부(130)에 연결하는 연결부(140)를 포함한다.

제1접속부(110), 제2접속부(120), 지지부(130), 연결부(140) 및 탄성부(150)는 일체형으로 구비된다. 제1접속부(110), 제2접속부(120), 지지부(130), 연결부(140) 및 탄성부(150)는 도금 공정을 이용하여 한꺼번에 제작된다. 전기 전도성 접촉핀(100)은, 후술하는 바와 같이, 내부 공간(1100)을 구비하는 몰드(1000)를 이용하여 전기 도금으로 내부 공간(1100)에 금속 물질을 충진하여 형성되기 때문에, 제1접속부(110), 제2접속부(120), 지지부(130), 연결부(140) 및 탄성부(150)가 서로 연결되는 일체형으로 제작된다. 종래 포고 타입 소켓핀은 배럴과 핀부를 별도로 제작한 후 이들을 조립 또는 결합하여 구비되는 것인 반면에, 본 발명의 바람직한 실시예에 따른 전기 전도성 접촉핀(100)은 제1접속부(110), 제2접속부(120), 지지부(130), 연결부(140) 및 탄성부(150)를 도금 공정을 이용하여 한꺼번에 제작함으로써 일체형으로 구비된다는 점에서 구성상의 차이가 있다. 협피치 추세에 대응하여 전기 전도성 접촉핀(100)의 크기를 작게 제작하는 것이 가능하고 전기 전도성 접촉핀(100)을 보다 촘촘하게 배치하는 것이 가능하다.

전기 전도성 접촉핀(100)의 두께 방향(±z 방향)으로의 각 단면에서의 형상은 동일하다. 다시 말해 x-y 평면상의 동일한 형상이 두께 방향(±z 방향)으로 연장되어 형성된다.

전기 전도성 접촉핀(100)은 그 두께 방향(±z 방향)으로 복수 개의 이종(異種) 금속층이 적층되어 구비된다. 복수 개의 이종(異種) 금속층은, 제1금속층(101)과 제2금속층(102)을 포함한다.

제1금속층(101)은 제2금속층(102)에 비해 상대적으로 내마모성이 높은 금속으로서 바람직하게는, 로듐(Rd), 백금 (Pt), 이리듐(Ir), 팔라듐(Pd), 니켈(Ni), 망간(Mn), 텅스텐(W), 인(Ph) 이나 이들의 합금, 또는 팔라듐-코발트(PdCo) 합금, 팔라듐-니켈(PdNi) 합금 또는 니켈-인(NiPh) 합금, 니켈-망간(NiMn), 니켈-코발트(NiCo) 또는 니켈-텅스텐(NiW) 합금 중에서 선택된 금속으로 형성될 수 있다. 제2금속층(102)은 제1금속층(101)에 비해 상대적으로 전기 전도도가 높은 금속으로서 바람직하게는, 구리(Cu), 은(Ag), 금(Au) 또는 이들의 합금 중에서 선택된 금속으로 형성될 수 있다. 다만 이에 한정되는 것은 아니다.

제1금속층(101)은 전기 전도성 접촉핀(100)의 두께 방향(±z 방향)으로 하면과 상면에 구비되고 제2금속층(102)은 제1금속층(101) 사이에 구비된다. 예를 들어, 전기 전도성 접촉핀(100)은 그 두께 방향(±z 방향)으로 제1금속층(101), 제2금속층(102), 제1금속층(101) 순으로 교대로 적층되어 구비되며, 적층되는 층수는 3층 이상으로 구성될 수 있다.

제1접속부(110)는 반도체 패키지(80)의 단자(85)와 접촉되는 제1접촉부(111)와, 제1접촉부(111)로부터 하측으로 연장되는 제1플랜지(113)를 포함한다. 제1플랜지(113)는 탄성부(150)와 지지부(130) 사이에 구비되며, 탄성부(150)의 적어도 일부를 그 외측에서 덮도록 구비된다. 탄성부(150)가 탄성 변형될 때, 제1접촉부(111)와 제1플랜지(113)는 일체 거동한다.

제1접촉부(111)는 반도체 패키지(80)의 단자(85)와 접촉되는 부분이다.

제1접촉부(111)가 반도체 패키지(80)의 가압에 의해 접촉면이 보다 쉽게 변형될 수 있도록, 제1접촉부(111)는 제1중공부(112)를 구비한다. 제1중공부(112)를 기준으로 제1접촉부(111)의 상부면이 반도체 패키지(80)의 단자(85)에 접촉하는 부위가 되고, 제1중공부(112)를 기준으로 제1접촉부(111)의 하부면은 탄성부(150)에 연결된다. 제1중공부(112)는 두께 방향(±z 방향)으로 관통되어 형성되고, 그 좌,우 부분이 만곡된 빈 공간으로 형성되어 제1접촉부(111)의 상부면이 보다 쉽게 변형되도록 한다.

제1접촉부(110)는 탄성부(150)에 연결되므로, 제1접속부(110)는 접촉압력에 의해 탄력적으로 수직 이동이 가능하다.

반도체 패키지(80)을 검사할 경우, 반도체 패키지(80)의 단자(85)는 제1접속부(110)의 상면에 접촉되면서 하향으로 이동한다. 이에 따라 제1접속부(110)와 연결된 탄성부(150)는 압축 변형된다. 제1접속부(110)가 하향 이동한다.

제1접속부(110)의 제1플랜지(113)는 제1접촉부(111)로부터 하측으로 연장되어 탄성부(150) 측면의 적어도 일부를 덮도록 구성된다. 여기서 제1플랜지(113)는 제1접촉부(111)의 폭 방향 단부에서 연속되어 하측으로 연장된다. 제1플랜지(113)는 제1접촉부(111)로부터 하측 방향(-y 방향)으로 연장되어 제1플랜지(113)의 적어도 일부는 탄성부(150)와 지지부(130) 사이에 구비된다.

탄성부(150)는 제1접속부(110)와 제2접속부(120)가 서로에 대해 상대 변위되도록 탄성 변형한다. 연결부(140)는 탄성부(150)와 지지부(130)를 서로 연결한다. 다시 말해 연결부(140)는 탄성부(150)를 지지부(130)에 연결한다. 탄성부(150)는 연결부(140)를 기준으로 상부에 위치하는 상부 탄성부(150a)와 연결부(140)를 기준으로 하부에 위치하는 하부 탄성부(150b)로 구분된다.

탄성부(150)가 압축되면(보다 구체적으로는 상부 탄성부(150a)가 압축되면), 제1플랜지(113)는 탄성부(150)와 지지부(130) 사이 공간에서 하측 방향(-y 방향)으로 하강한다. 반대로, 탄성부(150)가 복원되면, 제1플랜지(113)는 탄성부(150)와 지지부(130) 사이 공간에서 상측 방향(+y 방향)으로 상승한다.

지지부(130)는 가이드 하우징(30)의 내벽에 대향되며 길이 방향(±y 방향)으로 연장된다.

지지부(130)는, 전기 전도성 접촉핀(100)의 일측에 위치하는 제1지지부(130a)와, 전기 전도성 접촉핀(100)의 타측에 위치하는 제2지지부(130b)를 포함한다. 제1접촉부(111)의 폭 방향 치수는 제1지지부(130a)와 제2지지부(130b) 사이의 치수보다 작고, 제1플랜지(113)는 제1지지부(130a)와 제2지지부(130b) 사이의 영역 내에 위치한다.

제1지지부(130a)와 제2지지부(130b)는 전기 전도성 접촉핀(100)의 길이 방향을 따라 형성되며, 제1지지부(141)와 제2지지부(145)는 전기 전도성 접촉핀(100)의 폭 방향을 따라 연장되어 형성되는 연결부(140)에 일체로 연결된다. 탄성부(150)의 상부에는 제1접속부(110)가 연결되고, 탄성부(150)의 하부에는 제2접속부(120)가 연결되며, 탄성부(150)는 연결부(140)를 통해 제1,2지지부(130a, 130b)와 일체로 연결되면서, 전기 전도성 접촉핀(100)은 전체적으로 한 몸체로 구성된다.

제1플랜지(113)는, 탄성부(150)의 일측에 위치하는 제1좌측플랜지(113a)와, 제1좌측플랜지(113a)에 대향되어 탄성부(150)의 타측에 위치하는 제1우측플랜지(113b)를 포함한다. 제1좌측플랜지(113a)와 제1우측플랜지(113b)는 각각 제1접촉부(111)에 연결된다.

제1접속부(110)의 제1플랜지(113)는 지지부(130)와 폭 방향으로 중첩되게 위치한다. 구체적으로, 지지부(130)와 탄성부(150) 사이의 공간에 제1플랜지(113)의 적어도 일부가 구비되도록 제1플랜지(113)는 제1접촉부(111)에서 연장된다. 보다 구체적으로, 제1좌측플랜지(113a)의 적어도 일부는 제1지지부(130a)와 탄성부(150) 사이에 위치하고, 제1우측플랜지(113b)의 적어도 일부는 탄성부(150)와 제2지지부(130b) 사이에 위치한다.

탄성부(150)가 압축되면, 제1좌측플랜지(113a)는 탄성부(150)와 제1지지부(130a) 사이 공간에서 하측 방향(-y 방향)으로 하강하고, 제1우측플랜지(113b)는 탄성부(150)와 제2지지부(130b)사이 공간에서 하측 방향(-y 방향)으로 하강한다. 반대로, 탄성부(150)가 복원되면, 제1좌측플랜지(113a)는 탄성부(150)와 제1지지부(130a) 사이 공간에서 상측 방향(+y 방향)으로 상승하고, 제1우측플랜지(113b)는 탄성부(150)와 제2지지부(130b) 사이 공간에서 상측 방향(+y 방향)으로 상승한다.

도 17을 참조하면, 도 17은 반도체 패키지(80)의 단자(85)가 전기 전도성 접촉핀(100)과의 위치 관계에서 정위치에서 하강하지 않고 편심되어 하강하는 경우를 도시한 도면이다. 협피치 추세에 따라 단자(85)의 크기가 작아지고 있고, 그에 따라 단자(85)와 전기 전도성 접촉핀(100)간의 얼라인이 보다 정밀할 필요가 있다. 하지만, 조립, 제조 공차 등의 이유로 반도체 패키지(80)의 단자(85)는 정위치에서 전기 전도성 접촉핀(100)에 접촉되지 않고 편심되어 접촉될 가능성이 높아지고 있다.

제1접속부(110)에 접촉된 단자(85)에 의해 편심 가압력이 작용하여 제1접속부(110)가 좌측 방향으로 기울어지면, 제1좌측플랜지(113a)는 제1지지부(130a)에 접촉되고 제1우측플랜지(113b)는 제2지지부(130b)가 접촉된다. 그 결과 제1지지부(130a)의 상단이 제1좌측플랜지(113a)를 지탱하고, 제2지지부(130b)가 제1우측플랜지(113b)의 하단을 지탱된다. 이를 통해 제1접속부(110)가 좌측 방향으로 과도하게 기울어지는 것을 방지한다.

또한, 제1접속부(110)에 접촉된 접촉 단자(410)에 의해 편심 가압력이 작용하여 제1접속부(110)가 우측 방향으로 기울어지면, 제1좌측플랜지(113a)는 제1지지부(130a)에 접촉되고 제1우측플랜지(113b)는 제2지지부(130b)가 접촉된다. 그 결과 제2지지부(130b)의 상단이 제2좌측플랜지(113b)를 지탱하고, 제1지지부(130a)가 제1좌측플랜지(113a)의 하단을 지탱한다. 이를 통해 제1접속부(110)가 우측 방향으로 과도하게 기울어지는 것을 방지한다.

전기 전도성 접촉핀(100)이 가이드 하우징(30)에 삽입된 상태에서, 제1플랜지(113)의 단부측의 적어도 일부는 관통홀(31)의 내부에 위치하게 된다. 제1플랜지(113)는 평판 플레이트 형태이고 전기 전도성 접촉핀(100)이 앞, 뒤 방향으로 편심 가압력을 받을 때 제1플랜지(113)가 관통홀(31)의 내벽에 접촉될 수 있는 구조이기 때문에, 제1플랜지(113)는 앞, 뒤 방향으로의 과도한 휨 변형에 저항할 수 있게 된다.

이처럼 본 발명의 바람직한 실시예에 따르면, 좌, 우 방향으로의 편심 가압력이 작용하더라도, 제1플랜지(113)와 지지부(130)의 구성을 통해, 전기 전도성 접촉핀(100)이 과도하게 좌, 우 방향으로 기울어지면서 변형되는 것을 방지한다. 또한 앞, 뒤 방향으로의 편심 가압력이 작용하더라도, 제1플랜지(113)가 관통홀(31)의 내벽에 접촉되는 구성을 통해, 전기 전도성 접촉핀(100)이 과도하게 앞, 뒤 방향으로 기울어지면서 변형되는 것을 방지한다.

제1플랜지(113)의 자유 단부에는 지지부(130) 측으로 돌출된 제1볼록부(114)가 구비된다. 제1볼록부(114)의 위치에 대응하여 지지부(130)에는 제1오목부(133)가 구비된다. 제1볼록부(114)와 제1목부(133)의 구성을 통해, 제1플랜지(113)가 하강하기 전에는 제1플랜지(113)는 지지부(130)와 서로 이격된 상태를 유지하고, 제1플랜지(113)가 하강하면 제1플랜지(113)는 지지부(130)의 내면에 부드럽게 접촉하며 접촉 상태를 유지하면서 추가적으로 하강한다. 여기서 제1볼록부(114)와 제1오목부(133)의 이격 공간은, 이격 공간의 사이 거리와 이격 공간의 높이의 비가 1:15 내지 1:25의 범위에서 형성될 수 있다. 예컨대, 이격 공간의 사이 거리는 5㎛이고 이격 공간의 높이는 100㎛일 수 있다. 제1볼록부(114)와 제1오목부(133)의 이격 공간의 종횡비를 높게 함으로써, 전기 전도성 접촉핀(100)의 전체 두께 치수(H)를 크게 하면서도 폭 방향(±x 방향)으로 컴팩트한 구조를 갖도록 하는 것이 가능하다.

탄성부(150)가 압축되지 않은 상태에서는, 제1플랜지(113)와 지지부(130)는 서로 이격된다. 탄성부(150)가 압축됨에 따라 제1플랜지(113)가 하측 방향(-y 방향)으로 이동하면 제1플랜지(113)는 지지부(130)의 내면에 접촉되어 전류 패스를 형성한다. 보다 구체적으로, 제1플랜지(113)가 하측 방향(-y 방향)으로 이동하면, 제1플랜지(113)의 제1볼록부(114)는 제1오목부(133)의 대응 위치를 벗어나 지지부(130)의 내면에 접촉되어 전류 패스를 형성한다. 탄성부(150)의 압축 전에는 제1플랜지(113)와 지지부(130)가 서로 이격되어 탄성부(150)의 변형을 방해하지 않고, 이후 탄성부(150)가 압축됨에 따라 제1플랜지(113)의 외면과 지지부(130)의 내면이 서로 접촉되어 지지부(130)와 제1플랜지(113) 사이에서 전류 패스가 형성되도록 한다.

연결부(140)는, 탄성부(150)와 제1지지부(130a)를 연결하는 제1연결부(141)와, 탄성부(150)와 제2지지부(130b)를 연결하는 제2연결부(142)를 포함한다. 제1연결부(141)는 탄성부(150)와 제1지지부(130a)를 연결하고 제2연결부(142)는 탄성부(150)와 제2지지부(130b)를 연결한다.

제1연결부(141)와 제2연결부(142)는 길이 방향으로 서로 동일 위치에 있거나 서로 다른 위치에 있을 수 있다. 본 발명의 바람직한 실시예에 따르면, 제1연결부(141)와 제2연결부(142)는 길이 방향으로 서로 동일 위치에 구비된다.

연결부(140)에 의해, 상부로부터 유입된 이물질은 제2접속부(120) 측으로 유입되지 못하고, 하부로부터 유입된 이물질 역시 제1접속부(110)측으로 유입되지 못하게 된다. 내측으로 유입된 이물질의 이동을 제한함으로써 이물질에 의해 제1,2접속부(110, 120)의 작동이 방해되는 것을 방지할 수 있다.

본 발명의 바람직한 실시예에 따르면, 제1접속부(110)가 하강 이동하면 제1플랜지(113)의 하단부가 접촉 가능한 스토퍼를 포함하되, 탄성부(150)의 최대 압축 상태 이전에 제1플랜지가 스토퍼에 맞닿는다. 보다 구체적으로 제1플랜지(113)가 하강함에 따라 제1플랜지(113)의 자유단은 연결부(140)에 접촉될 수 있다. 제1플랜지(113)가 하강 변위하여 제1플랜지(113)의 하단부가 연결부(140)에 맞닿음으로써 제1접촉부(111)의 추가 하강이 정지된다. 이를 통해 연결부(140)는 제1플랜지(113)의 추가 하강을 제한하는 스토퍼 역할을 수행한다. 제1플랜지(113)가 스토퍼(연결부(140))에 맞닿은 상태에서 상, 하로 인접하는 직선부(153)들은 서로 접촉되지 않는다. 이상에서는 연결부(140)가 스토퍼가 되는 것으로 설명하였으나 연결부(140) 이외의 구성으로 제1플랜지(113)의 하강을 제한하는 스토퍼가 될 수 있다.

제2접속부(120)는 접속 대상물(보다 바람직하게는 회로기판(60)의 패드(65))와 접촉된다.

제2접속부(120)는 회로기판(60)의 패드(65)와 접촉되는 제2접촉부(121)와, 제2접촉부(111)로부터 상측으로 연장되어 탄성부(150)의 적어도 일부를 덮는 제2플랜지(123)를 포함한다. 탄성부(150)가 탄성 변형될 때, 제2접촉부(121)와 제2플랜지(123)는 일체 거동한다.

제2접촉부(121)는 회로기판(60)의 패드(65)와 접촉되는 부분이다.

제2접촉부(121)는 반도체 패키지(80)의 가압에 의해 접촉면이 보다 쉽게 변형될 수 있도록 제2중공부(122)를 구비한다. 제2중공부(122)를 기준으로 제2접촉부(121)의 하부면이 회로기판(60)의 패드(65)에 접촉하는 부위가 되고, 제2중공부(122)를 기준으로 제2접촉부(111)의 상부면은 탄성부(150)에 연결된다. 제2중공부(122)는 두께 방향(±z 방향)으로 관통되어 형성되고, 그 좌,우 부분이 만곡된 빈 공간으로 형성되어 제2접촉부(121)의 상부면이 보다 쉽게 변형되도록 한다.

제2접속부(120)는 탄성부(150)에 연결되어 접촉압력에 의해 탄력적으로 수직 이동이 가능하다.

반도체 패키지(80)을 검사할 경우, 회로기판(60)의 패드(65)는 제2접속부(120)의 하면에 접촉되면서 탄성부(150)는 압축 변형된다. 제2접속부(120)가 상향 이동하면서 제2접속부(120)는 지지부(130)와 접촉된다.

제2접속부(120)의 제2플랜지(123)는 제2접촉부(121)로부터 상측으로 연장되어 탄성부(150)의 적어도 일부를 덮도록 구성된다. 제2플랜지(123)는 제2접촉부(121)로부터 상측 방향(+y 방향)으로 연장되어 제2플랜지(123)의 적어도 일부는 탄성부(150)와 지지부(130) 사이에 구비된다.

탄성부(150)가 압축되면(보다 구체적으로는 하부 탄성부(150b)가 압축되면), 제2플랜지(123)는 탄성부(150)와 지지부(130) 사이 공간에서 상측 방향(+y 방향)으로 상승한다. 반대로, 탄성부(150)가 복원되면, 제2플랜지(123)는 탄성부(150)와 지지부(130) 사이 공간에서 하측 방향(-y 방향)으로 하강한다.

제2플랜지(123)는, 탄성부(150)의 일측에 위치하는 제2좌측플랜지(123a)와, 제2좌측플랜지(123a)에 대향되어 탄성부(150)의 타측에 위치하는 제2우측플랜지(123b)를 포함한다. 제2좌측플랜지(123a)와 제2우측플랜지(123b)는 각각 제2접촉부(111)에 연결된다.

제2접속부(120)의 제2플랜지(123)는 지지부(130)와 폭 방향으로 중첩되게 위치한다. 구체적으로, 지지부(130)와 탄성부(150) 사이의 공간에 제2플랜지(123)의 적어도 일부가 구비되도록 제2플랜지(123)는 제2접촉부(121)에서 연장된다. 보다 구체적으로, 제2좌측플랜지(123a)의 적어도 일부는 제1지지부(130a)와 탄성부(150) 사이에 위치하고, 제2우측플랜지(123b)의 적어도 일부는 탄성부(150)와 제2지지부(130b) 사이에 위치한다.

탄성부(150)가 압축되면, 제2좌측플랜지(123a)는 탄성부(150)와 제1지지부(130a) 사이 공간에서 상측 방향(+y 방향)으로 상승하고, 제2우측플랜지(123b)는 탄성부(150)와 제2지지부(130b)사이 공간에서 상측 방향(+y 방향)으로 상승한다. 반대로, 탄성부(150)가 복원되면, 제2좌측플랜지(123a)는 탄성부(150)와 제1지지부(130a) 사이 공간에서 하측 방향(-y 방향)으로 하강하고, 제2우측플랜지(123b)는 탄성부(150)와 제2지지부(130b) 사이 공간에서 하측 방향(-y 방향)으로 하강한다.

제2플랜지(123)의 자유 단부에는 지지부(130) 측으로 돌출된 제2볼록부(124)가 구비된다. 제2볼록부(124)의 위치에 대응하여 지지부(130)에는 제2오목부(134)가 구비된다. 제2볼록부(124)와 제2목부(134)의 구성을 통해, 제2플랜지(123)가 상승하기 전에는 제2플랜지(123)는 지지부(130)와 서로 이격된 상태를 유지하고, 제2플랜지(123)가 상승하면 제2플랜지(123)는 지지부(130)의 내면에 부드럽게 접촉하며 접촉 상태를 유지하면서 추가적으로 상승한다. 여기서 제2볼록부(124)와 제2오목부(134)의 이격 공간은, 이격 공간의 사이 거리와 이격 공간의 높이의 비가 1:15 내지 1:25의 범위에서 형성될 수 있다. 예컨대, 이격 공간의 사이 거리는 5㎛이고 이격 공간의 높이는 100㎛일 수 있다. 제2볼록부(124)와 제1오목부(134)의 이격 공간의 종횡비를 높게 함으로써, 전기 전도성 접촉핀(100)의 전체 두께 치수(H)를 크게 하면서도 폭 방향(±x 방향)으로 컴팩트한 구조를 갖도록 하는 것이 가능하다.

탄성부(150)가 압축되지 않은 상태에서는, 제2플랜지(123)와 지지부(130)는 서로 이격된다. 탄성부(150)가 압축되어 제2플랜지(123)가 상측 방향(+y 방향)으로 이동하면 제2플랜지(123)는 지지부(130)의 내면에 접촉되어 전류 패스를 형성한다. 보다 구체적으로, 제2플랜지(123)가 상측 방향(+y 방향)으로 이동하면, 제2플랜지(123)의 제2볼록부(124)는 지지부(130)의 내면에 접촉되어 전류 패스를 형성한다. 탄성부(150)의 압축 전에는 제2플랜지(123)와 지지부(130)가 서로 이격되어 탄성부(150)의 변형을 방해하지 않고, 이후 탄성부(150)가 압축됨에 따라 제2플랜지(123)의 외면과 지지부(130)의 내면이 서로 접촉되어 지지부(130)와 제2플랜지(123) 사이에서 전류 패스가 형성되도록 한다.

탄성부(150)는, 전기 전도성 접촉핀(100)의 두께 방향으로의 각 단면 형상이 모든 두께 단면에서 동일하다. 이는 도금 공정을 통해 전기 전도성 접촉핀(100)이 제작되기 때문에 가능하다.

탄성부(150)는 제1접속부(110)와 제2접속부(120) 중 적어도 어느 하나에 연결되며 길이 방향(±y 방향)을 따라 탄성 변형 가능하다.

탄성부(150)는 실질 폭(t)을 갖는 판상 플레이트가 S자 모양으로 반복적으로 절곡된 형태를 가지며, 판상 플레이트의 실질 폭(t)은 전체적으로 일정하다.

탄성부(150)는 복수개의 직선부(153)와 복수개의 만곡부(154)가 교대로 접속되어 형성된다. 직선부(153)는 좌, 우로 인접하는 만곡부(154)를 연결하며, 만곡부(154)는 상, 하로 인접하는 직선부(153)를 연결한다. 만곡부(154)는 원호 형상으로 구비된다.

탄성부(150)의 중앙 부위에는 직선부(153)가 배치되고 탄성부(150)의 외측 부위에는 만곡부(154)가 배치된다. 직선부(153)는 폭 방향과 평행하게 구비되어 접촉압에 따른 만곡부(154)의 변형이 보다 쉽게 이루어지도록 한다.

검사장치(11)에 설치된 전기 전도성 접촉핀(100)이 가이드 하우징(30)으로부터 이탈되지 않도록 하기 위하여, 지지부(130)의 일단부에는 제1걸림부(131)가 구비되고 타단부에는 제2걸림부(132)가 구비된다.

제1걸림부(131)와 제2걸림부(132)는 폭 방향 외측으로 돌출된 형태로 구성된다. 이를 통해 전기 전도성 접촉핀(100)이 가이드 하우징(30)에 삽입된 이후에 가이드 하우징(30)으로부터 이탈되지 않도록 한다.

제1걸림부(131)는 전기 전도성 접촉핀(100)이 가이드 하우징(30)로부터 하 방향으로 이탈되는 것을 방지하고, 제2걸림부(132)는 전기 전도성 접촉핀(100)이 가이드 하우징(30)로부터 상 방향으로 이탈되는 것을 방지한다.

이하에서는 상술한 본 발명의 바람직한 실시예에 따른 전기 전도성 접촉핀(100)의 제조방법에 대해 설명한다.

도 6a는 내부 공간(1100)이 형성된 몰드(1000)의 평면도이고, 도 6b는 도 6a의 A-A'단면도이다.

몰드(1000)는 양극산화막, 포토레지스트, 실리콘 웨이퍼 또는 이와 유사한 재질로 구성될 있다. 다만, 바람직하게는 몰드(1000)는 양극산화막 재질로 구성될 수 있다. 양극산화막은 모재인 금속을 양극산화하여 형성된 막을 의미하고, 포어는 금속을 양극산화하여 양극산화막을 형성하는 과정에서 형성되는 구멍을 의미한다. 예컨대, 모재인 금속이 알루미늄(Al) 또는 알루미늄 합금인 경우, 모재를 양극산화하면 모재의 표면에 알루미늄 산화물(Al₂0₃) 재질의 양극산화막이 형성된다. 다만 모재 금속은 이에 한정되는 것은 아니며, Ta, Nb, Ti, Zr, Hf, Zn, W, Sb 또는 이들의 합금을 포함한다, 위와 같이 형성된 양극산화막은 수직적으로 내부에 포어가 형성되지 않은 배리어층과, 내부에 포어가 형성된 다공층으로 구분된다. 배리어층과 다공층을 갖는 양극산화막이 표면에 형성된 모재에서, 모재를 제거하게 되면, 알루미늄 산화물(Al₂0₃) 재질의 양극산화막만이 남게 된다. 양극산화막은 양극산화시 형성된 배리어층이 제거되어 포어의 상, 하로 관통되는 구조로 형성되거나 양극산화시 형성된 배리어층이 그대로 남아 포어의 상, 하 중 일단부를 밀폐하는 구조로 형성될 수 있다.

양극산화막은 2~3ppm/℃의 열팽창 계수를 갖는다. 이로 인해 고온의 환경에 노출될 경우, 온도에 의한 열변형이 적다. 따라서 전기 전도성 접촉핀(100)의 제작 환경에 비록 고온 환경이라 하더라도 열 변형없이 정밀한 전기 전도성 접촉핀(100)을 제작할 수 있다.

본 발명의 바람직한 실시예에 따른 전기 전도성 접촉핀(100)은 포토 레지스트 몰드 대신에 양극산화막 재질의 몰드(1000)를 이용하여 제조된다는 점에서 포토 레지스트 몰드로는 구현하는데 한계가 있었던 형상의 정밀도, 미세 형상의 구현의 효과를 발휘할 수 있게 된다. 또한 기존의 포토 레지스트 몰드의 경우에는 40㎛ 두께 수준의 전기 전도성 접촉핀을 제작할 수 있으나 양극산화막 재질의 몰드(1000)를 이용할 경우에는 100㎛ 이상에서 200㎛ 이하의 두께를 가지는 전기 전도성 접촉핀(100)을 제작할 수 있게 된다.

몰드(1000)의 하면에는 시드층(1200)이 구비된다. 시드층(1200)은 몰드(1000)에 내부 공간(1100)을 형성하기 이전에 몰드(1000)의 하면에 구비될 수 있다. 한편 몰드(1000)의 하부에는 지지기판(미도시)이 형성되어 몰드(1000)의 취급성을 향상시킬 수 있다. 또한 이 경우 지지기판의 상면에 시드층(1200)을 형성하고 내부 공간(1100)이 형성된 몰드(1000)를 지지기판에 결합하여 사용할 수도 있다. 시드층(1200)은 구리(Cu)재질로 형성될 수 있고, 증착 방법에 의해 형성될 수 있다.

내부 공간(1100)은 양극산화막 재질의 몰드(1000)를 습식 에칭하여 형성될 수 있다. 이를 위해 몰드(1000)의 상면에 포토 레지스트를 구비하고 이를 패터닝한 다음, 패터닝되어 오픈된 영역의 양극산화막이 에칭 용액과 반응하여 내부 공간(1100)이 형성될 수 있다.

그 다음 몰드(1000)의 내부 공간(1100)에 전기 도금 공정을 수행하여 전기 전도성 접촉핀(100)를 형성한다. 도 6c는 내부 공간(1100)에 전기 도금 공정을 수행하여 것을 도시한 평면도이고, 도 6d는 도 6c의 A-A'단면도이다.

몰드(1000)의 두께 방향(±z 방향)으로 금속층이 성장하면서 형성되기 때문에, 전기 전도성 접촉핀(100)의 두께 방향(±z 방향)으로의 각 단면에서의 형상이 동일하고, 전기 전도성 접촉핀(100)의 두께 방향(±z 방향)으로 복수 개의 금속층이 적층되어 구비된다. 복수개의 금속층은, 제1금속층(101)과 제2금속층(102)을 포함한다. 제1금속층(101)은 제2금속층(102)에 비해 상대적으로 내마모성이 높은 금속으로서 로듐(rhodium, Rd), 백금 (platinum, Pt), 이리듐(iridium, Ir), 팔라듐(palladium) 이나 이들의 합금, 또는 팔라듐-코발트(palladium-cobalt, PdCo) 합금, 팔라듐-니켈(palladium-nickel, PdNi) 합금 또는 니켈-인(nickel-phosphor, NiPh) 합금, 니켈-망간(nickel-manganese, NiMn), 니켈-코발트(nickel-cobalt, NiCo) 또는 니켈-텅스텐(nickel-tungsten, NiW) 합금을 포함한다. 제2금속층(102)은 제1금속층(101)에 비해 상대적으로 전기 전도도가 높은 금속으로서 구리(Cu), 은(Ag), 금(Au) 또는 이들의 합금을 포함한다.

제1금속층(101)은 전기 전도성 접촉핀(100)의 두께 방향(±z 방향)으로 하면과 상면에 구비되고 제2금속층(102)은 제1금속층(101) 사이에 구비된다. 예를 들어, 전기 전도성 접촉핀(100)은 제1금속층(101), 제2금속층(102), 제1금속층(101) 순으로 교대로 적층되어 구비되며, 적층되는 층수는 3층 이상으로 구성될 수 있다.

한편, 도금 공정이 완료된 이후에, 고온으로 승온한 후 압력을 가해 도금 공정이 완료된 금속층을 눌러줌으로써 제1금속층(101) 및 제2금속층(102)이 보다 고밀화되도록 할 수 있다. 포토레지스트 재질을 몰드로 이용할 경우, 도금 공정이 완료된 이후의 금속층 주변에는 포토레지스트가 존재하므로 고온으로 승온하여 압력을 가하는 공정을 수행할 수 없다. 이와는 다르게, 본 발명의 바람직한 실시예에 따르면 도금 공정이 완료된 금속층의 주변으로는 양극산화막 재질의 몰드(1000)가 구비되어 있기 때문에 고온으로 승온하더라도 양극산화막의 낮은 열 팽창계수로 인해 변형을 최소화하면서 제1금속층(101) 및 제2금속층(102)을 고밀화시키는 것이 가능하다. 따라서 포토레지스트를 몰드로 이용하는 기술에 비해 보다 고밀화된 제1금속층(101) 및 제2금속층(102)을 얻는 것이 가능하게 된다.

전기 도금 공정이 완료가 되면, 몰드(1000)와 시드층(1200)을 제거하는 공정을 수행한다. 몰드(1000)가 양극산화막 재질인 경우에는 양극산화막 재질에 선택적으로 반응하는 용액을 이용하여 몰드(1000)를 제거한다. 또한 시드층(1200)이 구리(Cu) 재질인 경우에는 구리(Cu)에 선택적으로 반응하는 용액을 이용하여 시드층(1200)을 제거한다.

도 7을 참조하면, 본 발명의 바람직한 실시예들에 따른 전기 전도성 접촉핀(100)은, 그 측면에 복수 개의 미세 트렌치(88)를 포함한다. 미세 트렌치(88)는 전기 전도성 접촉핀(100)의 측면에서 전기 전도성 접촉핀(100)의 두께 방향(±z 방향)으로 길게 연장되어 형성된다. 여기서 전기 전도성 접촉핀(100)의 두께 방향(±z 방향)은 전기 도금 시 금속 충진물이 성장하는 방향을 의미한다.

미세 트렌치(88)는 그 깊이가 20㎚ 이상 1㎛이하의 범위를 가지며, 그 폭 역시 20㎚ 이상 1㎛이하의 범위를 가진다. 여기서 미세 트렌치(88)는 양극산화막 몰드(1000)의 제조시 형성된 포어에 기인한 것이기 때문에 미세 트렌치(88)의 폭과 깊이는 양극산화막 몰드(1000)의 포어의 직경의 범위 이하의 값을 가진다. 한편, 양극산화막 몰드(1000)에 내부 공간(1100)을 형성하는 과정에서 에칭 용액에 의해 양극산화막 몰드(1000)의 포어의 일부가 서로 뭉개지면서 양극산화시 형성된 포어의 직경의 범위보다 보다 큰 범위의 깊이를 가지는 미세 트렌치(88)가 적어도 일부 형성될 수 있다.

양극산화막 몰드(1000)는 수많은 포어들을 포함하고 이러한 양극산화막 몰드(1000)의 적어도 일부를 에칭하여 내부 공간(1100)을 형성하고, 내부 공간(1100) 내부로 전기 도금으로 금속 충진물을 형성하므로, 전기 전도성 접촉핀(100)의 측면에는 양극산화막 몰드(1000)의 포어와 접촉하면서 형성되는 미세 트렌치(88)가 구비되는 것이다.

위와 같은 미세 트렌치(88)는, 전기 전도성 접촉핀(100)의 측면에 있어서 표면적으로 크게 할 수 있는 효과를 가진다. 전기 전도성 접촉핀(100)의 측면에 형성되는 미세 트렌치(88)의 구성을 통해, 전기 전도성 접촉핀(100)에서 발생한 열을 빠르게 방출할 수 있으므로 전기 전도성 접촉핀(100)의 온도 상승을 억제할 수 있게 된다. 또한, 전기 전도성 접촉핀(100)의 측면에 형성되는 미세 트렌치(88)의 구성을 통해, 전기 전도성 접촉핀(100)의 변형 시 비틀림 저항 능력을 향상시킬 수 있게 된다.

반도체 패키지(80)의 고주파 특성 검사를 효과적으로 대응하기 위해서는 전기 전도성 접촉핀(100)의 전체 길이(L)는 짧아야 한다. 이에 따라 탄성부(150)의 길이도 짧아져야 한다. 하지만 탄성부(150)의 길이가 짧아지게 되면 접촉압이 커지는 문제가 발생하게 된다. 탄성부(150)의 길이를 짧게 하면서도 접촉압이 커지지 않도록 하려면, 탄성부(150)를 구성하는 판상 플레이트의 실질 폭(t)을 작게 해야 한다. 그러나 탄성부(150)를 구성하는 판상 플레이트의 실질 폭(t)을 작게 하면 탄성부(150)가 쉽게 파손되는 문제를 발생하게 된다. 탄성부(150)의 길이를 짧게 하면서도 접촉압이 커지지 않고 탄성부(150)의 파손을 방지하기 위해서는 탄성부(150)를 구성하는 판상 플레이트의 전체 두께 치수(H)를 크게 형성하여야 한다.

본 발명의 바람직한 실시예에 따른 전기 전도성 접촉핀(100)은 판상 플레이트의 실질 폭(t)은 얇게 하면서도 판상 플레이트의 전체 두께 치수(H)는 크도록 형성된다. 즉, 판상 플레이트의 실질 폭(t) 대비 전체 두께 치수(H)가 크게 형성된다. 바람직하게는 전기 전도성 접촉핀(100)를 구성하는 판상 플레이트의 실질 폭(t)이 5㎛ 이상 15㎛이하의 범위로 구비되고, 전체 두께 치수(H)는 70㎛ 이상 200㎛이하의 범위로 구비되되, 판상 플레이트의 실질 폭(t)과 전체 두께 치수(H)는 1:5 내지 1:30의 범위로 구비된다. 예를 들어, 판상 플레이트의 실질 폭은 실질적으로 10㎛로 형성되고, 전체 두께 치수(H)는 100㎛로 형성되어 판상 플레이트의 실질 폭(t)과 전체 두께 치수(H)는 1:10의 비율로 형성될 수 있다. 이는 양극산화막 몰드(1000)를 이용하기 때문에 가능하다.

이를 통해 탄성부(150)의 파손을 방지하면서도 탄성부(150)의 길이를 짧게 하는 것이 가능하고 탄성부(150)의 길이를 짧게 하더라도 적절한 접촉압을 갖도록 하는 것이 가능하다. 더욱이 탄성부(150)를 구성하는 판상 플레이트의 실질 폭(t) 대비 전체 두께 치수(H)를 크게 하는 것이 가능함에 따라 탄성부(150)의 앞, 뒤 방향으로 작용하는 모멘트에 대한 저항이 커지고 되고 그 결과 접촉 안정성이 향상된다.

또한, 양극산화막 몰드(1000)를 이용하여 전기 전도성 접촉핀(100)을 제작하기 때문에, 제1플랜지(113)와 지지부(130)간의 이격 거리를 5㎛로 하는 것이 가능하다. 포토레지스트 몰드의 경우에는 고 종횡비를 갖는 이격 거리를 구현하는 것이 어렵지만 양극산화막 몰드(1000)를 이용하기 때문에 고 종횡비를 갖는 이격 거리의 구현이 가능하게 된다.

전기 전도성 접촉핀(100)의 전체 두께 치수(H)와 전체 폭 치수(W)는 1:1 내지는 1:5의 범위로 구비된다. 바람직하게는 전기 전도성 접촉핀(100)의 전체 두께 치수(H)는 70㎛ 이상 200㎛이하의 범위로 구비되고, 전기 전도성 접촉핀(100)의 전체 폭 치수(W)는 100㎛ 이상 500㎛하의 범위로 구비될 수 있으며, 보다 바람직하게는 전기 전도성 접촉핀(100)의 전체 폭 치수(W)는 150㎛ 이상 400㎛이하의 범위로 구비될 수 있다. 이처럼 전기 전도성 접촉핀(100)의 전체 폭 치수(W)를 짧게 함으로써 협피치화하는 것이 가능하게 된다.

한편, 전기 전도성 접촉핀(100)의 전체 두께 치수(H)와 전체 폭 치수(W)는 실질적으로 동일한 길이로 형성될 수 있다. 따라서 전체 두께 치수(H)와 전체 폭 치수(W)는 실질적으로 동일한 길이가 되도록 복수개의 전기 전도성 접촉핀(100)을 두께 방향으로 여러 개 접합할 필요가 없게 된다. 또한 전기 전도성 접촉핀(100)의 전체 두께 치수(H)와 전체 폭 치수(W)는 실질적으로 동일한 길이로 형성하는 것이 가능하게 됨에 따라, 전기 전도성 접촉핀(100)의 앞, 뒤 방향으로 작용하는 모멘트에 대한 저항이 커지고 되고 그 결과 접촉 안정성이 향상된다. 더욱이 전기 전도성 접촉핀(100)의 전체 두께 치수(H)는 70㎛ 이상이면서 전체 두께 치수(H)와 전체 폭 치수(W)는 1:1 내지는 1:5의 범위로 구비되는 구성에 따르면 전기 전도성 접촉핀(100)의 전체적인 내구성 및 변형 안정성이 향상되면서 단자(85)와의 접촉 안정성이 향상된다. 또한 전기 전도성 접촉핀(100)의 전체 두께 치수(H)는 70㎛ 이상으로 형성됨에 따라 전류 운반 용량(Current Carrying Capacity)를 향상시킬 수 있게 된다.

종래 포토레지스트 몰드를 이용하여 제작되는 전기 전도성 접촉핀(100)은, 복수의 포토레지스트를 적층하여 몰드를 구성하기 때문에 얼라인 문제로 인해 전체 두께 치수를 크게 할 수 없다. 그 결과, 전체 폭 치수(W) 대비 전체 두께 치수(H)가 작다. 예를 들어 종래 전기 전도성 접촉핀(100)은 전체 두께 치수(H)가 70㎛ 미만이면서 전체 두께 치수(H)와 전체 폭 치수(W)가 1:2 내지 1:10의 범위로 구성되기 때문에, 접촉압에 의해 전기 전기 전도성 접촉핀(100)을 앞, 뒤 방향으로 변형시키는 모멘트에 대한 저항력이 약하다. 종래에는 전기 전도성 접촉핀(100)의 앞, 뒷면에 탄성부의 과도한 변형으로 인한 문제 발생을 방지하기 위해, 전기 전도성 접촉핀(100)의 앞, 뒷면에 하우징을 추가로 형성하는 것을 고려해야 하지만, 본 발명의 바람직한 실시예에 따르면 추가적인 하우징 구성이 필요없게 된다.

이하, 도 8을 참조하여 가이드 하우징(30)에 대해 설명한다.

가이드 하우징(30)은 전기 전도성 접촉핀(100)이 삽입되는 관통홀(31)을 구비한다.

가이드 하우징(30)은 폴리이미드(Polyimide, PI) 필름(33)을 포함한다.

가이드 하우징(30)의 제1면의 상부에 위치하는 전기 전도성 접촉핀(100)의 제1걸림부(131)는 폴리이미드 필름(33)에 의해 지지 가능하고, 가이드 하우징(30)의 제2면의 하부에 위치하는 전기 전도성 접촉핀(100)의 제2 걸림부(132)는 폴리이미드 필름(33)에 의해 지지 가능하다.

여기서, 전기 전도성 접촉핀(100)의 제1 걸림부(131)가 폴리이미드 필름(33)에 의해 지지되는 경우는, 전기 전도성 접촉핀(100)을 가이드 하우징(30)의 상부에서 삽입 완료한 후, 또는 반도체 패키지(80)의 스트로크 변위에 의해 전기 전도성 접촉핀(100)이 전체적으로 하측으로 이동하는 경우일 수 있다. 또한, 전기 전도성 접촉핀(100)의 제2 걸림부(132)가 폴리이미드 필름(33)에 의해 지지되는 경우는, 전기 전도성 접촉핀(100)이 가이드 하우징(30)에 삽입된 후 회로 기판(300)의 가압에 의해 전기 전도성 접촉핀(100)이 전체적으로 상측으로 이동한 경우일 수 있다.

반도체 패키지(80)와 회로 기판(300) 사이에 작용하는 가압력에 의해, 전기 전도성 접촉핀(100)은 가이드 하우징(30)의 제1면 또는 제2면을 가압하게 되는데, 가이드 하우징(30)의 제1면 및/또는 제2면이 폴리이미드 필름(33)으로 구성됨에 따라 전기 전도성 접촉핀(100) 및/또는 가이드 하우징(30)가 파손되는 것을 방지할 수 있다.

또한, 가이드 하우징(30)의 복수 개의 관통홀(31) 각각에 전기 전도성 접촉핀(100)을 삽입 설치한 상태에서, 가이드 하우징(30)을 고정하게 된다. 가이드 하우징(30)를 수작업으로 고정 설치할 때, 가이드 하우징(30)를 다소 험하게 취급하더라도, 가이드 하우징(30)가 폴리이미드 필름(33)을 포함하고 있기 때문에, 가이드 하우징(30)가 쉽게 파손되는 것을 방지할 수 있다.

또한, 가이드 하우징(30)가 폴리이미드 필름(33)을 채택함으로써 가이드 하우징(30)은 휨에 대해 유연성(flexibility)을 가지게 된다. 검사장치(11)는 가공 공차, 조립 공차 등을 가지고 있는데, 이러한 공차들로 인해 스트로크가 일부의 반도체 패키지(80)에 대해 과도하게 가해질 수 있다. 이 경우, 폴리이미드 필름(50)을 포함하는 가이드 하우징(30)이 과도한 오버 스트로크에 대해 탄력적으로 휨 변형되면서 전기 전도성 접촉핀(100) 및/또는 가이드 하우징(30)가 파손되는 방지할 수 있게 된다.

하지만 폴리이미드 필름(33)만으로 가이드 하우징(30)를 구성할 경우에는, 휨 변형 시 탄성 범위 한계를 넘어서 쉽게 소성 변형되거나 파손될 우려가 발생하게 된다. 따라서 가이드 하우징(30)은 복수개의 폴리이미드 필름(33)을 포함한다. 또한, 상,하로 적층되어 구비되고 인접하는 폴리이미드 필름(33)들 사이에 보강층(34)이 구비된다.

보강층(34)은 폴리이미드 필름(33)의 굴곡탄성률(Flexural Modulus)보다 큰 굴곡탄성률을 가지면서 인접하는 폴리이미드 필름(33)들과 일체적으로 결합된다. 이를 통해 보강층(34)은 폴리이미드 필름(33)의 기계적 강성을 보강한다. 보강층(34)은 열경화성 플라스틱 재질로 구성될 수 있으며 보강층(34)은 에폭시 계열로 구성될 수 있다.

가이드 하우징(30)은 복수개의 폴리이미드 필름(33)이 적층되어 구성될 수 있다. 가이드 하우징(30)은 제1폴리이미드 필름(33-1)과 제2폴리이미드 필름(33-2)을 포함한다. 가이드 하우징(30)은 제1폴리이미드 필름(33-1)과 제2폴리이미드 필름(33-2)이 서로 적층되되 그 사이에 보강층(34)이 구비된다. 그리고 관통홀(31)은 제1 폴리이미드 필름(33-1), 제2폴리이미드 필름(33-2) 및 보강층(34)을 차례대로 관통하여 형성된다. 여기서 적층된 폴리이미드 필름(33)은 2장으로 한정되는 것은 아니고, 그 이상의 개수로 적층될 수 있다.

제1폴리이미드 필름(33-1)과 제2폴리이미드 필름(33-2)은 보강층(34)을 기준으로 상,하 대칭적 구조로 형성됨에 따라, 가이드 하우징(30)의 휨 변형시에도 복원이 쉽게 달성된다. 또한 고온의 환경에서도 상, 하의 열평창률이 동일하여 가이드 하우징(30)가 어느 일 방향으로 휘어지는 변형을 방지할 수 있게 된다.

제1 폴리이미드 필름(33-1) 및 제2 폴리이미드 필름(33-2)의 두께는 서로 동일 두께이면서 그 두께가 50㎛ 이상 200㎛이하이고, 보강층(34)의 두께는 제1 폴리이미드 필름(33-1) 및 제2 폴리이미드 필름(33-2)의 두께의 두께보다 작은 두께이면서 20㎛ 이상 70㎛이하일 수 있다. 가이드 하우징(30)의 전체 두께는 70㎛이상 270㎛이하로 형성된다.

반도체 패키지(80)와 회로기판(60) 사이에 작용하는 가압력은 전기 전도성 접촉핀(100)의 길이 방향(±y 방향)으로 작용하고, 전기 전도성 접촉핀(100)의 탄성부(150)는 길이 방향(±y 방향)으로 압축 변형되면서 반도체 패키지(80)와 회로기판(300) 사이에 작용하는 가압력을 완충한다. 따라서 전기 전도성 접촉핀(100)이 가이드 하우징(30)에 대해 수평 방향으로 인가되는 압력은 크지 않기 때문에, 가이드 하우징(30)은 전기 전도성 접촉핀(100)이 가이드 하우징(30)에 대해 길이 방향(±y 방향)으로 상대 변위되면서 인가되는 압력을 지지할 정도이면 충분하다. 폴리이미드 필름(33)을 포함하여 구성된 가이드 하우징(30)이 충분한 두께로 형성되고, 반도체 패키지(80)와 회로기판(60) 사이에 작용하는 가압력의 대부분이 전기 전도성 접촉핀(100)에 전달되기 때문에 폴리이미드 필름(33)을 전기 전도성 접촉핀(100)을 지지하는 용도로 사용하는 것이 가능하다. 전기 전도성 접촉핀(100)이 가이드 하우징(30)에 대해 길이 방향(±y 방향)으로 상대 변위되었을 때, 가이드 하우징(30)의 폴리이미드 필름(33)은 전기 전도성 접촉핀(100)이 가이드 하우징(30)에 가하는 압력을 완충하므로 전기 전도성 접촉핀(100) 및/또는 가이드 하우징(30)의 파손을 방지할 수 있게 된다.

한편, 반도체 패키지(80)의 위치를 결정하는 인서트 필름(90)은 폴리이미드 필름을 포함하여 구비되고, 전기 전도성 접촉핀(100)의 위치를 결정하는 가이드 하우징(30) 역시 폴리이미드 필름(33)을 포함하여 구비될 수 있다. 이를 통해 인서트 필름(90)과 가이드 하우징(30)이 열 변형하더라도 전기 전도성 접촉핀(100)과 반도체 패키지(80)간의 위치 틀어짐을 최소화할 수 있다.

제1폴리이미드 필름(33-1), 보강층(34), 제2폴리이미드 필름(33-2) 순으로 적층되어 일체화된 상태에서 레이저를 이용하여 드릴링하여 관통홀(31)을 형성한다. 가이드 하우징(30)에는 복수 개의 관통홀(31)이 형성된다.

전기 전도성 접촉핀(100)의 폭 방향(±x 방향)의 전체 방향 치수(W)는 두께 방향(±z 방향)의 전체 두께 치수(H)보다 크게 형성되어 전기 전도성 접촉핀(100)의 외곽 형상은 바람직하게는 직사각 형상으로 형성된다. 이를 통해 전기 전도성 접촉핀(100)이 90도 회전 상태에서 오삽입되는 것을 방지할 수 있다.

또한, 제1 걸림부(131)와 제2 걸림부(132)의 구성에 의해, 전기 전도성 접촉핀(100)의 폭 방향(±x 방향)의 전체 폭 치수(W)는 관통홀(31)의 제1방향으로 대향되는 변의 길이보다 길고, 전기 전도성 접촉핀(100)의 두께 방향(±z 방향)의 전체 두께 치수(H)는 관통홀(31)의 제2방향으로 대향되는 변의 길이보다 작다. 여기서 관통홀(31)의 제1방향은 전기 전도성 접촉핀(100)의 폭 방향(±x 방향)이고, 관통홀(31)의 제2방향은 전기 전도성 접촉핀(100)의 두께 방향(±z 방향)이다.

전기 전도성 접촉핀(100)은 관통홀(31)의 제1방향으로 대향되는 2개의 변에서 제1 걸림부(131)에 의해 걸쳐지지만 관통홀(31)의 제2방향으로 대향되는 2개의 변에는 걸쳐지지 않는다. 따라서 전기 전도성 접촉핀(100)이 관통홀(31)의 제2방향으로 대향되는 2개의 변 방향으로의 이동을 허용함으로써 전기 전도성 접촉핀(100)의 수 내지 수십 ㎛에서 얼라인의 미세 조정이 가능하다.

도 9를 참조하면, 검사장치(11)는 반도체 패키지(80)가 수용되는 수용부를 구비하는 인서트(50)와, 전기 전도성 접촉핀(100)이 삽입되어 설치되는 가이드 하우징(30)과, 반도체 패키지(100)를 가압하는 푸셔(40)를 포함한다.

가이드 하우징(30)에는 복수개의 전기 전도성 접촉핀(80)이 설치된다. 인서트(50)는 반도체 패키지(80)를 수용하여 반도체 패키지(80)가 안정된 상태에서 테스트가 이루어질 수 있도록 한다. 인서트(50)의 하부에는 반도체 패키지(80)의 단자(85)를 가이드 하기 위해 홀이 마련된 인서트 필름(90)이 설치된다. 인서트 필름(90)은 반도체 패키지(80)와 전기 전도성 접촉핀(100) 사이에 구비된다. 인서트 필름(90)은 반도체 패키지(80)의 검사 시, 반도체 패키지(80)의 단자(85)가 인서트 필름(90)에 마련된 홀에 삽입되도록 하여 정확한 접촉 위치를 안내한다. 푸셔(40)는 인서트(50)의 수납부에 안착된 반도체 패키지(80)를 일정한 압력으로 가압시키는 역할을 한다. 푸셔(40)에 의해 가압되는 반도체 패키지(80)는 가이드 하우징(30)에 설치된 전기 전도성 접촉핀(100)을 통해 회로기판(60)의 패드(65)에 전기적으로 연결될 수 있다.

인서트(50)의 하부에는 인서트 필름(90)을 인서트(50)에 고정하기 위한 고정핀(21)과 인서트 필름(90)의 위치를 정밀하게 조정하기 위한 얼라인 키(22)가 구비된다. 고정핀(21)과 얼라인 키(22)는 간섭 부재(20)로서, 인서트(50)의 하부에 하부 방향으로 돌출되어 구비된다. 인서트 필름(9) 없이 반도체 패키지(8)를 지지하는 구조도 가능하며, 이 경우 간섭 부재(20)는 인서트(5)의 하부에 반도체 패키지(8)의 테두리를 지지하는 지지턱(미도시)일 수 있다. 간섭 부재(20)는 반도체 패키지(80)가 인서트(50)의 수용부에 수용된 상태에서 반도체 패키지(80)의 단자보다 하부로 돌출되어 구비된다.

도 10 내지 도 13을 참조하여, 간섭 부재(20)의 위치에 대응되는 부분을 포함하여 전체적으로 동일 두께로 형성된 가이드 하우징(30)을 채택하면서도, 단자(85)의 하부로 돌출된 간섭 부재(20)에 의해 가이드 하우징(30) 및/또는 전기 전도성 접촉핀(100)의 손상을 방지하는 구성에 대해 구체적으로 설명한다.

검사 장치(11)는 푸셔(40)의 가압에 따른 반도체 패키지(80)의 하강 스트로크에 따라, 푸셔 가압 전단계, 접촉단계 및 스트로크 완료단계로 구분할 수 있다. 검사 장치(11)는 푸셔 가압 전단계, 접촉단계 및 스트로크 완료단계를 차례대로 거치면서 반도체 패키지(80)를 검사한다. 푸셔 가압 전단계는 반도체 패키지(80)를 인서트(50)에 안착시킨 상태로서 푸셔(40)로 반도체 패키지(80)를 전기 전도성 접촉핀(100) 측으로 가압하기 이전 단계이다. 접촉단계는 푸셔 가압 전단계 이후에 인서트(50)에 안착된 반도체 패키지(80)를 푸셔(40)로 가압하여 반도체 패키지(80)의 단자(85)가 전기 전도성 접촉핀(100)에 접촉하기 시작한 상태이다. 스트로크 완료단계는 접촉 단계 이후에 지속적인 푸셔(40)의 가압에 의해 반도체 패키지(80)가 기 설정된 스트로크 제한값까지 하강한 상태이다.

도 10은 푸셔 가압 전단계를 도시한 도면이고, 도 11 및 도 12는 접촉단계를 도시한 도면이며, 도 13은 스트로크 완료단계를 도시한 도면이다.

먼저 도 10을 참조하여 푸셔 가압 전단계를 설명한다.

반도체 패키지(80)는 인서트 필름(90)에 안착되어 있다. 전기 전도성 접촉핀(100)은 가이드 하우징(30)에 설치되어 있다. 전기 전도성 접촉핀(100)의 제2접속부(120)는 회로기판(60)의 패드(65)에 접촉되어 있다.

제1접속부(110)가 가이드 하우징(30)의 상면으로부터 돌출된 돌출길이는 제2접속부(120)가 가이드 하우징(30)의 하면으로부터 돌출된 돌출길이보다 길다. 제1접속부(110) 및 제2접속부(120)는 상, 하 방향으로 변위 가능하다. 제1접속부(110)의 변위 가능 범위는 제2접속부(120)의 변위 가능 범위보다 길다. 또한, 제1접속부(110) 및 제2접속부(120) 중 적어도 어느 하나는 변위 과정에서 지지부(130)에 접촉되어 전류 패스를 형성할 수 있다.

전기 전도성 접촉핀(100)은 가이드 하우징(30)의 상면을 기준으로 상부로 돌출된 돌출길이(b)를 가진다. 간섭 부재(20)는 단자(85)의 하단부를 기준으로 하부로 돌출된 돌출길이(a)를 가진다. 전기 전도성 접촉핀(100)이 가이드 하우징(30)의 상면을 기준으로 상부로 돌출된 돌출길이(b)는 간섭 부재(20)가 단자(85)의 하단부를 기준으로 하부로 돌출된 돌출길이(a)보다 길게 형성된다.

푸셔 가압 전단계에서, 간섭 부재(20)의 하단부는 가이드 하우징(30)에 접촉하지 않는다. 푸셔 가압 전단계에서, 간섭 부재(20)의 하단부에서 가이드 하우징(30)의 상면까지의 거리를 제1이격거리(D1)라 한다. 간섭 부재(20)의 하단부는 가이드 하우징(30)의 상면으로부터 제1이격거리(D1) 만큼 이격되어 위치한다. 푸셔가압 전단계에서, 반도체 패키지(80)의 단자(85)는 전기 전도성 접촉핀(100)과 접촉하지 않으며, 제1이격거리(D1)가 형성된다. 제1이격거리(D1)는 5㎛이상 200㎛이하일 수 있다.

가이드 하우징(30)의 두께를 전체적으로 동일 두께로 형성하면서도 단자(85)의 하부로 돌출된 간섭 부재(20)에 의해 가이드 하우징(30) 및/또는 전기 전도성 접촉핀(100)의 손상을 방지하기 위해, 본 발명의 바람직한 실시예에서는, 푸셔 가압 전단계에서 반도체 패키지(80)의 단자(85)가 전기 전도성 접촉핀(100)에 접촉하지 않도록 하고, 전기 전도성 접촉핀(100)이 가이드 하우징(30)의 상면을 기준으로 상부로 돌출된 돌출길이(b)는 간섭 부재(20)가 단자(85)의 하단부를 기준으로 하부로 돌출된 돌출길이(a)보다 길게 형성한 것이다.

예컨대, 길이 치수는, 반도체 패키지(80)의 전체 길이 치수(L)는 400㎛이고, 가이드 하우징(30)의 두께는 150㎛이며, 돌출길이(b)는 200㎛이며, 돌출길이(b)는 110㎛이며, 제1이격거리(D1)는 140㎛일 수 있다. 다만 이러한 치수는 검사 장치(11)의 스펙에 따라 달라질 수 있다.

다음으로 도 11 및 도 12를 참조하여 접촉단계를 설명한다.

도 11을 참조하면, 푸셔(40)에 의해 반도체 패키지(80)가 가압되면, 반도체 패키지(80)는 전기 전도성 접촉핀(100)측으로 하강하며, 소정 거리만큼 하강한 이후에 반도체 패키지(80)의 단자(85)는 전기 전도성 접촉핀(100)의 제1접속부(110)에 접촉하게 된다. 여기서 반도체 패키지(80)의 하강 스트로크는 50㎛일 수 있다.

접촉 단계에서, 간섭 부재(20)의 하단부는 가이드 하우징(30)에 접촉하지 않는다. 접촉 단계에서, 간섭 부재(20)의 하단부에서 가이드 하우징(30)의 상면까지의 거리를 제2이격거리(D2)라 한다. 다시 말해, 반도체 패키지(80)를 전기 전도성 접촉핀(100) 측으로 가압하여 반도체 패키지(80)의 단자(85)가 전기 전도성 접촉핀(100)과 접촉하는 접촉단계에서, 간섭 부재(20)는 가이드 하우징(30)과 접촉하지 않도록 제2이격거리(D2)가 형성된다. 간섭 부재(20)의 하단부는 가이드 하우징(30)의 상면으로부터 제2이격거리(D2) 만큼 이격되어 위치한다. 여기서 제2이격거리(D2)는 90㎛일 수 있다.

도 12를 참조하면, 접촉단계에서 전기 전도성 접촉핀(100)의 제1접속부(110)는 제1플랜지(113)와 연결부(140) 사이의 이격 거리(d) 만큼 추가로 하강이 가능한 상태이고, 제2접속부(120)는 제2걸림부(132)와 회로기판(60) 또는 패드(65) 사이의 이격 거리(c) 만큼 추가로 상승이 가능한 상태이다. 또한 제1접속부(110)의 제1접촉부(111)는 제1중공부(112)에 의해 휨 변형이 가능한 상태이다. 여기서 이격거리(c)는 30㎛이고 이격거리(d)는 47㎛일 수 있다. 또한 제1접촉부(111)의 휨 변형에 의한 단자(85)의 추가 하강 가능 거리는 3㎛일 수 있다. 다만 이러한 치수는 검사 장치(11)의 스펙에 따라 달라질 수 있다.

다음으로 도 13을 참조하여 스트로크 완료단계를 설명한다.

반도체 패키지(80)는 기 설정된 스트로크 제한값 만큼 하강하게 되는데, 스트로크 완료 단계에서 반도체 패키지(80)의 총 하강 스트로크는 100㎛일 수 있다. 즉, 스트로크 제한값은 100㎛일 수 있다.

접촉단계 이후에 반도체 패키지(80)가 더욱 하강하면, 제1접속부(110)는 하강하고 제2접속부(120)는 상승한다. 그 결과 스트로크 완료 단계에서, 제1접속부(110, 보다 구체적으로는 제1플랜지(113))는 지지부(130)의 내벽 일부에 접촉하여 전류 패스를 형성하고, 반도체 패키지(80)의 제2접속부(120, 보다 구체적으로는 제2플랜지(123))는 지지부(130)의 내벽 일부에 접촉하여 전류 패스를 형성한다. 또한 제1접속부(110)의 제1접촉부(111)는 제1중공부(112)의 구성에 의해 휨 변형된다.

스트로크 완료 단계에서, 간섭 부재(20)의 하단부는 가이드 하우징(30)에 접촉하지 않는다. 스트로크 완료 단계에서, 간섭 부재(20)의 하단부에서 가이드 하우징(30)의 상면까지의 거리를 제3이격거리(D3)라 한다. 다시 말해, 반도체 패키지(80)의 단자(85)가 전기 전도성 접촉핀(100)과 접촉한 이후에 스트로크 제한값까지 추가로 하강하는 스트로크 완료단계에서, 간섭 부재(20)는 가이드 하우징(30)과 접촉하지 않도록 제3이격거리(D3)가 형성된다. 간섭 부재(20)의 하단부는 가이드 하우징(30)의 상면으로부터 제3이격거리(D3) 만큼 이격되어 위치한다. 여기서 제3이격거리(D3)는 40㎛일 수 있다. 제1이격거리(D1)와 제3이격거리(D3)의 차이가 설정된 하강 스트로크 제한값이 된다.

푸셔 가압 전단계, 접촉단계 및 스트로크 완료단계를 반도체 패키지(80)의 하강 스트로크를 기준으로 보면, 푸셔 가압 전단계는 반도체 패키지(80)의 하강 스트로크가 제로(0)인 경우이고, 접촉단계는 반도체 패키지(80)의 하강 스트로크가 50㎛인 경우이고, 스트로크 완료 단계는 반도체 패키지(80)의 하강 스트로크가 스트로크 제한값(100㎛)인 경우이다. 반도체 패키지(80)가 스트로크 제한값까지 하강하더라도, 간섭 부재(20)는 가이드 하우징(30)의 상면에 접촉하지 않는다.

한편, 반도체 패키지(80)의 하강 스트로크가 접촉단계와 스트로크 완료단계 사이일 때, 길이 치수에 따라 설사 간섭 부재(20)가 가이드 하우징(30)의 상면에 접촉할 수도 있다. 하지만, 반도체 패키지(100)는 최대 압축단계 이전까지는 추가적으로 압축 가능한 상태이기 때문에, 간섭 부재(20)가 가이드 하우징(30)의 상면에 접촉되어 가이드 하우징(30)을 가압하더라도, 전기 전도성 접촉핀(100)이 손상되는 것을 방지할 수 있다.

도 14는 전기 전도성 접촉핀(100)이 최대로 압축될 수 있는 상태까지 압축된, 최대압축단계를 도시한 도면이다. 도 14에 도시된 바와 같이, 제1플랜지(113)가 연결부(140)에 접촉할 때까지 제1접속부(110)는 추가 하강이 된 것이고, 회로기판(60) 또는 패드(65)가 제2걸림부(132)에 접촉할 때까지 제2접속부(120)는 추가 상승이 된 것이다.

반도체 패키지(80)는 기 설정된 스트로크 제한값까지만 하강하여야 하지만, 단자(85)의 제조 공차, 검사장치(11)의 조립 공차, 검사장치(11)의 제조 공차 등의 이유로 반도체 패키지(80)의 단자(85)가 스트로크 제한값을 초과하여 추가적으로 하강할 수 있다. 반도체 패키지(80)의 단자(85)가 전기 전도성 접촉핀(100)과 접촉한 이후에 스트로크 제한값까지 추가로 하강하는 스트로크 완료단계에서, 간섭 부재(20)는 가이드 하우징(30)과 접촉하더라도 전기 전도성 접촉핀(100)은 추가적으로 압축이 가능한 상태이다. 따라서, 반도체 패키지(80)가 스트로크 제한값을 초과하여 하강하더라도 가이드 하우징(30) 및/또는 전기 전도성 접촉핀(100)이 파손 내지 손상되는 것을 방지할 수 있다.

또한, 최대압축단계에서, 간섭 부재(20)의 하단부는 가이드 하우징(30)에 접촉하지 않는다. 최대압축단계에서, 간섭 부재(20)의 하단부에서 가이드 하우징(30)의 상면까지의 거리를 제4이격거리(D4)라 한다. 다시 말해, 반도체 패키지(80)의 단자(85)가 스트로크 제한값 이후에 전기 전도성 접촉핀(100)이 최대로 압축될까지 추가로 하강하더라도 간섭 부재(20)는 가이드 하우징(30)과 접촉하지 않도록 제4이격거리(D4)가 형성된다. 간섭 부재(20)의 하단부는 가이드 하우징(30)의 상면으로부터 제4이격거리(D4) 만큼 이격되어 위치한다. 여기서 제4이격거리(D4)는 10㎛일 수 있다.

탄성부(150)는 복수 개의 직선부(153)와 복수 개의 만곡부(154)가 교대로 접속되어 형성되는데, 최대압축단계에서 상, 하로 인접하는 직선부(153)들은 서로 접촉되지 않는다. 다시 말해, 반도체 패키지(80)의 단자(85)가 스트로크 제한값 이후에 전기 전도성 접촉핀(100)이 최대로 압축될까지 추가로 하강하더라도 상,하로 인접하는 직선부(153)들은 서로 접촉되지 않는다. 최대압축단계에서 간섭 부재(20)의 하단부는 가이드 하우징(30)의 상면으로 제4이격거리(D4) 만큼 이격되므로 제4이격거리(D4)에서 상, 하로 인접하는 직선부(153)들은 서로 접촉되지 않는다. 즉, 최대압축단계는 제1접속부(110)와 제2접속부(120)가 최대로 변위될 수 있는 단계인 것이고 탄성부(150)가 최대로 압축된 단계는 아니다. 제1접속부(110)와 제2접속부(120)가 더 이상 변위될 수 없는 구간에 이르렀을 때, 상, 하로 인접하는 직선부(153)들이 서로 이격됨으로써 탄성부(150)는 추가적으로 압축될 수 있는 상태에 있는 것이다. 이를 통해 전기 전도성 접촉핀(100)이 최대로 압축된 상태에서도 탄성부(150)가 과도하게 압축되어 파손되는 것을 방지할 수 있게 된다.

간섭 부재(20)의 하부와 대응되는 위치의 가이드 하우징(30)의 일부분을 얇게 하거나, 간섭 부재(20)의 하부와 대응되는 위치의 가이드 하우징(30)의 일부분을 절개하여 제거할 경우에는, 가이드 하우징(30)의 강도가 부분적으로 약화되는 문제가 발생한다. 반면에 본 발명의 바람직한 실시예에 따르면, 가이드 하우징(30)은 간섭 부재(20)의 위치에 대응되는 부분을 포함하여 전체적으로 동일 두께로 형성되기 때문에, 가이드 하우징(30)의 국부적인 손상 내지는 파괴를 방지할 수 있다. 이처럼 본 발명의 바람직한 실시예에 따르면, 가이드 하우징(30)의 국부적인 손상 내지는 파괴를 방지하면서도 단자(85)의 하부로 돌출된 간섭 부재(20)에 의해 가이드 하우징(30) 및/또는 전기 전도성 접촉핀(100)의 손상을 방지할 수 있게 된다.

도 15a 내지 도 15c는 본 발명의 바람직한 실시예, 발명의 착상의 배경이 된 기술 및 종래 러버타입 테스트 소켓에 대하여 반도체 패키지(80)를 인서트(50)에 안착시킨 후 푸셔(40)로 가압하기 전인, 푸셔 가압 전단계를 비교하기 위한 도면으로서, 도 15a는 본 발명의 바람직한 실시예를 도시한 도면이고 도 15b는 발명의 착상의 배경이 된 기술을 도시한 도면이고, 도 15c는 종래 러버타입 테스트 소켓을 도시한 도면이다. 도 16a 내지 도 16c는 본 발명의 바람직한 실시예, 발명의 착상의 배경이 된 기술 및 종래 러버타입 테스트 소켓에 대하여 푸셔를 가압하여 반도체 패키지가 스트로크 제한값까지 하강한, 스트로크 완료단계를 비교하기 위한 도면으로서, 도 16a는 본 발명의 바람직한 실시예를 도시한 도면이고 도 16b는 발명의 착상의 배경이 된 기술을 도시한 도면이고, 도 16c는 종래 러버타입 테스트 소켓을 도시한 도면이다.

종래 러버타입 테스트 소켓의 경우에, 반도체 패키지(80)가 인서트 필름(90)에 안착되면 반도체 패키지(80)의 단자(85)는 도전부(200)의 상면에 접촉한다. 도전부(200)는 도전성 입자(210)와 탄성물질(220)을 포함한다. 탄성물질(220)는 도전성 입자(210)와 일체로 형성되어 도전부(200)를 구성한다. 탄성물질(220)는 경화된 실리콘 러버일 수 있다. 종래 러버타입 테스트 소켓은, 컨택 저항값이 200m ohm이하로 형성되어야 하므로, 각 도전부(200)를 10g의 힘으로 100㎛의 스트로크로 가압하게 된다. 즉 종래 러버타입 테스트 소켓은 스트로크 제한값을 100㎛으로 설정함으로써 낮은 컨택 저항값에 도달하도록 한 것이다.

발명의 착상의 배경이 된 종래기술은, 종래 러버타입 테스트 소켓에서, 도전부(200)를 멤스(MEMS) 핀으로 교체한 것이다. 도전성 입자(210)와 탄성물질(220)로 구성된 도전부(200)와는 달리, 멤스 핀으로 그 구조가 변경되었음에도 불구하고 러버타입 테스트 소켓과 동일 조건으로 테스트를 진행하게 된다. 즉, 푸셔 가압 전단계에서 반도체 패키지(80)의 단자(85)는 전기 전도성 접촉핀(100)의 상면에 접촉한 상태이다. 이 상태에서 100㎛의 스트로크 제한값까지 가압하게 되면, 반도체 패키지(80)에 과도한 스트레스를 부여하게 된다. 또한 이러한 상태에서는 간섭 부재(20)에 의해 가이드 하우징(30) 및/또는 전기 전도성 접촉핀(100)이 손상되거나 파손될 우려가 높다.

이와는 달리, 본 발명의 바람직한 실시예의 경우에는 반도체 패키지(80)가 인서트 필름(90)에 안착되면 반도체 패키지(80)의 단자가 전기 전도성 접촉핀(100)의 상면으로부터 이격거리(SD)만큼 이격된 상태이다. 이격거리(SD)는 스트로크 제한값보다 작은 치수로서, 스트로크 제한값의 40% 이상 60%이하의 범위로 가질 수 있다. 바람직하게 이격거리(SD)는 50㎛일 수 있다. 푸셔 가압 전단계에서, 반도체 패키지(80)의 단자(85)가 전기 전도성 접촉핀(100)으로부터 이격거리(SD)만큼 이격되도록 함으로써, 스트로크 과정에서 과도하게 전기 전도성 접촉핀(100)이 압축되는 것을 방지할 수 있다. 또한 이격거리(SD)가 스트로크 제한값보다 작도록 함으로써 반도체 패키지(80)가 하강하는 동안 단자(85)가 전기 전도성 접촉핀(100)에 접촉된다.

원하는 컨택 저항값을 얻기 위해 스트로크 제한값까지 가압해야 하는 러버타입 핀과 달리, 멤스타입 핀은 반도체 패키지(80)의 단자(85)가 전기 전도성 접촉핀(100)에 접촉하기만 하면 전류패스가 형성되기 때문에 과도한 스트로크가 필요치 않는다. 따라서 이격거리(SD)를 확보함으로써 전기 전도성 접촉핀(100)이 과도하게 압축되는 것을 방지할 수 있을 뿐만 아니라 간섭 부재(20)의 무(無)간섭 구간을 이격거리(SD)만큼 확보할 수 있게 된다.

종래 러버타입 테스트 소켓의 도전부(200)의 길이가 450㎛이고, 발명의 착상의 배경이 된 종래기술의 전기 전도성 접촉핀(10)의 전체 길이 치수가 450㎛이며, 본 발명의 바람직한 실시예에 따른 전기 전도성 접촉핀(100)의 전체 길이 치수(L)가 400㎛이고, 스트로크 제한값을 100㎛이라고 하면, 종래 러버타입 테스트 소켓의 도전부(200)와 발명의 착상의 배경이 된 종래기술의 전기 전도성 접촉핀(10)은 압축비(=압축 전/압축 후)가 128%인데 반해, 본 발명의 바람직한 실시예에 따른 전기 전도성 접촉핀(100)의 압축비는 114%가 된다. 이처럼 본 발명의 바람직한 실시예에 따르면, 전기 전도성 접촉핀(100)은 과도한 압축 응력을 받지 않아 내구성이 향상된다.

이상에서 설명한 본 발명의 바람직한 실시예에 따른 전기 전도성 접촉핀(100)은, 검사장치(11)에 구비되어 검사 대상물과 전기적, 물리적으로 접촉하여 전기적 신호를 전달하는데 사용된다.

검사장치(11)는 반도체 제조공정에 사용되는 검사장치일 수 있으며, 그 일례로 프로브 카드일 수 있고, 테스트 소켓일 수 있다. 전기 전도성 접촉핀들(100)은 프로브 카드에 구비되어 반도체 칩을 검사하는 전기 전도성 접촉핀일 수 있고, 패키징된 반도체 패키지를 검사하는 테스트 소켓에 구비되어 반도체 패키지를 검사하는 소켓 핀일 수 있다. 본 발명의 바람직한 실시예에 따른 전기 전도성 접촉핀(100)이 사용될 수 있는 검사장치(11)들은 이에 한정되는 것은 아니며, 전기를 인가하여 검사 대상물의 불량 여부를 확인하기 위한 검사장치라면 모두 포함된다.

검사장치(11)의 검사 대상물(400)은, 반도체 소자, 메모리 칩, 마이크로 프로세서 칩, 로직 칩, 발광소자, 혹은 이들의 조합을 포함할 수 있다. 예를 들어, 검사 대상물은 로직 LSI(ASIC, FPGA 및 ASSP과 같은), 마이크로프로세서(CPU 및 GPU와 같은), 메모리(DRAM, HMC(Hybrid Memory Cube), MRAM(Magnetic RAM), PCM(Phase-Change Memory), ReRAM(Resistive RAM), FeRAM(강유전성 RAM) 및 플래쉬 메모리(NAND flash)), 반도체 발광소자(LED, 미니 LED, 마이크로 LED 등 포함), 전력 장치, 아날로그IC(DC-AC 컨버터 및 절연 게이트 2극 트랜지스터(IGBT)와 같은), MEMS(가속 센서, 압력 센서, 진동기 및 지로 센서와 같은), 무배선 장치(GPS, FM, NFC, RFEM, MMIC 및 WLAN과 같은), 별개 장치, BSI, CIS, 카메라 모듈, CMOS, 수동 장치, GAW 필터, RF 필터, RF IPD, APE 및 BB를 포함한다.

전술한 바와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다.

[부호의 설명]

11: 검사 장치

100: 전기 전도성 접촉핀

110: 제1접속부

120: 제2접속부

130: 지지부

140: 연결부

150: 탄성부

Claims

반도체 패키지가 수용되는 수용부를 구비하는 인서트;

상기 인서트의 하부에 구비되며, 상기 반도체 패키지가 상기 수용부에 수용된 상태에서 반도체 패키지의 단자보다 하부로 돌출된 간섭부재;

상기 간섭부재의 위치에 대응되는 부분을 포함하여 전체적으로 동일 두께로 형성되는 가이드 하우징; 및

상기 가이드 하우징에 설치된 전기 전도성 접촉핀;을 포함하되,

상기 전기 전도성 접촉핀이 상기 가이드 하우징의 상면을 기준으로 상부로 돌출된 돌출길이는 상기 간섭부재가 상기 단자의 하단부를 기준으로 하부로 돌출된 돌출길이보다 길게 형성된, 검사 장치.
제1항에 있어서,

상기 반도체 패키지의 단자가 상기 전기 전도성 접촉핀과 접촉한 이후에 스트로크 제한값까지 추가로 하강하는 스트로크 완료단계에서, 상기 간섭부재는 상기 가이드 하우징과 접촉하지 않도록 제3이격거리가 형성되는, 검사 장치.
제1항에 있어서,

상기 반도체 패키지의 단자가 상기 전기 전도성 접촉핀과 접촉한 이후에 스트로크 제한값까지 추가로 하강하는 스트로크 완료단계에서, 상기 간섭부재는 상기 가이드 하우징과 접촉하더라도 상기 전기 전도성 접촉핀은 추가적으로 압축이 가능한 상태인, 검사 장치.
제1항에 있어서,

상기 전기 전도성 접촉핀은,

상기 반도체 패키지의 단자와 접속되는 제1접속부;

회로기판에 접속되는 제2접속부;

상기 가이드 하우징의 내벽에 대향되며 길이방향으로 연장되는 지지부;

상기 제1접속부와 상기 제2접속부 중 적어도 어느 하나에 연결되며 길이 방향을 따라 탄성 변형가능한 탄성부; 및

상기 탄성부를 상기 지지부에 연결하는 연결부를 포함하는, 검사 장치.
제4항에 있어서,

상기 제1접속부는,

상기 단자와 접촉되는 제1접촉부; 및

상기 제1접촉부로부터 하측으로 연장되며 상기 탄성부와 상기 지지부 사이에 구비되는 제1플랜지를 포함하는, 검사 장치.
제5항에 있어서,

상기 제1플랜지는 상기 탄성부가 압축됨에 따라 상기 지지부의 내면에 접촉되어 전류 패스를 형성하는, 검사 장치.
제5항에 있어서,

상기 지지부는,

상기 전기 전도성 접촉핀의 일측에 위치하는 제1지지부; 및

상기 전기 전도성 접촉핀의 타측에 위치하는 제2지지부를 포함하고,

상기 제1접촉부의 폭 방향 치수는 상기 제1지지부와 상기 제2지지부 사이의 치수보다 작고,

상기 제1플랜지는 상기 제1지지부와 상기 제2지지부 사이의 영역 내에 위치하는, 검사 장치.
반도체 패키지가 수용되는 수용부를 구비하는 인서트;

상기 반도체 패키지가 상기 수용부에 수용된 상태에서 반도체 패키지의 단자보다 하부로 돌출된 간섭부재;

상기 간섭부재의 위치에 대응되는 부분을 포함하여 전체적으로 동일 두께로 형성되는 가이드 하우징; 및

상기 가이드 하우징에 설치된 전기 전도성 접촉핀;을 포함하되,

푸셔로 상기 반도체 패키지를 상기 전기 전도성 접촉핀 측으로 가압하기 이전인 푸셔가압 전단계에서, 상기 반도체 패키지의 단자가 상기 전기 전도성 접촉핀과 접촉하지 않는, 검사 장치.
제8항에 있어서.

상기 반도체 패키지를 상기 전기 전도성 접촉핀 측으로 가압하여 상기 반도체 패키지의 단자가 상기 전기 전도성 접촉핀과 접촉하는 접촉단계에서, 상기 간섭부재는 상기 가이드 하우징과 접촉하지 않도록 제2이격거리가 형성되는, 검사 장치.
제8항에 있어서,

상기 반도체 패키지의 단자가 상기 전기 전도성 접촉핀과 접촉한 이후에 스트로크 제한값까지 추가로 하강하는 스트로크 완료단계에서, 상기 간섭부재는 상기 가이드 하우징과 접촉하지 않도록 제3이격거리가 형성되는, 검사 장치.
제8항에 있어서,

상기 반도체 패키지의 단자가 상기 전기 전도성 접촉핀과 접촉한 이후에 스트로크 제한값까지 추가로 하강하는 스트로크 완료단계에서, 상기 간섭부재는 상기 가이드 하우징과 접촉하지 않도록 제3이격거리가 형성되고,

상기 제1이격거리와 상기 제3이격거리의 차이가 상기 설정된 스트로크 제한값이 되는, 검사 장치.
제8항에 있어서,

상기 반도체 패키지의 단자가 스트로크 제한값 이후에 상기 전기 전도성 접촉핀이 최대로 압축될까지 추가로 하강하더라도 상기 간섭부재는 상기 가이드 하우징과 접촉하지 않도록 제4이격거리가 형성되는, 검사 장치.
제12항에 있어서,

상기 전기 전도성 접촉핀은 복수개의 직선부와 복수개의 만곡부가 교대로 접속되어 형성된 탄성부를 구비하고,

상기 반도체 패키지의 단자가 스트로크 제한값 이후에 상기 전기 전도성 접촉핀이 최대로 압축될까지 추가로 하강하더라도 상, 하로 인접하는 상기 직선부들이 서로 접촉되지 않는, 검사 장치.
하부로 연장된 제1플랜지를 구비하며, 반도체 패키지의 단자와 접촉되는 제1접속부;

회로기판에 접촉되는 제2접속부;

상기 제1접속부와 상기 제2접속부가 서로에 대해 상대 변위되도록 탄성변형하는 탄성부; 및

상기 제1접속부가 하강 이동하면 상기 제1플랜지의 하단부가 접촉가능한 스토퍼를 포함하되,

상기 탄성부의 최대 압축 상태 이전에 상기 제1플랜지가 상기 스토퍼에 맞닿는, 전기 전도성 접촉핀.
제14항에 있어서,

길이방향으로 연장되는 지지부; 및

상기 탄성부를 상기 지지부에 연결하는 연결부를 포함하되,

상기 연결부가 상기 스토퍼가 되는, 전기 전도성 접촉핀.
제14항에 있어서,

상기 탄성부는 복수개의 직선부와 복수개의 만곡부가 교대로 접속되어 형성되고,

상기 제1플랜지가 상기 스토퍼에 맞닿은 상태에서 상,하로 인접하는 상기 직선부들이 서로 접촉되지 않는, 전기 전도성 접촉핀.
전체적으로 동일 두께로 형성되는 가이드 하우징; 및

상기 가이드 하우징에 설치된 전기 전도성 접촉핀;을 포함하되,

상기 전기 전도성 접촉핀은,

반도체 패키지의 단자와 접속되는 제1접속부;

회로기판에 접속되는 제2접속부;

상기 가이드 하우징의 내벽에 대향되며 길이방향으로 연장되는 지지부;

상기 제1접속부와 상기 제2접속부 중 적어도 어느 하나에 연결되며 길이 방향을 따라 탄성 변형가능한 탄성부; 및

상기 탄성부를 상기 지지부에 연결하는 연결부;를 포함하고,

상기 제1접속부가 상기 가이드 하우징의 상면으로부터 돌출된 돌출길이는 상기 제2접속부가 상기 가이드 하우징의 하면으로부터 돌출된 돌출길이보다 길고,

상기 제1접속부 및 상기 제2접속부는 상, 하 방향으로 변위 가능하되 변위 가능 범위는 상기 제1접속부가 상기 제2접속부보다 길고,

상기 제1접속부 및 제2접속부 중 적어도 어느 하나는 변위 과정에서 상기 지지부에 접촉되어 전류 패스를 형성하는, 검사 장치.
제17항에 있어서,

상기 가이드 하우징은 폴리이미드 재질로 구성되는, 검사 장치.
제17항에 있어서,

상기 제1접속부는,

상기 단자와 접촉되는 제1접촉부; 및

상기 제1접촉부로부터 하측으로 연장되며 상기 탄성부와 상기 지지부 사이에 구비되는 제1플랜지를 포함하고,

상기 제1플랜지가 하강 변위하여 상기 제1플랜지의 하단부가 상기 연결부에 맞닿음으로써 상기 제1접촉부의 추가 하강이 정지되는, 검사 장치.