KR102651424B1 - 칩 테스트 소켓 - Google Patents

칩 테스트 소켓 Download PDF

Info

Publication number
KR102651424B1
KR102651424B1 KR1020230185621A KR20230185621A KR102651424B1 KR 102651424 B1 KR102651424 B1 KR 102651424B1 KR 1020230185621 A KR1020230185621 A KR 1020230185621A KR 20230185621 A KR20230185621 A KR 20230185621A KR 102651424 B1 KR102651424 B1 KR 102651424B1
Authority
KR
South Korea
Prior art keywords
elastic force
probe sheet
chip
force providing
lower substrate
Prior art date
Application number
KR1020230185621A
Other languages
English (en)
Inventor
조용호
김태균
Original Assignee
주식회사 피엠티
조용호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 피엠티, 조용호 filed Critical 주식회사 피엠티
Priority to KR1020230185621A priority Critical patent/KR102651424B1/ko
Application granted granted Critical
Publication of KR102651424B1 publication Critical patent/KR102651424B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명의 실시예에 따르면, 지지 기판; 상기 지지 기판에 안착되며 상하 방향으로 탄성력을 제공하는 탄성력 제공부; 상기 탄성력 제공부의 상면을 덮도록 형성되며, 복수의 폴리이미드 층, 상기 폴리이미드 층 내부에 형성되는 회로배선층, 상기 회로배선층과 전기적으로 연결되는 접촉팁을 포함하는 프로브 시트; 및 상기 프로브 시트의 상면을 덮도록 형성되되, 일부에 개방 영역을 가지며, 상기 개방 영역을 통해서는 상기 접촉팁이 노출되도록 형성되는 하우징을 포함하는, 칩 테스트 소켓이 제공된다.

Description

칩 테스트 소켓{CHIP TEST SOCKET}
본　연구는　2024년도　중소벤처기업부의　기술개발사업　지원에　의한　연구임[RS-2023-00267316].
본 발명은 칩 테스트 소켓에 관한 것으로, 보다 상세하게는, 멤브레인 프로브 시트를 포함하는 구조로서, 인쇄회로기판이 필요 없는 테스트 소켓에 관한 것이다.
일반적으로 반도체 조립 공정은 웨이퍼 제조공정에 의하여 제작된 반도체 소자를 개별 칩(chip)으로 분리한 다음, 리드 프레임과 개별 칩을 전기적으로 연결하고 리드 프레임의 전기적 연결 부위와 반도체 칩을 외부 환경으로부터 보호하는 패키지 본체를 성형하는 공정으로 이루어진다.
이러한 반도체 칩은 출하되기 전 제품의 신뢰성을 확인하기 위한 전기적 특성 테스트와 번인 테스트를 받게 되며, 이러한 테스트 진행에는 테스트 소켓이 필요하다.
여기서 전기적 특성 테스트는 칩의 모든 입출력단자를 소정의 테스트 신호 발생 회로와 연결하여 입출력 특성, 펄스 특성, 처리 수행 성능 특성, 잡음 허용오차 등의 전기적 특성을 테스트하기 위한 것이고, 번인 테스트는 전기적 특성 테스트를 통과한 칩을 일정 시간 동안, 정상 동작 환경보다 높은 온도에서, 정격 전압보다 높은 전압을 인가하여 결함의 발생 여부를 테스트하기 위한 것이다.
이러한 테스트를 위해, 패키지 칩의 전극 단자를 인쇄회로기판에 연결하기 위한 테스트 소켓이 이용된다.
테스트 소켓은, 크게 포고 핀 타입, 러버핀 타입, 멤스 수직형 스프링 핀 타입 등 다양한 형태로 존재한다. 이러한 테스트 소켓을 통해 패키징된 칩의 전극 단자를 인쇄회로기판의 단자들과 연결하여, 신호를 인가하고, 테스트를 수행하는데, 신호가 패키지 칩으로부터 인쇄회로기판까지 전달되는 데에 신호 손실과 왜곡이 발생할 수 있고, 이에 따라, 테스트 신뢰성이 저하되는 문제점이 있었다. 따라서, 테스트를 위한 인쇄회로기판의 필요가 없으며, 테스트 신뢰성을 향상시킬 수 있는 기술이 필요하다.
본 발명의 목적은 상술한 종래 기술의 문제점을 해결하기 위한 것이다.
본 발명의 목적은 프로브 시트의 폴리이미드 층 및 그 내부의 배선층을 통해 접촉팁 및 테스트 대상과 신호를 직접 송수신하도록 하여, 칩 테스트 시 인쇄회로기판이 불필요해지도록 하고, 따라서 인쇄회로 기판과 칩 간의 신호 송수신 과정에서 발생할 수 있는 신호 손실 및 왜곡이 최소화될 수 있도록 하는 것이다.
상술한 목적을 달성하기 위한 본 발명의 일 실시예에 따르면, 지지 기판; 상기 지지 기판에 안착되며 상하 방향으로 탄성력을 제공하는 탄성력 제공부; 상기 탄성력 제공부의 상면을 덮도록 형성되며, 복수의 폴리이미드 층, 상기 폴리이미드 층 내부에 형성되는 회로배선층, 상기 회로배선층과 전기적으로 연결되는 접촉팁을 포함하는 프로브 시트; 및 상기 프로브 시트의 상면을 덮도록 형성되되, 일부에 개방 영역을 가지며, 상기 개방 영역을 통해서는 상기 접촉팁이 노출되도록 형성되는 하우징을 포함하는, 칩 테스트 소켓이 제공된다.
상기 탄성력 제공부는, 하부 기판; 상기 하부 기판과 대향되도록 형성되는 가압부; 및 상기 하부 기판과 가압부 사이에 형성되는 복수의 탄성체를 포함할 수 있다.
상기 탄성력 제공부는, 스토퍼를 더 포함하고, 상기 스토퍼는, 상기 하부 기판의 상면에 수직 방향으로 연장되는 수직부; 상기 수직부의 상면 및 상기 수직부에 의해 둘러싸인 상부 영역을 덮도록 형성되는 평면부를 포함하고, 상기 평면부에는 상기 복수의 탄성체가 형성된 위치와 대응되는 위치에 홀이 형성될 수 있다.
본 발명의 실시예에 따르면, 프로브 시트의 폴리이미드 층 및 그 내부의 배선층을 통해 접촉팁 및 테스트 대상과 신호를 송수신할 수 있기 때문에, 인쇄회로기판이 불필요해질 수 있으며, 이에 따라, 칩 테스트 시 인쇄회로 기판과 칩 간의 신호 송수신 과정에서 발생할 수 있는 신호 손실 및 왜곡이 최소화될 수 있다.
도 1은 본 발명의 일 실시예에 따른 칩 테스트 소켓의 평면도이다.
도 2는 도 1의 A-A'선에 따른 단면도이다.
도 3은 본 발명의 일 실시예에 따른 프로브 시트의 형상을 나타내는 도면이다.
도 4는 도 3에서 A-A'선을 따른 단면도이다.
도 5는 본 발명의 일 실시예에 따른 매뉴얼 리드가 하우징의 개방 영역에 칩을 안착시킨 형태를 나타내는 도면이다.
도 6은 본 발명의 일 실시예에 따른 매뉴얼 리드의 구성을 나타내는 도면이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 칩 테스트 소켓의 평면도이며, 도 2는 도 1의 A-A'선에 따른 단면도이다.
도 1 및 도 2를 참조하면, 일 실시예에 따른 칩 테스트 소켓은, 지지 기판(100), 상기 지지 기판(100)의 중앙부에 안착되는 탄성력 제공부(200), 상기 지지 기판과 탄성력 제공부(200)를 덮도록 형성되는 프로브 시트(300), 프로브 시트(300) 상부에 형성되는 하우징(400)을 포함할 수 있다.
지지 기판(100)은 사각형 또는 그 외 다른 형태의 블록 형태로 형성되며, 그 중앙 영역에는 그루브(groove)가 형성된다.
상기 그루브에는 탄성력 제공부(200)가 배치될 수 있다.
탄성력 제공부(200)는 하부 기판(201), 상기 하부 기판 상에 수직 방향으로 형성되는 측벽(202), 상기 하부 기판(201) 상면에 있어서 상기 측벽(202) 내측에 배치되는 스토퍼(203), 상기 스토퍼(203)의 상부에 배치되는 가압부(204), 상기 가압부(204) 상면에 형성되는 상부 기판(205)을 포함하여 구성될 수 있다.
상기 스토퍼(203)는 상기 측벽(202)과 평행하게 형성되되 측벽(202)보다 낮은 높이로 형성되는 수직부(203a), 상기 수직부(203a)의 상면 및 수직부(203a)에 의해 둘러싸인 상부 영역을 덮도록 형성되는 평면부(203b)를 포함하여 형성된다.
한편, 가압부(204)의 하면과 하부 기판(201) 사이에는 일정 간격으로 형성되는 탄성체(S)가 포함된다. 상기 탄성체(S)는 예를 들면, 스프링으로 구현될 수 있다. 본 발명의 다른 실시예에 따르면, 복수의 탄성체(S) 간의 간격은 가압부(204)의 가장자리로부터 중심부로 갈수록 좁게 형성될 수 있다. 이에 따르면, 테스트 시 칩 압착 및 가압에 의해 가장 압력을 강하게 받는 부분, 즉, 프로브 시트(300)의 중심 영역에 더 많은 탄성력이 가해지게 된다. 이로 인해, 프로브 시트(300)의 변형이 최소화될 수 있으며, 테스트의 신뢰성이 향상될 수 있다.
탄성체(S)는 가압부(204)와 하부 기판(201) 사이에 위치하는 스토퍼(203)의 평면부(203b)를 통과하게 되는데, 이를 위해, 평면부(203b)에는 상기 탄성체(S)가 형성된 위치와 대응되는 위치에 탄성체(S)가 습동될 수 있도록 하는 홀을 가질 수 있다. 상기 홀의 내경은 상기 탄성체(S)의 외경과 실질적으로 동일하거나 그보다 크게 형성될 수 있다.
스토퍼(203)의 상면과 가압부(204) 간의 거리는 탄성체(S)의 수축과 이완에 의해 달라질 수 있다.
프로브 시트(300)는 지지 기판(100)의 상면, 탄성력 제공부(200)의 상면, 즉, 측벽(202)의 상면, 상부 기판(205)의 상면을 덮도록 형성된다. 또한, 도 2를 참조하면, 지지 기판(100)의 상면에 측벽(202) 외면을 감싸도록 프로브 시트(300) 지지층(101)이 더 형성될 수 있으며, 프로브 시트(300)는 해당 지지층(101) 상면에 형성될 수도 있다.
도 3은 본 발명의 일 실시예에 따른 프로브 시트의 형상을 나타내는 도면이며, 도 4는 도 3에서 A-A'선을 따른 단면도이다.
도 3 및 도 4를 참조하면, 프로브 시트(300)는 다층으로 형성되는 폴리이미드 층(301, 302)의 각 층 내에 형성되는 배선층(303, 304)을 포함한다. 상기 배선층(303, 304) 중 하나의 배선층(303)은 그라운드 층일 수 있다. 또한, 최상층의 폴리이미드 층(302)에 형성된 배선층(304)은, 최상부 폴리이미드 층(302)에 형성되는 비아홀을 통해 범프(305)와 전기적으로 연결될 수 있다.
상기 범프(305)는 전기 전도성을 가지는 물질로 형성되며, 그 상부에 형성되는 팁의 높이를 보상하기 위해 일정 두께로 형성될 수 있다.
상기 범프(305) 상면에는 다단구조의 접촉 팁(306)이 형성될 수 있다.
도 4에서는 제1 팁(306a), 제2 팁(306b), 제3 팁(306c)으로 형성되는 3단 형태의 팁이 예시되었으나, 다단 구조는 이와는 다른 2단 또는 4단 이상으로도 형성될 수 있다.
제1 팁(306a) 내지 제3 팁(306c)으로 갈수록 그 단면적은 감소하도록 형성될 수 있다.
제1 내지 제3 팁(306a~306c)은 에칭 방식으로 형성되는데, 최상부에 형성되는 제3 팁(306c)으로부터 테이퍼되는 형태로 에칭이 이루어지기 때문에, 제3 팁(306c)으로부터 제1 팁(306a)으로 갈수록 그 단면적이 넓어지게 되는 것이다.
도 4에서는 편의상 각 팁(306a~306c) 간의 단차가 형성되는 것으로 도시하였으나, 실제로는 경사진 형태로 형성될 수 있다.
제2 팁(306b) 및 제3 팁(306c)의 외면에는 도금층(307)이 형성되어 있을 수 있다. 이러한 도금층(307)은 로듐(Rh) 재질로 이루어질 수 있다.
접촉팁(305)은 테스트 대상이 되는 칩의 단자와 전기적인 접촉을 하는 부분으로서, 프로브 시트(300) 상면에 돌출된 형태로 형성된다.
한편, 도 3을 참조하면, 프로브 시트(300)의 최 가장자리 영역에는 컨택부(310)가 형성되는데, 이들 컨택부(310)는 상기 배선층(303, 304) 중 신호를 전달하는 회로배선층(304)과 전기적으로 연결될 수 있다.
컨택부(310)에는 외부 신호 배선이 연결될 수 있는데, 이에 따라, 접촉팁(305)에 의해 수득된 신호가 컨택부(310)를 통해 외부 신호 배선으로 전송될 수 있게 된다.
이처럼 본 발명의 실시예에 따르면, 프로브 시트(300)의 폴리이미드 층(301, 302) 및 그 내부의 배선층(303, 304)을 통해 접촉팁(305) 및 테스트 대상과 신호를 송수신할 수 있기 때문에, 인쇄회로기판이 불필요해진다.
따라서, 칩 테스트 시 인쇄회로 기판과 칩 간의 신호 송수신 과정에서 발생할 수 있는 신호 손실 및 왜곡이 최소화될 수 있다.
한편, 프로브 시트(300)에 있어서, 접촉팁(305)은 중앙 영역에 형성될 수 있고, 프로브 시트(300)에 있어서 그 높이는 가장자리의 보다 접촉팁(305)이 형성된 중앙 영역의 높이가 더 높게 형성될 수 있다.
다시 도 1 및 도 2를 참조하면, 프로브 시트(300) 상부에는 하우징(400)이 배치된다.
구체적으로, 하우징(400)은 프로브 시트(300)의 가장자리를 덮되 컨택부(310)는 덮지 않도록 형성된다. 또한, 하우징(400)의 중앙 영역에는 개방 영역이 형성될 수 있다. 상기 개방 영역을 통해 프로브 시트(300)의 접촉팁(305)이 노출될 수 있다.
상기 개방 영역을 통해서는 테스트 대상이 되는 칩이 안착되고 가압되는데, 이를 위해 매뉴얼 리드가 더 포함될 수 있다.
도 5는 본 발명의 실시예에 따른 매뉴얼 리드(500)가 하우징(400)의 개방 영역에 칩을 안착시킨 형태를 나타내는 도면이고, 도 6은 매뉴얼 리드(500)의 구성을 나타내는 도면이다.
도 5 및 도 6을 참조하면, 매뉴얼 리드(500)는 최상단에 형성되는 회전 조작부(501), 본체(502), 축(503), 측면 캡(504), 칩 안착부(505)를 포함하여 구성될 수 있다.
본체(502)의 중심부에는 상부 방향으로 돌출된 축(503)이 형성되고, 상기 축(503)은 회전 조작부(501)와 결합된다. 회전 조작부(502)를 회전시키면, 축(503)은 상부 방향 또는 하부 방향으로 이동하게 되는 매커니즘이 구현될 수 있다.
측면 캡(504)은 본체(502)의 양측에 결합되며, 본체(502)와 측면 캡(504) 간의 결합은, 체결 수단(S)에 의해 안정적으로 이루어지게 된다. 구체적으로, 본체(502)의 전면과 후면 사이에 형성된 오목부(groove)에 상기 측면 캡(504)이 결합되는데, 측면 캡(504)에 형성되는 홀과 상기 본체(502)의 전면과 후면에 형성되는 홀이 상호 대응되게 된다. 체결 수단(S)은 상기 상호 대응되는 홀을 관통하여, 본체(502)와 측면 캡(504) 간의 결합을 가능하게 한다.
한편, 상기 축(503)은 본체(502)의 상하부를 관통하는데, 본체(502)의 하부 영역에는 상기 축(503)과 매커니즘을 공유하는 칩 안착부(505)가 형성된다.
즉, 상기 칩 안착부(505)는 축(503)의 상하 이동에 따라, 본체(502)를 기준으로 하부 방향으로 압력을 가할 수 있으며, 칩 안착부(505)에 테스트 대상이 되는 칩을 결합한 상태로, 매뉴얼 리드(500)를 도 5에 도시된 바와 같이 하우징(400) 상부에 배치하고, 회전 조작부(501)를 조작하여, 축(503)을 하부 방향으로 이동시키면, 칩 안착부(505) 또한 하부 방향으로 이동하게 되며, 테스트 대상인 칩은 하우징(400)의 개방 영역에 안착될 수 있게 된다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 지지 기판
101: 지지층
200: 탄성력 제공부
201: 하부 기판
202: 측벽
203: 스토퍼
204: 가압부
205: 상부 기판
300: 프로브 시트
301, 302: 폴리이미드 층
303, 304: 배선층
305: 접촉팁
400: 하우징
500: 매뉴얼 리드
501: 회전 조작부
502: 본체
503: 축

Claims (3)

  1. 지지 기판;
    상기 지지 기판에 안착되며 상하 방향으로 탄성력을 제공하는 탄성력 제공부;
    상기 탄성력 제공부의 상면을 덮도록 형성되며, 복수의 폴리이미드 층, 상기 폴리이미드 층 내부에 형성되는 회로배선층, 상기 회로배선층과 전기적으로 연결되는 접촉팁을 포함하는 프로브 시트; 및
    상기 프로브 시트의 상면을 덮도록 형성되되, 일부에 개방 영역을 가지며, 상기 개방 영역을 통해서는 상기 접촉팁이 노출되도록 형성되는 하우징을 포함하고,
    상기 탄성력 제공부는,
    하부 기판;
    상기 하부 기판과 대향되도록 형성되는 가압부; 및
    상기 하부 기판과 가압부 사이에 형성되는 복수의 탄성체를 포함하는, 칩 테스트 소켓.
  2. 삭제
  3. 제1항에 있어서,
    상기 탄성력 제공부는, 스토퍼를 더 포함하고,
    상기 스토퍼는,
    상기 하부 기판의 상면에 수직 방향으로 연장되는 수직부;
    상기 수직부의 상면 및 상기 수직부에 의해 둘러싸인 상부 영역을 덮도록 형성되는 평면부를 포함하고,
    상기 평면부에는 상기 복수의 탄성체가 형성된 위치와 대응되는 위치에 홀이 형성되는, 칩 테스트 소켓.
KR1020230185621A 2023-12-19 2023-12-19 칩 테스트 소켓 KR102651424B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230185621A KR102651424B1 (ko) 2023-12-19 2023-12-19 칩 테스트 소켓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230185621A KR102651424B1 (ko) 2023-12-19 2023-12-19 칩 테스트 소켓

Publications (1)

Publication Number Publication Date
KR102651424B1 true KR102651424B1 (ko) 2024-03-26

Family

ID=90472781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230185621A KR102651424B1 (ko) 2023-12-19 2023-12-19 칩 테스트 소켓

Country Status (1)

Country Link
KR (1) KR102651424B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090015279A1 (en) * 2007-07-10 2009-01-15 Samsung Electronics Co., Ltd. Socket, and test apparatus and method using the socket
KR20100127945A (ko) * 2009-05-27 2010-12-07 주식회사 프로이천 반도체칩패키지 검사용 소켓
KR20140141881A (ko) * 2013-05-31 2014-12-11 신종천 반도체 칩 테스트 장치 및 방법
KR20160124347A (ko) * 2015-04-17 2016-10-27 주식회사 이노글로벌 고주파 디바이스 테스트용 양방향 도전성 소켓, 고주파 디바이스 테스트용 양방향 도전성 모듈 및 이의 제조방법
KR20170058225A (ko) * 2015-11-18 2017-05-26 주식회사 트루텍 반도체 테스트용 소켓
KR20170104905A (ko) * 2016-03-07 2017-09-18 주식회사 이노글로벌 반도체 디바이스 테스트용 양방향 도전성 소켓, 반도체 디바이스 테스트용 양방향 도전성 모듈 및 이의 제조방법
KR20230031638A (ko) * 2021-08-27 2023-03-07 (주)티에스이 테스트 소켓 및 이를 포함하는 테스트 장치와, 테스트 소켓의 제조방법
KR20230130805A (ko) * 2022-03-04 2023-09-12 (주)포인트엔지니어링 전기 전도성 접촉핀, 정렬 플레이트 및 이를 구비하는 검사장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090015279A1 (en) * 2007-07-10 2009-01-15 Samsung Electronics Co., Ltd. Socket, and test apparatus and method using the socket
KR20100127945A (ko) * 2009-05-27 2010-12-07 주식회사 프로이천 반도체칩패키지 검사용 소켓
KR20140141881A (ko) * 2013-05-31 2014-12-11 신종천 반도체 칩 테스트 장치 및 방법
KR20160124347A (ko) * 2015-04-17 2016-10-27 주식회사 이노글로벌 고주파 디바이스 테스트용 양방향 도전성 소켓, 고주파 디바이스 테스트용 양방향 도전성 모듈 및 이의 제조방법
KR20170058225A (ko) * 2015-11-18 2017-05-26 주식회사 트루텍 반도체 테스트용 소켓
KR20170104905A (ko) * 2016-03-07 2017-09-18 주식회사 이노글로벌 반도체 디바이스 테스트용 양방향 도전성 소켓, 반도체 디바이스 테스트용 양방향 도전성 모듈 및 이의 제조방법
KR20230031638A (ko) * 2021-08-27 2023-03-07 (주)티에스이 테스트 소켓 및 이를 포함하는 테스트 장치와, 테스트 소켓의 제조방법
KR20230130805A (ko) * 2022-03-04 2023-09-12 (주)포인트엔지니어링 전기 전도성 접촉핀, 정렬 플레이트 및 이를 구비하는 검사장치

Similar Documents

Publication Publication Date Title
US11112431B2 (en) Probe card for high-frequency applications
US11204369B2 (en) Semiconductor device test socket
US8922232B2 (en) Test-use individual substrate, probe, and semiconductor wafer testing apparatus
JP7198127B2 (ja) インタポーザ、ソケット、ソケット組立体、及び、配線板組立体
WO2005065238A2 (en) Micro pin grid array with pin motion isolation
KR20090094841A (ko) 강화 접촉 요소
JPH10335035A (ja) Ｂｇａ−ｉｃ用測定機構
US20130187676A1 (en) Inspection apparatus
JP4343256B1 (ja) 半導体装置の製造方法
US6426636B1 (en) Wafer probe interface arrangement with nonresilient probe elements and support structure
US7893702B2 (en) Apparatus for testing semiconductor device package and multilevel pusher thereof
US6734688B1 (en) Low compliance tester interface
KR20090077991A (ko) 전도성 러버 핀을 이용한 소켓
KR102651424B1 (ko) 칩 테스트 소켓
KR101469222B1 (ko) 반도체 패키지 테스트 소켓용 필름형 컨택부재, 필름형 컨택복합체 및 이를 포함하는 소켓
KR102007261B1 (ko) 양방향 도전성 모듈
US20110156739A1 (en) Test kit for testing a chip subassembly and a testing method by using the same
KR100356823B1 (ko) 프로브 카드
KR101399542B1 (ko) 프로브 카드
KR101183612B1 (ko) 프로브 카드의 탐침 구조물
US20190391180A1 (en) Connector having contact members
KR100679167B1 (ko) 동축케이블을 이용한 반도체 웨이퍼 테스트용 프로브 카드
KR101183614B1 (ko) 프로브 카드
KR20240045513A (ko) 신호 전송 커넥터
KR101173948B1 (ko) 탐침 구조물

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant