TWI422841B - 插件、測試盤以及半導體測試裝置 - Google Patents

插件、測試盤以及半導體測試裝置 Download PDF

Info

Publication number
TWI422841B
TWI422841B TW095137073A TW95137073A TWI422841B TW I422841 B TWI422841 B TW I422841B TW 095137073 A TW095137073 A TW 095137073A TW 95137073 A TW95137073 A TW 95137073A TW I422841 B TWI422841 B TW I422841B
Authority
TW
Taiwan
Prior art keywords
housing
housing portion
frame
test
tested
Prior art date
Application number
TW095137073A
Other languages
English (en)
Other versions
TW200730841A (en
Inventor
Sayaka Sugano
Akihiko Ito
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW200730841A publication Critical patent/TW200730841A/zh
Application granted granted Critical
Publication of TWI422841B publication Critical patent/TWI422841B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

插件、測試盤以及半導體測試裝置
本發明是關於插件、測試盤以及半導體測試裝置。更詳細而言，是關於半導體測試裝置中安裝於收容被測試半導體元件的測試盤上、且直接收容被測試半導體元件的插件。又，本發明亦是關於具備多個該插件的測試盤、以及進一步使用上述測試盤實施測試的半導體測試裝置。
半導體裝置的製造包括測試步驟。測試步驟藉由半導體測試裝置而實施。伴隨近年來產量的增加，測試步驟的效率亦對製造步驟整體的產量產生較大影響。
半導體測試裝置中於物理性地操作被測試半導體元件的處置器(handler)中裝入被測試半導體元件，該被測試半導體元件收容於稱為習用測試盤(customer test tray)的容器中。另一方面，電性連接於測試裝置而執行測試時，被測試半導體元件可移至稱為測試盤的容器中而進行操作。
測試盤具有便於操作可將被測試半導體元件與測試用插口電性連接的構造。亦即，測試盤於下面打開的容器中，在收容被測試半導體元件的狀態下面向測試頭上所設置的測試用插口而下降，藉此可使被測試半導體元件的接觸墊(contact pad)與測試用插口的接觸腳(contact pin)在電性上相連接。
又，於測試盤中收容多個被測試半導體元件並將該等一併用於測試的方法中。藉此，可提高相對於記憶體等生產量大的半導體元件的測試步驟的效率，實現高產量。
此外，測試盤中，藉由稱為插件的構件而收容各被測試半導體元件。又，插件具備框部，其用以將自身固定於測試盤的框體上；以及IC收容部，其可相對於框部而移位。藉由如此構造，可吸收插件自身、測試盤以及被測試半導體元件的熱膨脹等而保持被測試半導體元件。
於下述專利文獻1(特開平11－333775號公報)中，存有關於零件吸附裝置的記載，該零件吸附裝置於對如上所述的測試盤進行裝載或卸載時可保持著IC(Integrated circuit，積體電路)晶片。根據該文獻的記載，將用以使所保持的IC晶片位置對準用的機構安裝於零件吸附裝置上。藉此，可使IC晶片相對於零件吸附裝置而保持於規定位置上。因此，測試頭中可將用於測試的IC晶片的接觸墊(支持(hander)球)與IC插口的接觸腳正確地結合，並準確地執行有效的測試。
又，於下述專利文獻2(特開2001－33519號公報)中存有關於上述插件的記載。根據該文獻，插件具備相對於其自身可移位而安裝的導芯(guide core)，且將被測試電子零件IC收容於該導芯中。此外，藉由分別於導芯上設置導孔，於測試用IC插口上設置導銷，而當使被測試電子零件IC與IC插口結合時，可使被測試電子零件IC與IC插口自動地位置對準。藉此，可準確地執行有效的測試。
使用專利文獻1所記載的吸附裝置而使被測試半導體元件的位置對準，對準確的測試的執行有效。然而，吸附裝置必須對所操作的所有IC晶片進行位置對準，故要求極高的耐久性。
另一方面，專利文獻2中所記載的插件具備導引部，該導引部包含移位的導芯中所形成的導孔、以及測試用IC插口側所設置的導銷，且導芯相對於測試用IC插口而自動地進行位置對準。然而，對應於測試用IC插口該與導芯一倂移位的被測試電子零件IC，未必相對於測試用IC插口以外的零件而對準位置。
因此，當自測試盤(插件)卸載時，有時於偏移的位置上保持於吸附裝置上，有時更因此不能儲存於習用測試盤中。又，當自習用測試盤裝載至測試盤時，亦有時可移位的導芯位於自原來的位置偏移的位置上，且因此於偏移的位置上保持於吸附裝置上、從而不能向測試盤進行裝載。
因此，作為本發明的第1形態，提供一種半導體測試裝置中收容被測試半導體裝置的插件，該插件具備：框部；IC收容部，其支持被測試半導體元件；連結部，其於可使框部以及IC收容部的相對位置改變的狀態下，使框部以及IC收容部相互連結；以及導引部，其於特定期間內將IC收容部導引至相對於框部的相對規定位置。藉此，當將被測試半導體元件裝載於插件上或自插件卸載時，將插件的IC收容部與預先決定的規定位置進行位置對準。因此，不會產生因IC收容部的移位而造成的吸附位置的偏移、所裝載的被測試半導體元件不會發生阻塞(jam)等。
又，作為一個實施形態，上述插件中，被測試半導體元件向IC收容部裝載或自IC收容部卸載時，上述被測試半導體元件被導向上述規定位置，於被測試半導體元件接近測試用插口時，IC收容部因導引部的導引而打開。藉此，當插件整體上升時，IC收容部自動地與規定位置進行位置對準。另一方面，插件下降至測試用插口上時導引變得無效，可使IC收容部自由移位。
又，作為一個實施形態，上述插件中，導引部包含貫通孔，該貫通孔貫通框部或IC收容部而形成，且具有距另一側越遠則內部越寬的錐(taper)面，連結部包含：結合部，其與另一側結合；軸部，其具有可使框部以及IC收容部相對接近或離開的長度且插通於貫通孔；以及抵接部，其經由軸部而與結合部連結，且當IC收容部與框部的間隔擴大時與錐面抵接。藉此，當插件整體上升時抵接部滑過錐面，且IC收容部自動地與規定位置進行位置對準。另一方面，當插件下降至測試用插口上時，與測試用插口抵接的IC收容部相對於框部而相對地上升，故錐面以及抵接部所造成的導引變得無效，可使IC收容部自由移位。另外，如以下具體所述，該構造可極其簡單地實現，故亦不會增加插件的尺寸以及成本。
又，作為一個實施形態，上述插件中，導引部包含貫通孔，該貫通孔貫通框部或IC收容部而形成，且具有距另一側越遠則內部越寬的錐面，連結部包含：結合部，其與另一側結合；軸部，其具有可使框部以及IC收容部相對接近或離開的長度且插通於貫通孔；以及錐形抵接部，其經由軸部而與結合部連結且具有距自身越遠則周面越寬的錐面，且當IC收容部與框部的間隔擴大時與錐面抵接。藉此，與上述情形相同地形成IC收容部相對於框部的導引以及打開的功能，並且IC收容部的導引以及打開的動作變得更平滑。
又，作為其他實施形態，上述插件中，導引部包含貫通孔，該貫通孔貫通框部或IC收容部而形成，連結部包含：結合部，其與框部或IC收容部的另一側結合；軸部，其具有可使框部以及IC收容部相對接近或離開的長度且插通於貫通孔；以及錐形抵接部，其經由軸部而與結合部連結，且當IC收容部與框部的間隔擴大時與貫通孔的開口端緣部抵接。藉此，當插件整體上升時伴隨IC收容部的下降而使開口端緣部沿著錐形抵接部滑落，故IC收容部自動地與規定位置進行位置對準。另一方面，當插件下降至測試用插口上時，與測試用插口抵接的IC收容部相對於框部而相對上升，所以開口端緣部以及抵接部所造成的導引變得無效，故可使IC收容部自由移位。又，具體地如以下所述，該構造亦可極其簡單地實現，故不會增加插件的尺寸以及成本。
又，作為其他實施形態，上述插件中，導引部包含：位置對準構件，其可相對於框部而進退且朝向IC收容部突出；施壓構件，其對位置對準構件施壓使得位置對準構件的前端自框部的與IC收容部對向的面後退；以及位置對準孔，其設置於IC收容部的與框部對向的面上，且與位置對準構件抵接並將前端導引至規定位置，當將被測試半導體元件裝載至IC收容部或自IC收容部卸載時，與施壓構件的施壓相反而使位置對準構件自框部朝向IC收容部突出，並使位置對準構件的前端與位置對準孔嵌合而將IC收容部導引至規定位置。藉此，藉由按壓位置對準構件，使插件的框部以及IC收容部在所期望時可與規定位置進行位置對準。因此，藉由在被測試半導體元件的裝載或卸載之前按壓位置對準構件，可消除因IC收容部的移位而造成的被測試半導體元件的位置偏移。
又，作為其他實施形態，上述插件中，連結部可使框部以及IC收容部相對地接近或離開，導引部包含：凸部，於框部或IC收容部的任一者之其中一者中，自相對於另一者的面隆起；凹部，於另一者中，相對其中一者的面上形成與凸部互補的形狀且與凸部嵌合，藉此將IC收容部導引至規定位置；以及施壓構件，其對框部或IC收容部施壓使得IC收容部接近框部，當使被測試半導體元件相對於測試用插口進行位置對準時，與施壓構件的施壓相反使IC收容部遠離框部，藉此IC收容部因凸部以及凹部的導引而打開。藉此，除有意使插件的框部以及IC收容部離開時以外，兩者的位置經常對準。因此，當必須使IC收容部相對於測試用插口進行位置對準時，允許IC收容部移位，除此以外的期間使IC收容部停止於規定位置而不產生位置偏移。
此外，作為其他實施形態，上述插件中，對一個框部安裝多個IC收容部，且相對於各IC收容部而個別地設置導引部。因此，於被測試半導體元件的裝載或卸載時，可防止因IC收容部的位置偏移而造成的被測試半導體元件的位置偏移、阻塞等，故可提高測試步驟的產量。
又，作為本發明的第2形態，提供一種半導體測試裝置中收容被測試半導體元件的測試盤，該測試盤具備：多個插件以及框體，該框體支持多個插件且一部分打開，上述插件具備：框部；IC收容部，其支持被測試半導體元件；連結部，其於可使框部以及IC收容部的相對位置改變的狀態下，使框部以及IC收容部相互連結；以及導引部，其於特定期間內將IC收容部導引至相對於框部的相對規定位置。藉此，提供一種具備多個插件的測試盤，其於各插件中使各IC收容部分別相對於框部而自動地進行位置對準。因此，不會產生被測試半導體元件的位置偏移，可一倂用於對大量被測試半導體元件進行準確測試，故可使半導體產品的測試步驟的產量提高。
又，作為本發明的第3形態，提供一種半導體測試裝置，其具備：插件，該插件具備框部，IC收容部，支持被測試半導體元件，連結部，於可使框部以及IC收容部的相對位置改變的狀態下，使框部以及IC收容部相互連結，以及導引部，於特定期間內將IC收容部導引至相對於框部的相對的規定位置；被測試半導體元件用測試盤，具備支持多個上述插件且一部分打開的框體；以及測試部，對上述被測試半導體元件用測試盤中所收容的上述被測試半導體元件執行測試。藉此，提供一種可一倂對大量被測試半導體元件執行測試的測試裝置。因此，可使半導體產品的測試步驟的產量提高。
另外，上述發明概要並未列舉出本發明的所有必要特徵。又，上述多個特徵群的次(sub)組合亦可成為發明。
如上所述的插件於將被測試半導體元件裝載於測試用插口時，允許IC收容部移位，另一方面於相對於自身裝載或卸載被測試半導體元件時，框部以及IC收容部的相互位置關係可自動地對準。因此，相對於測試用插口可獲得良好的電性連接，同時不會保持於相對於吸附裝置偏移的位置，且於裝載或卸載時不會產生阻塞等。
以下，通過本發明的實施形態對本發明進行說明。然而，以下的實施形態並非限定申請專利範圍中的發明。又，實施形態中所說明的所有特徵的組合並未限於發明的解決手段所必須者。
圖1是表示半導體測試裝置10的整體構造的圖。如該圖所示，半導體測試裝置10包含：處置器20，其物理性地操作被測試半導體元件；測試頭110，其對藉由處置器20而依次供給的被測試半導體元件執行測試；以及主裝置130，其控制對被測試半導體元件所執行的測試並評價測試結果。
此處，主裝置130經由纜線120而與測試頭110連接，並控制其動作。又，測試頭110每次都與自處置器20所供給的各被測試半導體元件電性結合，並使主裝置130的測試於被測試半導體元件上執行。根據經執行的測試結果，使接收了評價的被測試半導體元件再次藉由處置器20而搬送，並對應於評價結果分類後儲存。
圖2是以模式方式來表示圖1所示的半導體測試裝置10中所使用的處置器20的構造的圖。如該圖所示，處置器20具備儲存部210。此處用於測試的大量被測試半導體元件於收容至習用盤(未圖示)的狀態下儲存著。又，如下所述，測試後所分類的被測試半導體元件亦儲存於此。
被測試半導體元件被依次自儲存部210搬出，並於裝載部230中自習用盤裝載至測試盤30。此時，各被測試半導體元件藉由未圖示的吸附裝置而吸附.保持著，並逐一移至測試盤30。
收容有多個被測試半導體元件的測試盤30藉由搬送部220而搬送至恆溫槽240。此處，有時亦對應於所設定的測試條件而加熱被測試半導體元件。繼而，將測試盤30搬送至與恆溫槽240鄰接的測試室(test chamber)250。
如圖1所示，處置器20推出至測試頭110的上方，且該測試室250位於測試頭110的正上方。因此，於該測試室250的內部中，被測試半導體元件裝載於測試頭110的測試用插口而執行測試。此時，對測試用插口的裝載是與每個測試盤30的搬送一倂進行。
測試室250內已結束測試的被測試半導體元件，經由除溫槽260進行溫度調節後，依然收容於測試盤30而直接藉由搬送部270以載置至卸載部280。卸載部280中，使用未圖示的吸附裝置自測試盤30取出被測試半導體元件，並對應於根據測試結果的評價而分類，且每次分類後收容至習用盤。此外，習用盤中所儲存的被測試半導體元件再次儲存至儲存部210。如此，半導體測試裝置中所裝入的被測試半導體元件，對應於測試的評價結果而分類。
圖3是表示圖2所示的處置器20中所使用的測試盤30的構造的分解立體圖。如該圖所示，測試盤30包含框體310以及安裝於框體310上的插件40而形成。
框體310具備相互平行的多個桿體(bar)320以及多個固定片312，該固定片312形成於框體310以及桿體320相互對向的側面上，且框體310的下面打開。對此，插件40自上方搭載於固定片312上，並藉由貫通該固定片312而安裝的扣件(fastener)330以固定於框體310或桿體320上。
另外，圖3中僅畫出一個插件40，但實際上各固定片上安裝有插件40。又，如下所述，各插件40可分別收容多個被測試半導體元件。因此，測試盤30整體中可收容大量被測試半導體元件，例如128個或者256個。
圖4是單獨地顯示圖3所示的測試盤30中所安裝的插件40的立體圖。如該圖所示，各插件40具備：4個IC收容部430，其直接收容被測試半導體元件；以及框部420，其將IC收容部430總括起來並支持著。又，插件40亦具備自其上面繞入側面而安裝的防護罩(cover)410。
此處，各IC收容部430相對於框部420空開間隙而安裝，且於相對於框部420至少水平方向上，以可個別地移位的方式而安裝著。又，IC收容部430的內側形成為越往下越窄的形式。因此，自上側通過框部420的開口而裝入的被測試半導體元件，不會自IC收容部430滑落而受到保持著。但是，因IC收容部430的底面打開，故此處所收容的被測試半導體元件的下面朝向下方露出。
圖5是表示插件50中的IC收容部530的相對於框部520的安裝構造的部分剖面圖，且部分性地顯示於包含圖4中所示的箭頭S的垂直面所切開的剖面。另外，為方便說明，省略圖4中插件40上所安裝的防護罩410的記載。
如該圖5所示，插件40具備：水平配置的框部520，以及IC收容部530，其藉由連結構件550而自框部520懸掛著。
框部520於圖上的大致中央處具有開口522，該開口522的大小為可使水平狀態的被測試半導體元件通過。IC收容部530中所收容的被測試半導體元件通過該開口522而裝入。
IC收容部530於其大致中央處亦具有用以收容被測試半導體元件的開口532。但是，該開口532以朝向下方內部變窄、且所裝入的被測試半導體元件不會落下的方式而形成。因此，該開口532中所裝載的被測試半導體元件，支持於開口532內，同時使其下面所形成的接觸墊朝向下方露出。
連結構件550將其軸部551的上端部553固定於框部520。又，軸部551通過IC收容部530上所形成的貫通孔535的內側而延伸至IC收容部530的大致下面為止。此外，軸部551的下端具備一種具有大於軸部551的直徑的抵接部555。又，框部520的下面以及抵接部555之間的軸部551的長度與貫通孔535的長度大致相等。
此處，貫通孔535的內面形成錐面，其下端開口較上端開口還大。對此，連結構件550的抵接部555的直徑大於錐面的小徑側內徑、小於大徑側內徑。因此，當IC收容部530遠離框部520而下降時，抵接部555抵接於貫通孔535的錐面。
此外，當抵接部555與錐面抵接時，IC收容部530伴隨錐面的傾斜而滑落。因此，IC收容部530自動導引至連結構件550與貫通孔535的各中心軸一致的規定位置上。如此，該插件50中藉由貫通孔535的錐面以及連結構件550的抵接部555而形成導引部500。
又，IC收容部530上所形成的貫通孔535的內面具有大於軸部551的內徑。因此，當IC收容部530位於接近框部520的位置時，藉由貫通孔535內面以及軸部551的間隙，使IC收容部530可相對於連結構件550以及框部520而於水平方向中移位。
另外，以下記載為「規定位置」的情形時，就IC收容部530相對於框部520的相對位置而言，是表示該框部520的開口522的中心與IC收容部530的開口532的中心位於同一垂直線上的狀態。又，關於IC收容部530的開口532下端的邊緣部下面所形成的導孔533，下文將另外敍述。
圖6是以模式方式來表示圖2所示的處置器20的裝載部230或卸載部280中的、相對於圖5所示的插件50的被測試半導體元件100的裝載或卸載的過程60的圖。另外，此處對於與其他圖式相同的構成要素附加相同的參照符號並不再重複說明。
圖6中插件50安裝於圖3所示的測試盤30的框體310上，此外，插件50於圖2所示的處置器20中載置於裝載部230或卸載部280中。又，相對於該插件50，吸附裝置225上所吸附的被測試半導體元件100可自上方裝載或卸載。
此處，插件50於其一端(圖中的左端)中使框部520的端部固定於測試盤30的框體310的固定片312上(扣件330未圖示)。另外，雖省略圖示，框部520的另一端固定於測試盤30的桿體320上所形成的固定片312上。
又，測試盤30的框體310具有大於插件50的高度。因此，IC收容部530的下面完全打開，並藉由自身重量而沿著連結構件550的軸部551下降到底。因此，IC收容部530藉由貫通孔535的錐面與連結構件550的抵接部555抵接而自框部520懸掛著。又，因IC收容部530伴隨錐面的傾斜而滑落，故IC收容部530可自動導引至IC收容部530的開口532以及框部520的開口522成為同軸時的規定位置。
如此，因IC收容部530對規定位置進行位置對準，故而當將被測試半導體元件100裝載至IC收容部530的開口532時，吸附裝置225與開口532亦進行位置對準，故不會產生阻塞等。又，當亦自IC收容部530卸載被測試半導體元件100時，IC收容部530亦進行位置對準，故而吸附裝置225可吸附被測試半導體元件100的適當位置並保持著。
圖7是以模式方式來顯示圖2所示的處置器20的測試室250(測試頭110上)中的、向圖5所示的插件50中所收容的被測試半導體元件100的測試用插口112的裝載過程70的圖。另外，此處對與其他圖式相同的構成要素附加相同的參照符號並省略重複的說明。又，測試盤30的框體310省略圖示。
此處插件50於圖2所示的處置器20的測試室250內，朝向測試頭110上的測試用插口112而下降。又，IC收容部530的開口532中所收容的被測試半導體元件100，與測試用插口112的接觸腳113抵接著。因此，藉由框部520的下降而使框部520以及IC收容部530之距離接近。因此，連結構件550的抵接部555與貫通孔535的錐面分開後由導引部500的導引而打開的IC收容部530可水平地移位。
此外，IC收容部530的開口532下端的邊緣部下面所形成的導孔533，與測試用插口112側面所設置的導銷114嵌合。因此，IC收容部530的開口532中所收容的被測試半導體元件100，亦相對於測試用插口112正確地進行位置對準。如此，被測試半導體元件100的下面所形成的接觸墊102可與接觸腳113正確地結合。
此處，於被測試半導體元件100與測試用插口112結合的狀態下，有時插件50中框部520以及IC收容部530於水平方向中位置會相互偏移。於殘留如此的位置偏移的狀態下例如欲卸載被測試半導體元件100，則有時被測試半導體元件100與框部520的開口522相接觸等而產生搬送不良。然而，本實施形態中若結束測試而插件50上升，則導引部500再次起作用，將IC收容部530導引至規定位置。另外，導引部500可於各IC收容部430中個別形成。
以上，如參照圖6以及圖7所說明，該插件50可同時實現裝載或卸載時IC收容部530的位置對準、以及將被測試半導體元件100裝載於測試用插口112上時IC收容部530的水平方向的移位。因此，可一併操作大量被測試半導體元件100，並且不產生阻塞等障礙。又，可將被測試半導體元件100正確裝載於測試用插口112，故而可準確執行有效的測試。如此，可提高半導體裝置製造的產量。
圖8是表示作為圖5所示的插件50的變形例的插件55中的IC收容部530之安裝構造的部分剖面圖。另外，圖6中對與圖5相同的構成要素附加相同符號並省略重複的說明。
如該圖8所示，該插件55與圖5所示的插件50的不同點在於：IC收容部530上所形成的貫通孔536的內面形狀、以及上端部563中固定於框部520的連結構件560的抵接部565的形狀。亦即，插件55中IC收容部530上所形成的貫通孔536的內徑，具有大於連結構件560的軸部561的固定直徑。又，連結構件560的下端所形成的抵接部565的直徑，其上端與軸部561相等、其下端大於貫通孔536的內徑。
當IC收容部530遠離框部520而下降時，連結構件560的抵接部565將與貫通孔536的下端邊緣部抵接。因已抵接的下端端部伴隨抵接部565的錐面的傾斜而滑落，故而IC收容部530自動導引至規定位置。如此，該實施形態中，藉由貫通孔536的下邊緣部以及抵接部565的錐面可形成導引部500。
另一方面，當IC收容部530以接近框部520的方式而位於上升位置時，藉由貫通孔535內面以及連結構件560的軸部561的間隙，IC收容部530可相對於連結構件550而於水平方向中移位。因此，例如藉由在導孔533中嵌合著導銷114，可使IC收容部530相對於測試用插口112來進行位置對準。
圖9是表示作為圖5所示的插件50的變形例的插件56中的IC收容部530之安裝構造的部分剖面圖。另外，圖9中對與圖5相同的構成要素附加相同的參照符號並省略重複的說明。
如該圖9所示，該插件56與圖5所示的插件50的不同點在於上端部563中固定於框部520的連結構件560的抵接部565的形狀。亦即，插件56中IC收容部530上所形成的貫通孔535的內徑，具有上端內徑小、下端內徑大的錐形內面。
因此，當IC收容部530遠離框部520而下降時，該連結構件560的抵接部565與貫通孔535的內面抵接。因貫通孔535內面伴隨著抵接部565的錐面的傾斜而滑落，故而IC收容部530自動導引至規定位置。如此，該實施形態中，藉由貫通孔535的內面以及抵接部565的錐面而形成導引部500。
另一方面，當IC收容部530以接近框部520的方式而位於上升位置時，藉由貫通孔535內面以及連結構件560的軸部561的間隙，使IC收容部530可相對於連結構件550而於水平方向中移位。因此，例如藉由於導孔533中嵌合著導銷114，可使IC收容部520相對於測試用插口112來進行位置對準。如此，即使於貫通孔535以及抵接部565上同時形成錐面時亦可獲得相同效果。
另外，以上各實施形態中，將連結構件550、560的一端固定於框部520。然而，亦可將連結構件550、560的一端固定於IC收容部530側、並於框部520側形成該導引部500。
圖10是說明其他實施形態的插件80的構造及其動作的剖面圖。如該圖所示，該插件80除具備連結構件850外，亦具備一種包含位置對準構件860的導引部800。
亦即，連結構件850其軸部851的上端部853固定於框部820。又，軸部851插通於IC收容部830上所形成的貫通孔835且延伸至IC收容部830下面側所形成的扣止部855，並相對於框部820而懸掛著IC收容部830。此處，貫通孔835的內徑大於連結構件850的軸部851的直徑，且相對於連結構件850以及框部820允許IC收容部830水平地移位。
另外，自框部820的下面至扣止部855為止的軸部851的長度，略微大於IC收容部830的厚度。藉此，IC收容部830不會向垂直方向稍許移位，而是於水平方向中移位。
另一方面，位置對準構件860以相對於框部820可於垂直方向中移位的方式而安裝著。位置對準構件860的下端部成為越往下越細的錐部862。對此，位置對準構件860的上端部866呈水平的平坦面。又，於位置對準構件860的中部形成直徑大的凸緣部864，且於框部820上面以及凸緣部864下面之間挾持著施壓構件870。
凸緣部864以及施壓構件870收容於框部820上面所形成的收容室825的內部。因施壓構件870將凸緣部864施壓至上方，故位置對準構件860整體被施壓至上方。另外，封止具880封止著收容室825的上部，使得位置對準構件860以及凸緣部864不自收容室825脫出。
此外，於IC收容部830上，與插通連結構件850的軸部851的貫通孔835分開，在對應於上述位置對準構件860的位置上形成一種貫通IC收容部830的位置對準孔836。於IC收容部830相對於框部820而位於規定位置時，位置對準孔836位於位置對準構件860的正下方。又，位置對準孔836的內徑與位置對準構件860的外徑大致相等。
如上所構成的插件80中，位置對準構件860被施壓至上方，故而不按壓時相對於框部820而上升，並使下端的錐部862後退至高於框部820的下面的上方。因此，IC收容部830可藉由連結構件850的軸部851與貫通孔835內面的間隙而水平地移位。
另一方面，當應使IC收容部830相對於框部820以進行位置對準時，例如裝載或卸載被測試半導體元件100時，首先，藉由合適的按壓構件227來按壓位置對準構件860的上端部866。藉此，與施壓構件870的施壓相反，位置對準構件860相對於框部820而下降，且其下端的錐部862於框部820的下面突出。
若位置對準構件860進一步下降，則錐部862進入位置對準孔836的內部。此時，因位置對準孔836的上邊緣部與錐部862抵接，故而IC收容部830沿著錐面的傾斜而滑動，並移位至規定位置。如此，IC收容部830相對於框部820以進行位置對準。如此，該插件80中，使用位置對準構件860以及位置對準孔836而形成導引部800。
另外，較好的是上述插件80中IC收容部830的位置對準是在吸附裝置225的動作之前。因此，於按壓構件227上設置開口228，並於開口228內側插通該吸附裝置225。藉此分別使吸附裝置225以及按壓構件227個別地下降或上升。
如上所述的實施形態中，IC收容部830的移位限於水平方向，故於垂直方向上該插件80的尺寸不會增加。又，IC收容部830的移位具有以下特徵：以IC收容部830可移位的狀態作為基本，按壓該位置對準構件860時進行位置對準。
圖11是說明另一其他實施形態的插件90的構造及其動作的剖面圖。如該圖所示，該插件90亦個別地具備連結構件950以及導引部900。
亦即，該插件90中框部920以及IC收容部930亦藉由連結構件950而結合。但是，連結構件950的軸部951以相對於框部920上所形成的貫通孔924、以及IC收容部930上所形成的貫通孔934中任一者亦可滑動的方式而插通且並未固定。因此，框部920以及IC收容部930相互接近或離開。
又，於連結構件950的上端以及下端，形成有直徑大於各貫通孔924、934的被抵接部953以及扣止部955，且連結構件950不脫落。此外，於被抵接部953以及框部920上面之間，安裝有於延伸方向中已施壓的施壓構件970。
此處，框部920上所形成的貫通孔924的內徑是與連結構件950的軸部951的外徑大致相等。因此，連結構件950相對於框部920可於垂直方向中滑動，但不於水平方向中移位。對此，IC收容部930上所形成的貫通孔934具有充分地大於連結構件950的軸部951的外徑的內徑。因此，允許IC收容部930相對於框部920以及連結構件950於水平方向中移位。
此外，該插件90具備一種包含凸部926以及凹部936的導引部900。亦即，於框部920的下面形成突起狀的凸部926。另一方面，於IC收容部930的上面形成一種具有與凸部926互補的內面形狀且凹陷的凹部936。凸部926以及凹部936於框部920以及IC收容部930接近至略微抵接時相互嵌合，且將IC收容部930導引至規定位置。另外，上述連結構件950的軸部951具有足夠長度，使得按下連結構件950時可於框部920以及IC收容部930之間形成凸部926自凹部936拔出時的足夠間隔。
如上所述所構成的插件90中，因連結構件950被施壓至上方，故當自身不被按壓時，藉由其下端的扣止部955而使IC收容部930朝向框部920上升。因此，凸部926以及凹部936相嵌合且IC收容部930導引至規定位置。
另一方面，當應允許IC收容部930於水平方向移位時，例如將被測試半導體元件100裝載於測試用插口112時，首先，藉由合適的按壓構件254來按壓該連結構件950的上端，與施壓構件970的施壓相反使連結構件950相對於框部920而下降。藉此，IC收容部930與連結構件950下端的扣止部955一倂下降，故可解開凸部926以及凹部936的嵌合。
另外，較好的是，於被測試半導體元件100的接觸墊102與接觸腳113抵接之前放開該導引部900的位置對準。因此，於按壓構件254上設置開口256並於開口256內側插通推桿252，使得接觸墊102與接觸腳113抵接前可按壓該連結構件950。藉此分別使推桿252以及按壓構件254個別地下降或上升。
如上所述，IC收容部930成為可相對於框部920而移位的狀態。於該狀態下若插件90下降，則測試用插口112側所設置的導銷114、與IC收容部930的開口932的邊緣部下面所形成的導孔933相嵌合，且IC收容部930相對於測試用插口112而導引至適當的位置。因此，被測試半導體元件100與測試用插口112之間可良好地結合。
如此，該實施形態中，可使用凸部926以及凹部936而形成導引部900。該插件90以維持使框部920以及IC收容部930位置對準的狀態為基本，按下該連結構件950時允許IC收容部930移位。該點與圖8所示的插件80不同，故而可根據用途而適當選擇。
另外，上述實施形態中，分別於框部920側設置凸部926、於IC收容部930側設置凹部936，但即便相反亦無妨。又，上述實施形態中與結合構件分開而設置有導引部900，但如圖5或圖8所示，亦可利用連結構件950而形成導引部900。
以上使用實施形態對本發明進行說明，但本發明的技術範圍並不限於上述實施形態所記載的範圍。業者顯然瞭解上述實施形態中可添加多種變更或改良。又，根據申請專利範圍可明瞭，如上所述的添加各種變更或改良後的形態亦可包含於本發明的技術範圍中。
10．．．半導體測試裝置
20．．．處置器
30．．．測試盤
40、50、55、56、80、90．．．插件
60、70．．．過程
100．．．被測試半導體元件
102．．．接觸墊
110．．．測試頭
112．．．測試用插口
113．．．接觸腳
114．．．導銷
120．．．纜線
130．．．主裝置
210．．．儲存部
220．．．搬送部
225．．．吸附裝置
227、254．．．按壓構件
228、256、522、532、932．．．開口
230．．．裝載部
240．．．恆溫槽
250．．．測試室
252．．．推桿
260．．．除溫槽
270．．．搬送部
280．．．卸載部
310．．．框體
312．．．固定片
320．．．桿體
330．．．扣件
410．．．防護罩
420、520、820、920．．．框部
430、530、830、930．．．IC收容部
500、900．．．導引部
533、933．．．導孔
535、536、835、924、934．．．貫通孔
550、560、850、950．．．連結構件
551、561、851．．．軸部
553、563、853、866．．．上端部
555、565．．．抵接部
560、850、950．．．連結構件
825．．．收容室
836．．．位置對準孔
855、955．．．扣止部
860．．．位置對準構件
862．．．錐部
864．．．凸緣部
870、970．．．施壓構件
880．．．封具
926．．．凸部
936．．．凹部
953．．．被抵接部
S．．．箭頭
圖1是表示半導體測試裝置10的整體構造的圖。
圖2是以模式方式來表示處置器20的功能性構造的圖。
圖3是表示測試盤30的構造的分解立體圖。
圖4是單獨的表示拔出插件40的立體圖。
圖5是以模式方式來表示一個實施形態的插件50的構造的剖面圖。
圖6是以模式方式來表示對裝載部230或卸載部280中的插件50的裝載或卸載的過程60的剖面圖。
圖7是以模式方式來表示使用測試室250內的測試頭110中的插件50的被測試半導體元件100的裝載過程70的剖面圖。
圖8是以模式方式來表示其他實施形態的插件55的構造的剖面圖。
圖9是以模式方式來表示另一其他實施形態的插件56的構造的剖面圖。
圖10是以模式方式來表示其他實施形態的插件80的構造及其功能的剖面圖。
圖11是以模式方式來表示其他實施形態的插件90的構造及其功能的剖面圖。
50．．．插件
500．．．導引部
520．．．框部
522、532．．．開口
530．．．IC收容部
533．．．導孔
535．．．貫通孔
550．．．連結構件
551．．．軸部
553．．．上端部
555．．．抵接部

Claims (9)

  1. 一種插件，其於半導體測試裝置中收容被測試半導體元件，該插件包括：框部；IC收容部，支持著被測試半導體元件；連結部，於可使上述框部以及上述IC收容部的相對位置改變的狀態下，使上述框部以及上述IC收容部相互連結；以及導引部，當上述被測試半導體元件向上述IC收容部裝載或自上述IC收容部卸載時，將上述IC收容部導引至相對於上述框部的對準的規定位置，且當上述被測試半導體元件接近測試用插口時，上述IC收容部因上述導引部的導引而打開。
  2. 如申請專利範圍第1所述之插件，其中上述導引部包括貫通孔，該貫通孔貫通上述框部或上述IC收容部而形成且具有距另一未被貫通者越遠則內部越寬的錐面，且上述連結部包括：結合部，與上述另一未被貫通者結合；軸部，具有可使上述框部以及上述IC收容部相對接近或離開的長度且插通於上述貫通孔；以及抵接部，經由上述軸部而與上述結合部連結，且當上述IC收容部與上述框部的間隔擴大時此抵接部與上述錐面抵接。
  3. 如申請專利範圍第1所述之插件，其中上述導引部包含貫通孔，該貫通孔貫通上述框部或上述IC收容部而形成，且具有距另一未被貫通者越遠則內部越寬的錐面， 且上述連結部包括：結合部，與上述另一未被貫通者結合；軸部，具有可使上述框部以及上述IC收容部相對接近或離開的長度且插通於上述貫通孔；以及錐形抵接部，經由上述軸部而與上述結合部連結，具有距自身越遠則周面越寬的錐面，且當上述IC收容部與上述框部的間隔擴大時此錐形抵接部與上述錐面抵接。
  4. 如申請專利範圍第1所述之插件，其中上述導引部包含貫通孔，該貫通孔貫通上述框部或上述IC收容部而形成，且上述連結部包括：結合部，與上述框部或上述IC收容部的另一未被貫通者結合；軸部，具有可使上述框部以及上述IC收容部相對接近或離開的長度且插通於上述貫通孔；以及錐形抵接部，經由上述軸部而與上述結合部連結，且當上述IC收容部與上述框部的間隔擴大時此錐形抵接部與上述貫通孔的開口端緣部抵接。
  5. 如申請專利範圍第1項所述之插件，其中上述導引部包括：位置對準構件，相對於上述框部而進退且可朝向上述IC收容部而突出；施壓構件，對上述位置對準構件施壓，使得上述位置對準構件的前端自上述框部的與上述IC收容部對向的面後退；以及位置對準孔，設置於上述IC收容部的與上述框部對向的面上，且與上述位置對準構件抵接而將上述前端導引至 上述規定位置，當將上述被測試半導體元件向上述IC收容部裝載或自上述IC收容部卸載時，與上述施壓構件的施壓相反使上述位置對準構件自上述框部朝向上述IC收容部而突出，並使上述位置對準構件的前端與上述位置對準孔相嵌合而將上述IC收容部導引至上述規定位置。
  6. 如申請專利範圍第1項所述之插件，其中上述連結部可使上述框部以及上述IC收容部相對地接近或離開，且上述導引部包括：凸部，於上述框部或上述IC收容部任一者之其中一者中，自與另一者對向的面而隆起；凹部，於上述另一者中，於與上述其中一者對向的面上形成與上述凸部互補的形狀，且與上述凸部嵌合，藉此可將上述IC收容部導引至上述規定位置；以及施壓構件，對上述框部或上述IC收容部施壓，使得上述IC收容部接近上述框部，當使上述被測試半導體元件相對於上述測試用插口進行位置對準時，與上述施壓構件的施壓相反而使上述IC收容部遠離上述框部，藉此使上述IC收容部因上述凸部以及上述凹部的導引而打開。
  7. 如申請專利範圍第1或5項所述之插件，其中相對於一個上述框部安裝有多個上述IC收容部，且相對於各上述IC收容部而個別地設置上述導引部。
  8. 一種測試盤，於半導體測試裝置中收容上述被測試半導體元件，該測試盤包括多個插件及框體， 上述多個插件包括：框部；IC收容部，支持被測試半導體元件；連結部，於可使上述框部以及上述IC收容部的相對位置改變的狀態下，使上述框部以及上述IC收容部相互連結；以及導引部，當上述被測試半導體元件向上述IC收容部裝載或自上述IC收容部卸載時將上述IC收容部導引至相對於上述框部對準的規定位置，且當上述被測試半導體元件接近測試用插口時，上述IC收容部因上述導引部的導引而打開；上述框體支持著上述多個插件且一部分打開。
  9. 一種半導體測試裝置，包括：插件，該插件包括：框部；IC收容部，支持被測試半導體元件；連結部，於可使上述框部以及上述IC收容部的相對位置改變的狀態下，使上述框部以及上述IC收容部相互連結；以及導引部，當上述被測試半導體元件向上述IC收容部裝載或自上述IC收容部卸載時將上述IC收容部導引至相對於上述框部對準的規定位置，且當上述被測試半導體元件接近測試用插口時，上述IC收容部因上述導引部的導引而打開；被測試半導體元件用測試盤，包括支持著多個上述插件且一部分打開的框體；以及測試部，對上述被測試半導體元件用測試盤中所收容的上述被測試半導體元件執行測試。
TW095137073A 2005-10-13 2006-10-05 插件、測試盤以及半導體測試裝置 TWI422841B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/018845 WO2007043177A1 (ja) 2005-10-13 2005-10-13 インサート、テストトレイおよび半導体試験装置

Publications (2)

Publication Number Publication Date
TW200730841A TW200730841A (en) 2007-08-16
TWI422841B true TWI422841B (zh) 2014-01-11

Family

ID=37942446

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095137073A TWI422841B (zh) 2005-10-13 2006-10-05 插件、測試盤以及半導體測試裝置

Country Status (5)

Country Link
JP (1) JP4972557B2 (zh)
KR (1) KR100966169B1 (zh)
CN (1) CN101283283B (zh)
TW (1) TWI422841B (zh)
WO (1) WO2007043177A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102221670A (zh) * 2010-04-13 2011-10-19 中芯国际集成电路制造(上海)有限公司 球栅阵列测试座
JP2013053991A (ja) * 2011-09-06 2013-03-21 Seiko Epson Corp ハンドラー及び部品検査装置
US20130200915A1 (en) * 2012-02-06 2013-08-08 Peter G. Panagas Test System with Test Trays and Automated Test Tray Handling
JP2013185892A (ja) 2012-03-07 2013-09-19 Advantest Corp ソケット、ソケットボード、電子部品試験装置
KR101339165B1 (ko) * 2012-03-26 2013-12-09 주식회사 아이에스시 메쉬시트를 가진 핸들러용 인서트 및 핸들러용 인서트
KR101337418B1 (ko) * 2012-07-11 2013-12-06 리노공업주식회사 테스트 핸들러
CN104251922B (zh) * 2013-06-27 2017-05-03 深圳市江波龙电子有限公司 限位框、芯片测试装置及芯片测试方法
JP6809978B2 (ja) * 2017-04-28 2021-01-06 株式会社アドバンテスト 電子部品試験装置用のキャリア
JP2019007783A (ja) * 2017-06-22 2019-01-17 株式会社テセック 電子部品用整列装置
KR20210067612A (ko) * 2019-11-29 2021-06-08 (주)테크윙 테스트 핸들러
CN114371321B (zh) * 2022-01-21 2023-04-14 江西福昌发电路科技有限公司 Pcb板孔口性能测试方法
KR20230157096A (ko) * 2022-05-09 2023-11-16 (주)포인트엔지니어링 전기 전도성 접촉핀 및 이를 구비하는 검사장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09113580A (ja) * 1995-10-18 1997-05-02 Advantest Corp Ｉｃ試験装置
US6369595B1 (en) * 1999-01-21 2002-04-09 Micron Technology, Inc. CSP BGA test socket with insert and method
JP2002257900A (ja) * 2001-02-28 2002-09-11 Advantest Corp 試験用電子部品搬送媒体、電子部品試験装置および試験方法
TW530159B (en) * 1999-07-16 2003-05-01 Advantest Corp Insert for electric devices testing apparatus
TWI223091B (en) * 2002-04-18 2004-11-01 Mitsubishi Electric Corp Test board for testing semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4222442B2 (ja) * 1999-07-16 2009-02-12 株式会社アドバンテスト 電子部品試験装置用インサート

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09113580A (ja) * 1995-10-18 1997-05-02 Advantest Corp Ｉｃ試験装置
US6369595B1 (en) * 1999-01-21 2002-04-09 Micron Technology, Inc. CSP BGA test socket with insert and method
TW530159B (en) * 1999-07-16 2003-05-01 Advantest Corp Insert for electric devices testing apparatus
JP2002257900A (ja) * 2001-02-28 2002-09-11 Advantest Corp 試験用電子部品搬送媒体、電子部品試験装置および試験方法
TWI223091B (en) * 2002-04-18 2004-11-01 Mitsubishi Electric Corp Test board for testing semiconductor device

Also Published As

Publication number Publication date
CN101283283A (zh) 2008-10-08
TW200730841A (en) 2007-08-16
JPWO2007043177A1 (ja) 2009-04-16
CN101283283B (zh) 2010-09-29
KR20080057340A (ko) 2008-06-24
KR100966169B1 (ko) 2010-06-25
WO2007043177A1 (ja) 2007-04-19
JP4972557B2 (ja) 2012-07-11

Similar Documents

Publication Publication Date Title
TWI422841B (zh) 插件、測試盤以及半導體測試裝置
JP3711283B2 (ja) インサートおよびこれを備えた電子部品ハンドリング装置
US9201093B2 (en) Inspection apparatus for semiconductor device
TWI390206B (zh) 用於打開測試托盤之插入件打開單元以及利用該單元安放半導體裝置的方法
KR100748483B1 (ko) 반도체 소자 테스트 핸들러의 소자 접속장치
US7253653B2 (en) Test tray for handler for testing semiconductor devices
TW201724308A (zh) 介面裝置、介面單元、探針裝置及連接方法
JP5291632B2 (ja) インサート、トレイ及び電子部品試験装置
KR100682543B1 (ko) 반도체 소자 테스트 핸들러용 캐리어 모듈
US7235991B2 (en) Insert having independently movable latch mechanism for semiconductor package
KR100510501B1 (ko) 반도체 패키지 검사 장치 및 이를 이용한 검사 방법
KR102076946B1 (ko) 반도체 패키지 테스터용 테스트 소켓
US6873169B1 (en) Carrier module for semiconductor device test handler
KR101077940B1 (ko) 반도체 패키지 인서트 장치
KR102640942B1 (ko) 전자부품 테스트용 핸들러의 테스트트레이
KR100610779B1 (ko) 반도체 소자 테스트용 핸들러의 테스트 트레이
KR20150092503A (ko) 테스트핸들러
KR20170142610A (ko) 반도체 소자를 수납하기 위한 인서트 조립체 및 이를 구비하는 테스트 트레이
JPWO2009069190A1 (ja) インサート、トレイ及び電子部品試験装置
KR101082242B1 (ko) 반도체 소자 테스트 핸들러 장비의 캐리어 모듈
KR20080015621A (ko) 반도체 소자 테스트용 핸들러의 테스트 트레이
US7061101B2 (en) Carrier module
KR101001772B1 (ko) 반도체 소자 테스트 핸들러 장비의 캐리어 모듈
KR101864939B1 (ko) 반도체 소자 테스트 장치
KR20040076391A (ko) 칩 스케일 패키지(ｃｓｐ)용 인서트