TWI223091B - Test board for testing semiconductor device - Google Patents

Description

1223091 玖、發聰寫震 【發明所屬之技術領域】 本發明係關於半導體裝置之測試時連接半導體測試裝 置及半導體裝置之半導體測試用測試板者。 【先前技術】 圖9顯示先前之多層佈線基板測試夾具之構造。多層佈 線基板測試夾具中，測試器（半導體測試裝置）之測試頭1 〇 5 之跳躍探針之輸出信號，係介由多層佈線基板（母板）〗0 4、 替續多層佈線基板（I/F基板）1〇3、接插件102之而輸入 DUT(Device Under Test :被測試裝置）120。替續多層佈線 基板103及接插件1〇2係對應於DUT120之封裝形狀、及 DUT 120之端腳位置，分SU由電纜連接。於是，從測試頭 1 〇 5將測試信號輸入生產線托盤1 〇 1上之D U T 1 2 0，進行指 定的測試。 【發明內容】 (發明所欲解決之問題） 然而，因測試之能力而可同時測試之D U T 1 2 0的數量有 一定限制，此外，其數量也依DUT 120的種類而變化。爲 此，響應DUT120之封裝形狀、DUT120之端腳位置及 DUT 120之搬送形態等的參數，多層佈線基板測試夾具之 規格而呈現多樣化。 爲對應於如此多樣化之測試，如圖9所示，在先前之多 層佈線基板測試夾具中，其構造上，在多層佈線基板1 〇4 及替續多層佈線基板（I/F基板）1 03的連接中，無法欠缺使 7 312/發明說明書(補件)/92-03/91137308 1223091 用同軸電纜1 0 6之佈線。於是，必須因應DUT 1 2 0之規格 用以改變同軸電纜1 06之佈線。該情況，對於1個 DUT12 0(IC)需要有數1〇條的同軸電纜1〇6，例如，在同 時測試30個DUT 120的情況，同軸電纜106之配線變得非 常複雜，連帶造成佈線連接步驟非常繁雜化，同時，也有 佈線的可靠度、電性特性劣化的問題。 此外，先前之測試方法中，有必要於生產線托盤1 0 1上 載置作爲D U T 1 2 0的單體I C，因而有造成此種目的之測試 步驟變得繁雜的問題。更且，當測試完成時還需要有從生 產線托盤1 0 1上將1C轉移至另一生產線托盤的步驟。 本發明係爲解決如上述之問題而完成者，其目的在於提 高DUT及測試器的連接的可靠度、電性特性，同時，將測 試步驟簡單化以提升測定效率。 本發明之半導體測試用測試板，係爲連接多個被測試半 導體裝置及半導體測試裝置，從上述半導體測試裝置將測 試信號輸入上述多個被測試半導體裝置之半導體測試用測 試板’其具備配置於上述半導體測試裝置上，且與上述半 導體測試裝置連接的第1佈線基板；介由接觸部連接上述 多個被測試半導體裝置的第2佈線基板；及配置於上述第 1佈線基板及上述第2佈線基板間的第3佈線基板，上述 第1佈線基板和上述第3佈線基板間，及上述第2佈線基 板及上述第3佈線基板間，係分別藉由接頭所連接。 此外，上述多個被測試半導體裝置係載置於導線架上， 半導體測試用測試板與該導線架上的多個被測試半導體裝 8 312/發明說明書(補件)/92-03/91137308 1223091 置連接。 此外，上述導線架多個連接於長邊方向，與上述導線架 之搬送同步地傳輸上述測試信號。 此外，上述第3佈線基板係爲具備對應於上述導線架上 之上述多個被測試半導體裝置的互異的排列圖案的多個電 路者。 此外，上述連接器具備將上述第3佈線基板構成爲可相 對於上述第1及上述第2佈線基板滑行，同時，對應於上 述第3佈線基板的滑行位置切換連接狀態的多個佈線圖 案，可利用切換上述多個佈線圖案的連接狀態來進行上述 多個電路的切換。 【實施方式】 (實施形態1) 圖1爲顯示本發明之實施形態1之多層佈線基板測試夾 具（半導體測試用測試板）之構成的槪略剖面圖。該多層佈 線基板測試夾具係配置於測試器（半導體測試裝置）之測試 頭5上，且電性連接測試頭之測試探針及DUT20者。 如圖1所示，該測試夾具係由，配置於測試頭5上，組 裝有陰接頭之多層佈線基板4 (母板4);表面即背面的兩面 組裝有陽接頭9之多層佈線基板3(隨用基板3);及作爲 DUT20和隨用基板3間之替續基板之多層佈線基板2，所 構成，此等多層佈線基板係重疊配置。多層佈線基板2係 由，下部之I/F基板、及上部之導線架接觸部所構成，i/F 基板之下面側組裝有陰接頭8。 9 312/發明說明書(補件)/92-03/91137308 1223091 實施形態1中，被測試之DUT20係爲搭載於導線架1上 之狀態的各1C(半導體晶片）。利用在將導線架1從每一 Ic 切割分離前進行測試，在將導線架1上之1C樹脂封裝後， 可延續進行測試步驟，從而可使製造步驟簡單化。 作爲DUT20之各1C係在搭載於導線架1上之狀態下， 配置於處理室6內。處理室6內設有搬送導線架1用之導 線架搬送托盤7。 多層佈線基板2之導線架接觸部，係在處理室6內與導 線架1上之DUT20電性連接，藉此，實施指定溫度下的測 試。隨用基板3係依照DUT20之規格而專門設計製作者。 該多層佈線基板測試夾具中，係使用陰接頭1 0及陽接 頭9來連接母板4及隨用基板3。此外，使用陽接頭9及 陰接頭8來連接隨用基板3及多層佈線基板2。在實施形 態1中，作爲陰接頭8、1 0及陽接頭9也可使用如零插入 接頭（ZIF(Zero Insertion Force)Connecter)。藉由此構造， 可使各多層佈線基板間之連接成爲無佈線構造，在從測試 頭5之測試探針至DUT20的信號線的電性連接中，同軸電 纜等的佈線材已無必要。因此，與使用先前之同軸電纜的 佈線比較，可抑制組裝時之佈線連接失誤。此外，還可抑 制因佈線部之時效變化造成的佈線劣化，可維持高可靠度。 根據如上說明之實施形態1，由於使用陰接頭8及陽接 頭9來連接多層佈線基板2及隨用基板3，以及使用陰接 頭1 〇及陽接頭9來連接多層佈線基板4及隨用基板3，因 此，可使各多層佈線基板間之連接成爲無佈線構造，在從 10 312/發明說明書(補件)/92-03/91137308 1223091 測試頭5至DUT20的電性連接中，可省去同軸電纜等的佈 線材。據此，可抑制組裝時之佈線連接失誤，省去繁雜之 佈線連接步驟。此外，還可抑制因佈線部之時效變化造成 的佈線劣化，從而可維持高可靠度。 (實施形態2) 接著’參照圖式說明本發明之實施形態2。實施形態2 係爲可在實施形態1之多層佈線基板測試夾具中，進行由 測試器的能力所決定的最大同時測定數的D U T 2 0的測試。 圖2爲顯示在未分離導線架1上之I c而進行測試的情 況，測試器之最大同時測定數與1個導線架1上之1C數並 不相符之情況。在此’導線架1上搭載之1C數爲3行X 1 〇 歹丨J = 3 0個。 另一方面，由測試器的能力所決定的最大同時測定數雖 也依據IC的規格，但一般爲4個、8個、1 6個、3 2個等 的値。據此，如圖2所示，雖在原有之測試能力中，還可 多測試2個1C，但是，在測定1個導線架1之情況，所測 定的IC數爲3 0個，因而，無法由測試器能力的最大同時 測定數來進行測試。 尤其是，可配置於導線架1之1C數，係受到來自IC的 規格、半導體製造裝置、測試裝置的規格所限制，因此， 係由此等主要原因之必然決定。因此，要使測試器的最大 同時測定數與導線架1上之1C數相符合而不致於多餘則較 爲困難。 實施形態2中，係爲連接多個導線架1使其向長邊方向 312/發明說明書(補件)/92-03/91137308 11 1223091 延伸，在每一次測試時在處理室6內搬送導線架1，從導 線架1的端緣測試來測試該測試器的最大同時測定數的IC 者。 圖3爲顯示連接導線架1之狀態的俯視圖。如此，使多 個導線架1彼此鄰接，由處理室6內之導線架搬送托盤7 順序進行搬送，測試該測試器的最大同時測定數的IC。 在此’舉例說明測試器的最大同時測定數爲3 2個的情 況。如圖3所示，即使在連接導線架丨的情況，若進行各 1 〇列之IC測試，只能進行各3 0個IC的測試。因此，對 於測試器的最大同時測定數3 2個，有2個無法測試，造成 同時測定效率的下降。在此，使實施形態2中連接之導線 架1之每一次測試的1C分割位置，與測試器的最大同時測 定數配合進行變化。 圖4爲顯示配合測試器之最大同時測定數設定之導線架 1上之1C的分割位置的俯視圖。圖4中，境界線14a、14b、 1 4 c顯示以每一測試器之最大同時測定數來分割所排列之 導線架1的境界。如此，並排連接多個導線架1，利用分 割爲測試器之最大同時測定數之各3 2個，即可以1次測試 來測試最大同時測定數的1C。 圖5爲顯示由圖4之境界線1 4 a、1 4b、1 4 c所分割之3 2 個1C的排列圖案的模式圖。在對於導線架1沿長邊方向配 置3行IC的情況，由境界線1 4 a、1 4 b、1 4 c所分割之3 2 個1C的排列圖案，例如，成爲如圖5所示排列圖案（A) 1 1、 排列圖案（B)12、排列圖案（C)13的3種類。 12 312/發明說明書(補件)/92-03/91137308 1223091 據此，使測試益送出之測試信號配合於3種類的排列圖 案而一邊切換並一邊搬送導線架1，藉由重複測試排列圖 案（A)l 1、排列圖案（B)12及排列圖案（C)13的1C，即可測 試各32個1C。 排列圖案的切換功能係具備隨用基板3。隨用基板3含 有排列圖案（A ) 1 1、排列圖案（B ) 1 2及排列圖案（C ) 1 3的所 有佈線規格（電路），於每一次測試時切換對應於各個排列 圖案的佈線規格，將測試器送出的測試信號傳輸至多層佈 線基板2。 藉此，以對應於3種類的排列圖案的方式，於每一次測 試時可切換排列圖案、來自測試器探針的配線，而可進行 測試器之最大同時測定數3 2個的測試。藉此，可增加ϊ c 之同時測定數，從而可提高測定效率。 在由如圖9所示同軸電纜連接之先前之多層佈線基板測 試夾具進行相同之排列圖案的切換的情況，因在3種類的 每一排列圖案根據同軸電纜所成的佈線並不相同，因而有 需對應於各排列圖案製作所有測試夾具的必要。而在實施 形態2中，因隨用基板3具有排列圖案的切換功能，因而 測試夾具只需1個即可，可將用於測試的成本抑制在最小 限，此外，還可容易進行維護等的保護作業。 根據如上說明之實施形態2，於長邊方向連接導線架i， 藉由利用導線架搬送托盤7 —邊沿長邊方向搬送導線架i 一邊依序測試測試器之最大同時測定數的1C ，即可不受 導線架1上之1C之配置的限制，而可測試最大同時測定數 13 312/發明說明書(補件)/92-03/91137308 1223091 的IC。此時，即使爲每次測試時I c之排列圖案並不相同 的情況，因可藉由隨用基板3來依序切換排列圖案，因而： 可於每次測試時總是可測試最大同時測定數的IC。據此^ 可增加1C之同時測定數，從而可提高測定效率。 (實施形態3) 接著，參照圖式說明本發明之實施形態3。實施形態3 係爲利用切換隨用基板3與多層佈線基板2的連接狀態而 可進行實施形態2之排列圖案的切換者。 圖6爲顯示組裝於多層佈線基板2的陰接頭8的模式 圖。此外，圖7爲顯示組裝於隨用基板3的陽接頭9的模 式圖。如圖6及圖7所示，陰接頭8上設有延伸於直線上 的槽溝，陽接頭9上形成凸條狀的突起。 基於圖6及圖7說明切換隨用基板3及多層佈線基板2 的電性連接的方法。如圖7所示，陽接頭9具備多個接頭 鍍金部1 6。接頭鍍金部1 6係排列於陽接頭9之凸條狀的 突起兩側。接頭鍍金部1 6係由等間距配置的接頭鍍金部 16a、接頭鍍金部16b、接頭鍍金部16c的3種類的圖案所 構成。 如上述實施形態2之說明，隨用基板3具備排列圖案 (A)l 1、排列圖案（B)12及排列圖案（C)13的所有佈線規格。 於隨用基板3上，接頭鍍金部1 6a係連接於對應排列圖案 (A) 1 1的佈線。相同地，接頭鍍金部1 6b係連接於對應排 列圖案（B) 1 2的佈線，接頭鍍金部1 6c係連接於對應排列 圖案（C)13的佈線。於是，如圖7所示，接頭鍍金部16a、 14 31W發明說明書(補件)/92-03/91137308 1223091 接頭鍍金部1 6b及接頭鍍金部1 6c，係以此順序重複配置 於陽接頭9的突起部。 如圖7所示，陰接頭8對應於陽接頭9之3個接頭鍍金 部16a、16b及16c，具備1個接頭鍍金部17。接頭鍍金部 1 7係以接頭鍍金部1 6a、1 6b及1 6c之3個的合計間距配 置於陰接頭8之槽溝內。 圖8爲顯示連接陰接頭8及陽接頭9的狀態的模式圖。 在連接測試時陰接頭8及陽接頭9的狀態，接頭鍍金部 16a、16b及16c之任一者與接頭鍍金部17電性連接。 在此，因接頭鍍金部1 6 a對應於排列圖案（A) 1 1，在連接 接頭鍍金部1 6 a及接頭鍍金部1 7之狀態，係藉由排列圖案 (A) 1 1進行測試。相同地，因接頭鍍金部1 6b對應於排列 圖案（B ) 1 2，及接頭鍍金部1 6 c對應於排列圖案（C ) 1 3，在 連接接頭鍍金部1 6b及接頭鍍金部1 7之狀態，係藉由排列 圖案（B) 1 2進行測試，但在連接接頭鍍金部1 6c及接頭鍍 金部1 7之狀態，係藉由排列圖案（C) 1 3進行測試。 於是，藉由切換接頭鍍金部17與接頭鍍金部16a、16b 及16c的連接狀態，以進行排列圖案（A)ll、排列圖案（B )12 及排列圖案（C) 1 3的切換。因陰接頭8及陽接頭9係由槽 溝及凸條狀之突起進行嵌合，因而，藉由僅以接頭鍍金部 1 6a、1 6b及1 6c的排列間距的距離相對地移動兩者，即可 進行連接狀態的切換。 實施形態3中，在圖1所示隨用基板3及母板4的連接 中，隨用基板3的陽接頭9及母板4的陰接頭1 0係由槽溝 15 312/發明說明書(補件)/92·〇3/91137308 1223091 及凸條狀之突起進行嵌合。於是，在隨用基板3的表裏兩 面，陽接頭9的凸條的延伸方向相同。據此，可在固定多 層佈線基板2及母板4的狀態，僅移動隨用基板3。此時， 隨用基板3的陽接頭9及母板4的陰接頭1 〇的電性連接狀 態無切換的必要，需事先設計成不會因爲隨用基板3及母 板4的相對移動而使兩者的電性連接狀態有所切換。 具體而言，在第1次之測試中，將接頭鍍金部1 7及接 頭鍍金部1 6 a予以連接，多層佈線基板2與對應於排列圖 案（Α)11之隨用基板3的佈線接觸。此時，由排列圖案（A) 11 來進行測試。在第2次之測試中，僅以接頭鍍金部1 6之1 間距量沿水平方向移動隨用基板3，將接頭鍍金部1 7及接 頭鍍金部1 6b予以連接，多層佈線基板2與對應於排列圖 案（B) 1 2之隨用基板3的佈線接觸。此時，由排列圖案（B ) 1 2 來進行測試。在第3次之測試中，僅以接頭鍍金部1 6之1 間距量沿水平方向再次移動隨用基板3，將接頭鍍金部1 7 及接頭鍍金部1 6 c予以連接，多層佈線基板2與對應於排 列圖案（C) 1 3之隨用基板3的佈線接觸。此時，由排列圖 案（C) 1 3來進行測試。隨用基板3的移動係與藉導線架搬 送托盤7之導線架1的搬送同步而藉由機械控制自動進行。 如此’藉由於每次測定時按接頭鍍金部1 6之各1間距 量移動隨用基板3，即可容易切換排列圖案（A) n、排列圖 案（B) 1 2及排列圖案（C) 1 3。據此，並不需要於每—排列圖 案便重新進fj配置連接多層佈線基板2及母板4的佈線的 作業，因而可大幅提升測定效率。 312/發明說明書(補件)/92-03/911373 08 16 1223091 根據如上說明之實施形態3，藉由使陰接頭8及陽接頭 9滑行以切換電性連接狀態，因而可切換對應於隨用基板3 上所設的各排列圖案的佈線。據此，可瞬時進行作爲測試 器之最大同時測定數的圖案的排列圖案（A) 1 1、排列圖案 (B)12及排列圖案（C)13的切換，因而可大幅提升測定效 率。 【發明效果】 本發明因具備如上述說明之構成，因而可獲得如下所示 之效果。 由於分別藉由接頭來連接第1佈線基板及第3佈線基板 間，及第2佈線基板及第3佈線基板間，因此，可使各佈 線基板間之連接成爲無佈線構造，可省去同軸電纜等的佈 線材。據此，可抑制組裝時之佈線連接失誤，省去繁雜之 佈線連接步驟。此外，還可抑制因佈線部之時效變化造成 的佈線劣化，從而可維持高可靠度。 因與配置於導線架1上之狀態的多個被測試半導體裝置 相連接以進行測試，因而在樹脂封裝1C後，可連續繼續進 行測試步驟，從而可使製造步驟簡單化。 將導線架沿長邊方向連接，藉由與導線架之搬送同步來 傳輸測試信號，即可順序測試測試器之最大同時測定數的 1C。 由於第3佈線基板具備對應於不同排列圖案的多個電 路，即使爲每次測試時1C之排列圖案並不相同的情況，仍 可順序切換排列圖案。據此，可不受導線架1上之1C之配 17 312/發明說明書(補件)/92-03/91137308 1223091 置的限制，而可測試最大同時測定數的ic。據此，可增加 1C之同時測定數，從而可大幅提高測定效率。 因爲以第3佈線基板可相對於第1及第2佈線基板滑行 之方式構成接頭，再於接頭上設置對應於第3佈線基板的 滑行位置可切換連接狀態的多個佈線圖案，因而利用切換 佈線圖案的連接狀態可進行多個電路的切換。據此，無需 對每一排列圖案重新進行佈線的配置，可瞬時進行測試器 之最大同時測定數的排列圖案的切換。據此，可大幅提升 測定效率。 【圖式簡單說明】 圖1爲顯示本發明之實施形態1之多層佈線基板測試夾 具（半導體測試用測試板）之構成的槪略剖面圖。 圖2爲顯示測試器之最大同時測定數與導線架上之IC 數不相符之狀態的俯視圖。 圖3爲顯示連接導線架之狀態的俯視圖。 圖4爲顯示配合測試器之最大同時測定數設定之導線架 上之I C的分割位置的俯視圖。 圖5爲顯示由圖4所分割之3 2個IC的各個排列圖案的 模式圖。 圖6爲顯示陰接頭的模式圖。 圖7爲顯示陽接頭的模式圖。 圖8爲顯示連接陰接頭及陽接頭的狀態的模式圖。 圖9爲顯示習知之多層佈線基板測試夾具的構造的模式 圖。 18 312/發明說明書(補件)/92-03/91137308 1223091 (元件 符號說明） 1 導 線 架 2 多 層 佈 線 基板 3 多 層 佈 線 基板（隨用基板） 4 多 層 佈 線 基板 5 測 試 頭 6 處 理 室 7 導 線 架 搬 送托盤 8 陰 接 頭 9 接 頭 10 陰 接 頭 11 排 列 圖 案 (A) 12 排 列 圖 案 (B) 13 排 列 圖 案 (C) 14a 境 界 線 14b 境 界 線 14c 境 界 線 16 接 頭 鍍 金 部 16a 接 頭 鍍 金 部 16b 接 頭 鍍 金 部 16c 接 頭 鍍 金 部 17 接 頭 鍍 金 部 20 DUT(被 :測 丨試裝置） 10 1 生 產 線 托 盤 312/發明說明書(補件)/92-03/91137308

19 1 02 接 插 件 1 03 替 續 多層佈線基板（I/F基板） 1 04 多 層 佈線基板（母板） 1 05 測 試 頭 1 06 同 軸 電纜’ 1 20 DUT(被測試裝置） 1223091 312/發明說明書(補件)/92-03/91137308

Claims (1)

1223091 拾、申請專利範圍 1 · 一種半導體測試用測試板 體裝置及半導體測試裝置，從 信號輸入上述多個被測試半導 板，其特徵爲：具備

，係爲連接多個被測試半導 上述半導體測試裝置將測試 體裝置之半導體測試用測試 第1佈線基板，配置於上述半導體測試裝置上，且與上 述半導體測試裝置連接； 第2佈線基板，介由接觸部連接上述多個被測試半導體 裝置的各個；及 第3佈線基板，配置於上述第1佈線基板及上述第2佈 線基板間， 上述第1佈線基板和上述第3佈線基板間，及上述第2 佈線基板和上述第3佈線基板間，係分別藉由接頭所連接。 2 .如申請專利範圍第1項之半導體測試用測試板，其 中’上述多個被測試半導體裝置係載置於導線架上，半導 體測試用測試板與該導線架上的多個被測試半導體裝置連 接。 3 ·如申請專利範圍第2項之半導體測試用測試板，其 中’多個上述導線架係沿長邊方向連接，且與上述導線架 之搬送同步傳輸上述測試信號。 4 .如申請專利範圍第2或3項之半導體測試用測試板， 其中’上述第3佈線基板具備，對應於上述導線架上之上 述多個被測試半導體裝置的互異的排列圖案的，多個電路。 5 ·如申請專利範圍第4項之半導體測試用灘試板，其 21 312/發明說明書(補件)/92-03/91137308 1223091 中，上述接頭具備，將上述第3佈線基板構成爲可相對於 上述第1及上述第2佈線基板滑行，同時，具備對應於上 述第3佈線基板的滑行位置切換連接狀態的多個佈線圖 案， 且、利用切換上述多個佈線圖案的連接狀態來進行上述 多個電路的切換。 22 312/發明說明書(補件)/92·03/91137308