JPH0291734A - Lsiの試験方式 - Google Patents
Lsiの試験方式Info
- Publication number
- JPH0291734A JPH0291734A JP63246915A JP24691588A JPH0291734A JP H0291734 A JPH0291734 A JP H0291734A JP 63246915 A JP63246915 A JP 63246915A JP 24691588 A JP24691588 A JP 24691588A JP H0291734 A JPH0291734 A JP H0291734A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- lsi
- test
- lsis
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 26
- 238000010998 test method Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概要]
プリント基板に装着されたLSIの試験方式に関し、
各LSIを電気的に接断することにより、プリント基板
に実装された状態でも試験を簡単に行なうことができる
試験方式を提供することを目的とし、 バスラインを介して内蔵されている各バスマクロ同士が
接続されるとともにプリント基板上に装着された複数個
のLSIk:おいて、前記バスマクロ間にゲート手段と
、該ゲート手段を制御する制御手段と、を設け、試験時
には前記ゲート手段により前記LSIをそれぞれ電気的
に接断するように構成した。
に実装された状態でも試験を簡単に行なうことができる
試験方式を提供することを目的とし、 バスラインを介して内蔵されている各バスマクロ同士が
接続されるとともにプリント基板上に装着された複数個
のLSIk:おいて、前記バスマクロ間にゲート手段と
、該ゲート手段を制御する制御手段と、を設け、試験時
には前記ゲート手段により前記LSIをそれぞれ電気的
に接断するように構成した。
[産業上の利用分野]
本発明は、プリント基板に装着されたLSIの試験方式
に関する。
に関する。
LSIはドライバーとレシーバ−からなるバスマクロを
内蔵しているが、LSI単体の場合には、バスマクロを
含めたLSIの試験を容易に行なうことができる。しか
しながら、LSIをプリント基板上に実装した場合には
、各バスマクロはバスラインを介して接続されているた
め、電気的に接続された状態にあり、この状態では試験
を行なうことができない。このため、プリント基板にL
SIを実装した状態でも、バスマクロを含めたLSIの
試験を容易に行なうことができる試験方式の開発が要望
されていた。
内蔵しているが、LSI単体の場合には、バスマクロを
含めたLSIの試験を容易に行なうことができる。しか
しながら、LSIをプリント基板上に実装した場合には
、各バスマクロはバスラインを介して接続されているた
め、電気的に接続された状態にあり、この状態では試験
を行なうことができない。このため、プリント基板にL
SIを実装した状態でも、バスマクロを含めたLSIの
試験を容易に行なうことができる試験方式の開発が要望
されていた。
[従来の技術]
従来のLSIの試験方式を第4図に示す。
第4図において、1〜Nは複数個のLSIであり、複数
個のLSII〜Nはプリント基板11上に装着されてい
る。LS I 1〜Nはドライバー12とレシーバ−1
3からなるバスマクロ14をそれぞれ内蔵しており、バ
スマクロ14はバスライン15を介してそれぞれ接続さ
れている。
個のLSII〜Nはプリント基板11上に装着されてい
る。LS I 1〜Nはドライバー12とレシーバ−1
3からなるバスマクロ14をそれぞれ内蔵しており、バ
スマクロ14はバスライン15を介してそれぞれ接続さ
れている。
バスマクロ14を含むLSII〜Nを試験するときは、
LS I 1〜Nをプリント基板11から取りはずして
、単体としてから試験を行なっていた。
LS I 1〜Nをプリント基板11から取りはずして
、単体としてから試験を行なっていた。
バスマクロ14は電気的に接続されており、バスマクロ
14の出力端子をみても、他のバスマクロ14の影響を
受けてしまうからである。
14の出力端子をみても、他のバスマクロ14の影響を
受けてしまうからである。
[発明が解決しようとする課題]
しかしながら、このような従来の試験方式にあっては、
各バスマクロがバスラインを介して接続されているため
、バスマクロを含むLSIの試験を行なうためには、L
SIをプリント板から取りはずして、単体としなければ
試験を行なうことができなかった。その結果、試験のた
めの作業に手間がかかるという問題点があった。
各バスマクロがバスラインを介して接続されているため
、バスマクロを含むLSIの試験を行なうためには、L
SIをプリント板から取りはずして、単体としなければ
試験を行なうことができなかった。その結果、試験のた
めの作業に手間がかかるという問題点があった。
本発明は、このような従来の問題点に鑑みてなされたも
のであって、各LSIを電気的に接断することにより、
プリント基板に実装された状態でも試験を簡単に行なう
ことができる試験方式を提供することを目的としている
。
のであって、各LSIを電気的に接断することにより、
プリント基板に実装された状態でも試験を簡単に行なう
ことができる試験方式を提供することを目的としている
。
[課題を解決するための手段]
第1図は本発明の原理説明図である。
第1図において、1〜Nはバスライン15を介して内蔵
されている各パスマクロ14同士が接続されるとともに
プリント基板11上に装着された複数個のLSI、16
は前記バスマクロ14間に設けられたゲート手段、2.
1は該ゲート手段16を制御する制御手段である。
されている各パスマクロ14同士が接続されるとともに
プリント基板11上に装着された複数個のLSI、16
は前記バスマクロ14間に設けられたゲート手段、2.
1は該ゲート手段16を制御する制御手段である。
[作用]
LSIをプリント基板上に実装した状態でバスマクロを
含めたLSIを試験するときは、制御手段によりゲート
手段をオフ(非導通)として、バスラインを電気的に接
断する。したがってLSIは単体と同じ状態となるので
、LSIをプリント基板から取りはずさなくても簡単に
試験を行なうことができ、試験のための作業に手間がか
かることがない。
含めたLSIを試験するときは、制御手段によりゲート
手段をオフ(非導通)として、バスラインを電気的に接
断する。したがってLSIは単体と同じ状態となるので
、LSIをプリント基板から取りはずさなくても簡単に
試験を行なうことができ、試験のための作業に手間がか
かることがない。
[実施例]
以下、本発明の実施例を図面に基づいて説明する。
第2図は本発明の一実施例を示す図である。
第2図において、1〜NはLSIであり、LS11〜N
はプリント基板11上に装着されている。
はプリント基板11上に装着されている。
LS11〜Nは各バスマクロ14をそれぞれ内蔵してお
り、バスマクロ14は入力信号へを制御信号Cで制御す
るドライバー12と、ドライバー12の出力信号Xの入
力により信号Bが出力されるレシーバ−13で構成され
ている。なお、バスマクロ14の真理値表を第3図に示
す。
り、バスマクロ14は入力信号へを制御信号Cで制御す
るドライバー12と、ドライバー12の出力信号Xの入
力により信号Bが出力されるレシーバ−13で構成され
ている。なお、バスマクロ14の真理値表を第3図に示
す。
バスマクロ14間はバスライン15を介して接続されて
おり、バスライン上のLSI2〜N内にはゲート手段と
してのトランスミッションゲート16がそれぞれ設けら
れている。トランスミッションゲート16は入力端子1
7と、レシーバ−18と、ノット回路19,20からな
る制御手段21によりオン・オフ刺部される。すなわち
、一方のノット回路19はトランスミツショクゲート1
6の一端に、他方のノット回路20はトランスミッショ
ンゲート16の他端に、それぞれ接続されており、入力
端子17にO11を入力すると、トランスミッションゲ
ート16はオン(導通)となり、入力端子17に“1″
を入力すると、トランスミッションゲート16はオフ(
非導通)となる。
おり、バスライン上のLSI2〜N内にはゲート手段と
してのトランスミッションゲート16がそれぞれ設けら
れている。トランスミッションゲート16は入力端子1
7と、レシーバ−18と、ノット回路19,20からな
る制御手段21によりオン・オフ刺部される。すなわち
、一方のノット回路19はトランスミツショクゲート1
6の一端に、他方のノット回路20はトランスミッショ
ンゲート16の他端に、それぞれ接続されており、入力
端子17にO11を入力すると、トランスミッションゲ
ート16はオン(導通)となり、入力端子17に“1″
を入力すると、トランスミッションゲート16はオフ(
非導通)となる。
したがって、バスマクロ14を含めたLS11〜Nをプ
リント基板11に実装した状態で試験を行なうときは、
入力端子17に“1パを入力する。
リント基板11に実装した状態で試験を行なうときは、
入力端子17に“1パを入力する。
この信号“1′°は、一方のノット回路19で信号′“
OIfどなって、トランスミッションゲート16の一端
側に印加され、一方、信号゛Optは他方のノット回路
20で再び信号“1′′となり、トランスミッションゲ
ート16の他端側に印加されるので、トランスミッショ
ンゲート16はオフになる。
OIfどなって、トランスミッションゲート16の一端
側に印加され、一方、信号゛Optは他方のノット回路
20で再び信号“1′′となり、トランスミッションゲ
ート16の他端側に印加されるので、トランスミッショ
ンゲート16はオフになる。
トランスミッションゲート16がオフになると、バスラ
イン15は電気的に接断され、LS11〜Nは、それぞ
れ単体と同じ状態となる。したがって、バスライン14
を含むLS I 1〜Nの試験を簡単に行なうことがで
きる。すなわち、LS11〜Nがプリント基板11上に
実装された状態であっても、簡単に試験を行なうことが
できる。その結果、LS11〜Nをプリント基板11か
ら取りはずす必要がなく、試験作業に手間がかからない
。
イン15は電気的に接断され、LS11〜Nは、それぞ
れ単体と同じ状態となる。したがって、バスライン14
を含むLS I 1〜Nの試験を簡単に行なうことがで
きる。すなわち、LS11〜Nがプリント基板11上に
実装された状態であっても、簡単に試験を行なうことが
できる。その結果、LS11〜Nをプリント基板11か
ら取りはずす必要がなく、試験作業に手間がかからない
。
[発明の効果]
以上説明してきたように本発明によれば、トランスミッ
ションゲートを用いることにより、バスラインを電気的
に接断することができるので、LSIをプリント基板か
ら取りはずすことなく、簡単にLSIの試験を行なうこ
とができる。
ションゲートを用いることにより、バスラインを電気的
に接断することができるので、LSIをプリント基板か
ら取りはずすことなく、簡単にLSIの試験を行なうこ
とができる。
第1図は本発明の原理説明図、
第2図は本発明の一実施例を示す図、
第3図はバスマクロの真理値表を示す図、第4図は従来
例の説明図でおる。 図中、 1〜N・・・LSI。 11・・・プリント基板、 12・・・ドライバー 13.18・・・レシーバ− 14・・・バスマクロ、 15・・・バスライン、 16・・・トランスミッションゲート(ゲート手段)、
17・・・入力端子、 19.20・・・ノット回路、 21・・・制御手段。 第1図 第2図 バスマクロの真理値表を示す図 第3図
例の説明図でおる。 図中、 1〜N・・・LSI。 11・・・プリント基板、 12・・・ドライバー 13.18・・・レシーバ− 14・・・バスマクロ、 15・・・バスライン、 16・・・トランスミッションゲート(ゲート手段)、
17・・・入力端子、 19.20・・・ノット回路、 21・・・制御手段。 第1図 第2図 バスマクロの真理値表を示す図 第3図
Claims (1)
- バスライン(15)を介して内蔵されている各バスマク
ロ(14)同士が接続されるとともにプリント基板(1
1)上に装着された複数個のLSI(1〜N)において
、前記バスマクロ(14)間にゲート手段(16)と、
該ゲート手段(16)を制御する制御手段(21)と、
を設け、試験時には前記ゲート手段(16)により前記
LSI(1〜N)をそれぞれ電気的に接断するようにし
たことを特徴とするLSIの試験方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63246915A JPH0291734A (ja) | 1988-09-28 | 1988-09-28 | Lsiの試験方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63246915A JPH0291734A (ja) | 1988-09-28 | 1988-09-28 | Lsiの試験方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0291734A true JPH0291734A (ja) | 1990-03-30 |
Family
ID=17155644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63246915A Pending JPH0291734A (ja) | 1988-09-28 | 1988-09-28 | Lsiの試験方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0291734A (ja) |
-
1988
- 1988-09-28 JP JP63246915A patent/JPH0291734A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0479230A3 (en) | Recovery method and apparatus for a pipelined processing unit of a multiprocessor system | |
JPH0291734A (ja) | Lsiの試験方式 | |
JP2633980B2 (ja) | デジタル・アナログ混在のlsi | |
JPH0540457Y2 (ja) | ||
JPH0325228Y2 (ja) | ||
JPH06282519A (ja) | 構成変更方式 | |
KR0180572B1 (ko) | 엔진테스트 시스템의 엔진제어유니트용 전환장치 | |
JPS6326741A (ja) | デ−タ処理装置の試験装置 | |
JPS604238A (ja) | 半導体集積回路装置 | |
JPH04155278A (ja) | Lsiテスタ | |
JPS62151031A (ja) | デ−タ処理装置 | |
JPH01184550A (ja) | 中間制御装置のテスト回路 | |
JPH03185756A (ja) | 半導体集積回路装置 | |
JPS63126017A (ja) | 装置間雑音抑止方式 | |
JPS62125441A (ja) | 1チツプマイクロコンピユ−タ | |
KR960027833A (ko) | 전전자 교환기의 패킷 통합시험장치 및 방법 | |
JPS6180069A (ja) | プログラムromエミユレ−タ | |
JPH0424834A (ja) | 切り換え装置 | |
JPH04326569A (ja) | 半導体集積回路 | |
JPS58132824A (ja) | デ−タ転送制御装置 | |
JPH02214328A (ja) | 出力制御装置 | |
JPS6097461A (ja) | デ−タバス制御回路 | |
JPS62151943A (ja) | マイクロコンピユ−タのテスト方式 | |
JPH0365674A (ja) | 半導体試験方法 | |
JPS6342486A (ja) | 試験装置 |