JPH0325228Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、マイクロコンピユータシステムをテ
ストする場合に、マイクロコンピユータの受信ポ
ートを利用してテスト信号を供給するに際し、イ
ンターフエースから供給される本来の信号と上記
テスト信号を切り換えて上記マイクロコンピユー
タの受信ポートに供給するためのテスト信号切換
回路に関するものである。

〔従来の技術〕 近年、半導体技術の急速な発達に伴なつて、各
種装置にマイクロコンピユータシステムが利用さ
れている。そして、このマイクロコンピユータシ
ステムの各種装置への利用に際しては、その主要
部を１枚のプリント基板に搭載することによつて
中央演算処理装置ボート（以下CPUボードと称
す）とし、このCPUボードを入出力インターフ
エースボード（以下Ｉ／Ｏボードと称す）ととも
に各種装置に実装している。そして、このCPU
ボードはＩ／Ｏボードを介してスイツチあるいは
センサ等からの外部信号を取り込んで各種演算処
理を実行することにより状態判別あるいは制御量
などを求めている。この様にして求められた演算
結果は、Ｉ／Ｏボードを介して外部機器に制御信
号として供給される様になつている。

ここで、マイクロコンピユータシステムによる
制御の安全を確保する上では、予め定められたタ
イムスケジユールあるいは動作モードに応じて動
作テストを実行することが必要である。そして、
この場合に於ける動作テストは、出来るだけ実際
の動作に近い状態で実行することが必要であり、
これに伴なつてテスト信号はCPUボードに実装
されている集積化された中央演算処理装置（以下
CPUと称す）の受信ポートに供給することにな
る。しかし、この受信ポートにはＩ／Ｏボードが
接続されていることから、この部分に互いの信号
が影響し合うのを防ぐ上で信号の切換回路が必要
になり、このための回路がテスト信号切換回路で
ある。

第２図は、従来一般に用いられている上述した
テスト信号切換回路の一例を示す回路図である。
同図に於いて１はCPU２が負装されたCPUボー
ドであつて、CPU２は少なくともテスト制御ポ
ートTEと受信ポートR_Xを有している。そして、
このテスト制御ポートTEは、抵抗３によつてプ
ルアツプされているとともに、CPUボード１の
端子T₁に接続されている。また、４はCPUボー
ド１に実装されたテスト信号切換回路であつて、
端子T₁に供給されるテスト制御信号に応じて端
子T₁に供給されるテスト信号と端子T₃に供給さ
れる通常信号とを選択してCPU２の受信ポート
R_Xに供給するために、インバータ５、第１，第
２アンドゲート６，７およびオアゲート８からな
るロジツク回路によつて構成されている。９はテ
スト装置であつて、テストモード時には“Ｌ”レ
ベルのテスト制御信号ＡをCPUボード１の端子
T₁に供給するとともに、端子T₂にテスト信号Ｂ
を供給する。１０はＩ／Ｏボードであつて、外部
機器１１との間において信号の送受を行なう通信
インターフエース（以下通信Ｉ／Ｆと称す）に
と、この通信インターフエース１２の出力信号を
反転してCPUボード１の端子T₃に供給するイン
バータ１３とを有している。なお、CPU２から
通信Ｉ／Ｆへの信号経路は、説明を簡単にするた
めに省略してある。

この様に構成された回路に於いて通常モード、
つまりテスト装置９から出力されるテスト制御信
号Ａが発生されない場合、あるいはテスト装置９
がCPUボード１から切り離されている場合には、
プルアツプ抵抗３によつて端子T₁が“Ｈ”状態
となつている。そして、この端子T₁の信号は第
１アンドゲート６に供給されるとともに、インバ
ータ５に於いて反転されて第２アンドゲート７に
供給されることから、第１アンドゲート６はＩ／
Ｏボード１０から端子T₃を介して供給される外
部機器１１との通信信号Ｃをそのまま通してオア
ゲート８に供給し、第２アンドゲート７は出力信
号を“Ｌ”状態に固定する。つまり、第１アンド
ゲート６によつて通信信号Ｃのみが選択されるこ
とになり、この選択された信号はオアゲート８を
介してCPU２の受信ポートR_Xに供給される。
CPU２はテスト制御ポートTEの“Ｈ”状態を検
出することによつて通常の通信モードであること
を判別し、これに応じて受信ポートR_Xに供給さ
れる信号が外部機器１１からの通信信号を予め定
められた通信プログラムに応じて処理する。

次にテスト装置９が“Ｌ”レベルのテスト制御
信号ＡをCPUボード１の端子T₁に供給すると、
第１，第２アンドゲート６，７に対する条件が反
転することから、Ｉ／Ｏボード１０からの通信信
号Ｃは第１アンドゲート６に於いてカツトされ、
テスト装置９から供給されるテスト信号Ｂのみが
第２アンドゲート７を介して取り出されることに
なる。つまり、CPU２の受信ポートR_Xに供給さ
れる信号が、通信信号Ｃからテスト信号Ｂに切り
換えられることになる。一方、CPU２はテスト
制御ポートTEが“Ｌ”状態であることを判別す
ることによつてテストモードへ移行し、これに応
じて受信ポートR_Xへ供給される信号がテスト信
号Ｂであることを判別して、予め定められている
テストプログラムにより演算を実行してテストモ
ードの動作を実行する。つまり、テスト信号切換
回路４は、端子T₁に供給されるテスト制御信号
に応じて、CPU２の受信ポートR_Xに供給する信
号の切り換えを行なつている。

〔考案が解決しようとする問題点〕

しかしながら、上記構成によるテスト信号切換
回路に於いては、インバータ、アンドゲートおよ
びオアゲートからなる多数（４個）の素子が必要
であることから、コストアツプとなる。また、使
用する素子の種類が３種と多くなり、これに伴な
つて部品管理および組み立て作業が繁雑になる等
の種々問題点を有している。

従つて、本考案は上記問題点を解決するために
なされたものであつて、使用部品数および使用部
品種類を少なくすることによつて、コストダウン
と作業性を改善したテスト信号切換回路を提供す
ることを目的とする。

〔問題点を解決するための手段〕

よつて、本考案によるテスト信号切換回路は、
通常信号をインバータと出力段がオープンコレク
タ構成による第１のゲートを介してCPUの受信
ポートに供給し、テストモード時においてはテス
ト制御信号によりその出力が“Ｌ”となる出力段
がオープンコレクタ構成による第２のゲートによ
つて前記インバータの入力側を強制的に“Ｌ”レ
ベルに固定して通常信号の遮断を行なうことによ
り、前記第１のゲートの出力側に接続された信号
ラインを介してCPUの受信ポートに対するテス
ト信号の選択供給を行なうものである。

〔作用〕

つまり、この考案によるテスト信号切換回路で
は、出力段がオープンコレクタ構成によるゲート
がその出力段トランジスタのオン時に低インピー
ダンスとなり、またオフ時に高インピーダンスと
なることを有効に利用し、ゲート出力の“Ｌ”時
に於ける低インピーダンスによつて非選択信号を
強制的にアースに落して遮断するものである。こ
のために、使用ゲート素子数および種類を従来に
比較して減少させることが可能になる。

〔実施例〕

第１図は、本考案によるテスト信号切換回路の
一実施例を示す回路図であつて、第２図と同一部
分は同符号を用いてその詳細説明を省略してあ
る。同図に於いて１４はテスト信号切換回路であ
つて、端子T₃をプルアツプする抵抗１５と、端
子T₃の出力を反転するインバータ１６と、イン
バータ１６とCPU２の受信ポートR_xとの間に接
続されてインバータ１６から供給される“Ｈ”入
力信号により出力が低出力インピーダンスとな
り、“Ｌ”入力信号により出力が高出力インピー
ダンスとなる出力段がオープンコレクタトランジ
スタ構成によるゲート１７と、ゲート１７の出力
側をプルアツプする抵抗１８と、端子T₁とイン
バータ１６の入力側との間に接続され前記ゲート
１７と同一構成によるゲート１９と、端子T₂に
供給されるテスト信号をゲート１７の出力側に供
給する信号ライン２０とによつて構成されてい
る。なお、Ｉ／Ｏボード１０の出力段に設けられ
ている出力バツフアとしてのインバータ１３も出
力段がオープンコレクタ構成となつている。

この様に構成された回路に於いて通常時、つま
りテスト装置９からアクテイブローのテスト制御
信号Ａが発生されない場合あるいは端子T₁，T₂
にテスト装置９が接続されていない場合には、プ
ルアツプ抵抗３によつて端子T₁が“Ｈ”となつ
ている。端子T₁の信号レベルが“Ｈ”になると、
ゲート１９はその出力段に設けられているオープ
ンコレクタ構成によるトランジスタがオンして高
出力インピーダンスとなる。従つて、この状態に
於いては、ゲート１９が他の回路系に影響を与え
ることはない。このために、Ｉ／Ｏボード１０の
出力段に出力バツフアとして設けられている出力
段がオープンコレクタ構成によるインバータ１３
から端子T₃に供給される通信信号Ｃは、インバ
ータ１６に於いて反転された後にゲート１７に供
給される。この場合、ゲート１７は前述した様
に、入力信号が“Ｌ”の時に出力段に設けられて
いるオープンコレクタ構成によるトランジスタが
オンとなつて、出力インピーダンスが低くなるよ
うに構成されているために、この入力信号が
“Ｌ”の時に抵抗１８によりプルアツプされた出
力側を強制的に“Ｌ”に設定する。つつまり、オ
ープンコレクタトランジスタはそのオン時に充分
に大きな電流を引き込むことが出来るために、抵
抗１８によるプルアツプ作用が打ち消されてその
出力、つまりCPU２の受信ポートR_Xの信号が
“Ｌ”となるものである。また、ゲート１７の入
力信号が“Ｈ”になると、ゲート１７は高出力イ
ンピーダンスとなることから、受信ポートR_Xの
信号は抵抗１８によるプルアツプ作用によつて
“Ｈ”となる。このように、通常時に於いては、
端子T₃に供給される通信信号Ｃは、インバータ
１６およびゲート１７を介してCPU２の受信ポ
ートR_Xに供給されることになる。そして、CPU
２はテスト制御ポートTEの出力が“Ｈ”である
ことから、受信ポートR_Xに供給されている信号
が通信信号であることを判別して予め定められた
プログラムに沿つた通信処理が実行される。

次にCPUボード１に対するテストを実行する
場合には、テスト装置９をCPUボード１の端子
T₁，T₂にそれぞれ接続した後に、アクテイブロ
ーによるテスト制御信号Ａとテスト信号Ｂを発生
する。ここで、テスト制御信号Ａが抵抗３による
プルアツプ作用に打ち勝つて端子T₁の信号レベ
ルを“Ｌ”にすると、この端子T₁に接続されて
いるゲート１９の出力段に設けられているオープ
ンコレクタトランジスタがオンとなつて低出力イ
ンピーダンスとなる。この結果、ゲート１９は抵
抗１５によるプルアツプ作用に打ち勝つてインバ
ータ１６の入力側を強制的に“Ｌ”状態に保持す
ることにより通信信号Ｃをカツトする。また、イ
ンバータ１６の入力側が“Ｌ”状態に固定される
と、その“Ｈ”出力がゲート１７に供給されるこ
とから、その出力段に設けられているオープンコ
レクタ構成によるトランジスタがオフして高出力
インピーダンス状態となることから、このゲート
１７が他の信号系に影響を与えないようにされ
る。

ここで、テスト装置９から端子T₂にテスト信
号Ｂが供給されると、このテスト信号Ｂがゲート
１７の出力端が高インピーダンス状態となつてい
ることから、抵抗１８によるプルアツプ動作に打
ち勝つてCPU２の入力ポートR_Xに供給されるこ
とになる。つまり、テスト信号切換回路１４は、
テスト制御信号Ａが“Ｈ”の状態では通信信号Ｃ
を選択してCPU２の受信ポートR_Xに供給し、テ
スト制御信号Ａが“Ｌ”状態ではテスト信号Ｂを
選択してCPU２の受信ポートR_Xに供給すること
になる。そして、この場合には、出力段がオープ
ンコレクタトランジスタによつて構成される２個
のゲートと１個のインバータからなる３個のゲー
ト手段を主要部品とする簡単な回路によつてテス
ト信号切換回路が構成されることになる。

〔考案の効果〕

以上説明した様に、本考案によるテスト信号切
換回路に於いては、出力段がオープンコレクタト
ランジスタによつて構成されるゲートを用いて信
号の選択を行なうものであることから、従来に比
較して使用ゲート部品数およびその種類が少なく
なることから、回路構成が簡略化されるとともに
コストダウンが計れる効果がある。

【図面の簡単な説明】

第１図は本考案によるテスト信号切換回路の一
実施例を示す回路図、第２図は従来のテスト信号
切換回路を示す回路図である。 １４…テスト信号切換回路、１５，１８…抵
抗、１６…インバータ、１７，１９…ゲート。

Claims (1)

【実用新案登録請求の範囲】
1. 出力段がオープンコレクタトランジスタによつ
   て構成される出力バツフアを有する回路から供給
   される信号を反転するインバータと、このインバ
   ータの入力側をプルアツプする抵抗と、前記イン
   バータの出力側と出力端との間に接続された出力
   段がオープンコレクタトランジスタによつて構成
   される第１のゲートと、この第１のゲートに於け
   る出力側をプルアツプする抵抗と、テスト制御信
   号の入力端と前記インバータの入力側との間に接
   続された出力段がオープンコレクタトランジスタ
   によつて構成され、かつ前記第１のゲートと同一
   の極性を有する第２のゲートと、前記第１のゲー
   トの出力側に接続されたテスト信号の入力端とを
   備えたテスト信号切換回路。