JPS63126017A - 装置間雑音抑止方式 - Google Patents
装置間雑音抑止方式Info
- Publication number
- JPS63126017A JPS63126017A JP61272621A JP27262186A JPS63126017A JP S63126017 A JPS63126017 A JP S63126017A JP 61272621 A JP61272621 A JP 61272621A JP 27262186 A JP27262186 A JP 27262186A JP S63126017 A JPS63126017 A JP S63126017A
- Authority
- JP
- Japan
- Prior art keywords
- test
- connection
- instrument
- power supply
- tested
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 5
- 230000001629 suppression Effects 0.000 claims description 4
- 238000012360 testing method Methods 0.000 abstract description 55
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、当該電子装置のインタフェースの電源を付加
装置から供給するようにし、付加装置接続時のみ当該電
子装置のインタフェースを稼動状態にして、付加装置と
の接続によって発生する雑音の影響を抑止する。
装置から供給するようにし、付加装置接続時のみ当該電
子装置のインタフェースを稼動状態にして、付加装置と
の接続によって発生する雑音の影響を抑止する。
本発明は付加装置接続時に発生する雑音を抑止する装置
間雑音抑止方式に関するものである。
間雑音抑止方式に関するものである。
データ処理システムの各電子装置の稼動状態をチェック
するため、あるいは、それら装置の試験のために、付加
装置、例えば試験装置(以下、試験装置とする)を接続
して所要のデータを採取し、あるいは、所要の操作指示
を行う。
するため、あるいは、それら装置の試験のために、付加
装置、例えば試験装置(以下、試験装置とする)を接続
して所要のデータを採取し、あるいは、所要の操作指示
を行う。
この場合、特に電子装置!(以下、被試験装置とする)
が稼動状態にあると、被試験装置と試験装置との接続の
際に、接続部分、例えばコネクタプラグとジャックの接
触によって雑音が発生し、制御信号に重畳して稼動中の
装置の誤動作の原因となる。
が稼動状態にあると、被試験装置と試験装置との接続の
際に、接続部分、例えばコネクタプラグとジャックの接
触によって雑音が発生し、制御信号に重畳して稼動中の
装置の誤動作の原因となる。
あるいは、試験装置との接続線から外来雑音が混入する
場合も有り得る。
場合も有り得る。
従って、試験装置を接続によって発生する雑音の影響を
抑止するために、種々の方策がとられてきた。
抑止するために、種々の方策がとられてきた。
第2図は、従来の試験装置の接続例を説明する図である
。
。
試験装置10は、被試験装置20と種々のデータ送受す
るためのレジスタをもち、送受する信号を格納する。
るためのレジスタをもち、送受する信号を格納する。
例えば、試験装置10は、アドレスレジスタ11と、デ
ータレジスタ12と、試験装置10を制御する制御部1
3とをもち、インタフェース部14を介して接続バス線
Aによって、被試験装置20のインタフェース部21に
接続されるものとする。
ータレジスタ12と、試験装置10を制御する制御部1
3とをもち、インタフェース部14を介して接続バス線
Aによって、被試験装置20のインタフェース部21に
接続されるものとする。
そして、第2図に示すように、ドライバ素子dとレシー
バ素子rよりなる接続回路Sが、試験装置10と被試験
装置20との接続バス線Aの1組の送受信号線に接続さ
れ、インタフェース部21は複数の接続回路Sで構成さ
れる。
バ素子rよりなる接続回路Sが、試験装置10と被試験
装置20との接続バス線Aの1組の送受信号線に接続さ
れ、インタフェース部21は複数の接続回路Sで構成さ
れる。
また、インタフェース部21の電源は、被試験装置20
の他の回路と共通して供給される。
の他の回路と共通して供給される。
インタフェース部21から入出力する信号は、信号線に
よって被試験装置20内部の所定の回路に接続されてい
る。
よって被試験装置20内部の所定の回路に接続されてい
る。
従来は例えば、それぞれの信号線にゲートGを設け、イ
ネイブルスイッチ22をオン(ON)にすることによっ
て、ゲートGにゲートを導通する信号(イネイブル信号
)を送出して、インタフェース部21からの信号を内部
回路で送受できるようにしていた。
ネイブルスイッチ22をオン(ON)にすることによっ
て、ゲートGにゲートを導通する信号(イネイブル信号
)を送出して、インタフェース部21からの信号を内部
回路で送受できるようにしていた。
このような従来の方式では、被試験装置が稼動していた
場合には、接続時に発生する雑音の影響を避けることが
できない。
場合には、接続時に発生する雑音の影響を避けることが
できない。
そして、試験装置を被試験装置に接続する以前は、イネ
イブルスイッチはオフ(OFF)になっている。
イブルスイッチはオフ(OFF)になっている。
従って、試験装置を接続し、試験開始に当た9てはこの
イネイブルスイッチをオンにする必要がある。
イネイブルスイッチをオンにする必要がある。
しかし、このイネイブルスイッチは、被試験装置にあり
て、オン操作を怠った場合でも、試験装置は被試験装置
との信号送受可能状態にあり、無信号も「0」の有効信
号と認識し、誤動作を行い、あるいは誤データを伝送を
行うことになる。
て、オン操作を怠った場合でも、試験装置は被試験装置
との信号送受可能状態にあり、無信号も「0」の有効信
号と認識し、誤動作を行い、あるいは誤データを伝送を
行うことになる。
本発明はこのような点に鑑みて創作されたものであって
、確実な雑音入力抑制と、試験にあたっての誤操作をな
くす有効な方式を提供することを目的としている。
、確実な雑音入力抑制と、試験にあたっての誤操作をな
くす有効な方式を提供することを目的としている。
上記した目的を達成するために、接続される付加装置と
信号の送受を行う当該装着のインタフェース部の電源を
付加装置から供給するように回路構成する。
信号の送受を行う当該装着のインタフェース部の電源を
付加装置から供給するように回路構成する。
試験装置を接続していない時は、付加装置との信号の送
受を行うインタフェース部が電源の供給を受けないため
に、送受信号は勿論のこと、入力する雑音も受付られな
い。
受を行うインタフェース部が電源の供給を受けないため
に、送受信号は勿論のこと、入力する雑音も受付られな
い。
従って、試験装置接続に伴う雑音は完全に抑止されるこ
とになる。
とになる。
当然、試験装置接続に際して、接続コネクタに発生する
雑音の影響もない。
雑音の影響もない。
また、試験装置接続後のイネイブルスイッチの操作、確
認が不要となり、試験操作の操作過誤を防止することが
できる。
認が不要となり、試験操作の操作過誤を防止することが
できる。
〔実施例)
第1図は本発明の装置間雑音抑止方式の一実施例の回路
構成を説明する図である。
構成を説明する図である。
なお、全図を通じて同一符号は同一対象物を示す。
本実施例は従来の技術の項の試験装置と被試験装置を用
いて説明する。
いて説明する。
Dは試験装置10の電源を被試験装置に接続する接続線
である。
である。
接続線りは、被試験装置20のインタフェース部21の
接続回路Sのドライバ/レシーバ素子の電源端子に接続
され、試験装置10の制御部13の制御によって電源が
供給される。
接続回路Sのドライバ/レシーバ素子の電源端子に接続
され、試験装置10の制御部13の制御によって電源が
供給される。
例えば、試験装置と被試験装置との接続が完了して、試
験操作に入る直前に制御部13は電源の供給を指示する
。
験操作に入る直前に制御部13は電源の供給を指示する
。
ドライバ/レシーバ素子は稼動状態になり、信号の送受
が可能になる。
が可能になる。
上記電源接続線りは、インタフェース部21の消費電力
が小さいために、接続バス線Aの中の1本の接続線を利
用することができる。
が小さいために、接続バス線Aの中の1本の接続線を利
用することができる。
また、被試験装置に本発明を適用するための回路変更も
極めて簡単に行うことができる。
極めて簡単に行うことができる。
そして、既製の可搬型パーソナルコンピュータを試験装
置として用い、電子装置の保守のためのデータ収集、動
作のシミュレーシッン試験を行うシステムに本発明を適
用して有効な成果を得ることができる。
置として用い、電子装置の保守のためのデータ収集、動
作のシミュレーシッン試験を行うシステムに本発明を適
用して有効な成果を得ることができる。
以上述べてきたように、本発明によれば、雑音に影響さ
れない試験装置の接続ができ、試験装置を接続後、イネ
イブルスイッチ等の被試験装置の操作を必要とせず、操
作が簡略化し、実用的には極めて有用である。
れない試験装置の接続ができ、試験装置を接続後、イネ
イブルスイッチ等の被試験装置の操作を必要とせず、操
作が簡略化し、実用的には極めて有用である。
第1図は本発明の装置間雑音抑止方式の一実施例の回路
構成を説明する図、 第2図は従来の試験装置の接続例を説明する図である。 図において、 10は試験装置、 20は被試験装置、 21はインタフェース部である。
構成を説明する図、 第2図は従来の試験装置の接続例を説明する図である。 図において、 10は試験装置、 20は被試験装置、 21はインタフェース部である。
Claims (1)
- 電子装置(20)に接続される付加装置(10)と信号
の送受を行う当該電子装置(20)のインタフェース部
(21)の電源を該付加装置(10)から供給するよう
にしたことを特徴とする装置間雑音抑止方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61272621A JPS63126017A (ja) | 1986-11-14 | 1986-11-14 | 装置間雑音抑止方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61272621A JPS63126017A (ja) | 1986-11-14 | 1986-11-14 | 装置間雑音抑止方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63126017A true JPS63126017A (ja) | 1988-05-30 |
Family
ID=17516483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61272621A Pending JPS63126017A (ja) | 1986-11-14 | 1986-11-14 | 装置間雑音抑止方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63126017A (ja) |
-
1986
- 1986-11-14 JP JP61272621A patent/JPS63126017A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO1985000260A1 (en) | Multiplexer | |
TW356524B (en) | A test board which can test IC devices operating in either merged data output mode or standard mode | |
JPH0628064A (ja) | 電子機器の電源制御装置 | |
JPS63126017A (ja) | 装置間雑音抑止方式 | |
US6009260A (en) | Emulation device with no fear of faulty operation due to noise | |
JPH0213985Y2 (ja) | ||
JPH0785562B2 (ja) | 通信装置間の障害検出方式 | |
JPS62120547A (ja) | インサ−キツトエミユレ−タ接続方式 | |
JP2611359B2 (ja) | 半導体テストシステム | |
JPH073965B2 (ja) | 電子機器の試験方法 | |
JP4043201B2 (ja) | 試験用コネクタを備えた電子回路ユニット | |
KR100617764B1 (ko) | 인터페이스 커넥터를 통해 검증 기기와 연결하기 위한이동통신 단말기와 그를 위한 확장 커넥터 | |
JP3608506B2 (ja) | 電子ユニットの検査方法 | |
JPH0417050A (ja) | ワンチップマイクロコンピュータ | |
KR960027833A (ko) | 전전자 교환기의 패킷 통합시험장치 및 방법 | |
JPS6061857A (ja) | 入出力デ−タ制御方式 | |
JPS616742A (ja) | マイクロプロセツサ・アナライザ | |
JPH06167362A (ja) | マスタ・スレーブ切り替え式計測装置 | |
JPS63215237A (ja) | ポ−リング通信用回路 | |
JPS61188637A (ja) | インサ−キツトエミユレ−タ | |
JPH08313579A (ja) | Pcカードのテスト装置 | |
JPS6318445A (ja) | マイクロコンピユ−タ開発支援装置 | |
JPS61282940A (ja) | イベントテ−ブルを用いた制御プログラム検査方式 | |
JPH0383143A (ja) | エミュレーション回路装置 | |
JPH01116466A (ja) | 集積回路の試験回路 |