JP2008151693A - 半導体試験装置 - Google Patents

Abstract

【課題】試験時の様々な状況に対応して電源の異常発生を即時に検出できる半導体試験装置を提供する。
【解決手段】半導体試験装置１００では、試験前に予め電源部１１、１２，・・・が接続されたカードでの様々な状況に対応したリミット値を設定してメモリ１１ｂ、１２ｂ，・・・のそれぞれ毎に設定しておく。試験中にコンパレータ１１ｄ、１２ｄ，・・・により電源回路１１ａ、１２ａ，・・・から電源の電流値を検出して各リミット値と比較しリミット値を超えているか否かを判定する。電流値がリミット値を超えている電源部が存在する場合には、アラーム信号を発生させ、電源供給部２２この異常が発生した電源部への電源の供給を停止させる。
【選択図】図１

Description

本発明は、ＩＣデバイスやメモリデバイス等の被試験対象に対して試験を行うための電力を供給する電源部を備えた半導体試験装置に係り、特に、電源部の異常を判定するための回路構成に関するものである。

従来、ＩＣデバイスやメモリデバイス等の半導体デバイスである被試験対象（以下、ＤＵＴと称する。）に対して機能確認等の試験を行う半導体試験装置では、そのテストヘッドに内蔵されたカード（回路基板）に電力を供給する電源部を複数備えている。これらの電源部は、装置本体から供給される電力を所定電圧の試験用電力に変換して、テストヘッド内のカードに供給するものである。

以下の特許文献１に記載された半導体試験装置では、装置本体であるコントロール部側に商用交流電源を整流平滑して直流高電圧に変換する第１の電源回路を設けると共に、テストヘッド部側に第１の電源回路から供給された直流高電圧電力を直流低電圧に変換するＤＣ／ＤＣコンバータで構成される第２の電源回路を設けている。第２の電源回路により得られた直流低電圧の電力をテスト信号発生手段を実現する各電子回路の電源として供給するように構成している（例えば、特許文献１参照。）。
特開平７−１９８７９２号公報（図２）

半導体試験装置においては、テストヘッド内での短絡等によって異常が発生すると、これを検出して電力供給を停止する必要がある。従来の半導体試験装置では、テストヘッドに実装されたカードに電力を供給する複数の電源部において、異常が発生した際には以下のように動作していた。

図４は、従来技術における半導体試験装置２００の構成を示す説明図である。この半導体試験装置２００は、各種の機能を備えたカードが実装されてＤＵＴに対して機能確認等の試験を行うテストヘッド２１０と、装置全体の動作を制御する装置本体２２０とから構成されている。

テストヘッド２１０は、このテストヘッド２１０に実装された各カードのそれぞれに試験を実行するための電力を供給する複数の電源部２１１，２１２，・・・を備えている。複数の電源部２１１，２１２，・・・は、それぞれが個別にテストヘッド２１０に実装されたカードに接続されており、電源部２１１，２１２，・・・内に備えた電源回路（ＤＣ／ＤＣ）２１１ａ，２１２ａ，・・・が装置本体２２０から供給された電力を受け取って試験用に電圧を調整した後、これらのカードに電力を供給する。また、電源回路２１１ａ，２１２ａ，・・・において過電流等による異常が発生した場合には、この過電流に伴って発生する電圧の垂下を電圧異常検出回路２１１ｂ，２１２ｂ，・・・が検出して、装置本体２２０に対して異常を検出した検出信号を出力するようになっている。

装置本体２２０は、制御部２２１が装置全体の動作を制御し、異常が発生した際にテストヘッド２１０への電源供給の制御等を行う。また、テストヘッド２１０内の電源回路２１１ａ，２１２ａ，・・・に接続された電源供給部２２２が、外部電源からの交流電源を直流電源に変換してこれらの電源回路２１１ａ，２１２ａ，・・・に供給している。

そして、試験を実行中に電源回路２１１ａ，２１２ａ，・・・において過電流等の異常が発生すると、過電流に伴って電圧が垂下する。電圧異常検出回路２１１ｂ，２１２ｂ，・・・は、電圧が予め設定されたリミット値を超えて垂下するとこれを検出して検出信号を制御部２２１に出力し、制御部２２１がこの検出信号に応じてアラームを発生し、電源供給部２２２からの異常が発生した電源回路への電源の供給を停止する。

しかしながら、このような従来技術における半導体試験装置２００では、電圧異常検出回路２１１ｂ，２１２ｂ，・・・が、電圧がリミット値を超えて垂下したことを検出してアラームを発生し電源の供給を停止していたため、過電流等の異常が発生しても、電源回路２１１ａ，２１２ａ，・・・の能力範囲内で電圧が垂下しない場合には異常として検出されず、特段の対処をとることができなかった。また、過電流等に伴って電圧の垂下が起こってはじめて異常を検出する構成であったため、それ以前から異常の原因となる事象が発生していても、これをすぐに検出できなかった。

そこで本発明は、試験時の様々な状況に対応して電源の異常発生を即時に検出できる半導体試験装置を提供することを課題とする。

以上のような課題を達成するために、本発明に係る半導体試験装置は、被試験対象に対して試験を行うための電力を供給する電源部と、前記電源部の異常を判定するための基準となる電流のリミット値を記憶するリミット記憶部と、前記電源部により出力される電流値を検出する電流検出部と、前記電流検出部により検出された電流値と、前記リミット記憶部により記憶されたリミット値とに基づいて前記電源部の異常を判定し、異常と判定した場合に前記電源部への電源の供給を停止する電源制御部とを備えたことを特徴とする。

このような構成により、予めリミット記憶部に電流のリミット値を設定して記憶させておきこのリミット値に基づいて異常を判定することで、試験時の様々な状況に対応して異常を検出できる。また、電圧の垂下が起こる前に過電流等が発生した時点で異常を検出できるので、異常の発生を即時に検出して電源供給の停止等の適切な措置を行うことができる。

また、本発明に係る他の半導体試験装置は、被試験対象に対して試験を行うための電力を供給する電源部と、前記電源部の異常を判定するための基準となる電流のリミット値を記憶するリミット記憶部と、前記電源部により出力される電流値を検出する電流検出部と、前記電流検出部により検出された電流値と、前記リミット記憶部により記憶されたリミット値とに基づいて前記電源部の異常を判定する異常判定部と、前記異常判定部により異常と判定された場合にアラーム信号を出力するアラーム制御部と、前記アラーム制御部によりアラーム信号が出力されたことに応じて前記電源部への電源の供給を停止する電源制御部とを備えたことを特徴とする。

このような構成により、予めリミット記憶部に電流のリミット値を設定して記憶させておきこのリミット値に基づいて異常を判定することで、試験時の様々な状況に対応して異常を検出できる。また、電圧の垂下が起こる前に過電流等が発生した時点で異常を検出できるので、異常の発生を即時に検出してアラーム信号を出力することができ、その後の電源供給の停止等の適切な措置を行うことができる。

上述の半導体試験装置において、前記異常判定部は、前記電流検出部により検出された電流値と前記リミット記憶部により記憶されたリミット値とを比較する電流比較部と、前記電流比較部が比較した結果、前記電流値がリミット値を超えている場合に異常と判定する電流判定部とをさらに備えていても良い。

このような構成により、電流比較部及び電流判定部が、電源部により出力される電流値がリミット値を超えているか否かを判定することにより、電圧の垂下を検出していた従来技術の例と比較して、異常の発生を正確かつ即時に検出することができる。

上述の半導体試験装置において、前記電流検出部により検出された電流値に基づいて前記リミット記憶部が記憶するリミット値を改めて設定する設定部をさらに備えることもできる。

このような構成により、実際に検出された電流値を設定部にフィードバックしてモニタリングや解析を行い、リミット値を適切に設定し直すことができる。

また上述の半導体試験装置において、前記リミット記憶部が記憶するリミット値を入力操作するためのリミット入力部と、前記リミット入力部による入力操作に従って、前記リミット記憶部が記憶するリミット値を設定する設定部とをさらに備えても良い。

このような構成により、作業者がリミット入力部を用いて、ＤＵＴの種類や試験内容等の試験時の様々な状況に応じて電流値のリミット値を変更して入力操作し、リミット記憶部に設定することができる。そして、このリミット記憶部に設定したリミット値を用いて判定することで試験時の様々な状況に対応して異常の発生を正確かつ即時に検出することができる。

本発明に係る半導体試験装置によれば、試験時の様々な状況に対応して電源の異常発生を即時に検出できるという効果が得られる。

また本発明では、リミット記憶部に設定される電流値のリミット値をプログラマブルに制御することができるため、電力供給先である負荷の特性に合わせて適切なリミット値に変更することができる。これにより、テストヘッド内の様々な負荷に対して複数の電源部に共通のハードウエア構成を使用することができ、個々の電源部ごとにテストヘッド内での実装場所を指定する必要がなくなる。

〔第１の実施の形態〕
以下、本発明の一実施形態について図面を用いて詳細に説明する。
図１は第１の実施の形態における半導体試験装置１００の全体構成を示す説明図である。半導体試験装置１００は、ＩＣデバイスやメモリデバイス等の半導体デバイスである被試験対象に対して機能確認等の試験を行うための各種のカードをテストヘッドに実装し、装置本体から供給された電力を複数の電源部に分配しておき、各カード毎に電源部から電力を供給して試験を実行する装置である。

半導体試験装置１００は、各種の機能を備えたカードが実装されてＤＵＴに対して機能確認等の試験を行うテストヘッド１０と、装置全体の動作を制御する装置本体２０とから構成されている。

テストヘッド１０は、このテストヘッド１０に実装された各カードのそれぞれ毎に電力を供給する複数の電源部１１，１２，・・・を備えている。これらの電源部１１，１２，・・・は、各カードに接続されて電力を供給する電源回路１１ａ，１２ａ，・・・を備えている。電源回路１１ａ，１２ａ，・・・は、それぞれが個別にテストヘッド１０に実装されたカードと装置本体２０内の電源供給部２２に接続されている。電源回路１１ａ，１２ａ，・・・は、電源供給部２２から供給された電力を受け取ってカードに試験を行うための電力を供給する。

また、電源部１１，１２，・・・は、電源回路１１ａ，１２ａ，・・・の動作の異常を判定するための基準となる電流のリミット値を記憶するメモリ１１ｂ，１２ｂ，・・・を備えている。メモリ１１ｂ，１２ｂ，・・・は、Ｄ／Ａ変換部１１ｃ，１２ｃ，・・・と装置本体２０内の電源供給部２２に接続されており、例えばデータバスを介して電源供給部２２から出力されたリミット値のデータを受け取って記憶する機能を有する。試験実行時において電源回路１１ａ，１２ａ，・・・の異常を判定する際にこのリミット値のデータをＤ／Ａ変換部１１ｃ，１２ｃ，・・・に出力する。

電源部１１，１２，・・・は、メモリ１１ｂ，１２ｂ，・・・に記憶されたリミット値をデジタル信号からアナログ信号に変換するＤ／Ａ変換部１１ｃ，１２ｃ，・・・を備えている。

電源部１１，１２，・・・は、電源回路１１ａ，１２ａ，・・・が出力する電流値を検出してメモリ１１ｂ，１２ｂ，・・・にリミット値と比較するコンパレータ１１ｄ，１２ｄ，・・・を備えている。コンパレータ１１ｄ，１２ｄ，・・・は、電源回路１１ａ，１２ａ，・・・のカードに電力を供給するための出力端子と、Ｄ／Ａ変換部１１ｃ，１２ｃ，・・・と、装置本体２０内の制御部２１とに接続されている。コンパレータ１１ｄ，１２ｄ，・・・は、カードに供給される電源として電源回路１１ａ，１２ａ，・・・から出力される電流値を検出して、この検出した電流値とＤ／Ａ変換部１１ｃ，１２ｃ，・・・を介してメモリ１１ｂ，１２ｂ，・・・から出力されたリミット値のデータとに基づいて電源回路１１ａ，１２ａ，・・・の異常を判定する機能を有する。異常と判定した場合には、異常を検出したことを示す検出信号を制御部２１に出力する。

また、コンパレータ１１ｄ，１２ｄ，・・・は、電源回路１１ａ，１２ａ，・・・から出力される電流値を検出して、この検出した電流値とＤ／Ａ変換部１１ｃ，１２ｃ，・・・を介してメモリ１１ｂ，１２ｂ，・・・から出力されたリミット値のデータとを比較して、検出した電流値がリミット値を超えているか否かを判定する機能を有する。比較した結果、検出した電流値がリミット値を超えている場合に電源に異常が発生していることを判定する。

装置本体２０は、装置全体の動作を制御し電源部１１，１２，・・・の異常を検出した際にテストヘッド１０への電源供給の制御等を行う制御部２１を備えている。制御部２１は、コンパレータ１１ｄ，１２ｄ，・・・から検出信号が出力されると、これに応じてアラーム信号を出力する。また、電源供給部２２を制御して検出信号が出力された電源部への電源の供給を停止させる機能を有する。

装置本体２０は、更にテストヘッド１０への電源供給を行う電源供給部２２を備えている。電源供給部２２は、外部電源からの交流電源に整流変換等を行い、直流電源に変換する。この変換した直流電源を電源回路１１ａ，１２ａ，・・・に分配して供給する機能を有する。

装置本体２０は、作業者の入力操作に応じてリミット値をメモリ１１ｂ，１２ｂ，・・・に設定して記憶させる設定部（ＣＰＵ）２３を備えている。設定部２３は、予めプログラミングされたリミット値、あるいは操作部２４を用いた入力操作により入力されたリミット値を電源部１１，１２，・・・のメモリ１１ｂ，１２ｂ，・・・のそれぞれ毎に設定して記憶させる機能を有する。

装置本体２０は、リミット値の設定の入力操作を行うための操作部２４を備えている。操作部２４は、例えば装置本体２０の一部に設けられているか、あるいは装置本体２０に接続されたキーボード等であり、作業者はこの操作部２４を用いて電源部１１，１２，・・・のメモリ１１ｂ，１２ｂ，・・・に対してリミット値を設定する入力操作をする。また、操作部２４は、作業者の入力操作によって入力されたリミット値のデータを設定部２３に出力する。

続いて、第１の実施の形態における半導体試験装置１００の動作について図２に示すフローチャートを用いて説明する。なお、この動作はＤＵＴの試験中に定期的に実行される。

ステップＳ２０１：半導体試験装置１００は、テストヘッド１０に実装されたカードの機能によって行われるＤＵＴの試験の開始前に作業者のリミット値設定の入力操作に従ってリミット値を設定する処理を行う。ＤＵＴの試験の開始前に作業者が操作部２４を用いてメモリ１１ｂ，１２ｂ，・・・のそれぞれに対して電源部１１，１２，・・・が接続されたカードでの試験内容、各電源部の負荷パターン、試験時の様々な状況に対応したリミット値を設定して入力操作すると、半導体試験装置１００は、入力された各リミット値を設定対象となるメモリ１１ｂ，１２ｂ，・・・のそれぞれ毎に設定して記憶させる。

ステップＳ２０２：半導体試験装置１００は、ＤＵＴの試験が行われるとコンパレータ１１ｄ，１２ｄ，・・・により電源部１１，１２，・・・からカードへ供給される電源の電流値を検出する処理を行う。半導体試験装置１００は、試験中にコンパレータ１１ｄ，１２ｄ，・・・により電源回路１１ａ，１２ａ，・・・のそれぞれからＤＵＴへ出力される電源の電流値を検出する。

ステップＳ２０３，Ｓ２０４：半導体試験装置１００は、コンパレータ１１ｄ，１２ｄ，・・・により電源回路１１ａ，１２ａ，・・・から検出した各電流値とメモリ１１ｂ，１２ｂ，・・・に記憶されたリミット値とを比較する処理を行う。半導体試験装置１００は、コンパレータ１１ｄ，１２ｄ，・・・によりメモリ１１ｂ，１２ｂ，・・・から各リミット値をＤ／Ａ変換部１１ｃ，１２ｃ，・・・を介してアナログ信号に変換して読み出す処理を行う。そして、ステップＳ２０２において電源回路１１ａ，１２ａ，・・・から検出した各電流値と、メモリ１１ｂ，１２ｂ，・・・から読み出した各リミット値とをそれぞれ比較し、電流値がリミット値を超えているか否かを判定する。

ステップＳ２０５：半導体試験装置１００は、各電流値と各リミット値とをそれぞれ比較した結果、電源部１１，１２，・・・のうち、電流値がリミット値を超えている電源部が存在する場合には（ステップＳ２０４のＹｅｓ）、その電源部で異常が発生していると判定し検出信号を装置本体２０へ出力してアラーム信号を発生させる処理を行う。

半導体試験装置１００は、異常が発生していると判定した電源部のコンパレータから装置本体２０の制御部２１に検出信号を出力する。そして、半導体試験装置１００は、制御部２１によりアラーム信号を発生させる。半導体試験装置１００の図示しない他の構成部分ではこのアラーム信号の発生に応じてアラーム音を出力する、又は警告ランプを点灯させる処理を行う。

ステップＳ２０６：半導体試験装置１００は、アラーム信号の発生に応じて制御部２１により電源供給部２２から異常が発生した電源部への電源の供給を停止させる処理を行う。半導体試験装置１００は、制御部２１によりアラーム信号の発生に応じて検出信号が出力されたコンパレータを有する電源部を特定し、電源供給部２２を制御してこの異常が発生した電源部への電源の供給を停止させる。

以上のように、第１の実施の形態における半導体試験装置１００では、試験前に予め電源部１１，１２，・・・が接続されたカードでの試験内容、試験時の様々な状況に対応したリミット値をメモリ１１ｂ，１２ｂ，・・・のそれぞれに設定しておく。そして、試験中にコンパレータ１１ｄ，１２ｄ，・・・により電源回路１１ａ，１２ａ，・・・から電源の電流値を検出してメモリ１１ｂ，１２ｂ，・・・から読み出した各リミット値と比較し、リミット値を超えているか否かを判定する。電流値がリミット値を超えている電源部が存在する場合には、その電源部で異常が発生していると判定してアラーム信号を発生させ、電源供給部２２を制御してこの異常が発生した電源部への電源の供給を停止させる。

このため、電源部１１，１２，・・・からカードへ出力される電流値とリミット値とを比較して異常が発生しているか否かを判定するので、異常が発生したことに伴って電圧の垂下が起こる前に過電流等が発生した時点で異常を検出でき、異常の発生を正確かつ即時に検出して早期に適切な措置を行うことができる。

また、試験前に予め試験内容、各電源部の負荷パターン、試験時の様々な状況に対応したリミット値を設定しておくので、様々な状況に対応して適切かつ即時に異常の発生を判定して検出できる。

メモリ１１ｂ，１２ｂ，・・・のリミット値は、制御部２１によってプログラマブルに制御することができるため、各カードの負荷の特性に合わせてリミット値を適切に変更することができる。したがって、同じ出力電圧の電源回路については、そのハードウエア構成を共通化し、テストヘッド内での実装場所を選ばずロケーションフリー化が可能となる。これにより、テストヘッドの製造工数削減やメンテナンス作業の容易化をも図ることができる。

〔第２の実施の形態〕
次に、第２の実施の形態について説明する。
図３は、第２の実施の形態における半導体試験装置１００の全体構成を示す説明図である。半導体試験装置１００は、各電源部１１，１２，・・・に電源回路１１ａ，１２ａ，・・・から出力される電源の電流値のデータを検出してアナログ信号からデジタル信号に変換するＡ／Ｄ変換部１１ｅ，１２ｅ，・・・を備えている。これらのＡ／Ｄ変換部１１ｅ，１２ｅ，・・・は、装置本体２０内の制御部２１に接続されており電源回路１１ａ，１２ａ，・・・からの電流値のデータが制御部２１に出力される。その他の構成は、第１の実施の形態と同様であり説明を省略する。

第２の実施の形態では、半導体試験装置１００は、試験中に電源回路１１ａ，１２ａ，・・・からカードへ出力される電源の電流値のデータを、Ａ／Ｄ変換部１１ｅ，１２ｅ，・・・を介して設定部２３が受け取る。設定部２３は、受け取った電流値をフィードバック信号としてモニタしつつ、これを解析することによってリミット値の設定を変更する等の制御を実行することができる。あるいは、設定部２３は受け取ったこれらの電流値のデータを図示しないディスプレイやモニタ等の表示部に表示することもできる。この場合、作業者は表示された電流値のデータを視認することで異常の発生を判断でき、また、電流値の変動パターン等の様々な状況に対応してリミット値を設定することができる。

第１の実施形態の半導体試験装置の構成を示す説明図である。 第１の実施形態の半導体試験装置の動作を示すフローチャートである。 第２の実施形態の半導体試験装置の構成を示す説明図である。 従来技術における半導体試験装置の構成を示す説明図である。

符号の説明

１００，２００ 半導体試験装置
１０，２１０ テストヘッド
２０，２２０ 装置本体
１１，１２，２１１，２１２ 電源部
１１ａ，１２ａ，２１１ａ，２１２ａ 電源回路
１１ｂ，１２ｂ メモリ
１１ｃ，１２ｃ Ｄ／Ａ変換部
１１ｄ，１２ｄ コンパレータ
１１ｅ，１２ｅ Ａ／Ｄ変換部
２１，２２１ 制御部
２２，２２２ 電源供給部
２３ 設定部
２４ 操作部
２１１ｂ，２１２ｂ 電圧異常検出回路

Claims (5)

1. 被試験対象に対して試験を行うための電力を供給する電源部と、
   前記電源部の異常を判定するための基準となる電流のリミット値を記憶するリミット記憶部と、
   前記電源部により出力される電流値を検出する電流検出部と、
   前記電流検出部により検出された電流値と前記リミット記憶部により記憶されたリミット値とに基づいて前記電源部の異常を判定し、異常と判定した場合に前記電源部への電源の供給を停止する電源制御部とを備えたことを特徴とする半導体試験装置。
2. 被試験対象に対して試験を行うための電力を供給する電源部と、
   前記電源部の異常を判定するための基準となる電流のリミット値を記憶するリミット記憶部と、
   前記電源部により出力される電流値を検出する電流検出部と、
   前記電流検出部により検出された電流値と前記リミット記憶部により記憶されたリミット値とに基づいて前記電源部の異常を判定する異常判定部と、
   前記異常判定部により異常と判定された場合にアラーム信号を出力するアラーム制御部と、
   前記アラーム制御部によりアラーム信号が出力されたことに応じて前記電源部への電源の供給を停止する電源制御部とを備えたことを特徴とする半導体試験装置。
3. 請求項２に記載の半導体試験装置において、
   前記異常判定部は、
   前記電流検出部により検出された電流値と前記リミット記憶部により記憶されたリミット値とを比較する電流比較部と、
   前記電流比較部が比較した結果、前記電流値がリミット値を超えている場合に異常と判定する電流判定部とを有することを特徴とする半導体試験装置。
4. 請求項２又は３に記載の半導体試験装置において、
   前記電流検出部により検出された電流値に基づいて前記リミット記憶部が記憶するリミット値を改めて設定する設定部をさらに備えたことを特徴とする半導体試験装置。
5. 請求項２又は３に記載の半導体試験装置において、
   前記リミット記憶部が記憶するリミット値を入力操作するためのリミット入力部と、
   前記リミット入力部による入力操作に従って、前記リミット記憶部が記憶するリミット値を設定する設定部とをさらに備えたことを特徴とする半導体試験装置。

Images