JPH0875818A - 半導体試験装置の異常印加電圧検出回路 - Google Patents
半導体試験装置の異常印加電圧検出回路Info
- Publication number
- JPH0875818A JPH0875818A JP6297818A JP29781894A JPH0875818A JP H0875818 A JPH0875818 A JP H0875818A JP 6297818 A JP6297818 A JP 6297818A JP 29781894 A JP29781894 A JP 29781894A JP H0875818 A JPH0875818 A JP H0875818A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- applied voltage
- measurement
- circuit
- abnormal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
測定で、測定に要する設定印加電圧外の異常電圧が発
生、印加されたとき、それをリアルタイムに検出し、そ
の時点でリアルタイムに測定を中断できる異常印加電圧
検出回路を提供する。 【構成】 コントローラ1からの印加電圧設定信号6に
よってDUT5に設定印加電圧4を供給する電圧印加回路
2と、コントローラ1からの比較電圧設定信号7によっ
て比較電圧Vpp71とVpm72を設定し設定印加電圧4との間
で比較する設定印加電圧監視回路3とを設け、異常印加
電圧検出フラグ8がイネーブルとなった時、電圧印加回
路2の出力スイッチ9を作動させて設定印加電圧の供給
を中止し、その時点でリアルタイムに測定を中断させる
回路の構成。
Description
対象デバイスに印加する電圧が、任意に設定した範囲外
の異常電圧となったとき、これをリアルタイムに検出
し、その時点で測定を中止する異常印加電圧検出回路に
関する。
おいて被測定対象デバイスに印加する電圧が異常電圧と
なった場合に、それをリアルタイムに検出し、被測定対
象デバイスに悪影響を与えないように異常電圧が発生し
たその時点で測定を中止できる異常印加電圧検出回路は
設けられていない。例えば、一般的には、電圧印加回路
の異常による異常電圧は、自己診断プログラムの実行に
よる実行終了時点での発見は可能である。しかし大量の
デバイスを連続して長時間にわたって測定を行う場合、
その測定作業を繰り返して行っている途中で、電圧印加
回路を含むハードウェアの不良によって異常電圧が発生
し、それ以降の測定において、当該被測定対象デバイス
に異常な印加電圧によるストレスを与え続けて破損させ
てしまったりすることがあった。
た場合には、それ自体が測定結果で“不良”と判定され
るため良品の中に混じって出荷されることはない。しか
し、異常印加電圧の程度や性質等によっては、破損まで
には至らなかった場合でも、測定中に印加された異常電
圧によって製品としての信頼性や寿命特性が悪化した当
該デバイスを“不良”とすべきところを“良品”として
判定してしまう可能性が十分にある、という欠点を有し
ていた。
する課題は、大量の被測定対象デバイスの電気的特性の
測定を連続して長時間にわたり繰り返して行っている途
中で、電圧印加回路を含むハードウェア等の不具合によ
って異常印加電圧が発生して、それ以降の測定において
当該デバイスに電気的ストレスを与え続けてしまうこと
をなくすために、異常印加電圧の発生をリアルタイムで
検出し、なおかつ、リアルタイムに測定の進行が中断で
きる異常印加電圧検出回路の構成を実現し、提供するこ
とである。
装置の異常印加電圧検出回路の構成においては、被測定
対象デバイスDUTに対して、任意に設定した測定に必要
な印加電圧を連続して長時間供給するために、電圧印加
回路と設定印加電圧監視回路とそれらを制御するコント
ローラとを設けた。 当該電圧印加回路は、コントローラからの印加電圧設
定信号Vsによって被測定対象デバイスDUTに測定に必要
な設定印加電圧Voを供給する。
トローラからの比較電圧設定信号によって比較電圧Vpp
とVpmを設定して設定印加電圧Voとの間で比較させ、印
加電圧Voがその設定された比較電圧VppとVpmの上限又
は下限を超えた場合、異常印加電圧検出フラグVfをリア
ルタイムに出力する。そしてコントローラは、設定印
加電圧Vo並びに比較電圧Vpp及び同Vpmの設定を任意に行
い、異常印加電圧検出フラグVfがイネーブルとなったと
き、電圧印加回路の出力スイッチを作動させて設定印加
電圧Voの供給を中止し、リアルタイムに測定を中断させ
る。
pとVpm)の設定例を示すが、これについて以下に若干記
載する。 (1)Vpp及びVpmは、設定印加電圧Voに無関係に独立して
それとの比較されるべき比較電圧の上限値及び下限値と
して任意に設定することができる。従って、設定印加電
圧Voが電圧印加回路系自体の不具合ではなく、その他の
外部要因で、例えば他の回路からの回り込みやDUTが内
部でショートしてVoの値が変動して異常となってしまっ
た場合でも、それを検出できるので、DUTに実際に印加
される電圧としてのVoを監視することができる。
1〜3に示すように、設定印加電圧Voに対応させて検出
したい上限値Vppと下限値Vpmを時間軸t方向に対して任
意に設定することができる。 (3)即ち、上限値Vppと下限値Vpmと時間軸tとのウィン
ドウコンパレータとして設定が可能である。 (4)設定例No.2では、下限値Vpmからはみ出すスパイク状
のものが検出され、フラグVfの識別ではイネーブル(En
able)となった例を示す。 (5)比較電圧(VppとVpm)と比較する設定印加電圧Vo
は、被測定対象デバイスであるDUTの端子部、即ちピン
であり、実際にDUTに印加されるVoの監視が忠実にでき
るように可能な限りDUTに近い所の点とされる。 (6)設定例No.3では、測定後の非測定状態になってもVo
が必ずしも、0Vにならない場合の比較電圧(VppとVp
m)の設定のあり方を示す。
印加電圧検出回路の実施例の概念を示すブロック図であ
る。また、図2には、上記図1の中の電圧印加回路2と
設定印加電圧監視回路3の概略の回路構成を示す。 (1)コントローラ1で電圧印加回路2に対して印加電圧
設定信号Vs6を設定し、電圧印加回路内の出力スイッチ
9をONすると、設定印加電圧Vo=G×Vs (Gはゲイ
ン)となり、Vo4が出力され、被測定対象デバイスDUT
5に設定印加電圧Vo4が印加される。
監視回路3に比較電圧設定信号7によって、比較電圧の
上限値Vpp71と下限値Vpm72とを時間軸に対して任意に設
定しておくと、 Vpm<設定印加電圧・Vo<Vpp
の条件を満足しないと、異常印加電圧検出フラグVf8
がイネーブル(Enable)となる。すると、コントローラ
1はその時点でリアルタイムに割り込みをかけて設定電
圧Vo4の供給を中止し、リアルタイムに測定を中断する
ので、それ以降の測定は行わせないようにすることがで
きる。
T5を連続して長時間にわたって測定を行う場合に、繰
り返して測定作業を行っている途中で、比較電圧のVpp7
1及びVpm72の範囲を逸脱する異常電圧が発生しても、当
該デバイスDUT5にそのまま印加し続けてしまうという
ことがなくなった。
ているので、以下に記載されるような効果を奏する。 (1)本発明によれば、半導体試験装置を用いて大量の被
測定対象デバイスの電気的特性の測定を、連続して長時
間にわたって繰り返し行っている途中において異常印加
電圧が発生した場合、設定印加電圧監視回路による異常
印加電圧検出のための回路を構成して設けたことによ
り、リアルタイムに異常印加電圧の発生を検出し、なお
かつその時点でリアルタイムに測定を中断することがで
きたので、当該デバイスを異常印加電圧による電気的ス
トレスを与えることで破損させたり、破損寸前迄信頼性
や寿命特性を悪化させてしまった当該デバイスを良品と
判定してしまうことが防止できる。
較電圧(VppとVpm)の設定は、設定印加電圧Voには無関
係に独立して時間軸を含めて任意に自由に設定すること
ができるので、被測定対象デバイスの特性及びその特性
測定に必要な設定印加電圧Voの波形に対応できる比較電
圧(VppとVpm)の設定が極めて容易に可能となった。
る。
pとVpm)の各種の典型的な設定例を示す。
Claims (1)
- 【請求項1】 コントローラ(1)からの印加電圧設定
信号Vs(6)によって被測定対象デバイスDUT(5)に
設定印加電圧Vo(4)を供給する電圧印加回路(2)
と、 コントローラ(1)からの比較電圧設定信号(7)によ
って比較電圧であるVpp(71)及びVpm(72)を設定して
設定印加電圧Vo(4)との間で比較させコントローラ
(1)に異常印加電圧検出フラグVf(8)をリアルタイ
ムに出力する設定印加電圧監視回路(3)とを設け、 以上の構成を具備することを特徴とする、半導体試験装
置の異常印加電圧検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29781894A JP3461598B2 (ja) | 1994-09-06 | 1994-09-06 | 半導体試験装置の異常印加電圧検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29781894A JP3461598B2 (ja) | 1994-09-06 | 1994-09-06 | 半導体試験装置の異常印加電圧検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0875818A true JPH0875818A (ja) | 1996-03-22 |
JP3461598B2 JP3461598B2 (ja) | 2003-10-27 |
Family
ID=17851564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29781894A Expired - Fee Related JP3461598B2 (ja) | 1994-09-06 | 1994-09-06 | 半導体試験装置の異常印加電圧検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3461598B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001293571A (ja) * | 2000-04-11 | 2001-10-23 | Tempearl Ind Co Ltd | 始動抵抗値の計測器 |
JP2007225537A (ja) * | 2006-02-27 | 2007-09-06 | Fujitsu Ltd | 電子デバイス用試験装置及び電子デバイスの試験方法 |
US9684027B2 (en) | 2014-06-11 | 2017-06-20 | Mitsubishi Electric Corporation | Measuring apparatus |
-
1994
- 1994-09-06 JP JP29781894A patent/JP3461598B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001293571A (ja) * | 2000-04-11 | 2001-10-23 | Tempearl Ind Co Ltd | 始動抵抗値の計測器 |
JP4633885B2 (ja) * | 2000-04-11 | 2011-02-16 | テンパール工業株式会社 | 始動抵抗値の計測器 |
JP2007225537A (ja) * | 2006-02-27 | 2007-09-06 | Fujitsu Ltd | 電子デバイス用試験装置及び電子デバイスの試験方法 |
US9684027B2 (en) | 2014-06-11 | 2017-06-20 | Mitsubishi Electric Corporation | Measuring apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP3461598B2 (ja) | 2003-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6356086B1 (en) | Method and apparatus for the in-circuit testing of a capacitor | |
JP3461598B2 (ja) | 半導体試験装置の異常印加電圧検出回路 | |
JP2655793B2 (ja) | 集積回路試験装置 | |
JP2001091569A (ja) | 集積回路の故障検査装置、故障検査方法、及び故障検査制御プログラムを記録した記録媒体 | |
JP2003185716A (ja) | 半導体試験装置のデバイス用電源制御方法及びデバイス用電源装置 | |
JP2001330644A (ja) | スクリーニング方法、スクリーニング装置及び記録媒体 | |
JP2010066050A (ja) | 絶縁検査装置および絶縁検査方法 | |
JPH03255374A (ja) | コンデンサの直流電圧印加試験回路 | |
KR100469984B1 (ko) | 웨이퍼 번인 시스템의 경보 발생 장치 | |
JP2007108041A (ja) | テスト信号発生回路、機能追加回路モジュール、および、半導体デバイスの検査システム | |
JPH03246472A (ja) | モータ用巻線コイルの巻装異常検出装置 | |
JP4727641B2 (ja) | テスター装置 | |
JP3045866B2 (ja) | 電車総合試験方法 | |
JP7351699B2 (ja) | 絶縁検査方法 | |
JPH1194919A (ja) | 電子ユニットの検査方法 | |
JP2003084048A (ja) | 半導体試験装置 | |
KR100798128B1 (ko) | Dc 아웃 릴레이의 자가 진단 방법 | |
Taylor et al. | Testing of mixed signal (analogue and digital) circuits (ASIC and board level) using current monitoring techniques | |
JP2002131372A (ja) | 半導体デバイスの検査方法及び検査装置 | |
KR20010081625A (ko) | 테스트 중인 반도체 디바이스를 이용한 반도체 테스트장치의 타이밍 파라메터 점검 및 보정 방법 | |
JP3598643B2 (ja) | 半導体集積回路測定装置および半導体集積回路装置 | |
KR100496475B1 (ko) | 웨이퍼 번인 시스템의 셋팅 타임 측정 방법 및 이를 위한장치 | |
JPS62118271A (ja) | 集積回路試験装置 | |
CN116540069A (zh) | 集成电路测试系统及其测试设备 | |
JP4227815B2 (ja) | 半導体集積回路装置およびその検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030715 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |