JP3461598B2 - 半導体試験装置の異常印加電圧検出回路 - Google Patents
半導体試験装置の異常印加電圧検出回路Info
- Publication number
- JP3461598B2 JP3461598B2 JP29781894A JP29781894A JP3461598B2 JP 3461598 B2 JP3461598 B2 JP 3461598B2 JP 29781894 A JP29781894 A JP 29781894A JP 29781894 A JP29781894 A JP 29781894A JP 3461598 B2 JP3461598 B2 JP 3461598B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- applied voltage
- abnormal
- circuit
- application
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】半導体試験装置において、被測定
対象デバイスに印加する電圧が、任意に設定した範囲外
の異常電圧となったとき、これをリアルタイムに検出
し、その時点で測定を中止する異常印加電圧検出回路に
関する。 【０００２】 【従来の技術】従来技術にあっては、半導体試験装置に
おいて被測定対象デバイスに印加する電圧が異常電圧と
なった場合に、それをリアルタイムに検出し、被測定対
象デバイスに悪影響を与えないように異常電圧が発生し
たその時点で測定を中止できる異常印加電圧検出回路は
設けられていない。例えば、一般的には、電圧印加回路
の異常による異常電圧は、自己診断プログラムの実行に
よる実行終了時点での発見は可能である。しかし大量の
デバイスを連続して長時間にわたって測定を行う場合、
その測定作業を繰り返して行っている途中で、電圧印加
回路を含むハードウェアの不良によって異常電圧が発生
し、それ以降の測定において、当該被測定対象デバイス
に異常な印加電圧によるストレスを与え続けて破損させ
てしまったりすることがあった。 【０００３】このため、当該デバイスが破損してしまっ
た場合には、それ自体が測定結果で“不良”と判定され
るため良品の中に混じって出荷されることはない。しか
し、異常印加電圧の程度や性質等によっては、破損まで
には至らなかった場合でも、測定中に印加された異常電
圧によって製品としての信頼性や寿命特性が悪化した当
該デバイスを“不良”とすべきところを“良品”として
判定してしまう可能性が十分にある、という欠点を有し
ていた。 【０００４】 【発明が解決しようとする課題】本発明が解決しようと
する課題は、大量の被測定対象デバイスの電気的特性の
測定を連続して長時間にわたり繰り返して行っている途
中で、電圧印加回路を含むハードウェア等の不具合によ
って異常印加電圧が発生して、それ以降の測定において
当該デバイスに電気的ストレスを与え続けてしまうこと
をなくすために、異常印加電圧の発生をリアルタイムで
検出し、なおかつ、リアルタイムに測定の進行が中断で
きる異常印加電圧検出回路の構成を実現し、提供するこ
とである。 【０００５】 【課題を解決するための手段】本発明による半導体試験
装置の異常印加電圧検出回路の構成においては、被測定
対象デバイスDUTに対して、任意に設定した測定に必要
な印加電圧を連続して長時間供給するために、電圧印加
回路と設定印加電圧監視回路とそれらを制御するコント
ローラとを設けた。 当該電圧印加回路は、コントローラからの印加電圧設
定信号Vsによって被測定対象デバイスDUTに測定に必要
な設定印加電圧Voを供給する。 【０００６】また当該設定印加電圧監視回路は、コン
トローラからの比較電圧設定信号によって比較電圧Vpp
とVpmを設定して設定印加電圧Voとの間で比較させ、印
加電圧Ｖｏがその設定された比較電圧VppとVpmの上限又
は下限を超えた場合、異常印加電圧検出フラグVfをリア
ルタイムに出力する。そしてコントローラは、設定印
加電圧Vo並びに比較電圧Vpp及び同Vpmの設定を任意に行
い、異常印加電圧検出フラグVfがイネーブルとなったと
き、電圧印加回路の出力スイッチを作動させて設定印加
電圧Voの供給を中止し、リアルタイムに測定を中断させ
る。 【０００７】 【作用】図３に、設定印加電圧Voに対する比較電圧（Vp
pとVpm）の設定例を示すが、これについて以下に若干記
載する。 (1)Vpp及びVpmは、設定印加電圧Voに無関係に独立して
それとの比較されるべき比較電圧の上限値及び下限値と
して任意に設定することができる。従って、設定印加電
圧Voが電圧印加回路系自体の不具合ではなく、その他の
外部要因で、例えば他の回路からの回り込みやDUTが内
部でショートしてVoの値が変動して異常となってしまっ
た場合でも、それを検出できるので、DUTに実際に印加
される電圧としてのVoを監視することができる。 【０００８】(2)図３の比較電圧（VppとVpm）の設定例
１〜３に示すように、設定印加電圧Voに対応させて検出
したい上限値Vppと下限値Vpmを時間軸ｔ方向に対して任
意に設定することができる。 (3)即ち、上限値Vppと下限値Vpmと時間軸ｔとのウィン
ドウコンパレータとして設定が可能である。 (4)設定例No.2では、下限値Vpmからはみ出すスパイク状
のものが検出され、フラグVfの識別ではイネーブル（En
able）となった例を示す。 (5)比較電圧（VppとVpm）と比較する設定印加電圧Ｖｏ
は、被測定対象デバイスであるDUTの端子部、即ちピン
であり、実際にDUTに印加されるVoの監視が忠実にでき
るように可能な限りDUTに近い所の点とされる。 (6)設定例No.3では、測定後の非測定状態になってもVo
が必ずしも、０Vにならない場合の比較電圧（VppとVp
m）の設定のあり方を示す。 【０００９】 【実施例】図１は、本発明による半導体試験装置の異常
印加電圧検出回路の実施例の概念を示すブロック図であ
る。また、図２には、上記図１の中の電圧印加回路２と
設定印加電圧監視回路３の概略の回路構成を示す。 (1)コントローラ１で電圧印加回路２に対して印加電圧
設定信号Vs６を設定し、電圧印加回路内の出力スイッチ
９をONすると、設定印加電圧Vo＝Ｇ×Vs （Ｇはゲイ
ン）となり、Vo４が出力され、被測定対象デバイスDUT
５に設定印加電圧Vo４が印加される。 【００１０】そして（2)コントローラ１で設定印加電圧
監視回路３に比較電圧設定信号７によって、比較電圧の
上限値Vpp71と下限値Vpm72とを時間軸に対して任意に設
定しておくと、 Vpm＜設定印加電圧・Vo＜Vpp
の条件を満足しないと、異常印加電圧検出フラグVf８
がイネーブル（Enable）となる。すると、コントローラ
１はその時点でリアルタイムに割り込みをかけて設定電
圧Vo４の供給を中止し、リアルタイムに測定を中断する
ので、それ以降の測定は行わせないようにすることがで
きる。 【００１１】従って（３）大量の被測定対象デバイスDU
T５を連続して長時間にわたって測定を行う場合に、繰
り返して測定作業を行っている途中で、比較電圧のVpp7
1及びVpm72の範囲を逸脱する異常電圧が発生しても、当
該デバイスDUT５にそのまま印加し続けてしまうという
ことがなくなった。 【００１２】 【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載されるような効果を奏する。 (1)本発明によれば、半導体試験装置を用いて大量の被
測定対象デバイスの電気的特性の測定を、連続して長時
間にわたって繰り返し行っている途中において異常印加
電圧が発生した場合、設定印加電圧監視回路による異常
印加電圧検出のための回路を構成して設けたことによ
り、リアルタイムに異常印加電圧の発生を検出し、なお
かつその時点でリアルタイムに測定を中断することがで
きたので、当該デバイスを異常印加電圧による電気的ス
トレスを与えることで破損させたり、破損寸前迄信頼性
や寿命特性を悪化させてしまった当該デバイスを良品と
判定してしまうことが防止できる。 【００１３】また(2)異常印加電圧を検出するための比
較電圧（VppとVpm）の設定は、設定印加電圧Voには無関
係に独立して時間軸を含めて任意に自由に設定すること
ができるので、被測定対象デバイスの特性及びその特性
測定に必要な設定印加電圧Voの波形に対応できる比較電
圧（VppとVpm）の設定が極めて容易に可能となった。
対象デバイスに印加する電圧が、任意に設定した範囲外
の異常電圧となったとき、これをリアルタイムに検出
し、その時点で測定を中止する異常印加電圧検出回路に
関する。 【０００２】 【従来の技術】従来技術にあっては、半導体試験装置に
おいて被測定対象デバイスに印加する電圧が異常電圧と
なった場合に、それをリアルタイムに検出し、被測定対
象デバイスに悪影響を与えないように異常電圧が発生し
たその時点で測定を中止できる異常印加電圧検出回路は
設けられていない。例えば、一般的には、電圧印加回路
の異常による異常電圧は、自己診断プログラムの実行に
よる実行終了時点での発見は可能である。しかし大量の
デバイスを連続して長時間にわたって測定を行う場合、
その測定作業を繰り返して行っている途中で、電圧印加
回路を含むハードウェアの不良によって異常電圧が発生
し、それ以降の測定において、当該被測定対象デバイス
に異常な印加電圧によるストレスを与え続けて破損させ
てしまったりすることがあった。 【０００３】このため、当該デバイスが破損してしまっ
た場合には、それ自体が測定結果で“不良”と判定され
るため良品の中に混じって出荷されることはない。しか
し、異常印加電圧の程度や性質等によっては、破損まで
には至らなかった場合でも、測定中に印加された異常電
圧によって製品としての信頼性や寿命特性が悪化した当
該デバイスを“不良”とすべきところを“良品”として
判定してしまう可能性が十分にある、という欠点を有し
ていた。 【０００４】 【発明が解決しようとする課題】本発明が解決しようと
する課題は、大量の被測定対象デバイスの電気的特性の
測定を連続して長時間にわたり繰り返して行っている途
中で、電圧印加回路を含むハードウェア等の不具合によ
って異常印加電圧が発生して、それ以降の測定において
当該デバイスに電気的ストレスを与え続けてしまうこと
をなくすために、異常印加電圧の発生をリアルタイムで
検出し、なおかつ、リアルタイムに測定の進行が中断で
きる異常印加電圧検出回路の構成を実現し、提供するこ
とである。 【０００５】 【課題を解決するための手段】本発明による半導体試験
装置の異常印加電圧検出回路の構成においては、被測定
対象デバイスDUTに対して、任意に設定した測定に必要
な印加電圧を連続して長時間供給するために、電圧印加
回路と設定印加電圧監視回路とそれらを制御するコント
ローラとを設けた。 当該電圧印加回路は、コントローラからの印加電圧設
定信号Vsによって被測定対象デバイスDUTに測定に必要
な設定印加電圧Voを供給する。 【０００６】また当該設定印加電圧監視回路は、コン
トローラからの比較電圧設定信号によって比較電圧Vpp
とVpmを設定して設定印加電圧Voとの間で比較させ、印
加電圧Ｖｏがその設定された比較電圧VppとVpmの上限又
は下限を超えた場合、異常印加電圧検出フラグVfをリア
ルタイムに出力する。そしてコントローラは、設定印
加電圧Vo並びに比較電圧Vpp及び同Vpmの設定を任意に行
い、異常印加電圧検出フラグVfがイネーブルとなったと
き、電圧印加回路の出力スイッチを作動させて設定印加
電圧Voの供給を中止し、リアルタイムに測定を中断させ
る。 【０００７】 【作用】図３に、設定印加電圧Voに対する比較電圧（Vp
pとVpm）の設定例を示すが、これについて以下に若干記
載する。 (1)Vpp及びVpmは、設定印加電圧Voに無関係に独立して
それとの比較されるべき比較電圧の上限値及び下限値と
して任意に設定することができる。従って、設定印加電
圧Voが電圧印加回路系自体の不具合ではなく、その他の
外部要因で、例えば他の回路からの回り込みやDUTが内
部でショートしてVoの値が変動して異常となってしまっ
た場合でも、それを検出できるので、DUTに実際に印加
される電圧としてのVoを監視することができる。 【０００８】(2)図３の比較電圧（VppとVpm）の設定例
１〜３に示すように、設定印加電圧Voに対応させて検出
したい上限値Vppと下限値Vpmを時間軸ｔ方向に対して任
意に設定することができる。 (3)即ち、上限値Vppと下限値Vpmと時間軸ｔとのウィン
ドウコンパレータとして設定が可能である。 (4)設定例No.2では、下限値Vpmからはみ出すスパイク状
のものが検出され、フラグVfの識別ではイネーブル（En
able）となった例を示す。 (5)比較電圧（VppとVpm）と比較する設定印加電圧Ｖｏ
は、被測定対象デバイスであるDUTの端子部、即ちピン
であり、実際にDUTに印加されるVoの監視が忠実にでき
るように可能な限りDUTに近い所の点とされる。 (6)設定例No.3では、測定後の非測定状態になってもVo
が必ずしも、０Vにならない場合の比較電圧（VppとVp
m）の設定のあり方を示す。 【０００９】 【実施例】図１は、本発明による半導体試験装置の異常
印加電圧検出回路の実施例の概念を示すブロック図であ
る。また、図２には、上記図１の中の電圧印加回路２と
設定印加電圧監視回路３の概略の回路構成を示す。 (1)コントローラ１で電圧印加回路２に対して印加電圧
設定信号Vs６を設定し、電圧印加回路内の出力スイッチ
９をONすると、設定印加電圧Vo＝Ｇ×Vs （Ｇはゲイ
ン）となり、Vo４が出力され、被測定対象デバイスDUT
５に設定印加電圧Vo４が印加される。 【００１０】そして（2)コントローラ１で設定印加電圧
監視回路３に比較電圧設定信号７によって、比較電圧の
上限値Vpp71と下限値Vpm72とを時間軸に対して任意に設
定しておくと、 Vpm＜設定印加電圧・Vo＜Vpp
の条件を満足しないと、異常印加電圧検出フラグVf８
がイネーブル（Enable）となる。すると、コントローラ
１はその時点でリアルタイムに割り込みをかけて設定電
圧Vo４の供給を中止し、リアルタイムに測定を中断する
ので、それ以降の測定は行わせないようにすることがで
きる。 【００１１】従って（３）大量の被測定対象デバイスDU
T５を連続して長時間にわたって測定を行う場合に、繰
り返して測定作業を行っている途中で、比較電圧のVpp7
1及びVpm72の範囲を逸脱する異常電圧が発生しても、当
該デバイスDUT５にそのまま印加し続けてしまうという
ことがなくなった。 【００１２】 【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載されるような効果を奏する。 (1)本発明によれば、半導体試験装置を用いて大量の被
測定対象デバイスの電気的特性の測定を、連続して長時
間にわたって繰り返し行っている途中において異常印加
電圧が発生した場合、設定印加電圧監視回路による異常
印加電圧検出のための回路を構成して設けたことによ
り、リアルタイムに異常印加電圧の発生を検出し、なお
かつその時点でリアルタイムに測定を中断することがで
きたので、当該デバイスを異常印加電圧による電気的ス
トレスを与えることで破損させたり、破損寸前迄信頼性
や寿命特性を悪化させてしまった当該デバイスを良品と
判定してしまうことが防止できる。 【００１３】また(2)異常印加電圧を検出するための比
較電圧（VppとVpm）の設定は、設定印加電圧Voには無関
係に独立して時間軸を含めて任意に自由に設定すること
ができるので、被測定対象デバイスの特性及びその特性
測定に必要な設定印加電圧Voの波形に対応できる比較電
圧（VppとVpm）の設定が極めて容易に可能となった。
【図面の簡単な説明】
【図１】本発明の実施例の概念を示すブロック図であ
る。 【図２】本発明の実施例の概略の回路構成を示す。 【図３】本発明の設定印加電圧Voに対する比較電圧（Vp
pとVpm）の各種の典型的な設定例を示す。 【符号の説明】 １ コントローラ ２ 電圧印加回路 ３ 設定印加電圧監視回路 ４ 設定印加電圧Vo ５ 被測定対象デバイスDUT ６ 印加電圧設定信号Vs ７ 比較電圧設定信号 71 比較電圧Vpp 72 比較電圧Vpm ８ 異常印加電圧検出フラグVf ９ 出力スイッチ
る。 【図２】本発明の実施例の概略の回路構成を示す。 【図３】本発明の設定印加電圧Voに対する比較電圧（Vp
pとVpm）の各種の典型的な設定例を示す。 【符号の説明】 １ コントローラ ２ 電圧印加回路 ３ 設定印加電圧監視回路 ４ 設定印加電圧Vo ５ 被測定対象デバイスDUT ６ 印加電圧設定信号Vs ７ 比較電圧設定信号 71 比較電圧Vpp 72 比較電圧Vpm ８ 異常印加電圧検出フラグVf ９ 出力スイッチ
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 印加電圧設定信号を受けて被測定対象デ
バイスに設定印加電圧を出力スイッチを介して供給する
電圧印加回路と、 時間軸に対して任意に設定できる上限比較電圧及び下限
比較電圧と、上記設定印加電圧を比較して、上記設定印
加電圧が上記上限比較電圧及び下限比較電圧の上下を超
えた場合は、異常印加電圧検出フラグを出力する設定印
加電圧監視回路と、 上記印加電圧設定信号を上記電圧印加回路に供給し、上
記上限比較電圧と下限比較電圧とを設定印加電圧監視回
路に供給し、上記異常印加電圧検出フラグを受信した場
合は、上記出力スイッチを制御して上記設定印加電圧の
供給を中止して上記被測定対象デバイスの測定を中断す
るコントローラとを具備することを特徴とする半導体試
験装置の異常印加電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29781894A JP3461598B2 (ja) | 1994-09-06 | 1994-09-06 | 半導体試験装置の異常印加電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29781894A JP3461598B2 (ja) | 1994-09-06 | 1994-09-06 | 半導体試験装置の異常印加電圧検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0875818A JPH0875818A (ja) | 1996-03-22 |
| JP3461598B2 true JP3461598B2 (ja) | 2003-10-27 |
Family
ID=17851564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29781894A Expired - Fee Related JP3461598B2 (ja) | 1994-09-06 | 1994-09-06 | 半導体試験装置の異常印加電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3461598B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4633885B2 (ja) * | 2000-04-11 | 2011-02-16 | テンパール工業株式会社 | 始動抵抗値の計測器 |
| JP5306575B2 (ja) * | 2006-02-27 | 2013-10-02 | 富士通セミコンダクター株式会社 | 電子デバイス用試験装置及び電子デバイスの試験方法 |
| JP6237482B2 (ja) | 2014-06-11 | 2017-11-29 | 三菱電機株式会社 | 測定装置 |
-
1994
- 1994-09-06 JP JP29781894A patent/JP3461598B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0875818A (ja) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6356086B1 (en) | Method and apparatus for the in-circuit testing of a capacitor | |
| US9520830B2 (en) | Crystal oscillator | |
| JP2006343267A (ja) | 直流回路の絶縁抵抗測定器、静電容量測定器、絶縁抵抗測定方法および静電容量測定方法 | |
| US6741092B2 (en) | Method and system for detecting an arc condition | |
| KR20030070816A (ko) | 원하지 않는 ｄｃ 과도현상으로 인한 ｅｏｓ 손상으로부터ｉｃ 장치들의 자동화된 보호 | |
| JP3461598B2 (ja) | 半導体試験装置の異常印加電圧検出回路 | |
| JP2002500366A (ja) | 電圧変化を監視するための電子回路 | |
| JP2655793B2 (ja) | 集積回路試験装置 | |
| JP2003185716A (ja) | 半導体試験装置のデバイス用電源制御方法及びデバイス用電源装置 | |
| JP3247321B2 (ja) | 電子ユニットの検査方法 | |
| JP2010066050A (ja) | 絶縁検査装置および絶縁検査方法 | |
| KR100469984B1 (ko) | 웨이퍼 번인 시스템의 경보 발생 장치 | |
| JP5306575B2 (ja) | 電子デバイス用試験装置及び電子デバイスの試験方法 | |
| WO2005004319A1 (ja) | インバータの出荷自動試験装置およびその試験方法 | |
| JP7351699B2 (ja) | 絶縁検査方法 | |
| JP2001056354A (ja) | 伝導性導線上の微細短絡による接触不良感知方法 | |
| JP4727641B2 (ja) | テスター装置 | |
| TWI777707B (zh) | 基於測試載具板的蓄能電容失效檢測方法 | |
| TWI760611B (zh) | 具監控裝置的燒機測試機台及其監控方法 | |
| JP2000208569A (ja) | 測定装置及び測定方法 | |
| CN116540069A (zh) | 集成电路测试系统及其测试设备 | |
| KR100798128B1 (ko) | Ｄｃ 아웃 릴레이의 자가 진단 방법 | |
| JPH1130641A (ja) | Ｉｃ試験装置 | |
| KR100496475B1 (ko) | 웨이퍼 번인 시스템의 셋팅 타임 측정 방법 및 이를 위한장치 | |
| JP2000171502A (ja) | 測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030715 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |