JPH06324095A - 回復クロック信号のジッタの測定装置及び方法 - Google Patents

回復クロック信号のジッタの測定装置及び方法

Info

Publication number
JPH06324095A
JPH06324095A JP5315224A JP31522493A JPH06324095A JP H06324095 A JPH06324095 A JP H06324095A JP 5315224 A JP5315224 A JP 5315224A JP 31522493 A JP31522493 A JP 31522493A JP H06324095 A JPH06324095 A JP H06324095A
Authority
JP
Japan
Prior art keywords
data word
jitter
phase
phase data
delta frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5315224A
Other languages
English (en)
Other versions
JP3916679B2 (ja
Inventor
Hee Wong
ヒー・ウォン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPH06324095A publication Critical patent/JPH06324095A/ja
Application granted granted Critical
Publication of JP3916679B2 publication Critical patent/JP3916679B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 （修正有） 【構成】 巡回位相微分器１４は、ジッタ成分及びデル
タ周波数成分の両者を含む位相データワードPdwを微分
し、微分位相データワードDdwを生成する。制御ループ
１６はデルタ周波数成分を予測し除去して、基本的にジ
ッタ成分を表すフィルタデータワードFdwを生成する。
ジッタ積分器１８はフィルタデータワードを積分してジ
ッタデータワードJdwを生成することにより、元のジッ
タ成分を回復する。回復クロック信号のジッタは、ジッ
タデータワードの統計により求められる。 【効果】 クロック同期装置からの回復クロック出力を
必要とせずに、ジッタを含むクロック同期装置からのデ
ジタル位相データワードの連続ストリームをジッタワー
ドへと変換し、迅速正確なジッタ統計を生成することが
できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、通信システムから受信
した入力データビットストリームからの回復クロック信
号の抽出に関し、より詳しくは、回復したクロック信号
のジッタを測定するための装置及び方法に関する。
【０００２】
【従来の技術】クロック同期装置は、通信システムから
受信した入力データビットストリームから、回復したク
ロック信号を発生する装置である。回復したクロック信
号は典型的には、「検出試行及び予測（look-and-predi
ct）」技術として知られるプロセスにより生成されるも
のであり、これは入力データビットストリームから長期
のタイミング統計の組を生成し、次いでこのタイミング
統計に基づいて、回復クロック信号を発生するものであ
る。理想的には、回復クロック信号は入力データビット
ストリームと回復クロック信号との間に、密接な位相の
合致が存在するように発生される。
【０００３】「密接な位相の合致」という用語は、入力
データビットストリームの各々のビットセル内における
検出位置を画定するものであり、これは信号アイ（sign
al eye）の中央として知られており、回復クロック信号
の能動エッジはそこに位置しなければならない。検出位
置から離れるような回復クロック信号の望ましくない位
相シフトの量は、回復クロック信号のジッタとして定義
される。ジッタは、長期間にわたって測定されるもので
あるが、定義によれば統計的な測定値である。
【０００４】上記した如き「検出試行及び予測」技術
は、入力ビットストリームの瞬間的なタイミングと長期
のタイミング統計との間の差に起因して、回復クロック
信号にジッタを導入しうる。ジッタは記号検出誤差を増
大し、またその結果として伝送誤差を増大するから、ク
ロックのジッタは有害なものである。従って、デジタル
通信システムの動作を正確に予測するためには、回復ク
ロック信号のジッタを測定する必要がある。
【０００５】従来、ジッタはデジタルオシロスコープ又
はビット誤り率テスタ（BERT）の何れかを用いて測定さ
れている。デジタルオシロスコープは、ジッタを測定す
るための、迅速で対話型の方法を提供する。しかしなが
ら、それが実際のジッタの量を過小評価する場合もしば
しばある。他方、BERTは時間のかかる、非対話型の方法
であるが、非常に正確なジッタ限度の測定値をもたら
す。
【０００６】これらの方法は何れも、クロックタイミン
グ情報の抽出が可能となるようにするために、回復クロ
ック信号に対するアクセスを必要とする。デジタルオシ
ロスコープの場合には、回復クロックのエッジは時間変
位イメージベクトルへと変換される。これらのイメージ
ベクトルの累積により、オシロスコープのスクリーン上
に、ジッタの値の統計的表示がもたらされる。
【０００７】しかしながらこの統計的表示は、回復クロ
ック信号のジッタの実際のピークピーク値を示すとは限
らない。なぜならデジタルオシロスコープは、回復クロ
ック信号の軌跡を辿るものであり、各々の軌跡の後に非
常に長い処理時間を必要とするからである。この処理期
間の間、クロックジッタの読み取りは無視され、表示さ
れることがない。
【０００８】BERTの場合には、回復クロックのエッジは
２進エラーカウントへと変換される。即ちエラー及び非
エラーだけが記録される。その結果、定量された時間値
は含まれないことになるので、完全なジッタ分布チャー
トを得るためには、ユーザは繰り返してテストを実行し
なければならない。
【０００９】従って、高速で、対話型であり、また正確
なジッタ測定をもたらすと共に、ジッタ測定値を抽出す
るために必要とされる外的なテストシステムを最小限と
する、ジッタ測定用の装置及び方法に対するニーズが存
在している。
【００１０】
【発明が解決しようとする課題】Fiber Distributed Da
ta Interface （FDDI）ネットワークに用いられるクロ
ック同期装置についてのジッタ条件は、「FDDI物理層媒
体依存（PMD）ドキュメント」についての米国規格Draft
Proposedの「System Jitter Allocation Budget for G
uaranteed Interconnections」セクション、X3T9.5/84-
48、1988年５月20日に特定されている。
【００１１】FDDIネットワークは、伝送媒体として光フ
ァイバを用いて、コンピュータ及び周辺装置の間に高帯
域幅の相互接続をもたらす。記号は同期して、125メガ
記号／秒の速度で伝送される。変調方式はNon-Return-t
o-Zero Inverted（NRZI）であり、公称記号周期は８nSe
c（ナノ秒）である。
【００１２】FDDI光学記号ストリームを電気信号に変換
するために、光学受信機が用いられる。変換の後、クロ
ック同期装置からのタイミング情報を受信する検出回路
により、記号情報が検出される。上述したように、クロ
ック同期装置は記号のタイミング履歴に基づいて回復ク
ロック信号を生成し、これが検出回路へとフィードバッ
クされる。
【００１３】伝送経路に沿って欠陥（光学的なものから
電気的なものへの変換を含めて）が導入されなかった場
合には、８nSecの最大「信号アイ開口」が、クロック同
期装置及び記号検出器の入力において予測される。しか
しながら伝送に際しては、入力信号の質に影響する多く
の種類の欠陥及び干渉がある。このような理由から、FD
DI規格委員会はFDDI光学受信機の開発を導くためのジッ
タバジェット（budget）を提供しており、より良好な装
置の相互運用性が達成され得るようにしている。
【００１４】このバジェットの推奨するところは、全て
のFDDI局が、FDDIの提示する規格に合致するどのような
条件の下でも、2.5×10-10のビット誤り率を越えてはな
らないという要請に基づくものである。ジッタバジェッ
トから要約した概要は次の如くである。
【００１５】ａ．クロック同期装置の入力における信号
は、以下の型式の欠陥を含むことができる。 −デューティサイクルの歪み（ＤＣＤ） −データ依存性ジッタ（ＤＤＪ） −ランダムジッタ（ＲＪ） これらの欠陥の全ての組み合わせは、ピークピークで5.
9nSecを越えてはならない。このことは換言すれば、ク
ロック同期装置及び記号検出器の入力において測定され
る最小限の「アイ開口」が2.1nSecであるということに
なる。
【００１６】ｂ．指定されたビット誤り率（2.5×1
0-10）を達成するためには、回復クロック信号のジッタ
は、ピークピークで3.3nSec未満に維持されるべきであ
る。この値（3.3nSec）が2.1nSecの「信号アイ開口」を
越えることができる理由は、２つのジッタ値（クロック
同期装置から発生されるジッタ、及び同期装置の入力で
測定されるジッタ値）の幾つかの成分は、相関していな
いと考えられるからである（即ち８nSecという公称記号
周期からの合計のバジェットは成分ベクトルへと分割さ
れ、相関していないベクトルはベクトル的に合計され、
全ての量の代数和が８nSecである）。
【００１７】良好に設計されたFDDIクロック同期装置に
ついては、回復クロック信号のジッタはピークピークで
0.5から1.5nSec程度である。残りの余裕（3.3-1.5nSe
c）は、統計的同期誤差（SAE）及びその他の欠陥のため
に取って置かれる。従ってFDDI仕様に従って信頼できる
ジッタ測定値を得るためには、100pSec（ピコ秒）又は
それ以上の位相解像度をもたらす、ジッタ測定用の装置
及び方法に対するニーズがある。
【００１８】
【課題を解決するための手段】本発明によれば、回復ク
ロック信号のジッタを測定するためのジッタ抽出回路が
開示される。
【００１９】このジッタ抽出回路は、クロック同期装置
からの回復クロック出力を必要としない。代わりに、ジ
ッタ抽出回路はクロック同期装置からのデジタル位相デ
ータワードの連続ストリームを取る。位相データワード
のこのストリームは、回復クロック信号の位相変動情報
（ジッタ）を含んでいる。ジッタ抽出回路は位相データ
ワードのストリームを、デジタル信号処理技術によっ
て、ジッタデータワードへと変換する。このジッタデー
タワードは次いで、低コストのテスト装置（パーソナル
コンピュータの如き）によって迅速且つ正確に解釈され
ることができ、ジッタ統計が生成される。ジッタ抽出回
路は位相データワードを連続的に変換し、それによって
不必要な処理時間を排除する。加えて、ジッタ抽出回路
は及びクロック同期装置は、同じシリコンチップ上に集
積することができる。
【００２０】ジッタ抽出回路は巡回位相微分器を含み、
これは外部で発生された位相データワードを微分して、
微分位相データワードを生成する。この巡回位相微分器
は、例えば位相遅延回路と位相減算器を用いて形成する
ことができる。
【００２１】位相遅延回路は現在の位相データワードを
受信し、この位相データワードの受信に応じて、前に受
信した位相データワードを発生する。位相減算器は現在
の位相データワードと前に受信した位相データワードの
両方を受信し、現在の位相データワードから前に受信し
た位相データワードを減算して、微分位相データワード
を生成する。
【００２２】ジッタ抽出回路はさらに、デルタ周波数成
分を予測し、微分位相データワードから除去して、フィ
ルタされたデータワードを生成する制御ループを含む。
この制御ループは、例えば速度減算器と速度積分器によ
って形成することができる。
【００２３】速度減算器は、微分位相データワードと予
測デルタ周波数データワードの両方を受信し、予測デル
タ周波数データワードを微分位相データワードから減算
して、フィルタデータワードを生成する。速度積分器は
フィルタデータワードを受信し、このフィルタデータワ
ードを積分して、予測デルタ周波数データワードを生成
する。予測デルタ周波数データワードは、デルタ周波数
成分の予測値を表す。
【００２４】ジッタ抽出回路はまた、フィルタデータワ
ードを積分してジッタデータワードを生成するジッタ積
分器を含む。回復クロック信号のジッタは、ジッタデー
タワードの統計から求められる。
【００２５】本発明の特徴及び利点のより良好な理解
は、本発明の原理が用いられている例示的な実施例を記
載した、以下の詳細な説明及び添付図面を参照すること
によって得られる。
【００２６】
【実施例】図１は、入力位相信号Psについて動作してい
る本発明のジッタ抽出回路10の概念的な表示を示してい
る。
【００２７】図１に示されているように、ジッタ抽出回
路10は入力位相信号Psを微分δし、微分位相信号Dsを生
成する。この入力位相信号Psは、回復クロック信号（図
１には示していない）と入力データビットストリーム
（図１には示していない）との間の位相差を表すもので
あり、可変ジッタ成分θ［ジッタ］と、比較的線形のデ
ルタ周波数成分θ［デルタ 周波数］の両者を含んでい
る。ジッタ成分θ［ジッタ］は、回復クロック信号のジ
ッタを表す。以下で詳細に説明するように、デルタ周波
数成分θ［デルタ 周波数］は、回復クロック信号と入
力データビットストリームとの間での、望ましくない周
波数変動を表している。
【００２８】ジッタ抽出回路10は、ジッタ成分θ［ジッ
タ］及びデルタ周波数成分θ［デルタ 周波数］の両者
を時間に関して微分し、微分位相信号Dsの微分ジッタ成
分ω［ジッタ］及び微分デルタ周波数成分ω［デルタ
周波数］の両者を生成する。位相信号Psのデルタ周波数
成分θ［デルタ 周波数］は比較的線形であり、また線
形関数の数学的微分は定数であるから、微分位相信号Ds
の微分デルタ周波数成分ω［デルタ 周波数］は定数で
あると仮定することができる。
【００２９】図１に示すように、定数である微分デルタ
周波数成分ω［デルタ 周波数］は次いで、微分位相信
号Dsから高域フィルタ12により濾波されて、フィルタ位
相信号Fsが生成される。次いでジッタ信号Jsが、微分デ
ルタ周波数成分ω［デルタ 周波数］が除去された後は基
本的に微分ジッタ成分ω［ジッタ］を表しているフィル
タ位相信号Fsを積分∫することによって得られる。回復
クロック信号のジッタは次いで、ジッタ信号Jsの統計に
よって求めることができる。
【００３０】本発明の好ましい実施例においては、位相
信号Psは以下の米国特許出願に記載された如きクロック
同期装置によって発生される。すなわち、「超高周波ク
ロック／データ回復回路用位相検波器」と題する第730,
228号、「位相誤差プロセッサ」と題する第731,138号、
「デジタルシリアルループフィルタ」と題する第729,97
3号、「超高周波PLL用デジタル符号化位相−周波数変換
器」と題する第681,095号、及び「超高周波PLL用周波数
制御発振器」と題する第703,404号である。これらの開
示内容は、ここで番号を参照することにより、本明細書
中に取り入れるものとする。
【００３１】上記に参照したクロック同期装置により発
生される位相信号Psは、250MHzの基準クロック信号と入
力データビットストリームとの間の位相差を表すもので
あり、15.625メガワード／秒の速度でもって、７ビット
の位相データワードとして発生される。250MHzの基準ク
ロック信号の周期は96の増分位相位置又はカウントへと
分割され、これらは位相データワードにより表される。
従って、位相データワードはカウント値を表し、各カウ
ントは41.7ピコ秒の位相差を表す（250MHzの基準クロッ
ク信号の４ナノ秒の周期を96カウントで割ると41.7ピコ
秒となる）。
【００３２】250MHzの基準クロック信号の位相は巡回し
ている（360°と０°が相互に一致している）から、位
相データワードにより表された96のカウント値もまた巡
回している（96と０は同じ位相位置を表す）。例えば、
カウント値が４である前に受信した位相データワード
が、カウント値が５である現在の位相データワードから
減算された場合、結果は１である。同様に、カウント値
が95である前に受信した位相データワードが、カウント
値が０である現在の位相データワードから減算された場
合、結果はやはり１である。
【００３３】250MHzの基準クロック信号は、上記に参照
したクロック同期装置により２分割されて、Fiber Dist
ributed Data Interface（FDDI）仕様に従って、125MHz
の回復クロック信号を発生する。上述したように、FDDI
プロトコルは、125メガ記号／秒の速度で記号を同期伝
送することを指定している。
【００３４】上述したように、250MHzの基準クロック信
号の各周期は96カウントで分割され、41.7ピコ秒の位相
解像度が生成される。250MHzの基準クロック信号の倍の
周期を有する125MHzの回復クロック信号のジッタを、等
しい位相解像度で測定するために、倍の、即ち192カウ
ントが必要とされる。本発明の好ましい実施例において
は、125MHzの信号の１周期を表すために96カウントを２
回用いることによって192カウントが得られている。
【００３５】どの瞬間においても、125MHzの回復クロッ
ク信号と入力データビットストリームとの間の増分位相
オフセットを見い出すために、位相データワードを用い
ることができる。例えば、前の位相データワードが４カ
ウント値を有し、現在の位相データワードが５カウント
値を有する場合には、125MHzの回復クロック信号と入力
データビットストリームとの間には、41.7ピコ秒（41.7
×(5-4)）の増分位相オフセットがある。
【００３６】回復クロック信号の周波数が入力データビ
ットストリームの周波数に同期している場合には、位相
データワードを直接に用いて回復クロック信号のジッタ
を求めることができる。従って上記の例では、１カウン
ト差はその周期の間における41.7ピコ秒のジッタとして
直接に解釈することができる。次いで、長期間にわたっ
てのカウント値の累積を用いて、回復クロック信号のジ
ッタを統計的に求めることができる。
【００３７】しかしながら、実際上はこのようなことが
生ずるのは稀である。なぜなら入力データビットストリ
ームと回復クロック信号との間には、通信システムの非
同期的性質に基づき、常に周波数差がつきまとうからで
ある。入力データビットストリームと回復クロック信号
との間の周波数差は、入力データビットストリームに関
して回復クロック信号の位相を連続的に変化させる。こ
の連続的位相変化は、後続の各位相データワードのカウ
ント値の連続的な変化を生じさせる。
【００３８】例えば、引き続き上記の例で考察してみる
と、周波数差は単独では、第２の位相データワードがカ
ウント値５を有するようにし（位相データワードは15.6
25MHzの割合で更新される）、第３の位相データワード
がカウント値６を有するようにしうる。系内にノイズが
なければ、周波数差の符号により、カウントが増加した
か減少したかが定まり、周波数差の大きさにより、増加
又は減少の速度が示される。
【００３９】周波数差はジッタ測定に干渉し、実際の実
施に際しては位相データワードを直接に利用することを
実行不能なものとする。なぜなら、ジッタ成分を表すこ
とに加えて、各々の位相データワードはまた、周波数の
相違に基づいてデルタ周波数成分をも表すからである。
幸運にも、周波数差はジッタとは異なり、位相データワ
ードのカウント値を比較的線形なパターンでもって変化
させる。これは、回復クロック信号及び入力データスト
リームの周波数が急激には変化しないという事実に基づ
くものである。従って上述したように、位相データワー
ドを微分することによって、位相データワードにより表
されたデルタ周波数成分は定数へと変形され、これを予
測し除去することが可能である。
【００４０】図２は、回復クロック信号（図２には示し
ていない）のジッタを測定するための、本発明によるジ
ッタ抽出回路10の実施例を示している。図２に示されて
いるように、ジッタ抽出回路10は、位相データワードPd
wの各々を微分して微分位相データワードDdwを生成する
巡回位相微分器14と、デルタ周波数成分を予測し微分位
相データワードDdwの各々から除去してフィルタされた
位相データワードFdwを生成する制御ループ16と、フィ
ルタ位相データワードFdwの各々を積分してジッタデー
タワードJdwを生成するジッタ積分器18とを含んでい
る。各々のジッタデータワードJdwは、回復クロック信
号の１周期の間における回復クロック信号のジッタを表
す。
【００４１】図３は、本発明による巡回位相微分器14の
ブロック図を示す。図３に示されているように、巡回位
相微分器14は位相遅延回路20を含み、これは現在の位相
データワードPdwを前述の基準クロック同期装置から受
信し、この受信した位相データワードPdwに応じて、前
に受信した位相データワードPRdwを発生する。巡回位相
微分器14はまた位相減算器22を含み、これは現在の位相
データワードPdwと前に受信した位相データワードPRdw
の両者を受信し、前に受信した位相データワードPRdwを
受信した位相データワードPdwから減算して、微分位相
データワードDdwを生成する。
【００４２】微分位相データワードDdwは、微分ジッタ
成分ω［ジッタ］と微分デルタ周波数成分ω［デルタ
周波数］の両者を含む。微分ジッタ成分ω［ジッタ］及
び微分デルタ周波数成分ω［デルタ 周波数］は両方と
も、ラジアン／秒で測定した角速度量であり、この場合
に各カウントは0.0327ラジアンに等しい。
【００４３】位相減算器22の減算動作は、位相データワ
ードPdwを数学的に微分する効果を有するものであり、
次の式によって表すことができる。 ＣＰＤ(nt)＝ＰＡＰ(nt)〜ＰＡＰ(mt) 式中、ＣＰＤ(nt)は微分された位相データワードDdwを
表し、ＰＡＰ(nt)は時間ntにおける位相データワードPd
wを表し、ＰＡＰ(mt)は時間mtにおける位相データワー
ドPdwを表し、ｎ及びｍは整数であってｍ＝ｎ−１であ
り、ｔはサンプリング周期であり（即ち1／15.625MH
z）、〜は巡回減算を表している。
【００４４】前記で参照したクロック同期装置の設計
は、各々の位相データワードPdwが前の位相データワー
ドに対して＋／−１カウントだけしか変化しないことを
保証する。従って、２ビットのデータワードとして発生
される微分位相データワードDdwは、３つの可能な値の
みを有することができる。即ち＋／−１及び０である。
ジッタ成分θ［ジッタ］及びデルタ周波数成分θ［デル
タ 周波数］のような、複素数値を含む位相データワー
ドを表すために、巡回位相微分器14は、15.625MHzの割
合で位相データワードをサンプリングする。この15.625
MHzというサンプリング速度は、ジッタ成分θ［ジッ
タ］又はデルタ周波数成分θ［デルタ 周波数］の何れ
の最大周波数成分（約150KHz）よりも約100倍大きい。
【００４５】図４は、本発明による制御ループ16のブロ
ック図を示している。図４に示されているように、制御
ループ16はデルタ周波数成分を予測し、各々の微分位相
データワードDdwから除去するものであり、速度減算器2
4と速度積分器26を含んでいる。速度減算器24は、微分
位相データワードDdwと予測デルタ周波数データワードD
Fdwの両者を受信し、予測デルタ周波数データワードDFd
wを微分位相データワードDdwから減算して、フィルタ位
相データワードFdwを生成する。
【００４６】速度減算器22の減算動作は、デルタ周波数
成分を微分データワードDdwからフィルタ除去する効果
を有するものであり、数学的には次の式で表すことがで
きる。 ＶＳｕｂ(nt)＝ＣＰＤ(nt)−ＶＩｎｔ(nt) 式中、ＶＳｕｂ(nt)はフィルタデータワードFdwをラジ
アン／秒で表し、ＣＰＤ(nt)は微分データワードDdwを
表し、ＶＩｎｔ(nt)は予測デルタ周波数データワードDF
dwを表し、ｎは整数であり、ｔはサンプリング周期（即
ち1／15.625MHz）である。
【００４７】減算の後、フィルタデータワードFdwは実
際上は、残っている２つの成分を有する。即ち微分ジッ
タ成分ω［ジッタ］と、誤差成分ω［誤差］である。誤
差成分ω［誤差］は望ましくない成分であって、微分ジ
ッタ成分ω［ジッタ］が後で積分される場合に、ジッタ
データワードの読み取り精度に影響する。
【００４８】誤差成分ω［誤差］は、予測デルタ周波数
データワードDFdwが、実際の微分デルタ周波数成分ω
［デルタ 周波数］の瞬時値を表さない場合に発生され
る。基準クロック信号の位相ジッタに基づき、微分デル
タ周波数成分ω［デルタ 周波数］に小さな変動が存在
する場合には、予測デルタ周波数データワードDFdwが、
実際の微分デルタ周波数成分ω［デルタ 周波数］の瞬
時値を表すことができない可能性がある。幸運にも、誤
差成分ω［誤差］の大きさは通常の場合は100pSec未満
であり、基準クロック信号が水晶クロックソースから発
生される場合には、さらに低く維持することもできる。
一般に、微分ジッタ成分ω［ジッタ］はナノ秒の単位の
ものであるから、フィルタデータワードFdwの誤差成分
ω［誤差］は無視することができる。
【００４９】前述したように、微分データワードDdw
は、＋／−１又は０の何れかを表す２ビットワードによ
り表される。同様に、予測デルタ周波数データワードDF
dwもまた、＋／−１又は０の何れかを表す２ビットワー
ドにより表される。従って、フィルタデータワードFdw
は５つの個別の値、即ち＋／−２、＋／−１及び０に限
定された３ビットワードにより表すことができる。
【００５０】フィルタデータワードFdwはさらに、微分
位相データワードDdw及び予測デルタ周波数データワー
ドDFdwに用いられるフォーマットと同様の、２ビットの
フォーマットへと圧縮することができる。＋／−１及び
０を用いているこの２ビットのフォーマットは、系にあ
る他の回路ブロックとインタフェースするについて、コ
スト効率の良好なものである。
【００５１】この２ビットフォーマットは、フィルタデ
ータワードFdwの出力シーケンスを再分配することによ
り発生することができる。「再分配技術」は、「＋２，
−１，０，...」によって表され、「＋１，＋１，−
１，...」により表される拡張２ビットシーケンスとし
て再分配することができる３ビットのデータシーケンス
として示すことができる。再分配技術はまた、「＋１，
０」シーケンスとして再分配可能な２ビットシーケンス
「＋２，−１」として示すこともできる。なぜなら、
「＋１，＋１，−１」シーケンスの「＋１」及び「−
１」は相互に打ち消し合うからである。
【００５２】再分配技術は、各々の「−２」インクリメ
ントを２つの「−１」インクリメントに、各々の「＋
２」インクリメントを２つの「＋１」インクリメントに
変換し、また「＋１」インクリメントを「−１」インク
リメントと組み合わせるための、レジスタとロジック回
路とからなる単純な回路を必要とする。再分配の後、フ
ィルタデータワードFdwの移動（running）平均値は、フ
ィルタデータワードFdwのダイナミックレンジが微分デ
ータワードDdw及び予測デルタ周波数データワードDFdw
の両者のピーク値の半分に満たない場合には、変動しな
いままである。これが可能なのは、フィルタデータワー
ドFdwによって表される微分ジッタ成分ω［ジッタ］及
び誤差成分ω［誤差］のダイナミックレンジが、微分デ
ータワードDdw及び予測デルタ周波数データワードDFdw
のピーク値の僅かなフラクションに過ぎないと考えられ
るからである。
【００５３】上述したように、速度減算器24は速度積分
器26と相俟って、制御ループを形成する。制御ループ
は、微分デルタ周波数成分ω［デルタ 周波数］の値を
予測することにより、誤差成分ω［誤差］の値を最小限
のものとする。制御ループが一旦整定されたならば、誤
差成分ω［誤差］はゼロに近い値を持つように強制され
る。かくして、フィルタデータワードFdwは基本的に、
位相データワードの微分ジッタ成分ω［ジッタ］のみを
表すことになる。
【００５４】図１に示すように、速度減算器24及び速度
積分器26は１次高域フィルタ12として有効に機能し、低
周波のデルタ周波数成分ω［デルタ 周波数］を拒絶す
る一方で、高周波のジッタ成分ω［ジッタ］を受け入れ
る。相違はループ信号の次元にあり、これは「ボルト」
の代わりに「ラジアン／秒」となっている。
【００５５】図４にさらに示すように、速度積分器26は
微分ジッタ成分ω［ジッタ］と誤差成分ω［誤差］の両
者を含むフィルタデータワードFdwを受信し、フィルタ
データワードFdwを積分して予測デルタ周波数データワ
ードDFdwを生成するが、これは積分ジッタ成分Ｉ［ジッ
タ］及び積分誤差成分Ｉ［誤差］の両者を含むものであ
る。積分誤差成分Ｉ［誤差］は、微分デルタ周波数成分
ω［デルタ 周波数］の長期予測を表す。
【００５６】フィルタデータワードFdwは２つの成分を
有するが、予測デルタ周波数データワードDFdwに影響を
及ぼす唯一の成分は誤差成分ω［誤差］である。なぜな
ら誤差成分ω［誤差］は、制御ループの整定前に、非ゼ
ロの平均値を有するからである。速度積分器26は誤差成
分ω［誤差］の非ゼロ平均値を積分して、積分誤差成分
Ｉ［誤差］を生成する。他方、微分ジッタ成分ω［ジッ
タ］は、ゼロの平均値を有すると仮定される。従って、
積分ジッタ成分Ｉ［ジッタ］はゼロであると仮定され
る。
【００５７】速度積分器26は、各々のフィルタデータワ
ードFdwのカウント値を合計することにより、フィルタ
データワードFdwを積分する。速度積分器26の合計動作
は、次式によって数学的に表示することができる。
【００５８】
【数１】
【００５９】式中、VInt(xt)は時間xtで測定した予測デ
ルタ周波数データワードDFdwを表し、VSub(nt)は時間nt
におけるフィルタデータワードFdwを表し、ｘ及びｎは
整数であってｘ>>０であり、ｔはサンプリング周期であ
り（即ち1／15.625MHz）、Kfは制御ループの低周波数応
答を制御するスケーリング係数である（以下で詳述する
如き）。上記の式は、15.625MHzのクロック速度でフィ
ルタデータワードFdwのカウント値を累積する再帰的加
算機能を示している。
【００６０】スケーリング係数Kfは予め定義された定数
であり、制御ループの遮断周波数（応答）を定める。ス
ケーリング係数Kfの値は０より大きく、１より小さくな
ければならない。スケーリング係数Kfを選択する過程
は、フィルタの設計に際して遮断周波数を選択する技術
と非常に良く似ている。FDDIクロック同期装置のジッタ
特性を調べるためには、10Hzから１KHzの遮断周波数を
選択することができる。10Hz未満の周波数は推奨できな
い。なぜなら長いループ整定時間が必要となり、結果と
して長期間のテストとなるからである。１KHzよりも高
い周波数を選択することもまた望ましくない。なぜな
ら、微分ジッタ成分ω［ジッタ］が１KHz未満の周波数
成分を含む場合に、ジッタが過小評価されるからであ
る。
【００６１】速度積分器26はアップ／ダウンカウンタの
連鎖で実現することができ、その一方でスケーリング機
能は単に、カウンタ連鎖の出力からの「オフセットタッ
プアウト（offset-tap-out）」であることができる。例
えば、フィルタデータワードFdwのカウント値を合計す
るために８ビットカウンタの連鎖が用いられる場合に
は、予測デルタ周波数データワードDFdwは４つの高次ビ
ットから取り出すことができる。４つの高次ビットを用
いることにより、１／16のスケーリング係数を実現する
ことができる。
【００６２】フィルタデータワードFdwは、ここで参照
することによってその内容を本明細書中に取り入れる
「ステップ式クロック発生器の制御のための多重ビット
位相誤差入力を用いたデジタル位相同期ループ」と題す
る米国特許第5,056,054号に記載の如きパルス密度変調
（PDM）回路を用いることによりさらに処理して、２ビ
ットワードをもたらすことができる。このPDMデバイス
は再帰的加算技術を実現するものであり、速度減算器24
により必要とされるワードフォーマットに合わせるため
のコスト効率の良い技術である。
【００６３】上述したように、フィルタデータワードFd
wは基本的に、速度減算器24によって微分デルタ周波数
成分ω［デルタ 周波数］が除去された後は、微分ジッ
タ成分ω［ジッタ］を表している。この微分ジッタ成分
ω［ジッタ］は、位相データワードPdwのジッタ成分θ
［ジッタ］の微分値を表すものであり、元のジッタ成分
θ［ジッタ］を得るためには時間に関して積分されねば
ならない。
【００６４】図２を参照すると、微分ジッタ成分ω［ジ
ッタ］を積分するジッタ積分器18は、次の式によって概
要を示すことができる。
【００６５】
【数２】
【００６６】式中、JInt(xt)は時間xtで測定したジッタ
データワードJdwを表し、Ivalは以下で詳述する積分定
数を表し、VSub(nt)は時間ntにおけるフィルタデータワ
ードFdwを表し、ｘ及びｎは整数であってｘ>>０であ
り、ｔはサンプリング周期（即ち1／15.625MHz）であ
る。
【００６７】上記の式は再帰的加算機能を示すものであ
り、これは15.625MHzのクロック速度においてフィルタ
データワードFdwのカウント値を合計するのに用いられ
るものであって、かくしてジッタデータワードJdwは時
間ｘにおける回復クロックの相対位相位置を表すように
なる。ジッタデータワードの次元はラジアンで表され、
その場合に各カウントは0.0327ラジアンに等しい。
【００６８】速度積分器26（図４）の場合と同様に、本
発明の好ましい実施例においては、ジッタ積分器18はア
ップ／ダウンカウンタ連鎖として実現することができ
る。ハードウェア的な実現の目的のために、積分定数Iv
alはカウンタ連鎖における上位桁あふれと下位桁あふれ
の両者を防止する値へと初期化されねばならない。積分
定数Ivalは任意の値に設定することができ、これは回復
クロック信号の絶対位相遅延の真の値を反映しなければ
ならない訳ではない。事実、絶対位相の情報は、ジッタ
抽出の処理に際して失われている。
【００６９】本発明においては、ジッタデータワードJd
wは回復クロック信号からの絶対位相情報を含んでいな
い。一般に、絶対位相情報はジッタ測定に必要ではな
い。例えば、回復クロック信号のピークピークジッタ値
を測定するためには、測定結果はジッタデータワードJd
wの最大カウント値からジッタデータワードJdwの最小カ
ウント値を減算することによって評価される。ジッタ積
分器がカウンタ連鎖によって実現される場合、積分定数
Ivalはカウンタ連鎖の中央カウントに設定することがで
きる。
【００７０】通常の動作の下では、積分定数Ivalはジッ
タデータワードJdwの中央値（又は平均値）を規定す
る。積分定数Ivalの値がジッタ積分器18の全出力レンジ
の中央である場合には、歪のないピークジッタ読み取り
をもたらすことができる。しかしながら、システムクロ
ックの周波数が小位相や周波数ヒットなどの干渉を含む
場合には、ジッタデータワードJdwの平均値はドリフト
して、ジッタ積分器18のダイナミックレンジを大きく減
少させうる新たな値となる。これは実際上、ジッタの読
み取りのピークを歪ませ得るものである。この現象は、
誤差成分ω［誤差］の非ゼロの平均値（小位相又は周波
数ヒットに基づく）がジッタ積分器18により積分されて
いることに起因するものである。
【００７１】この問題は、ジッタ積分器18に「忘却（fo
rgetting）係数」を導入することによって解決すること
ができる。「忘却係数」は、ジッタデータワードJdwの
カウント値を中央カウントへと向けて周期的に減少させ
る簡単な回路（図２には示していない）であることがで
きる。同様の等価なアプローチは、理想積分器に抵抗性
（損失）経路を含めることである。「忘却係数」技術
は、小位相又は周波数ヒットの後に、ジッタデータワー
ドJdwの平均値を積分定数Ivalのあたりにセンタリング
することを可能にする。
【００７２】上記したジッタ抽出回路10は、カウンタ、
加算器、及びレジスタといった、在来の個別の回路構成
ブロックで構成することができる。好ましい実施例で
は、ジッタ抽出回路10はナショナルセミコンダクタ社の
Player+TMモデルNo. DP83257の如きクロック同期回路
と、並列バスを介してインタフェースされる。この並列
バスは、内部データポートPAPを介して位相データワー
ドを提供する。この実現方法は、クロック同期装置を製
造するための実際的なテストプラットホームを提供す
る。ジッタ抽出回路はチップ外であるため、通信ポート
用のハードウェアに関するものを除いては、基本的なク
ロック同期機能に関して付加されるコストはない。
【００７３】第１の代替的な実施例においては、汎用コ
ンピュータ（図２には示していない）及びジッタ抽出プ
ログラムを、巡回位相微分器14、速度減算器24、速度積
分器26、及びジッタ積分器18の代わりに用いることがで
きる。汎用コンピュータを用いる場合には、ジッタ抽出
プログラムはコンピュータに対し、現在の位相データワ
ードを前述したクロック同期装置から読み取り、現在の
位相データワードを格納し、前に格納した位相データワ
ードを現在の位相データワードから減算して、微分位相
データワードを生成するように指令する。次いで予測デ
ルタ周波数データワードが微分位相データワードから減
算されて、フィルタデータワードが生成される。フィル
タデータワードは合計されて、予測デルタ周波数データ
ワードとジッタデータワードの両者が生成される。
【００７４】汎用コンピュータの使用は、コンピュータ
の演算速度の限界に基づき、スループットの問題を生じ
うる。スループットの問題に遭遇した場合には、汎用コ
ンピュータはシングルショットモードで動作することが
でき、その場合にはジッタ抽出用ソフトウェアは、位相
データワードのシーケンスが捕捉された後に実行され
る。
【００７５】シングルショットモードはジッタデータワ
ードの連続的な出力をもたらすものではないが、シング
ルショットモードは、前述した基準クロック同期装置の
過渡的ジッタ特性を分析するのに特に有用である。例え
ば、クロック同期装置が入力データビットストリームを
獲得中の場合には、ジッタ抽出回路10はジッタ測定値を
得ることができない。なぜならデルタ周波数成分ω［デ
ルタ 周波数］の長期平均を予測するための十分な時間
又はデータがないからである。他方、シングルショット
モードは、予測デルタ周波数成分ω［デルタ 周波数］
を位相データワードに印加することを許容する。なぜな
らシングルショットモードは非リアルタイム処理だから
である。
【００７６】汎用コンピュータをジッタ抽出プログラム
と共に用いることにより、クロック同期装置のジッタの
テストに関するコスト効率の良い解決策が提供される。
汎用コンピュータを用いた実施形態がジッタ抽出回路10
と共に実施に移される場合には、連続的及び過渡的の両
方のジッタ測定能力を備えて、完全なジッタ分析装置を
構築することができる。
【００７７】位相データワードに加えて、前記で参照し
たクロック同期装置はまた、15.625メガワード／秒の速
度で８ビットの周波数データワードを発生する。各々の
周波数データワードは、受信クロックとローカル基準ク
ロックとの間の周波数差を表す。可能な範囲は０から25
5（８ビット、256カウント）であり、これは1.3ppm／秒
に等しい。
【００７８】第２の代替実施例においては、平均化され
た周波数データワードを予測デルタ周波数データワード
の代わりに用いることができる。これは、予測デルタ周
波数データワードが、周波数データワードの長期平均の
値を引き写しているからである。周知の回路を用いて周
波数データワードを平均化することにより、速度積分器
26を排除することができる。
【００７９】前述したように、ジッタを測定することは
込み入った作業であり、テスト機構の周囲に精巧な試験
設備を必要とする。従って、ジッタ抽出回路10及び前記
参照した基準クロック同期装置の両者を単一の集積回路
上に取り込むことにより、各々の集積回路についてのジ
ッタ測定を容易且つ費用を掛けずにもたらすことができ
る。この付加価値型の特徴はまた、製造環境においては
既存のATE（自動試験装置）に対して外的なジッタ抽出
用ハードウェアを付加することが不可能な場合に、クロ
ック同期機能のテスト可能性を増大させる。
【００８０】上述したように、微分位相データワードは
「超高周波PLL用デジタル符号化位相−周波数変換器」
と題する前記米国特許出願第681,095号において[4]の下
に用いられている信号UP PI及びEN PIの引き写しであ
る。加えて、巡回位相微分器14の機能は、この米国特許
出願の位相−周波数変換器の機能の逆である。この引き
写しの結果、ジッタ抽出回路10をクロック同期装置に対
する外付けのものとして構築することが可能となる。さ
らにまた、ジッタデータを標準的なインタフェースバス
を介して送ることにより、システム接続の数を最小限に
保つことができる。
【００８１】先に示した通り、巡回位相微分器14及び速
度積分器26といった幾つかの回路ブロックは、ジッタ抽
出回路10が集積回路クロック同期装置の集積部分として
構築された場合には、冗長なものである。巡回位相微分
器14及び速度積分器26は、動作を犠牲にすることなしに
排除することができる。加えて、位相データワードを発
生することと、オンチップのジッタ抽出回路との間に
は、実施に際して対立するようなものは何もない。従っ
て、外部のジッタ抽出ソフトウェアに対するインタフェ
ースが必要とされる場合には、位相データワードを集積
アプローチに含めることができる。ジッタ抽出回路がオ
ンチップの実施形態についてはコストが主要な関心事で
あり、何らかの型式の平均化回路の後に、予測デルタ周
波数データワードの代わりに周波数データワードを用い
ることができる。
【００８２】図５は、読み取りプロセッサを備えた本発
明のジッタ抽出回路10のブロック図を示している。図５
に示されているように、前述したジッタ抽出回路10に加
えて、ジッタ抽出回路10はまた、ジッタデータワードJd
wを操作する読み取り回路28を含むことができる。操作
された結果は、「ピークピーク追尾（tracker）」及び
「RMSコンバータ」のような種々の形態でジッタ統計を
示すことができるものであり、提示のためにパーソナル
コンピュータへと送られることができる。
【００８３】本発明の実施においては、本明細書に記載
した構成に対する種々の代替を用いることができること
が理解されねばならない。特許請求の範囲は本発明を規
定することを意図したものであり、請求項の範囲内の構
成及びその均等物がそれによってカバーされることが意
図されている。
【００８４】
【発明の効果】以上の如く本発明のジッタ抽出回路は、
クロック同期装置からの回復クロック出力を必要とせず
に、ジッタを含むクロック同期装置からのデジタル位相
データワードの連続ストリームをジッタデータワードへ
と変換し、これをＰＣの如き低コストのテスト装置によ
って迅速、正確に解釈してジッタ統計を生成することが
できる。
【図面の簡単な説明】
【図１】入力位相信号Psについて動作している本発明の
ジッタ抽出回路10の概念的な表示を示す概略図である。
【図２】本発明により回復クロック信号（図２には示し
ていない）の測定を行うジッタ抽出回路10の実施例を示
す概略ブロック図である。
【図３】本発明による巡回位相微分器14のブロック図で
ある。
【図４】本発明による制御ループ16のブロック図であ
る。
【図５】読み取りプロセッサを備えた本発明のジッタ抽
出回路10のブロック図である。
【符号の説明】
10 ジッタ抽出回路 12 高域フィルタ 14 巡回位相微分器 16 制御ループ 18 ジッタ積分器 20 位相遅延回路 22 位相減算器 24 速度減算器 26 速度積分器 28 読み取り回路

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 回復クロック信号のジッタを測定するた
    めのジッタ抽出回路であって、 外部で発生された位相データワードを微分して微分位相
    データワードを生成する巡回位相微分器と、 デルタ周波数成分を予測し微分位相データワードから除
    去してフィルタデータワードを生成する制御ループと、
    及びフィルタデータワードを積分してジッタデータワー
    ドを生成するジッタ積分器とからなり、 回復クロック信号のジッタがジッタデータワードの統計
    により求められるジッタ抽出回路。
  2. 【請求項２】 前記巡回位相微分器が、 現在の位相データワードを受信し、これに応じて前に受
    信した位相データワードを発生する位相遅延回路と、及
    び現在の位相データワード及び前に受信した位相データ
    ワードの両者を受信し、前に受信した位相データワード
    を現在の位相データワードから減算して微分位相データ
    ワードを生成する位相減算器からなる、請求項１のジッ
    タ抽出回路。
  3. 【請求項３】 前記制御ループが、 微分位相データワードと予測デルタ周波数データワード
    の両者を受信し、予測デルタ周波数データワードを微分
    位相データワードから減算してフィルタデータワードを
    生成する速度減算器と、及びフィルタデータワードを受
    信し、フィルタデータワードを積分して予測デルタ周波
    数データワードを生成する速度積分器とからなり、 予測デルタ周波数データワードがデルタ周波数成分の予
    測を表す、請求項２のジッタ抽出回路。
  4. 【請求項４】 前記速度積分器と前記速度減算器との間
    に接続され、予測デルタ周波数データワードのワードサ
    イズを減少させるパルス密度変調回路をさらに含む、請
    求項３のジッタ抽出回路。
  5. 【請求項５】 正の１よりも大きなカウント値を有する
    フィルタデータワードを正の１のカウント値を有する一
    連の等価なフィルタデータワードへと変換し、正の１の
    カウント値を負の１のカウント値と組み合わせてゼロの
    カウント値を生成させる再分配回路をさらに含む、請求
    項４のジッタ抽出回路。
  6. 【請求項６】 負の１よりも小さなカウント値を有する
    フィルタデータワードを負の１に等しいカウント値を有
    する一連の等価なフィルタデータワードへと変換し、正
    の１のカウント値を負の１のカウント値と組み合わせて
    ゼロのカウント値を生成させる再分配回路をさらに含
    む、請求項４のジッタ抽出回路。
  7. 【請求項７】 ジッタデータワードを周期的に減少させ
    て修正ジッタデータワードを生成する忘却回路をさらに
    含む、請求項５のジッタ抽出回路。
  8. 【請求項８】 修正ジッタデータワードを操作して回復
    クロック信号のジッタ統計を生成する読み取り回路をさ
    らに含む、請求項７のジッタ抽出回路。
  9. 【請求項９】 前記速度積分器が一連のフィルタデータ
    ワードのカウント値を合計して予測デルタ周波数データ
    ワードを生成する、請求項８のジッタ抽出回路。
  10. 【請求項１０】 前記ジッタ積分器が一連のフィルタデ
    ータワードのカウント値を合計してジッタデータワード
    を発生する、請求項９のジッタ抽出回路。
  11. 【請求項１１】 回復クロック信号のジッタを測定する
    ための方法であって、 外部で発生された位相データワードを微分して微分位相
    データワードを生成する段階と、 微分位相データワードからデルタ周波数成分を除去して
    フィルタデータワードを生成する段階と、及びフィルタ
    データワードを積分してジッタデータワードを生成する
    段階とからなり、 回復クロック信号のジッタがジッタデータワードの長期
    平均を測定することにより求められる方法。
  12. 【請求項１２】 前記微分を行う段階がさらに、 現在の位相データワードを受信し、これに応じて前に受
    信した位相データワードを発生する段階と、及び現在の
    位相データワードと前に受信した位相データワードの両
    者を受信し、前に受信した位相データワードを現在の位
    相データワードから減算して微分位相データワードを生
    成する段階とからなる、請求項１１の方法。
  13. 【請求項１３】 前記除去を行う段階がさらに、 微分位相データワードと予測デルタ周波数データワード
    の両者を受信し、予測デルタ周波数データワードを微分
    位相データワードから減算してフィルタデータワードを
    生成する段階と、及びフィルタデータワードを受信し、
    フィルタデータワードを積分して予測デルタ周波数デー
    タワードを生成する段階とからなり、 予測デルタ周波数データワードがデルタ周波数成分の予
    測を表す、請求項１２の方法。
  14. 【請求項１４】 １より大きなカウント値を有するフィ
    ルタデータワードを一連のフィルタデータワードへと変
    換する再分配回路をさらに含み、一連のフィルタデータ
    ワードの各々のフィルタデータワードが１に等しいカウ
    ント値を有する、請求項１のジッタ抽出回路。
  15. 【請求項１５】 ジッタデータワードを周期的に減少さ
    せて修正ジッタデータワードを生成させる忘却回路をさ
    らに含む、請求項１のジッタ抽出回路。
  16. 【請求項１６】 修正ジッタデータワードを操作して回
    復クロック信号のジッタ統計を生成する読み取り回路を
    さらに含む、請求項１のジッタ抽出回路。
JP31522493A 1992-12-15 1993-12-15 回復クロック信号のジッタの測定装置及び方法 Expired - Lifetime JP3916679B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US991850 1992-12-15
US07/991,850 US5402443A (en) 1992-12-15 1992-12-15 Device and method for measuring the jitter of a recovered clock signal

Publications (2)

Publication Number Publication Date
JPH06324095A true JPH06324095A (ja) 1994-11-25
JP3916679B2 JP3916679B2 (ja) 2007-05-16

Family

ID=25537643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31522493A Expired - Lifetime JP3916679B2 (ja) 1992-12-15 1993-12-15 回復クロック信号のジッタの測定装置及び方法

Country Status (4)

Country Link
US (1) US5402443A (ja)
EP (1) EP0602884A1 (ja)
JP (1) JP3916679B2 (ja)
CA (1) CA2111452A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006017710A (ja) * 2004-06-29 2006-01-19 Agilent Technol Inc ジッタの周波数応答を計測する方法
JP2008259089A (ja) * 2007-04-09 2008-10-23 Nippon Telegr & Teleph Corp <Ntt> Ｃｄｒ回路
JP2009506344A (ja) * 2005-08-29 2009-02-12 テクトロニクス・インコーポレイテッド 期待確率によるビデオ・ピーク・ジッタの測定及び表示
JPWO2007123055A1 (ja) * 2006-04-20 2009-09-03 株式会社アドバンテスト 試験装置、試験方法、ジッタフィルタ回路、及びジッタフィルタ方法
JP2009250644A (ja) * 2008-04-02 2009-10-29 Nippon Telegr & Teleph Corp <Ntt> ジッタ検出回路

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903605A (en) * 1995-03-30 1999-05-11 Intel Corporation Jitter detection method and apparatus
US5748672A (en) * 1995-08-11 1998-05-05 Cenrad, Inc. System for measuring jitter in a non-binary digital signal
US5757652A (en) * 1995-12-21 1998-05-26 Tektronix, Inc. Electrical signal jitter and wander measurement system and method
US5754437A (en) * 1996-09-10 1998-05-19 Tektronix, Inc. Phase measurement apparatus and method
US6088415A (en) * 1998-02-23 2000-07-11 National Semiconductor Corporation Apparatus and method to adaptively equalize duty cycle distortion
US7263150B2 (en) * 2001-03-20 2007-08-28 Advantest Corp. Probability estimating apparatus and method for peak-to-peak clock skews
JP2004021316A (ja) * 2002-06-12 2004-01-22 Fujitsu Ltd 通信方法、電子機器、および通信プログラム
US7437624B2 (en) * 2002-09-30 2008-10-14 Lecroy Corporation Method and apparatus for analyzing serial data streams
US20040123018A1 (en) * 2002-09-30 2004-06-24 Martin Miller Method and apparatus for analyzing serial data streams
US7519874B2 (en) * 2002-09-30 2009-04-14 Lecroy Corporation Method and apparatus for bit error rate analysis
CN100357935C (zh) * 2004-08-27 2007-12-26 鸿富锦精密工业（深圳）有限公司 泛用型抖动分析系统及方法
CN100468997C (zh) * 2004-10-08 2009-03-11 鸿富锦精密工业（深圳）有限公司 抖动图形产生装置及方法
US20080247451A1 (en) * 2007-03-13 2008-10-09 Advantest Corporation Measurement apparatus, measurement method, test apparatus, electronic device, and recording medium

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3711773A (en) * 1970-07-09 1973-01-16 Hekimian Laboratories Inc Phase jitter meter
US3778704A (en) * 1973-04-02 1973-12-11 Telecommunications Technology Technique for directly measuring a signal-to-noise ratio of a communication circuit
DE2846271C2 (de) * 1978-10-24 1981-01-08 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltung zur Ermittlung des Phasenjitters von Digitalsignalen
EP0166839B1 (fr) * 1984-06-29 1989-05-17 International Business Machines Corporation Procédé et dispositif de mesure de la gigue de phase d'un canal de transmission
JPS62284268A (ja) * 1986-06-02 1987-12-10 Advantest Corp 時間間隔分析装置
IT1210836B (it) * 1987-06-26 1989-09-29 Sip Strumento per la misura del rumore di fase di segnali analogici
JP2658221B2 (ja) * 1988-07-27 1997-09-30 日本電気株式会社 位相制御方式
US4975634A (en) * 1989-04-07 1990-12-04 General Signal Corporation Jitter measurement device
GB2242800B (en) * 1990-04-03 1993-11-24 Sony Corp Digital phase detector arrangements
US5056054A (en) * 1990-05-02 1991-10-08 National Semiconductor Corporation Digital phase locked loop utilizing a multi-bit phase error input for control of a stepped clock generator
FR2668323B1 (fr) * 1990-10-17 1993-01-15 Telecommunications Sa Dispositif de reduction de la gigue due aux sauts de pointeurs dans un reseau de telecommunications numeriques.
US5224125A (en) * 1991-04-05 1993-06-29 National Semiconductor Corporation Digital signed phase-to-frequency converter for very high frequency phase locked loops
US5132633A (en) * 1991-05-21 1992-07-21 National Semiconductor Corporation PLL using a multi-phase frequency correction circuit in place of a VCO
US5239561A (en) * 1991-07-15 1993-08-24 National Semiconductor Corporation Phase error processor
US5351275A (en) * 1991-07-15 1994-09-27 National Semiconductor Corporation Digital serial loop filter for high speed control systems
US5295079A (en) * 1991-07-18 1994-03-15 National Semiconductor Corporation Digital testing techniques for very high frequency phase-locked loops
US5241285A (en) * 1991-10-03 1993-08-31 Apogee Electronics Corporation Phase locked loop reference slaving circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006017710A (ja) * 2004-06-29 2006-01-19 Agilent Technol Inc ジッタの周波数応答を計測する方法
JP2009506344A (ja) * 2005-08-29 2009-02-12 テクトロニクス・インコーポレイテッド 期待確率によるビデオ・ピーク・ジッタの測定及び表示
JPWO2007123055A1 (ja) * 2006-04-20 2009-09-03 株式会社アドバンテスト 試験装置、試験方法、ジッタフィルタ回路、及びジッタフィルタ方法
JP2008259089A (ja) * 2007-04-09 2008-10-23 Nippon Telegr & Teleph Corp <Ntt> Ｃｄｒ回路
JP2009250644A (ja) * 2008-04-02 2009-10-29 Nippon Telegr & Teleph Corp <Ntt> ジッタ検出回路

Also Published As

Publication number Publication date
CA2111452A1 (en) 1994-06-16
US5402443A (en) 1995-03-28
EP0602884A1 (en) 1994-06-22
JP3916679B2 (ja) 2007-05-16

Similar Documents

Publication Publication Date Title
JPH06324095A (ja) 回復クロック信号のジッタの測定装置及び方法
US7436333B2 (en) Asynchronous sample rate converter
US7965143B2 (en) Digital phase detector and phase-locked loop
JPH06188870A (ja) クロック再生器
JP5086014B2 (ja) データリカバリ方法およびデータリカバリ回路
US5469466A (en) System for highly repeatable clock parameter recovery from data modulated signals
US8204613B2 (en) Method and apparatus with multimedia interface for generating audio clock
CN110768662B (zh) 异步数据恢复
US7986176B2 (en) Clock generating apparatus and clock generating method
US5155446A (en) Digital FSK demodulator
KR100532370B1 (ko) 전 주기 보상 기능을 갖는 광 디스크 재생장치 및 그의 동작방법
US20130170667A1 (en) Clock regeneration circuit and digital audio reproduction device
Hong et al. BER estimation for serial links based on jitter spectrum and clock recovery characteristics
US9252785B2 (en) Clock recovery for a data receiving unit
US7599400B2 (en) Methods and systems for reducing waiting-time jitter
US20040252800A1 (en) Multi-channel line interface unit with on-chip clock management
JPH08102763A (ja) ジッタ測定装置
US7079614B2 (en) Method of generating a measure of a mistiming and apparatus therefor
US20040252713A1 (en) Channel status management system for multi-channel LIU
US20230223946A1 (en) Analog-to-digital converter to identify properties of transmitted signals
CN107566690B (zh) 一种去除展频的系统及方法
JP3857011B2 (ja) ディジタルハイパスフィルタおよびディジタルハイパスフィルタを用いたジッタ測定器
Liu et al. Entropy minimization based synchronization algorithm for underwater acoustic receivers
EP1594248A1 (en) Sample rate adjustment
JP2734287B2 (ja) サンプリングクロック情報生成回路

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050928

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20051003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060830

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070207

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140216

Year of fee payment: 7

EXPY Cancellation because of completion of term