CN102025366A - 等占空比时钟的分频时钟切换方法及分频器 - Google Patents

Abstract

本发明公开了一种等占空比时钟的分频时钟切换方法及等占空比时钟分频器。计数器根据输入的第一分频系数对所述源时钟进行分频，获得并输出第一分频时钟，第一分频系数对应的计数周期为第一计数周期；计数器的输入由第一分频系数切换为第二分频系数，切换的时刻所在的计数周期为当前计数周期；在计数器将第一计数周期切换为第二分频系数对应的第二计数周期的第一时刻，或在第一时刻之前半个源时钟周期的第二时刻，计数器由第一分频系数对源时钟进行分频切换为根据输入的第二分频系数对源时钟进行分频，并输出第二分频时钟。本发明能实现各分频时钟之间的平滑无缝切换。

Description

等占空比时钟的分频时钟切换方法及分频器

技术领域

本发明涉及集成电路中的数字时钟，尤其涉及一种等占空比时钟的分频时钟实现平滑无缝切换的切换方法及具备相应功能的分频器。

背景技术

近年来，随着便携式消费电子产品的功能全面化，便携式电子产品应用场景多种多样、需要运行的频率也越来越高。为了省电，便携式电子产品中针对不同的应用场景设定了不同的运行频率；为了提高运行效率，双通道同步动态随机存储器(DDR SDRAM)等模块会用到时钟的上升沿和下降沿；不同的应用场景运行的外设不一样(不同外设运行的最高时钟频率不同)，为了不影响外设的运行则在频率切换时不能出现高频率的脉冲(2分频切换到3分频时出现1分频的脉冲等)。因此，如何提供高速的、可实时平滑无缝切换的、等占空比的驱动时钟就成为集成电路设计中需要考虑的一个重要因素。

参见图1，可以更直观的理解平滑切换的概念。

图1中clk_i是输入时钟，divider是分频系数，clk_o是平滑切换后的输出时钟，clk_o1是没有平滑切换的时钟。从图1中可以看出，从2分频时钟(对应的分频系数为1)切换到3分频时钟(对应的分频系数为2)时，clk_o没有出现1分频时钟(即输入时钟clk_i)，为平滑切换；而clk_o1在从2分频时钟切换到3分频时钟时出现了1分频的时钟信号，没有实现平滑切换。

图2是一个公知的等占空比时钟分频器结构示意图(1～4分频可选)，它包括一个计数器counter1，此计数器可输出2、3、4分频的等占空比时钟；三个时钟选择单元CLKSEL11、CLKSEL12和CLKSEL13。其中CLK_I1是输入时钟，即源时钟；CLK_12、CLK_13和CLK_14分别是CLK_I1的2分频、3分频、4分频等占空比时钟，CLK_O1为分频器输出的目的时钟。当SEL11为高电平时，时钟选择单元CLKSEL11输出时钟CLK_14，否则输出时钟CLK_13；当SEL12为高电平时，时钟选择单元CLKSEL12输出时钟CLK_12，否则输出时钟CLK_I1；当SEL13为高电平时，时钟选择单元CLKSEL13输出时钟CLK_16，否则输出时钟CLK_15。

在图2中，如果分频后的4个时钟在切换时，在切换瞬间会产生不必要的毛刺信号，从而不能实现时钟之间的无缝切换，但要实现分频后4个时钟之间的无缝切换，每一个时钟选择单元必须使用特殊的时钟切换单元，所以需要在CLKSEL11、CLKSEL12和CLKSEL13这三个时钟选择单元中各包含一套无缝切换电路。

故现有技术中，时钟分频器可实现输出分频比可变、实时无缝切换的等占空比时钟，但是有两个非常明显的缺点：

其一：要实现无缝切换，当产生1～4分频时钟时，必须由3套无缝切换电路来实现，如果是需要产生1～8分频可调的分频时钟，则需要7套无缝切换电路，同理，分频系数越多，需要的无缝切换电路也越多；

其二：不能实现平滑切换，即目的时钟在高分频系数切换时会引入低分频的时钟，如3分频切换到4分频时会引入1分频时钟的脉冲等。

这两个缺点不仅增加了设计的复杂度、电路的规模，造成功耗的增加，而且不能平滑切换可能会造成系统死机等严重后果。对于有同步需求的时钟而言，上述无缝切换电路也加大了布局布线的难度。

发明内容

本发明实施例提供一种等占空比时钟的分频时钟切换方法，通过优化计数器的计数顺序及计数周期生成相应分频时钟后，能实现分频时钟之间的平滑无缝切换。

本发明实施例提供的具体技术方案如下：

一种等占空比时钟的分频时钟的切换方法，分频时钟由一个二进制计数器产生，计数器的输入为一个作为源时钟的等占空比时钟以及分频时钟的分频系数；计数器根据源时钟和分频系数对源时钟的时钟周期进行计数，获得计数周期；所述方法包括：

计数器根据输入的第一分频系数对所述源时钟进行分频，获得并输出第一分频时钟，第一分频系数对应的计数周期为第一计数周期；

计数器的输入由第一分频系数切换为第二分频系数，切换的时刻所在的计数周期为当前计数周期；

在计数器将第一计数周期切换为第二分频系数对应的第二计数周期的第一时刻，或在第一时刻之前半个源时钟周期的第二时刻，计数器由第一分频系数对源时钟进行分频切换为根据输入的第二分频系数对源时钟进行分频，并输出第二分频时钟；第一时刻为所述当前计数周期的下一个计数周期的第一个时钟跳变沿时刻。

本发明实施例还提供一种等占空比时钟分频器，能生成各种分频系数的分频时钟，并实现分频时钟之间的平滑无缝切换后输出。

本发明实施例提供的具体技术方案如下：

一种等占空比时钟分频器，包括：分频时钟选择信号生成单元和计数器；

分频时钟选择信号生成单元，用于为每一种分频时钟生成对应的分频系数输入到所述计数器，控制计数器生成对应分频时钟输出；

计数器，用于根据一个作为源时钟的等占空比时钟以及分频时钟选择信号生成单元输入的分频系数对源时钟进行分频，获得并输出分频时钟；

计数器根据输入的第一分频系数对源时钟进行分频，获得并输出第一分频时钟，第一分频系数对应的计数周期为第一计数周期；

计数器的输入由第一分频系数切换为第二分频系数，切换的时刻所在的计数周期为当前计数周期；

在计数器将第一计数周期切换为第二分频系数对应的第二计数周期的第一时刻，或在第一时刻之前半个源时钟周期的第二时刻，所述计数器由第一分频系数对所述源时钟进行分频切换为根据输入的第二分频系数对所述源时钟进行分频，并输出第二分频时钟；所述第一时刻为所述当前计数周期的下一个计数周期的第一个时钟跳变沿时刻。

本发明有益效果如下：

本发明通过优化计数器的计数顺序，达到了分频系数实时可调且输出平滑无缝切换的分频时钟。同常用的等占空比时钟分频器相比，本发明主要优点如下：

本发明在实现常用的等占空比时钟分频器所有功能外，通过优化计数器的计数顺序生成相应分频时钟后，能实现分频时钟之间的平滑切换，解决了现有技术中不能在不同分频时钟之间平滑切换的问题。

采用本发明，省去了现有技术中需要的无缝切换电路，使得时钟分频器相应的实现电路简单有效，面积小而且省电。在转换成寄存器传输级网表时对综合工具的约束很少，只需对输入源时钟加约束即可；而现有技术中常用的分频器还需要额外对分频后的时钟加约束(无缝切换电路中的寄存器的驱动时钟需要约束)。

本发明时钟分频器相应的实现电路在非1分频时都使用同一个端口输出时钟信号，在输出时钟和输入源时钟之间有同步要求的电路中可大大减少布局布线工具在做时钟树时的工作量。

附图说明

图1为分频时钟之间平滑切换及非平滑切换时对应的输出时钟示意图；

图2为现有技术等占空比时钟分频器模块结构示意图；

图3为本发明实施例提供的生成5分频时钟的示意图；

图4为本发明实施例提供的从3分频时钟切换到4分频时钟时输出的相关时钟示意图；

图5为本发明实施例提供的等占空比时钟分频器结构示意图之一；

图6为本发明实施例提供的等占空比时钟分频器结构示意图之二；

图7为本发明实施例提供的等占空比时钟分频器结构示意图之三。

具体实施方式

下面结合附图，用具体实施例对本发明提供的等占空比时钟的分频时钟生成方法、切换方法及相应的等占空比时钟分频器结构进行详细阐述。

本发明实施例提供的等占空比时钟的分频时钟生成方法为：

分频时钟由一个二进制计数器产生，所述计数器的输入为一个作为源时钟的等占空比时钟以及所述分频时钟的分频系数；

根据计数器的计数值的第i位的变化，对应生成等占空比时钟的分频时钟；第i位为预先设定的所述计数器的计数值中的任意一位。

当生成奇数分频时钟时，所述第i位的变化为：

A)计数器的计数值的第i位按照先连续保持X个高电平，再连续保持所述X+1个低电平的规律变化；

B)或者，计数器的第i位按照先连续保持X+1个低电平，再连续X个高电平的规律变化；

C)或者，计数器的计数值的第i位按照先连续保持X个低电平，再连续保持X+1个高电平的规律变化；

D)或者，计数器的第i位按照先连续保持X+1个高电平，再连续X个低电平的规律变化；

X等于奇数分频对应的分频系数除以2；

当第i位的变化为A)或B)时，奇数分频时钟由与根据计数器的第i位的电平生成的第一时钟，以及由第一时钟延迟所述源时钟的半个周期后的第二时钟进行“或运算”生成；

当所述第i位的变化为C)或D)时，奇数分频时钟由与根据计数器的第i位的电平生成的第一时钟，以及由第一时钟延迟所述源时钟的半个周期后的第二时钟进行“与运算”生成；

当生成偶数分频时钟时，计数器的计数值的第i位按照先连续保持Y个高电平再连续保持Y个低电平的规律变化；或者计数器的计数值的第i位按照先连续保持Y个低电平，再连续保持Y个高电平的规律变化；所述Y等于偶数分频对应的分频系数加1后除以2；偶数分频时钟为根据所述计数器的计数值的第i位的电平生成的第一时钟。

现有技术中，有时将输入的源时钟作为1分频时钟；为方便描述，本申请中，生成的分频时钟是指2分频及其以上的分频时钟，且第N分频的分频系数为N-1，N≥2。

其中，第i位为预先设定的计数器的计数值中的任意一位。

假设第i位为计数器的计数值的最低位，举例说明如下：

当生成2分频时钟时，其对应的分频系数为1，计数器的计数顺序可以是：00→11→00；

当生成3分频时钟时，其对应的分频系数为2，计数器的计数顺序可以是：00→01→11→00；

当生成4分频时钟时，其对应的分频系数为3，计数器的计数顺序可以是：00→10→01→11→00；

当生成5分频时钟时，其对应的分频系数为4，计数器的计数顺序可以是：000→010→001→011→101→000；

……

依照上述变化规律，对任意分频时钟，都可以确定出相应的计数器的计数顺序，且该顺序不是唯一的，只要满足上述规律即可。

当二进制计数器采用上述计数规律后，对于偶数分频时钟，根据第i位的变化对应生成的第一时钟即为对应的分频时钟。沿用上例，对于2分频时钟，其对应的计数器的计数顺序为：00→11→00，最低位的变化顺序为0→1→0；设定“0”为高电平“1”为低电平，或者设定“1”为高电平“0”为低电平，即得到对应的2分频时钟；同理，对于4分频时钟，其对应的计数器的计数顺序为：00→10→01→11→00，最低位的变化顺序为0→0→1→1→0；设定“0”为高电平“1”为低电平，或者设定“1”为高电平“0”为低电平，即得到对应的4分频时钟。

对于奇数分频时钟，则需要由根据第i位的变化对应生成的第一时钟以及由该第一时钟延迟源时钟的半个周期后对应的第二时钟组合生成。

参见图3，为根据本发明上述方法生成的5分频时钟示意图，图3中：

CLK_I2：为输入的源时钟；

SEL21[2:0]：为三位宽的分频时钟选择信号，用于选择对应的分频时钟输出(每一种分频时钟对应唯一的分频时钟选择信号)；图3中，表示分频时钟选择信号采用表示选择5分频时钟输出(分频系数为4)的对应信号；

counter2[2:0]：为三位宽的计数器，当输出5分频时钟时，其对应的计数值的计数顺序为：000→010→001→011→101→000；

～counter2[0]：为根据上述计数器的计数值的最低位的变化，生成的对应第一时钟，其中“0”设置为高电平，“1”设置为低电平；

DIV_DLY：为根据生成的第一时钟延迟源时钟的半个周期后对应的第二时钟；

CLK_O2：为根据第一时钟和第二时钟进行“或运算”处理后得到的5分频时钟。

采用本发明上述分频时钟生成方法生成的对应分频时钟之间进行切换时，通过简单的控制即可实现平滑无缝切换。不失一般性，假设当前计数器输出第一分频时钟，当需要切换到第二分频时钟时，具体方法为：

分频时钟由一个二进制计数器产生，计数器的输入为一个作为源时钟的等占空比时钟以及所述分频时钟的分频系数；计数器根据所述源时钟和分频系数对源时钟的时钟周期进行计数，获得计数周期；

计数器根据输入的第一分频系数对所述源时钟进行分频，获得并输出第一分频时钟，第一分频系数对应的计数周期为第一计数周期；

计数器的输入由第一分频系数切换为第二分频系数，切换的时刻所在的计数周期为当前计数周期；

在计数器将第一计数周期切换为第二分频系数对应的第二计数周期的第一时刻，或在第一时刻之前半个源时钟周期的第二时刻，计数器由第一分频系数对源时钟进行分频切换为根据输入的第二分频系数对源时钟进行分频，并输出第二分频时钟；

第一时刻为所述当前计数周期的下一个计数周期的第一个时钟跳变沿时刻。

图4为采用本发明上述切换方法，从3分频时钟切换到4分频时钟时相关输出时钟示意图。图4中：

CLK_I2：为输入的源时钟；

SEL21[1:0]：为二位宽的分频系数，图4中分频系数(分频系数为2)为表示选择3分频时钟输出，以及表示选择4分频时钟输出的分频系数(分频系数为3)；分频系数在A点对应时刻进行了改变，表示由3分频时钟切换到4分频时钟输出；

counter2[1:0]：为二位宽的计数器，当输出3分频时钟时，其对应的计数值的计数顺序为：00→01→11→00，其计数周期为00→01→11；当输出4分频时钟时，其对应的计数值的计数顺序为：00→10→01→11→00，其计数周期为00→10→01→11；

～counter2[0]：为根据上述计数器的计数值的最低位的变化，生成的对应第一时钟，其中“0”设置为高电平，“1”设置为低电平；

DIV3_DLY：为根据第一时钟延迟源时钟的半个周期后对应的第二时钟，且当分频时钟选择信号不再选择分频系数为2的分频时钟后输出恒为0；

CLK_O2：为切换前与切换后输出的分频时钟；其中：切换前输出的是3分频时钟，切换后输出的是4分频时钟。

根据本发明上述切换方法，在分频系数变换对应时刻(A点时刻)后，在输出的3分频时钟中，确定出变换对应时刻后第一个时钟跳变沿对应的第一时刻，即图4中B点时刻，或确定出在该第一时刻之前的半个源时钟周期对应的第二时刻，即图4中C点时刻；在第一时刻或第二时刻输出4分频时钟。图4中以在B点时刻从3分频时钟切换到输出4分频时钟为例，描述了整个过程。

采用本发明上述切换方法，当进行分频时钟之间的切换时，相应的分频系数发生改变后，并不立即切换分频时钟，而是一直等待到当前(切换前)的输出时钟在之后出现的第一个时钟跳变沿的对应第一时刻(或第一时刻之前的半个源时钟周期对应的第二时刻)，计数器才按照切换后的分频时钟对应的计数周期进行计数并按照上述分频时钟生成方法，生成并输出切换后的相应分频时钟，从而避免了在切换过程中出现高频率的脉冲，在实现无缝切换的同时满足了平滑切换的要求。

实际应用中，可以由二进制计数器的一个时钟输出端口每次输出一种分频时钟。

上述切换方法实现了2分频及以上分频时钟之间的平滑无缝切换。当需要实现源时钟与任意分频时钟之间的无缝切换时，只需要将计数器生成的分频时钟和源时钟分别输入到一选择单元；由该选择单元根据第一输出选择信号，选择分频时钟输出，根据第二输出选择信号，选择源时钟输出。

由当前输出分频时钟切换到输出源时钟时，具体包括：

将第一输出选择信号变换为第二输出选择信号；

在第一输出选择信号变换为第二输出选择信号的变换对应时刻后，在输出的分频时钟中确定出第一个时钟跳变沿对应的第三时刻；在确定出的第三时刻使第二输出选择信号有效，并在第二输出信号有效后，输出源时钟。

由当前输出源时钟切换到输出分频时钟时，具体包括：

将第二输出选择信号变换为第一输出选择信号；

在第二输出选择信号变换为第一输出选择信号的变换对应时刻后，在输出的源时钟中确定出第一个时钟跳变沿对应的第四时刻；在第四时刻使第一输出选择信号有效，并在第一输出信号有效后，输出分频时钟。

实际应用中，一种可能的实现方法为：默认计数器一直将源时钟输入到选择单元中，通过控制第一输出选择信号和第二输出选择信号来选择是输出分频时钟，还是输出源时钟，实现在任意分频时钟和源时钟之间进行无缝切换。

实际应用中，也可以由分频时钟选择信号生成单元生成一特定时钟选择信号发送给计数器，计数器接收到该特定时钟选择信号后，才将源时钟输入到选择单元。在这种情况下，发送特定时钟选择信号后，进一步控制发送第二输出选择信号给选择单元；选择单元使第二输出选择信号有效，并输出源时钟。

根据本发明上述实施例提供的分频时钟切换方法，本发明提供一种相应的等占空比时钟分频器，其结构示意图如图5所示，包括：分频时钟选择信号生成单元51和计数器52；

分频时钟选择信号生成单元51，用于为每一种分频时钟生成对应的分频系数输入到所述计数器52，控制计数器52生成对应分频时钟输出；

计数器52，用于根据一个作为源时钟的等占空比时钟以及分频时钟选择信号生成单元51输入的分频系数对源时钟进行分频，获得并输出分频时钟；

计数器52根据输入的第一分频系数对源时钟进行分频，获得并输出第一分频时钟，第一分频系数对应的计数周期为第一计数周期；

计数器52的输入由第一分频系数切换为第二分频系数，切换的时刻所在的计数周期为当前计数周期；

在计数器52将第一计数周期切换为第二分频系数对应的第二计数周期的第一时刻，或在第一时刻之前半个源时钟周期的第二时刻，计数器52由第一分频系数对所述源时钟进行分频切换为根据输入的第二分频系数对源时钟进行分频，并输出第二分频时钟；所述第一时刻为所述当前计数周期的下一个计数周期的第一个时钟跳变沿时刻。

一实施例中，计数器52具有唯一的时钟输出端口，每次输出一种生成的分频时钟。

根据计数器52的计数值的第i位的变化，对应生成等占空比时钟的分频时钟输出；所述第i位为预先设定的计数器52的计数值中的任意一位。

当生成奇数分频时钟时，计数器52的计数值的第i位的变化为：

A)计数器52的计数值的第i位按照先连续保持X个高电平，再连续保持所述X+1个低电平的规律变化；

B)或者，计数器52的第i位按照先连续保持X+1个低电平，再连续X个高电平的规律变化；

C)或者，计数器52的计数值的第i位按照先连续保持X个低电平，再连续保持X+1个高电平的规律变化；

D)或者，计数器的第i位按照先连续保持X+1个高电平，再连续X个低电平的规律变化；

X等于奇数分频对应的分频系数除以2；

当第i位的变化为A)或B)时，奇数分频时钟由与根据计数器52的第i位的电平生成的第一时钟，以及由第一时钟延迟所述源时钟的半个周期后的第二时钟进行“或运算”生成；

当第i位的变化为C)或D)时，奇数分频时钟由与根据计数器52的第i位的电平生成的第一时钟，以及由第一时钟延迟所述源时钟的半个周期后的第二时钟进行“与运算”生成；

当生成偶数分频时钟时，计数器52的计数值的第i位按照先连续保持Y个高电平再连续保持Y个低电平的规律变化；或者计数器52的计数值的第i位按照先连续保持Y个低电平，再连续保持Y个高电平的规律变化；

Y等于偶数分频对应的分频系数加1后除以2；

偶数分频时钟为根据所述计数器的计数值的第i位的电平生成的第一时钟。

图5所示等占空比时钟分频器，可以生成2分频及以上的各种分频时钟，并实现生成的各分频时钟之间的平滑无缝切换。当需要实现源时钟与任意分频时钟之间的无缝切换时，还需要将计数器生成的分频时钟和源时钟分别输入到一选择单元中。参见图6，为本发明提供的另一种等占空比时钟分频器，能实现输入的源时钟和生成的各种分频时钟中任意分频时钟之间的平滑无缝切换。其在图5所示分频器的基础上，还包括：选择单元53和输出选择信号生成单元54；

计数器52，将生成的分频时钟输入到选择单元53；

输出选择信号生成单元54，用于生成第一输出选择信号和第二输出选择信号，发送给选择单元53；选择单元53接收到第一输出选择信号时，选择分频时钟输出；接收到第二输出选择信号时，选择源时钟输出。

由当前输出分频时钟切换到输出源时钟时，输出选择信号生成单元54将第一输出选择信号变换为第二输出选择信号，发送给选择单元53；

选择单元53在第一输出选择信号变换为第二输出选择信号的变换对应时刻后，在输出的分频时钟中确定出第一个时钟跳变沿对应的第三时刻；在第三时刻使第二输出选择信号有效，并在第二输出信号有效后，输出源时钟。

由当前输出源时钟切换到输出分频时钟时，输出选择信号生成单元54将第二输出选择信号变换为第一输出选择信号，发送给选择单元53；

选择单元53在第二输出选择信号变换为第一输出选择信号的变换对应时刻后，在输出的源时钟中确定出第一个时钟跳变沿对应的第四时刻；在第四时刻使第一输出选择信号有效，并在第一输出信号有效后，输出分频时钟。

一实施例中，分频时钟选择信号生成单元51还用于生成一特定时钟选择信号发送给计数器52；计数器接52收到该特定时钟选择信号后，才将源时钟输入到选择单元54；

当分频时钟选择信号生成单元51发送特定时钟选择信号后，控制输出选择信号生成单元54发送第二输出选择信号给选择单元53；选择单元53使第二输出选择信号有效，输出源时钟。

实际应用中，分频时钟选择信号生成单元51和输出选择信号生成单元54可以分别独立设置，或集成到一个选择信号生成单元55中，如图7所示。

本发明实施例提供的等占空比时钟分频器，相对于现有技术中的等占空比时钟分频器，不需要特殊的时钟切换电路，并实现了无缝平滑切换功能。相对于现有技术中的生成2-4分频的相应分频器，节约了3个特殊时钟切换电路，相对于现有技术中的生成2-8分频的相应分频器可节约7个特殊时钟切换电路，以此类推，分频系数越多，节省的特殊时钟切换电路也越多。因此，采用本发明的时钟分频器，相应的实现电路更简单有效，面积小而且省电。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种等占空比时钟的分频时钟的切换方法，其特征在于，所述分频时钟由一个二进制计数器产生，所述计数器的输入为一个作为源时钟的等占空比时钟以及所述分频时钟的分频系数；所述方法包括：

所述计数器根据输入的第一分频系数对所述源时钟进行分频，获得并输出第一分频时钟，所述第一分频系数对应的计数周期为第一计数周期；

所述计数器的输入由第一分频系数切换为第二分频系数，所述切换的时刻所在的计数周期为当前计数周期；

在所述计数器将第一计数周期切换为第二分频系数对应的第二计数周期的第一时刻，或在所述第一时刻之前半个源时钟周期的第二时刻，所述计数器由第一分频系数对所述源时钟进行分频切换为根据输入的第二分频系数对所述源时钟进行分频，并输出第二分频时钟；所述第一时刻为所述当前计数周期的下一个计数周期的第一个时钟跳变沿时刻。

2.如权利要求1所述的方法，其特征在于，所述分频时钟由一个二进制计数器产生包括：

根据所述计数器的计数值的第i位的变化，对应生成所述等占空比时钟的分频时钟；所述第i位为预先设定的所述计数器的计数值中的任意一位。

3.如权利要求2所述的方法，其特征在于，根据所述计数器的计数值的第i位的变化，对应生成所述等占空比时钟的分频时钟，包括：

当生成奇数分频时钟时，所述第i位的变化为：

A)所述计数器的计数值的第i位按照先连续保持X个高电平，再连续保持所述X+1个低电平的规律变化；

B)或者，所述计数器的第i位按照先连续保持X+1个低电平，再连续X个高电平的规律变化；

C)或者，所述计数器的计数值的第i位按照先连续保持X个低电平，再连续保持X+1个高电平的规律变化；

D)或者，所述计数器的第i位按照先连续保持X+1个高电平，再连续X个低电平的规律变化；

所述X等于奇数分频对应的分频系数除以2；

当所述第i位的变化为A)或B)时，所述奇数分频时钟由与根据所述计数器的第i位的电平生成的第一时钟，以及由所述第一时钟延迟所述源时钟的半个周期后的第二时钟进行“或运算”生成；

当所述第i位的变化为C)或D)时，所述奇数分频时钟由与根据所述计数器的第i位的电平生成的第一时钟，以及由所述第一时钟延迟所述源时钟的半个周期后的第二时钟进行“与运算”生成；

当生成偶数分频时钟时，所述计数器的计数值的第i位按照先连续保持Y个高电平再连续保持Y个低电平的规律变化；或者所述计数器的计数值的第i位按照先连续保持Y个低电平，再连续保持Y个高电平的规律变化；所述Y等于偶数分频对应的分频系数加1后除以2；所述偶数分频时钟为根据所述计数器的计数值的第i位的电平生成的第一时钟。

4.如权利要求1所述的方法，其特征在于，还包括：

将所述分频时钟和所述源时钟分别输入到选择单元；所述选择单元根据第一输出选择信号，选择所述分频时钟输出，根据第二输出选择信号，选择所述源时钟输出；

由当前输出分频时钟切换到输出所述源时钟时，包括：

将所述第一输出选择信号变为所述第二输出选择信号；

在所述第一输出选择信号变为所述第二输出选择信号的对应时刻后，在输出的当前计数周期的第一个时钟跳变沿对应的第三时刻；在所述第三时刻使所述第二输出选择信号有效，并在所述第二输出信号有效后，所述选择单元输出所述源时钟；

由当前输出源时钟切换到输出分频时钟时，包括：

将所述第二输出选择信号变为所述第一输出选择信号；

在所述第二输出选择信号变为所述第一输出选择信号的变换对应时刻后，在输出的所述源时钟中确定出第一个时钟跳变沿对应的第四时刻；在所述第四时刻使所述第一输出选择信号有效，并在所述第一输出信号有效后，所述选择单元输出分频时钟。

5.如权利要求4所述的方法，其特征在于，设置一特定时钟选择信号，控制所述计数器将所述源时钟输入到所述选择单元；并使所述第二输出选择信号有效，输出所述源时钟。

6.一种等占空比时钟分频器，其特征在于，包括：分频时钟选择信号生成单元和计数器；

所述分频时钟选择信号生成单元，用于为每一种分频时钟生成对应的分频系数输入到所述计数器，控制所述计数器生成对应分频时钟输出；

所述计数器，用于根据一个作为源时钟的等占空比时钟以及所述分频时钟选择信号生成单元输入的分频系数对所述源时钟进行分频，获得并输出分频时钟；

所述计数器根据输入的第一分频系数对所述源时钟进行分频，获得并输出第一分频时钟，所述第一分频系数对应的计数周期为第一计数周期；

所述计数器的输入由第一分频系数切换为第二分频系数，所述切换的时刻所在的计数周期为当前计数周期；

在所述计数器将第一计数周期切换为第二分频系数对应的第二计数周期的第一时刻，或在所述第一时刻之前半个源时钟周期的第二时刻，所述计数器由第一分频系数对所述源时钟进行分频切换为根据输入的第二分频系数对所述源时钟进行分频，并输出第二分频时钟；所述第一时刻为所述当前计数周期的下一个计数周期的第一个时钟跳变沿时刻。

7.如权利要求6所述的分频器，其特征在于，所述生成分频时钟后输出包括：

根据所述计数器的计数值的第i位的变化，对应生成所述等占空比时钟的分频时钟输出；所述第i位为预先设定的所述计数器的计数值中的任意一位。

8.如权利要求7所述的分频器，其特征在于，根据所述计数器的第i位的变化，对应生成所述等占空比时钟的分频时钟，包括：

当生成奇数分频时钟时，所述第i位的变化为：

A)所述计数器的计数值的第i位按照先连续保持X个高电平，再连续保持所述X+1个低电平的规律变化；

B)或者，所述计数器的第i位按照先连续保持X+1个低电平，再连续X个高电平的规律变化；

C)或者，所述计数器的计数值的第i位按照先连续保持X个低电平，再连续保持X+1个高电平的规律变化；

D)或者，所述计数器的第i位按照先连续保持X+1个高电平，再连续X个低电平的规律变化；

所述X等于奇数分频对应的分频系数除以2；

当所述第i位的变化为A)或B)时，所述奇数分频时钟由与根据所述计数器的第i位的电平生成的第一时钟，以及由所述第一时钟延迟所述源时钟的半个周期后的第二时钟进行“或运算”生成；

当所述第i位的变化为C)或D)时，所述奇数分频时钟由与根据所述计数器的第i位的电平生成的第一时钟，以及由所述第一时钟延迟所述源时钟的半个周期后的第二时钟进行“与运算”生成；

当生成偶数分频时钟时，所述计数器的计数值的第i位按照先连续保持Y个高电平再连续保持Y个低电平的规律变化；或者所述计数器的计数值的第i位按照先连续保持Y个低电平，再连续保持Y个高电平的规律变化；所述Y等于偶数分频对应的分频系数加1后除以2；所述偶数分频时钟为根据所述计数器的计数值的第i位的电平生成的第一时钟。

9.如权利要求6所述的分频器，其特征在于，还包括选择单元和输出选择信号生成单元；

所述计数器将所述分频时钟和接收的源时钟分别输入到所述选择单元；

所述输出选择信号生成单元，用于生成第一输出选择信号和第二输出选择信号，发送给所述选择单元；所述选择单元接收到所述第一输出选择信号时，选择所述分频时钟输出；接收到所述第二输出选择信号时，选择所述源时钟输出；

由当前输出分频时钟切换到输出所述源时钟时，所述输出选择信号生成单元将所述第一输出选择信号变为所述第二输出选择信号，发送给所述选择单元；

所述选择单元在所述第一输出选择信号变为所述第二输出选择信号的对应时刻后，在输出的所述分频时钟中确定出第一个时钟跳变沿对应的第三时刻；在所述第三时刻使所述第二输出选择信号有效，并在所述第二输出信号有效后，输出所述源时钟；

由当前输出源时钟切换到输出分频时钟时，所述输出选择信号生成单元将所述第二输出选择信号变为所述第一输出选择信号，发送给所述选择单元；

所述选择单元在所述第二输出选择信号变为所述第一输出选择信号的对应时刻后，在输出的所述源时钟中确定出第一个时钟跳变沿对应的第四时刻；在所述第四时刻使所述第一输出选择信号有效，并在所述第一输出信号有效后，输出分频时钟。

10.如权利要求9所述的分频器，其特征在于，所述时钟选择信号生成单元还用于生成一特定时钟选择信号发送给所述计数器；

所述计数器接收到所述特定时钟选择信号后，将所述源时钟输入到所述选择单元；

当所述时钟选择信号生成单元发送所述特定时钟选择信号后，控制所述输出选择信号生成单元发送所述第二输出选择信号给所述选择单元；

所述选择单元使所述第二输出选择信号有效，并输出所述源时钟。

Images