CN110719242B - 均衡器调整装置、均衡器调整方法、接收器及收发系统 - Google Patents

均衡器调整装置、均衡器调整方法、接收器及收发系统 Download PDF

Info

Publication number
CN110719242B
CN110719242B CN201910618966.4A CN201910618966A CN110719242B CN 110719242 B CN110719242 B CN 110719242B CN 201910618966 A CN201910618966 A CN 201910618966A CN 110719242 B CN110719242 B CN 110719242B
Authority
CN
China
Prior art keywords
equalizer
value
sampler
counting
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910618966.4A
Other languages
English (en)
Other versions
CN110719242A (zh
Inventor
坂井智洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THine Electronics Inc
Original Assignee
THine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THine Electronics Inc filed Critical THine Electronics Inc
Publication of CN110719242A publication Critical patent/CN110719242A/zh
Application granted granted Critical
Publication of CN110719242B publication Critical patent/CN110719242B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03159—Arrangements for removing intersymbol interference operating in the frequency domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03891—Spatial equalizers
    • H04L25/03949—Spatial equalizers equalizer selection or adaptation based on feedback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03522—Frequency domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03681—Control of adaptation
    • H04L2025/03687—Control of adaptation of step size

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Networks Using Active Elements (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

均衡器调整装置(23)具有比较部(31)、不一致计数部(32)以及调整部(35)等。比较部(31)对从均衡器(21)输出的各比特的电压值Vout与阈值MonLVL进行大小比较，并输出与该比较的结果对应的逻辑值MonSMP。不一致计数部(32)输入从采样器(22)根据各比特的电压值Vout与基准值的大小比较的结果而输出的逻辑值DatSMP、以及从比较部(31)输出的逻辑值MonSMP，按照每个期间对这些逻辑值DatSMP与逻辑值MonSMP彼此不同的事件进行计数。调整部(35)根据不一致计数部(32)的计数值，来调整均衡器(21)的增益以及比较部(31)的阈值MonLVL。

Description

均衡器调整装置、均衡器调整方法、接收器及收发系统
技术领域
本发明涉及一种调整均衡器的增益的装置及方法、具有这种装置的接收器、以及具有这种接收器及发射器的收发系统。
背景技术
在经由传输路径连接发射器和接收器而构成的收发系统中，从发射器发送的数据串经由传输路径到达接收器，被该接收器接收。在许多收发系统中，发射器将并行数据转换为串行数据，并向传输路径发送该串行数据，接收器接收串行数据，并将该串行数据转换为并行数据。
到达接收器的时刻的数据串的信号波形相对于从发射器发送的时刻的数据串的信号波形产生劣化。由于传输路径具有与低频成分相比使高频成分衰减的频率特性，从而产生该信号波形劣化。当信号波形劣化的程度较大时，接收器的接收错误的频度(误码率(bit error rate))变大。由此，在许多情况下，接收器在采样器的前段具有均衡器。
均衡器具有能够改善从发射器到达的数据串的频率特性的频率特性，从而能够对劣化的信号波形进行复原，或者减小劣化的程度。一般来说，由于在传输路径中使高频成分衰减，因此均衡器在改善数据串的频率特性时，增大数据串的高频成分，或者减小数据串的低频成分。采样器输入由均衡器进行该调整之后的数据串，针对该数据串的各比特，输出与该比特的电压值与基准值的大小比较的结果对应的逻辑值。公知有各种各样类型的均衡器，作为代表性的均衡器，列举了连续时间线性均衡器(CTLE:Continuous Time LinearEqualizer)以及判决·反馈·均衡器(DFE:Decision Feedback Equalizer)等。
应将均衡器的频率特性设定成以对发射器与接收器之间的的传输路径的频率特性进行补偿，此外，该传输路径的材质、形状是各种各样的，并且传输特性也是各种各样的，因此在经由传输路径连接发射器和接收器而构成的实际的收发系统中进行适当地设定是重要的。公知用于调整均衡器的频率特性的各种算法，作为其代表性的算法，列举了SSLMS(Sign-Sign Least Mean Square：符号-符号最小均方差)(参照非专利文献1)。
非专利文献1：V.Stojanovic,et al.,"Automated Dual-Mode(PAM 2/4)SerialLink Transceiver with Adaptive Equalization and Data Recovery",IEEE JSSC,vol.40,no.4,pp.1012-1026,Apr.2005.
发明内容
以往的SSLMS存在虽然能够使均衡器的频率特性良好，但不能使均衡器的频率特性最佳的情况。
本发明是鉴于上述问题点而完成的，目的在于提供一种能够使均衡器的频率特性更好的均衡器调整装置以及均衡器调整方法。此外，本发明的目的在于提供一种具有这种均衡器调整装置，并能够进一步降低误码率的接收器以及收发系统。
本发明的均衡器调整装置调整均衡器的增益，该均衡器调整所输入的数据串的频率特性并向采样器输出该调整后的数据串，其中，均衡器调整装置具有：(1)比较部，其针对从均衡器输出的数据串的各比特，输出与该比特的电压值和阈值的大小比较的结果对应的逻辑值；(2)不一致计数部，其按照每个期间针对从均衡器输出的数据串的各比特，对从采样器根据该比特的电压值和基准值的大小比较的结果而输出的逻辑值与从比较部输出的逻辑值彼此不同的事件进行计数；以及(3)调整部，其在不一致计数部的计数值为0时，向与采样器中的基准值的差变大的方向调整比较部中的阈值，在不一致计数部的计数值不为0时，调整均衡器的增益。并且，本发明的均衡器调整装置按照每个期间进行不一致计数部的计数动作以及调整部的调整动作。
优选本发明的均衡器调整装置还具有：错误计数部，其按照每个期间对检测到从采样器输出的逻辑值串中的错误的事件进行计数，调整部根据不一致计数部的计数值以及错误计数部的计数值来调整均衡器的增益。
在本发明的均衡器调整装置中，优选比较部中的阈值大于采样器中的基准值，不一致计数部在被输入了在输入到采样器的各比特的电压值大于基准值时从采样器输出的逻辑值的情况下，选择性地进行计数动作。或者，优选比较部中的阈值小于采样器中的基准值，不一致计数部在被输入了在输入到采样器的各比特的电压值小于基准值时从采样器输出的逻辑值的情况下，选择性地进行计数动作。
本发明的接收器具有：均衡器，其调整所输入的数据串的频率特性并输出该调整后的数据串；采样器，其针对从均衡器输出的数据串的各比特，输出与该比特的电压值和基准值的大小比较的结果对应的逻辑值；以及上述的本发明的均衡器调整装置，其根据从均衡器输出的数据串以及从采样器输出的逻辑值串，来调整均衡器的增益。
本发明的收发系统具有：发射器，其输出数据串；以及本发明的接收器，其输入从发射器输出且经由传输路径而到达的数据串。
本发明的均衡器调整方法调整均衡器的增益，该均衡器调整所输入的数据串的频率特性并向采样器输出该调整后的数据串，其中，均衡器调整方法具有如下步骤：(1)计数步骤，由不一致计数部按照每个期间针对从均衡器输出的数据串的各比特，对从采样器根据该比特的电压值和基准值的大小比较的结果而输出的逻辑值与从比较部根据该比特的电压值和阈值的大小比较的结果而输出的逻辑值彼此不同的事件进行计数；以及(2)在不一致计数部的计数值为0时，向与采样器中的基准值的差变大的方向调整比较部中的阈值，在不一致计数部的计数值不为0时，调整均衡器的增益。并且，本发明的均衡器调整装置按照每个期间进行计数步骤以及调整步骤。
在本发明的均衡器调整方法，优选在计数步骤中，由错误计数部按照每个期间对检测到从采样器输出的逻辑值串中的错误的事件进行计数，在调整步骤中，根据不一致计数部的计数值以及错误计数部的计数值来调整均衡器的增益。
在本发明的均衡器调整方法，优选在计数步骤中，比较部中的阈值大于采样器中的基准值，在被输入了在输入到采样器的各比特的电压值大于基准值时从采样器输出的逻辑值的情况下，选择性地进行由不一致计数部进行的计数动作。或者在计数步骤中，比较部中的阈值小于采样器中的基准值，在被输入了在输入到采样器的各比特的电压值小于基准值时从采样器输出的逻辑值的情况下，选择性地进行由不一致计数部进行的计数动作。
根据本发明，能够使均衡器的频率特性更好，此外，能够进一步降低减小误码率。
附图说明
图1A、图1B、图1C为用于说明信号波形的眼图(eye pattern)等的图。
图2A、图2B、图2C、图2D为用于说明均衡器的设定与眼开口的关系的图。
图3A、图3B、图3C、图3D为用于说明基于SSLMS的均衡器调整的图。
图4为用于说明不具有自相关的数据串的图。
图5为用于说明具有自相关的数据串的图。
图6A、图6B、图6C、图6D为用于说明数据串具有自相关的情况下的基于SSLMS的均衡器调整的图。
图7为示出本实施方式的收发系统1的结构的图。
图8为示出本实施方式的均衡器调整装置23的结构的图。
图9为用于通过状态机(state machine)说明本实施方式中的调整部35或者调整步骤的处理内容的图。
图10A、图10B、图10C、图10D为用于说明基于本实施方式的均衡器调整装置或者均衡器调整方法的均衡器调整的图。
图11A、图11B、图11C为用于说明基于本实施方式的均衡器调整装置或者均衡器调整方法的均衡器调整的图。
图12A、图12B、图12C、图12D为用于说明基于数据串具有自相关的情况下的本实施方式的均衡器调整装置或者均衡器调整方法的均衡器调整的图。
图13A、图13B、图13C、图13D为示出模拟结果的图表。
图14为示出在模拟中从均衡器(G＝12)输出的数据串的信号波形的眼图的图。
图15为示出在模拟中从均衡器(G＝14)输出的数据串的信号波形的眼图的图。
图16为示出在模拟中从均衡器(G＝16)输出的数据串的信号波形的眼图的图。
图17为示出在模拟中从均衡器(G＝18)输出的数据串的信号波形的眼图的图。
标号说明：
1…收发系统、11…发射器、12…接收器、13…传输路径、21…均衡器、22…采样器、23…均衡器调整装置、31…比较部、32…不一致计数部、33…错误计数部、34…比特计数部、35…调整部。
具体实施方式
以下，参照附图对用于实施本发明的方式进行详细说明。另外，在附图的说明中，对相同的要素赋予相同的标号，省略重复的说明。本发明不限于这些例示，而通过权利要求书来表示，意在包含与权利要求书等同的意思以及范围内的所有的变更。
首先，对数据串的信号波形(特别是眼图(Eye Pattern))、SSLMS的概要以及SSLMS的问题点进行说明。之后，对实施方式的均衡器调整装置、均衡器调整方法、接收器以及收发系统进行说明。
图1A、图1B、图1C为用于说明信号波形的眼图等的图。通过从发射器向传输路径发送的数据串的信号波形与传输路径的单比特响应(图1A)的卷积积分来表示到达接收器的数据串的信号波形，具有与传输路径的频率特性对应的眼图(图1B)。在图中，P0表示传输路径的单比特响应(Single Bit Response)的峰值，P1表示从该波峰起1单位间隔(UI:UnitInterval)之后的值，Δ表示除了P0以及P1以外，分离开UI的整数倍处的值的和。
通过进行到达接收器的数据串的各比特的期间的中心时刻的电压值的频度解析，从而得到该电压值的直方图(图1C)。图1C示出各比特的期间的中心时刻的电压值相当于H电平的情况下的该电压值的直方图。以后的图所示的直方图也是同样的。图1C的直方图被区分为前一比特(以下，称为“前次比特”。)的数据为H电平的情况(在图中，记载为“PH”)和前次比特的数据为L电平的情况(在图中，记载为“PL”)。前次H(PH)的直方图的电压值处于(P0+P1)±Δ的范围，前次L(PL)的直方图的电压值处于(P0－P1)±Δ的范围。
另外，图1A的横轴表示时间，纵轴表示电压。图1B的横轴表示时间，纵轴表示电压。图1C的纵轴表示电压，横轴表示作为对象的电压的频度。
这种直方图对于理解均衡器对眼图中的眼开口(EO:Eye Opening)的影响是有用的。通过适当地设定均衡器的频率特性，从而能够增大从均衡器输出的数据串的信号波形的眼开口，由此能够减小误码率。
图2A、图2B、图2C、图2D为用于说明均衡器的设定与眼开口的关系的图。在此，作为均衡器，设想了1抽头(tap)的DFE(Decision Feedback Equalizer：判决反馈均衡器)，将抽头系数设为C1。均衡器对采样的信号进行对增益进行相加或者相减的处理(tap)。图2A示出C1＝0的情况(或者，未使用均衡器的情况)下的直方图。通过EO＝P0－P1－Δ构成的数学公式表示眼开口EO的大小。
在图2A～图2D中，示出了直方图的柱(bar)，但这些图的纵轴表示电压，作为对象的电压的频度应表示为直方图的柱在横轴方向的长度，但在本示例中，为了简化说明，表示为相同的长度。
图2B示出0＜C1＜P1的情况下的直方图。与图2A相比，在图2B中，前次H(PH)的直方图的柱与前次L(PL)的直方图的柱沿着纵轴彼此靠近。通过EO＝P0－(P1―C1)－Δ构成的数学公式表示此时的眼开口EO的大小，此时的眼开口EO的大小大于图2A的情况下的开口EO。
图2C示出C1＝P1的情况下的直方图。此时，前次H(PH)的直方图的柱与前次L(PL)的直方图的柱处于彼此相同的电压的范围内，通过EO＝P0－Δ构成的数学公式表示眼开口EO的大小。
图2D示出C1＞P1的情况下的直方图。与图2A、图2B相比，在图2D中，前次H(PH)的直方图的柱与前次L(PL)的直方图的柱之间，电压的上下关系相反。通过EO＝P0－(P1―C1)－Δ构成的数学公式表示此时的眼开口EO的大小。
由图2A～图2D可知，在设定为C1＝P1时，眼开口的大小EO为最大。在1抽头的DFE中，将作为前次H(PH)的比特的电压值减小C1，并与当前的比特的电压值相加，将作为前次L(PL)的比特的电压值增加C1，并与当前的比特的电压值相加。不仅对于1抽头的DFE，对于多个抽头的DFE以及其它类型的均衡器，也调整增益，通过增大包括前次H(PH)的直方图以及前次L(PL)的直方图双方的全体直方图的最低电平，从而实现眼开口的最大化。SSLMS等的均衡器调整算法为将均衡器的增益自动地设定成以使从均衡器输出的数据串的信号波形的眼开口最大化的算法。
图3A、图3B、图3C、图3D为用于说明基于SSLMS(Sign-Sign Least Mean Square：符号-符号最小均方差)的均衡器调整的图。
图3A示出C1＝0的情况(或者，未使用均衡器的情况)下的直方图。图3B示出0＜C1＜P1的情况下的直方图，图3C示出C1＝P1的情况下的直方图，图3D示出C1＞P1的情况下的直方图。
在进行基于SSLMS的均衡器调整时，使用表示前次比特的数据为H电平和L电平中的哪个、以及从均衡器输出的当前比特的数据V的电压值是否大于P0的信息。在某个期间中，将为前次H(PH)且为V＞P0的当前比特的比例设为NH+(％)，将为前次H(PH)且为V＜P0的当前比特的比例设为NH-(％)，将为前次L(PL)且为V＞P0的当前比特的比例设为NL+(％)，将为前次L(PL)且为V＜P0的当前比特的比例设为NL-(％)。在图3A～图3D的各柱内示出了NH+、NH-、NL+、NL-的各数值。
在图3A中，在前次L(PL)的情况下，本次为V＜P0的NL－(％)的值为50(％)，在前次H(PH)的情况下，本次为V＞P0的NH+(％)的值为50(％)。
在图3B中，在前次L(PL)的情况下，本次为V＜P0的NL－(％)的值为40(％)，本次为V＞P0的NL+(％)的值为10(％)，在前次H(PH)的情况下，本次为V＜P0的NH―(％)的值为10(％)，本次为V＞P0的NH+(％)的值为40(％)。
在图3C中，在前次L(PL)的情况下，本次为V＜P0的NL－(％)的值为25(％)，本次为V＞P0的NL+(％)的值为25(％)，在前次H(PH)的情况下，本次为V＜P0的NH―(％)的值为25(％)，本次为V＞P0的NH+(％)的值为25(％)。
在图3D中，在前次L(PL)的情况下，本次为V＜P0的NL－(％)的值为20(％)，本次为V＞P0的NL+(％)的值为30(％)，在前次H(PH)的情况下，本次为V＜P0的NH―(％)的值为30(％)，本次为V＞P0的NH+(％)的值为20(％)。
在基于SSLMS的均衡器调整中，根据在某个期间中求出的NH+、NH-、NL+、NL-的各数值，计算N＝(NH++NL-)－(NH-+NL+)。并且，如果N＞0，则增大C1，如果N＜0，则减小C1，如果N＝0，则维持C1。在图3A中，由于N＝100，因此增大C1。在图3B中，由于N＝60，因此增大C1。在图3C中，由于N＝0，因此维持C1。在图3D中，由于N＝－20，因此减小C1。如图3C所示，通过这种调整，均衡器的C1被自动地设定为P1，从均衡器输出的数据串的信号波形的眼开口被最大化(均衡器最佳设定)。
作为以往的均衡器调整算法的SSLMS在数据串不具有自相关的情况下，能够使均衡器的频率特性最佳。但是，以往的SSLMS在数据串具有自相关的情况下，不能使均衡器的频率特性最佳。使用图4、图5对数据串的自相关进行说明。
图4为用于说明不具有自相关的数据串的图。在不具有自相关的数据串中，与前次比特的逻辑值无关地，当前比特的逻辑值的H电平以及L电平按照相同频度出现。即，不管某个比特为H电平以及L电平中的哪一个，在下一个比特中H电平以及L电平分别按照50％的频度出现。在以后的比特中也是同样的。图4的左方的圆内的数字为产生圆上所示的数据串(H或者L)的情况下的状态的概率(％)。
在直方图中，在纵向示出电压，将作为对象的电压的频度表示为直方图的柱的横方向的长度。在该情况下，即使是任意的数据串，如图4的右方所示，结果都能够利用长方形表示前次H(PH)的直方图的柱与前次L(PL)的直方图的柱各自的形状。
图5为用于说明具有自相关的数据串的图。图5中的表示方法与图4相同。在具有自相关的数据串中，依赖于前次比特的逻辑值(此外，依赖于更前面的比特的逻辑值)，当前比特的逻辑值的H电平以及L电平按照不同的频度出现。在该图所示的示例中，在某个比特为H电平时，下一个比特为H电平的频度为40％，为L电平的频度为60％。进而，以后的比特的逻辑值的电平的频度也依赖于目前为止的比特的逻辑值的电平的历史。
与图4同样地，当将作为对象的电压的频度表示为直方图的柱的横方向的长度时，即使为任意的数据串，如图5的右方所示，结果是都能够利用梯形表示前次H的直方图的柱以及前次L的直方图的柱各自的形状。作为具有自相关的数据串的示例，在某个比特的逻辑值为H(L)电平时，该比特紧前面或者紧后面的比特的逻辑值为L(H)电平的频度较高。
图6A、图6B、图6C、图6D为用于说明数据串具有自相关的情况下的基于SSLMS的均衡器调整的图。
图6A示出C1＝0的情况(或者，未使用均衡器的情况)下的直方图。图6B示出0＜C1＜P1的情况下的直方图，图6C示出C1＝P1的情况下的直方图，图6D示出C1＞P1的情况下的直方图。
在该图中，设为前次H(PH)为40％，前次L(PL)为60％。当根据NH+、NH-、NL+、NL-的各数值计算N＝(NH++NL-)－(NH-+NL+)时，在图6A中，由于N＝100，因此增大C1。在图6B中，由于N＝40，因此增大C1。在图6C中，由于N＝0，因此维持C1。在图6D中，由于N＝－40，因此减小C1。
在数据串具有自相关的情况下，通过这种调整，均衡器被设定为图6C所示的状态。但是，眼开口EO为最大的时候并非在图6C的状态(C1＜P1)时，而是在包括前次H(PH)的直方图的柱以及前次L(PL)的直方图的柱双方在内的全体直方图的柱的最低电平为最大的图6D的状态(C1＝P1)时(均衡器最佳设定)。由此，在数据串具有自相关的情况下，以往的SSLMS不能使均衡器的频率特性最佳，也不能使眼开口最大。
在实际的收发系统中从发射器发送的数据串具有自相关的情况较多。例如，在发射器中发送编码后的数据串，在接收器中对接收到的数据串进行解码。作为此时使用的编码技术的示例，列举8b10b。即使编码前的数据串不具有自相关，编码后的数据串也具有自相关，H电平的比特的前后的比特为L电平的频度较大。因此，在到达接收器的数据串被编码的情况下，以往的SSLMS不能使均衡器的频率特性最佳，也不能使眼开口最大。
以下所说明的实施方式的均衡器调整装置以及均衡器调整方法均基于新的均衡器调整算法。即使在到达接收器的数据串被编码的情况下，即，数据串具有自相关的情况下，与以往的均衡器调整算法相比，本实施方式的均衡器调整装置以及均衡器调整方法也能够使均衡器的频率特性更好，能够使眼开口更大。
图7为示出本实施方式的收发系统1的结构的图。收发系统1具有经由传输路径13连接发射器(transmitter)11与接收器(receiver)12的结构。发射器11向传输路径13输出数据串。接收器12输入从发射器11输出且经由传输路径13而到达的数据串。
接收器12具有均衡器(equalizer)21、采样器(sampler)22以及均衡器调整装置(equalizer adjusting device)23。均衡器21输入到达接收器12的数据串Vin，调整该输入的数据串的频率特性并向采样器22输出该调整后的数据串。采样器22输入从均衡器21输出的数据串，针对该输入的数据串的各比特，对该比特的电压值Vout与基准值进行大小比较，输出与该比较的结果对应的逻辑值DatSMP。采样器22中的基准值是恒定的，例如为0V。采样器22在电压值Vout大于基准值时输出H电平作为逻辑值DatSMP，在电压值Vout小于基准值时输出L电平作为逻辑值DatSMP。均衡器调整装置23输入从均衡器21输出的数据串的电压值Vout，并且输入从采样器22输出的逻辑值DatSMP，根据这些输入的电压值Vout以及逻辑值DatSMP，调整均衡器21的增益G。
发射器11可以输出编码后的数据串，在该情况下，接收器12对从采样器22输出的逻辑值DatSMP进行解码，取得编码前的数据串。此外，发射器11可以输出嵌入有时钟的数据串，在该情况下，接收器12通过CDR(Clock Data Recovery：时钟数据恢复)技术对时钟以及数据进行复原。
图8为示出本实施方式的均衡器调整装置23的结构的图。该图中也示出了均衡器21以及采样器22。均衡器调整装置23具有比较部(comparator)31、不一致计数部(inequality counter)32、错误计数部(error counter)33、比特计数部(bit counter)34以及调整部(adjuster)35。
比较部31针对从均衡器21输出的数据串的各比特，对该比特的电压值Vout与阈值MonLVL进行大小比较，并向不一致计数部32输出与该比较的结果对应的逻辑值MonSMP。比较部31在电压值Vout大于阈值MonLVL时输出H电平作为逻辑值MonSMP，在电压值Vout小于阈值MonLVL时输出L电平作为逻辑值MonSMP。阈值MonLVL是可变的，通过调整部35设定阈值MonLVL。
比特计数部34输入从采样器22输出的逻辑值DatSMP，按照每个期间对该逻辑值DatSMP中的H电平以及L电平中的任意一方的比特进行计数。比特计数部34向调整部35输出计数值DCNT。
不一致计数部32针对从均衡器21输出的数据串的各比特，输入从采样器22根据该比特的电压值Vout与基准值的大小比较的结果而输出的逻辑值DatSMP、以及从比较部31根据该比特的电压值Vout与阈值MonLVL的大小比较的结果而输出的逻辑值MonSMP。并且，不一致计数部32按照每个期间对这些逻辑值DatSMP与逻辑值MonSMP彼此不同的事件进行计数。不一致计数部32向调整部35输出计数值XCNT。
在比较部31中的阈值MonLVL大于采样器22中的基准值的情况下，当输入了在输入到采样器22中的各比特的电压值Vout大于基准值时从采样器22输出的逻辑值DatSMP时，不一致计数部32选择性地进行计数动作。在该情况下，比特计数部34选择性地对逻辑值DatSMP为H电平的比特进行计数，不一致计数部32对逻辑值DatSMP为H电平且逻辑值MonSMP为L电平的事件进行计数。后面对该情况进行说明。
相反地，在比较部31中的阈值MonLVL小于采样器22中的基准值的情况下，当输入了在输入到采样器22中的各比特的电压值Vout小于基准值时从采样器22输出的逻辑值DatSMP时，不一致计数部32选择性地进行计数动作。在该情况下，比特计数部34选择性地对逻辑值DatSMP为L电平的比特进行计数，不一致计数部32对逻辑值DatSMP为L电平且逻辑值MonSMP为H电平的事件进行计数。
错误计数部33输入从采样器22输出的逻辑值DatSMP，按照每个期间对检测到该逻辑值串中的错误的事件进行计数。例如，如果输入的数据串被编码，则错误计数部33判断该数据串是否满足编码的规约，在不满足规约时，判定为逻辑值串中存在错误。错误计数部33向调整部35输出计数值ECNT。在使用高速串行传输方法的8b10b的情况下，当数据串的1或者0连续地出现6次以上时，能够判定为存在错误。
采样器22以及比较部31在时钟CLK所指示的定时进行大小比较动作。不一致计数部32、错误计数部33以及比特计数部34在时钟CLK所指示的定时进行是否更新计数值的判断。该时钟CLK可以是根据所输入的数据串而复原的时钟。不一致计数部32、错误计数部33以及比特计数部34分别在从调整部35提供的复位信号RST所指示的定时将计数值初始化为0。
调整部35输入从不一致计数部32输出的计数值XCNT、从错误计数部33输出的计数值ECNT、以及从比特计数部34输出的计数值DCNT。调整部35在判断为计数值DCNT达到规定值DATCNT时，输出将不一致计数部32、错误计数部33以及比特计数部34各自的计数值初始化为0的复位信号RST。规定值DATCNT能够设定为任意的值。
另外，调整部35可以与计数值DCNT无关地，按照固定时间间隔输出用于初始化的复位信号RST。在该情况下，也可以不设置比特计数部34。调整部35根据从上一次初始化定时起到本次初始化定时为止的期间中的不一致计数部32的计数值XCNT以及错误计数部33的计数值ECNT，进行如下的处理。
在计数值XCNT为0时，调整部35向与采样器22中的基准值的差变大的方向(即，+方向)调整比较部31中的阈值MonLVL。该阈值MonLVL的调整量可以是固定值。相反地，在计数值XCNT不为0时，调整部35根据计数值XCNT以及计数值ECNT调整均衡器21的增益G。该增益G的调整量也可以是固定值。
另外，在从采样器22输出的逻辑值串中不存在错误的情况(即，计数值ECNT＝0的情况)持续的收发系统中，调整部35不需要考虑计数值ECNT，也可以不设置错误计数部33。
本实施方式的均衡器调整装置23按照每个期间进行不一致计数部32(以及错误计数部33)的计数动作以及调整部35的调整动作，从而能够使均衡器21的频率特性更好，且能够使眼开口更大。
此外，本实施方式的均衡器调整方法通过按照每个期间进行计数步骤以及调整步骤，从而能够使均衡器21的频率特性更好，且能够使眼开口更大。在计数步骤中，不一致计数部32等进行上述的计数动作，在调整步骤中，调整部35根据各计数值进行上述的调整动作。
即，在计数步骤中，由比特计数部34按照每个期间对从采样器22输出的逻辑值DatSMP中的H电平以及L电平中的任意一方的比特进行计数。由不一致计数部32按照每个期间对从采样器22输出的逻辑值DatSMP与从比较部31输出的逻辑值MonSMP彼此不同的事件进行计数。此外，由错误计数部33按照每个期间对检测到从采样器22输出的逻辑值串中的错误的事件进行计数。
在调整步骤中，根据从不一致计数部32输出的计数值XCNT、从错误计数部33输出的计数值ECNT、以及从比特计数部34输出的计数值DCNT，由调整部35进行调整动作。在计数值XCNT为0时，由调整部35向与采样器22中的基准值的差变大的方向(即，+方向)调整比较部31中的阈值MonLVL。相反地，在计数值XCNT不为0时，由调整部35根据计数值XCNT以及计数值ECNT来调整均衡器21的增益G。
图9为用于利用状态机说明本实施方式中的调整部35或者调整步骤的处理内容的图。调整部35的调整步骤的处理具有状态St1～St6。
当从其它的状态St4～St6中的任意状态转移到状态St1时，调整部35首先输出将不一致计数部32、错误计数部33以及比特计数部34各自的计数值初始化为0的复位信号RST。在状态St1中，之后，输入从不一致计数部32输出的计数值XCNT、从错误计数部33输出的计数值ECNT、以及从比特计数部34输出的计数值DCNT。并且，调整部35判断计数值DCNT是否达到规定值DATCNT。停留在状态St1，直至计数值DCNT达到规定值DATCNT。当计数值DCNT达到规定值DATCNT时，保持此时的计数值XCNT以及计数值ECNT，从状态St1向状态St2转移。
在状态St2中，调整部35判定不一致计数部32的计数值XCNT是否为0。在计数值XCNT为0的情况下，从状态St2向状态St4转移。在计数值XCNT不为0的情况下，从状态St2向状态St3转移。
在状态St3中，调整部35判定错误计数部33的计数值ECNT是否为0。在计数值ECNT为0的情况下，从状态St3向状态St5转移。在计数值ECNT不为0的情况下，从状态St3向状态St6转移。
状态St4为在XCNT＝0时进行转移的状态。在状态St4中，调整部35向与采样器22中的基准值的差变大的方向(即，+方向)调整比较部31中的阈值MonLVL。调整部35向比较部31提供该调整后的阈值MonLVL。之后，返回状态St1。
状态St5为在XCNT≠0且ECNT＝0时进行转移的状态。在状态St5中，调整部35向计数值XCNT变小的方向调整均衡器21的增益G。即，如果本次的计数值XCNT比前次的计数值XCNT减小，则将均衡器21的增益G的调整方向维持为前次的调整方向，如果本次的计数值XCNT比前次的计数值XCNT增大，则将均衡器21的增益G的调整方向反转。但是，作为例外，在前次的计数值XCNT为0的情况下(即，前次为在状态St3中更新了阈值MonLVL的情况)，或者前次的计数值ECNT不为0的情况(即，前次为在状态St6中更新了增益G的情况)下，与计数值XCNT的增减无关地，将均衡器21的增益G的调整方向维持为前次的调整方向。之后，返回状态St1。
状态St6为在XCNT≠0且ECNT≠0时进行转移的状态。在状态St6中，调整部35向计数值ECNT变小的方向调整均衡器21的增益G。即，如果本次的计数值ECNT比前次的计数值ECNT减小，则将均衡器21的增益G的调整方向维持为前次的调整方向，如果本次的计数值ECNT比前次的计数值ECNT增加，则将均衡器21的增益G的调整方向反转。但是，作为例外，在前次的计数值ECNT为0的情况(即，前次在状态St5中更新了增益G的情况)下，与计数值ECNT的增减无关地，将均衡器21的增益G的调整方向维持为前次的调整方向。之后，返回状态St1。
图10A、图10B、图10C、图10D为用于说明通过本实施方式的均衡器调整装置或者均衡器调整方法进行的均衡器调整的图。该图中，除了各期间中的前次H(PH)的直方图以及前次L(PL)的直方图以外，还示出了比较部31中的阈值MonLVL。另外，在该图中，设为计数值ECNT始终为0。此外，作为均衡器，设想了1抽头的DFE，将抽头系数设为C1。抽头系数为均衡器中的增益。
在图10A中，前次L(PL)的直方图的柱的一部(20％)处于小于阈值MonLVL的范围内。计数值XCNT不为0。由此，在下一个期间(图10B)中，维持阈值MonLVL，并增大C1。
在图10B中，前次L(PL)的直方图的柱的一部分(10％)也处于小于阈值MonLVL的范围内。计数值XCNT虽然小于前次但不为0。由此，在下一个期间(图10C)中，维持阈值MonLVL，并进一步增大C1。
在图10C中，前次L(PL)的直方图的柱的一部分(5％)也处于小于阈值MonLVL的范围内。计数值XCNT小于前次但不为0。由此，在下一个期间(图10D)中，维持阈值MonLVL，并进一步增大C1。
在图10D中，包括前次L(PL)的直方图以及前次H(PH)的直方图双方的全体直方图的柱处于大于阈值MonLVL的范围内，计数值XCNT为0。由此，在下一个期间中，增大阈值MonLVL，并维持C1。
通过如此调整阈值MonLVL或者C1，从而眼开口EO逐渐增大。作为向减小计数值XCNT的方向进行均衡器调整的方法，可以应用一般的针对最优化问题的最优化算法。作为其一例，可以针对该最优化问题应用最陡下降法(Gradient Descent)。另外，图8的调整部35可以调整比较部31中的阈值MonLVL、以及均衡器21中的增益G(抽头系数C1)。
在本实施方式的均衡器调整算法中，动态地更新比较部31中的阈值MonLVL。更新阈值MonLVL的定时是计数值XCNT为0时。此时，增大阈值MonLVL，并维持阈值MonLVL大于眼开口EO的关系。之后，再次调整均衡器的增益，以减小计数值XCNT。这些步骤依照调整均衡器以使在均衡器调整的过程中阈值MonLVL始终大于眼开口EO，并得到最大的眼开口EO的思想。
图11A、图11B、图11C也为用于说明通过本实施方式的均衡器调整装置或者均衡器调整方法进行的均衡器调整的图。在该图中，除了各期间中的前次H(PH)的直方图以及前次L(PL)的直方图(图11A)以外，还示出了各期间中的计数值XCNT(图11B)、阈值MonLVL(图11C)、眼开口EO(图11A)以及抽头系数C1(图11C)。另外，该图中，设为计数值ECNT始终为0。
如该图所示，在某个期间中的计数值XCNT为0时，在其下一个期间中增大阈值MonLVL。在某个期间中的计数值XCNT不为0时，在其下一个期间中增大C1。通过如此调整阈值MonLVL或者C1，从而在前次L(PL)的直方图的电压值的下限值与前次H(PH)的直方图的电压值的下限值的差逐渐变小时，眼开口EO逐渐变大。
但是，当前次L(PL)的直方图的电压值的下限值与前次H(PH)的直方图的电压值的下限值的差几乎不存在，且眼开口EO到达最大值的附近时，伴随时间的经过，计数值XCNT反复增减。此时，在某个阈值MonLVL时，计数值XCNT变得极小，眼开口EO变得最大。将此时的C1设为均衡器的最佳设定值。
通过图11B的区间TC中的往复动作，使计数值XCNT收敛以使眼开口EO最大。
图12A、图12B、图12C、图12D为用于说明通过数据串具有自相关的情况下的本实施方式的均衡器调整装置或者均衡器调整方法进行的均衡器调整的图。图12A为C1＝0的情况(与未使用均衡器相同)，图12B为C1＜P1的情况，图12C为C1＜P1的情况，图12D为C1＜P1的情况。如这些图所示，即使在数据串具有自相关的情况下，与图10A～图10D、图11A～图11C同样地，在某个期间中的计数值XCNT为0时，在下一个期间中增大阈值MonLVL，在某个期间中的计数值XCNT不为0时，在下一个期间中增大C1，从而眼开口EO逐渐变大。
在图12A中，前次L(PL)的直方图的柱的一部分(约20％)处于小于阈值MonLVL的范围内。计数值XCNT不为0。由此，在下一个期间(图12B)中，维持阈值MonLVL，并增大C1。
在图12B中，前次L(PL)的直方图的柱的一部分(约10％)也处于小于阈值MonLVL的范围内。计数值XCNT比前次小但不为0。由此，在下一个期间(图12C)中，维持阈值MonLVL，并进一步增大C1。
在图12C中，前次L(PL)的直方图的柱的一部分(约5％)也处于小于阈值MonLVL的范围内。计数值XCNT比前次小但不为0。由此，在下一个期间(图12D)中，维持阈值MonLVL，并进一步增大C1。
在图12D中，包括前次L(PL)的直方图以及前次H(PH)的直方图双方的全体直方图的柱处于大于阈值MonLVL的范围内，计数值XCNT为0。由此，在下一个期间中，增大阈值MonLVL，并维持C1。
并且，当前次L的直方图的下限值与前次H的直方图的下限值的差几乎不存在，且眼开口EO到达最大值附近时，随着时间的经过，计数值XCNT反复增减。此时，在某个阈值MonLVL时，计数值XCNT极小，眼开口EO最大。将此时的C1设为均衡器的最佳设定值。
本实施方式的均衡器调整算法不仅能够应用于在目前为止的说明中设想的1抽头的DFE，也能够应用于多个抽头的DFE，此外，也能够应用于其它类型的均衡器(例如，CTLE等)。在将本实施方式的均衡器调整算法应用于多个抽头的DFE的情况下，按照每个抽头执行上述的处理。此时，优选从低阶的抽头起依次执行处理。此外，有时串联地设置DFE与CTLE，但在该情况下，优选在通过本实施方式的均衡器调整算法进行CLTE的调整之后进行DFE的调整。
以往的SSLMS将均方误差设为评价函数。与此相对，本实施方式的均衡器调整算法将计数值XCNT设为评价函数，在错误时将计数值ECNT设为评价函数，实现眼开口EO的最大化。本实施方式的均衡器调整算法与数据串是否具有自相关无关，通过减小计数值XCNT，从而能够使眼开口EO最大化。
本实施方式的均衡器调整算法不需要使特定的训练模式输入到均衡器。此外，当在均衡器的初始设置中能够某种程度上保证眼开口时，不需要进行基于计数值ECNT的均衡器调整，能够仅根据计数值XCNT来进行均衡器调整。
接着，对针对本实施方式的均衡器调整算法所进行的模拟的结果进行说明。在本模拟中，作为均衡器设想了CTLE。图13A、图13B、图13C、图13D为示出模拟结果的图。该图表示出均衡器的DC增益G(图13A)、比较部31中的阈值MonLVL(图13B)、错误计数部33的计数值ECNT(图13C)以及不一致计数部32的计数值XCNT(图13D)各自的经时变化。另外，增益G以及阈值MonLVL的各数值为任意的单位。横轴表示以各期间的时间为单位的时刻t。图14～图17为示出在模拟中从均衡器输出的数据串的信号波形的眼图的图。
在t＝0时，为G＝0、MonLVL＝0、XCNT＝0、ECNT≠0。由于XCNT＝0，因此在下一个期间中增大MonLVL。
在t＝1时，为G＝0、MonLVL＝1、XCNT≠0、ECNT≠0。由于XCNT≠0，因此在下一个期间中增大G。另外，预先决定最初使G变化时的变化方向。以后如果ECNT变小，则维持G的变化方向，相反地，以后如果ECNT变大，则将G的变化方向反转。
在t＝2～6时，为MonLVL＝1、XCNT≠0、ECNT≠0。由于XCNT≠0，且ECNT变小，因此维持G的变化方向，使G逐渐增大。
在t＝7(图14)时，为G＝12、MonLVL＝1、XCNT＝0、ECNT＝0。眼开口开始打开。由于XCNT＝0，因此在下一个期间中增大MonLVL。
在t＝8～18时，为G＝12、XCNT＝0、ECNT＝0。由于XCNT＝0，因此使MonLVL逐渐增大。
在t＝19时，为G＝12、MonLVL＝13、XCNT≠0、ECNT＝0。由于XCNT≠0，因此在下一个期间中增大G。
在t＝20(图15)时，为G＝14、MonLVL＝13、XCNT＝0、ECNT＝0。由于XCNT＝0，因此在下一个期间中增大MonLVL。
在t＝21～25时，为G＝14、XCNT＝0、ECNT＝0。由于XCNT＝0，因此逐渐增大MonLVL。
在t＝26时，为G＝14、MonLVL＝19、XCNT≠0、ECNT＝0。由于XCNT≠0，因此在下一个期间中增大G。
在t＝27(图16)中，为G＝16、MonLVL＝19、XCNT＝0、ECNT＝0。由于XCNT＝0，因此在下一个期间中增大MonLVL。
在t＝28～32时，为G＝16、XCNT＝0、ECNT＝0。由于XCNT＝0，因此使MonLVL逐渐增大。
在t＝33时，为G＝16、MonLVL＝25、XCNT≠0、ECNT＝0。由于XCNT≠0，因此在下一个期间中增大G。
在t＝34(图17)中时，为G＝18、MonLVL＝25、XCNT≠0、ECNT＝0。XCNT比前次大，到目前为止持续增大的眼开口转为减小。由于XCNT比前次大，将G的变化方向反转，在下一个期间中减小G。
在t＝35时，为G＝16、MonLVL＝25、XCNT≠0、ECNT＝0。由于XCNT比前次小，因此维持G的变化方向，在下一个期间中也减小G。
在t＝36时，为G＝14、MonLVL＝25、XCNT≠0、ECNT＝0。由于XCNT比前次大，因此将G的变化方向反转，在下一个期间中增大G。
以后，随着时间的经过，G以及XCNT反复增减。在G＝16时XCNT变为极小，因此将该G＝16设为均衡器的增益的最佳设定值。
如上所述，在本实施方式中，与数据串是否具有自相关无关，通过减小计数值XCNT，从而能够使均衡器的频率特性良好，且能够使眼开口EO最大化。
如上述所说明，上述的接收器12具有均衡器21、采样器22、比较部31、不一致计数部32以及调整部35。
均衡器21具有输入端子(图8的被输入Vin的端子)、输出端子(图8的示出Vout的端子)以及增益调整端子(图8的被输入增益G的端子)。在图7以及图8中，能够使均衡器21作为DFE发挥功能，均衡器调整装置23能够作为该DFE的调整装置发挥功能。均衡器21为调整多个频带各自的增益的装置。在输入信号为方形波的情况下，当使边缘的部分，即所包含的频带中的高频段的增益上升时，边缘的轮廓变得明确。作为增益调整，可以考虑调整整个频带的增益的方法、以及调整高频带的增益的方法。
采样器22具有与均衡器21的输出端子连接的第1输入端子、以及被输入第1基准值(在图8中，作为一例，输入了0V，因此记载为“0”)的第2输入端子。采样的定时与时钟CLK同步，本示例的采样器22也作为比较器发挥功能。
比较部(比较器)31具有与均衡器21的输出端子(图8的Vout的端子)连接的第1输入端子、以及被输有第2基准值(阈值MonLVL)的第2输入端子。
不一致计数部32具有与采样器22的输出端子(输出DatSMP的端子)连接的第1输入端子、以及与比较部31的输出端子(输出逻辑值MonSMP的端子)连接的第2输入端子。
调整部35具有与不一致计数部32的输出端子(输出计数值XCNT的端子)连接的输入端子、与增益调整端子(调整均衡器21的增益G的端子)连接的第1输出端子、以及与比较部31的第2输入端子(被输入阈值MonLVL的端子)连接的第2输出端子。调整部35为进行均衡器21的增益调整的增益调整部(gain adjuster)，此外，也为进行比较部31的第2基准值(阈值MonLVL)的调整的基准值调整部(reference value adjuster)。调整部根据所输入的数字信号，进行上述的反馈处理，可以由逻辑电路、或者微处理器以及进行上述的动作的软件构成。
采样器22以及均衡器调整装置23(特别是比较部31)对输出信号Vout的一部分进行采样(抽头)，均衡器调整装置23根据这些采样的值，向由均衡器21处理的输入信号Vin提供反馈增益G。均衡器调整装置23在进行针对均衡器21的反馈处理之前，根据这些采样的值，进行使一个判定阈值MonLVL上升的处理、以及使阈值MonLVL固定来调整增益G的处理，从而实现眼图的开口的最大化(参照图11A)。

Claims (11)

1.一种均衡器调整装置，其调整均衡器的增益，所述均衡器调整所输入的数据串的频率特性并向采样器输出该调整后的数据串，其中，所述均衡器调整装置具有：
比较部，其针对从所述均衡器输出的数据串的各比特，输出与该比特的电压值和阈值的大小比较的结果对应的逻辑值；
不一致计数部，其按照每个期间针对从所述均衡器输出的数据串的各比特，对从所述采样器根据该比特的电压值和基准值的大小比较的结果而输出的逻辑值与从所述比较部输出的逻辑值彼此不同的事件进行计数；以及
调整部，其在所述不一致计数部的计数值为0时，向与所述采样器中的所述基准值的差变大的方向调整所述比较部中的所述阈值，在所述不一致计数部的计数值不为0时，调整所述均衡器的增益，
按照每个期间进行所述不一致计数部的计数动作以及所述调整部的调整动作。
2.根据权利要求1所述的均衡器调整装置，其中，所述均衡器调整装置还具有：
错误计数部，其按照每个期间对检测到从所述采样器输出的逻辑值串中的错误的事件进行计数，
所述调整部根据所述不一致计数部的计数值以及所述错误计数部的计数值来调整所述均衡器的增益。
3.根据权利要求1或2所述的均衡器调整装置，其中，
所述比较部中的所述阈值大于所述采样器中的所述基准值，
所述不一致计数部在被输入了在输入到所述采样器的各比特的电压值大于所述基准值时从所述采样器输出的逻辑值的情况下，选择性地进行计数动作。
4.根据权利要求1或2所述的均衡器调整装置，其中，
所述比较部中的所述阈值小于所述采样器中的所述基准值，
所述不一致计数部在被输入了在输入到所述采样器的各比特的电压值小于所述基准值时从所述采样器输出的逻辑值的情况下，选择性地进行计数动作。
5.一种接收器，其中，所述接收器具有：
均衡器，其调整所输入的数据串的频率特性并输出该调整后的数据串；
采样器，其针对从所述均衡器输出的数据串的各比特，输出与该比特的电压值和基准值的大小比较的结果对应的逻辑值；以及
权利要求1至4中的任一项所述的均衡器调整装置，其根据从所述均衡器输出的数据串以及从所述采样器输出的逻辑值串，调整所述均衡器的增益。
6.一种收发系统，其中，所述收发系统具有：
发射器，其输出数据串；以及
权利要求5所述的接收器，其输入从所述发射器输出且经由传输路径而到达的数据串。
7.一种均衡器调整方法，调整均衡器的增益，所述均衡器调整所输入的数据串的频率特性并向采样器输出该调整后的数据串，其中，所述均衡器调整方法具有如下步骤：
计数步骤，由不一致计数部按照每个期间针对从所述均衡器输出的数据串的各比特，对从所述采样器根据该比特的电压值和基准值的大小比较的结果而输出的逻辑值与从比较部根据该比特的电压值和阈值的大小比较的结果而输出的逻辑值彼此不同的事件进行计数；以及
调整步骤，在所述不一致计数部的计数值为0时，向与所述采样器中的所述基准值的差变大的方向调整所述比较部中的所述阈值，在所述不一致计数部的计数值不为0时，调整所述均衡器的增益，
按照每个期间进行所述计数步骤以及所述调整步骤。
8.根据权利要求7所述的均衡器调整方法，其中，
在所述计数步骤中，由错误计数部按照每个期间对检测到从所述采样器输出的逻辑值串中的错误的事件进行计数，
在所述调整步骤中，根据所述不一致计数部的计数值以及所述错误计数部的计数值来调整所述均衡器的增益。
9.根据权利要求7或8所述的均衡器调整方法，其中，
在所述计数步骤中，
所述比较部中的所述阈值大于所述采样器中的所述基准值，
在被输入了在输入到所述采样器的各比特的电压值大于所述基准值时从所述采样器输出的逻辑值的情况下，选择性地进行由所述不一致计数部进行的计数动作。
10.根据权利要求7或8所述的均衡器调整方法，其中，
在所述计数步骤中，
所述比较部中的所述阈值小于所述采样器中的所述基准值，
在被输入了在输入到所述采样器的各比特的电压值小于所述基准值时从所述采样器输出的逻辑值的情况下，选择性地进行由所述不一致计数部进行的计数动作。
11.一种接收器，其中，所述接收器具有：
均衡器；
采样器；
比较部；
不一致计数部；以及
调整部，
其中，所述均衡器具有：
输入端子、输出端子以及增益调整端子，
所述采样器具有：
第1输入端子，其与所述均衡器的输出端子连接；以及
第2输入端子，其被输入第1基准值，
所述比较部具有：
第1输入端子，其与所述均衡器的输出端子连接；以及
第2输入端，其被输入第2基准值，
所述不一致计数部具有：
第1输入端子，其与所述采样器的输出端子连接；以及
第2输入端子，其与所述比较部的输出端子连接，
所述调整部具有：
输入端子，其与所述不一致计数部的输出端子连接；
第1输出端子，其与所述增益调整端子连接；以及
第2输出端子，其与所述比较部的所述第2输入端子连接。
CN201910618966.4A 2018-07-13 2019-07-10 均衡器调整装置、均衡器调整方法、接收器及收发系统 Active CN110719242B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-133538 2018-07-13
JP2018133538A JP7033786B2 (ja) 2018-07-13 2018-07-13 イコライザ調整装置、イコライザ調整方法、受信機および送受信システム

Publications (2)

Publication Number Publication Date
CN110719242A CN110719242A (zh) 2020-01-21
CN110719242B true CN110719242B (zh) 2024-04-12

Family

ID=69138563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910618966.4A Active CN110719242B (zh) 2018-07-13 2019-07-10 均衡器调整装置、均衡器调整方法、接收器及收发系统

Country Status (5)

Country Link
US (1) US10742455B2 (zh)
JP (1) JP7033786B2 (zh)
KR (1) KR102618671B1 (zh)
CN (1) CN110719242B (zh)
TW (1) TWI770402B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11411781B2 (en) * 2020-07-24 2022-08-09 Lg Electronics Inc. Signal receiving apparatus and signal processing method thereof
US11206161B1 (en) * 2020-09-16 2021-12-21 Nxp B.V. Adaptive equilizer and gain controller
US11533205B2 (en) 2020-09-21 2022-12-20 Texas Instruments Incorporated Adaptive equalizer for redriver
EP3996095B1 (en) 2020-09-24 2023-05-03 Changxin Memory Technologies, Inc. Equalization circuit
KR20220107005A (ko) 2020-09-24 2022-08-01 창신 메모리 테크놀로지즈 아이엔씨 등화 회로, 데이터 수집 방법 및 메모리
CN112367281B (zh) * 2020-11-09 2022-11-04 吉首大学 一种pam4信号接收端阈值电压自适应调整电路的均衡系统
US20220165318A1 (en) * 2020-11-20 2022-05-26 Texas Instruments Incorporated Automatic serial bus equalization trim

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1409511A (zh) * 2001-09-30 2003-04-09 深圳市中兴通讯股份有限公司上海第二研究所 自适应短线均衡器
JP2008182414A (ja) * 2007-01-24 2008-08-07 Nec Corp イコライザ調整回路、イコライザ調整方法、及び電子機器
CN101652932A (zh) * 2007-03-27 2010-02-17 富士通株式会社 均衡器特性最优化方法、传送系统、通信装置及程序
JP2012235322A (ja) * 2011-05-02 2012-11-29 Renesas Electronics Corp イコライザ回路及び半導体装置
WO2017037836A1 (ja) * 2015-08-31 2017-03-09 株式会社日立製作所 信号伝送装置および信号伝送システム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0654884B2 (ja) * 1986-05-19 1994-07-20 日本電信電話株式会社 トランスバ−サルフイルタ制御回路
JPH04284731A (ja) * 1991-03-13 1992-10-09 Nec Corp 復調装置
JP2002150686A (ja) 2000-11-09 2002-05-24 Hitachi Ltd 等化回路及びそれを用いた再生装置
US7492818B2 (en) 2002-04-17 2009-02-17 Thomson Licensing Equalizer mode switch
US7639736B2 (en) * 2004-05-21 2009-12-29 Rambus Inc. Adaptive receive-side equalization
KR20080001366A (ko) * 2006-06-29 2008-01-03 주식회사 대우일렉트로닉스 이퀄라이저의 이득 조정 장치
US8718127B2 (en) * 2011-08-02 2014-05-06 Analog Devices, Inc. Apparatus and method for digitally-controlled adaptive equalizer
KR20130098041A (ko) * 2012-02-27 2013-09-04 삼성전자주식회사 낮은 외부 전원 전압에 적합한 전압 발생부들
US8861583B2 (en) * 2012-12-14 2014-10-14 Altera Corporation Apparatus and methods for equalizer adaptation
CN107864104B (zh) * 2016-09-21 2020-07-10 联发科技股份有限公司 数字信号的处理方法及电子设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1409511A (zh) * 2001-09-30 2003-04-09 深圳市中兴通讯股份有限公司上海第二研究所 自适应短线均衡器
JP2008182414A (ja) * 2007-01-24 2008-08-07 Nec Corp イコライザ調整回路、イコライザ調整方法、及び電子機器
CN101652932A (zh) * 2007-03-27 2010-02-17 富士通株式会社 均衡器特性最优化方法、传送系统、通信装置及程序
JP2012235322A (ja) * 2011-05-02 2012-11-29 Renesas Electronics Corp イコライザ回路及び半導体装置
WO2017037836A1 (ja) * 2015-08-31 2017-03-09 株式会社日立製作所 信号伝送装置および信号伝送システム

Also Published As

Publication number Publication date
TW202011704A (zh) 2020-03-16
CN110719242A (zh) 2020-01-21
TWI770402B (zh) 2022-07-11
US20200021468A1 (en) 2020-01-16
JP7033786B2 (ja) 2022-03-11
KR20200007695A (ko) 2020-01-22
KR102618671B1 (ko) 2023-12-27
US10742455B2 (en) 2020-08-11
JP2020014060A (ja) 2020-01-23

Similar Documents

Publication Publication Date Title
CN110719242B (zh) 均衡器调整装置、均衡器调整方法、接收器及收发系统
US10050814B2 (en) CTLE gear shifting to enable CDR frequency lock in wired communication
US10038575B1 (en) Decision feedback equalizer with post-cursor non-linearity correction
US9191244B2 (en) Equalizer and semiconductor device
US9438450B1 (en) Receiver and associated control method
US20180076985A1 (en) Equalizer circuit optimization using coarse frequency detection
US10230552B1 (en) System and method for decision feedback equalizer (DFE) adaptation
US6590933B1 (en) Adaptive decision-feedback equalizer with error-predictor for improved convergence
WO2005071848A1 (en) Fully adaptive equalization for high loss communications channels
US7606301B2 (en) Method and apparatus for adaptively establishing a sampling phase for decision-feedback equalization
US20130148704A1 (en) Adaptive receiver system and adaptive transceiver system
CN110858824B (zh) 用于时钟恢复的基于预补偿器的量化
US20220191073A1 (en) Variable gain amplifier and sampler offset calibration without clock recovery
US9036757B1 (en) Post-cursor locking point adjustment for clock data recovery
CN118044159A (zh) 基于来自误差切片器的样本的ctle均衡器适应的方法和装置
US8634455B2 (en) Symmetric leakage for adaptive finite-impulse-response filters
US20050195893A1 (en) Bit-edge zero forcing equalizer
US9819520B1 (en) Method of adaptively controlling the pre-cursor coefficient in a transmit equalizer
US9923738B1 (en) Backchannel transmission adaptation
WO2004045078A2 (en) High-speed analog-to-digital conversion with improved robustness to timing uncertainty
EP3145143B1 (en) Differential detector
US10917130B1 (en) Signal receiving apparatus and method having anti-RFI mechanism
US11765003B2 (en) Method of adaptively training an equalizer system of PAM-N receiver using training data patterns
US11824702B2 (en) Receiver for removing intersymbol interference
CN113517934B (zh) 一种信号处理方法及相关设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant