JP6221274B2

JP6221274B2 - データ受信装置及びデータ通信システム

Info

Publication number: JP6221274B2
Application number: JP2013051442A
Authority: JP
Inventors: 亮輔西
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2012-05-14
Filing date: 2013-03-14
Publication date: 2017-11-01
Anticipated expiration: 2033-03-14
Also published as: US9231803B2; JP2013258681A; US20130301695A1

Description

本発明は、データ受信装置及びデータ通信システムに関する。

大容量、高速データ伝送を満たすために多くの高速インタフェース規格が実用化されている。それらの多くはシリアル伝送方式を採用している。シリアル伝送では、予め定められた周波数を基にデータが伝送される。伝送されるデータにはその周波数のクロックが重畳され、データ受信部では、受信したデータからこのクロックを抽出し、抽出されたクロック信号に基づいて受信データを復元している。これらの復元動作を行う回路はクロックデータリカバリー（Clock Data Recovery、以下ＣＤＲと略す）回路と呼ばれている。

従来のＣＤＲ回路では、一般にＰＬＬ（Phase Locked Loop）回路が用いられ、ＰＬＬ回路中のＶＣＯ（Voltage Controlled Oscillator）の発振クロックが受信データの位相に同期するように制御され、再生クロックとして抽出される。そしてこの再生クロックを基準として受信データをラッチすることにより正確に受信データが復元される。

しかし、データレートの増大によって、ＶＣＯの発信周波数も増大するため、そのようなＶＣＯを組み込んだＣＤＲ回路は、チップサイズの増大、消費電流の増大、コストアップなどのデメリットが増大する。また高速化により配線遅延が無視できなくなるので、素子配置や配線レイアウトなどに関する充分な配慮が必要となり、設計が益々困難になっている。また、素子配置や配線遅延は使用するデバイスの特性に大きく依存するため、プロセス毎にレイアウトの再設計を行う必要が生じ、回路の再利用性が低下し、開発期間の増大を招く。

このような問題に対処したＣＤＲ回路として、オーバーサンプリング型のＣＤＲ回路がある（特許文献１参照）。オーバーサンプリング型のＣＤＲ回路では、基準となるクロックから等間隔に位相をずらした多相クロックを生成し、多相クロックによりそれぞれの位相で入力データをサンプリングすることでオーバーサンプリングデータを得る。このオーバーサンプリングデータのビット列から論理が反転するタイミングを検出し、その結果を基にクロックとデータをそれぞれ再生する。このような構成にすれば、多相クロック生成部以外はデジタル回路で構成できるので実現が比較的容易になる。

ところで、一般に、受信されるシリアルデータはケーブルやマイクロストリップラインなどの伝送路上を伝送され、受信端では様々な要因によりジッタと呼ばれるデータ遷移時刻の変動が生じる。このジッタの増大はデータ復元の安定性を低下させることになる。ゆえにジッタの低減が安定したデータ復元のために必要である。

伝送路が原因で発生するジッタとして、符号間干渉（ＩＳＩ：Inter Symbol Interference）がある。これは隣接するデータビットが干渉して生じるもので、伝送路の周波数特性などが影響する。高速伝送になると伝送路の周波数特性を高周波帯まで平坦にすることは困難であり、一般的には低域通過特性となる。それゆえ、この符号間干渉は避けられないジッタであり、このジッタ成分を低減することが重要となる。

従来はこの符号間干渉を低減するためにイコライザーを用いていた。このイコライザーでは符号間干渉の原因となる周波数特性の逆特性（例えば伝送路の周波数特性が低域通過特性の場合は高域通過特性）のフィルタを実現することで、データ帯域内のデータ伝送の周波数特性を平坦にする。これによって符号間干渉に起因するジッタを低減させる。

近年ではデータ伝送レートの多様化、データ伝送路の多様化に対応するために、適応的にイコライジング量を調整する適応型イコライジング技術が開発されている。特にシリアル伝送システムの受信回路では適応型イコライザーとして判定帰還等価回路（ＤＦＥ：Decision Feedback Equalizer）が多く用いられている（特許文献２、３）。

また、オーバーサンプリング型のＣＤＲ回路と適応型イコライジング技術とを組み合わせた信号処理装置も知られている。即ち、特許文献４には、符号間干渉によるジッタの低減を目的とするオーバーサンプリング型のＣＤＲ回路のイコライジング処理装置が開示されており、このイコライジング処理装置によれば、受信データを２値化し、その２値化データにデジタル信号処理を施し、その信号処理結果を用いて再２値化を行うことで適応的なイコライジングを実現している。

しかし、特許文献４に記載されたイコライジング処理装置では、２値化データに含まれる符号間干渉によるジッタを低減することはできるが、２値化以前の符号間干渉によるジッタを低減することができない。

このため、データビットが消滅するほどの大きな符号間干渉が起きた場合にはたちまちジッタ低減能力がなくなってしまう。データ伝送速度の高速化によって２値化するまでにデータビットが消滅することはよくあるので、特許文献４に記載されたイコライジング処理装置はジッタの低減能力が十分とは言えない。

そこで、オーバーサンプリング型のＣＤＲ回路と組み合わせる適応型イコライジング技術として、判定帰還等価回路を用いることが考えられる。しかし、オーバーサンプリング型のＣＤＲ回路と判定帰還等価回路とを単に組み合わせるだけでは、２値化前の受信データに適応的なイコライジングを行うことが困難である。

その理由は、判定帰還等価回路ではＣＤＲクロックを用いて２値化前の受信データのイコライジング処理を行うのに対し、オーバーサンプリング型のＣＤＲ回路ではＣＤＲクロックは２値化後にデジタル回路上で復元されるため、２値化前の信号処理回路までＣＤＲクロックを戻すことが困難なためである。

本発明はこのような問題を解決するためになされたものであり、その目的は、オーバーサンプリング型のＣＤＲ回路を備えるデータ受信装置において、２値化前のシリアル受信データに対する適応的なイコライジングを可能にすることである。

本発明に係るデータ受信装置は、２値化前のシリアル受信データをイコライズして、イコライズ済みシリアル受信データを出力するイコライズ処理部と、前記イコライズ済みシリアル受信データを互いに異なる閾値で２値化する複数の２値化回路と、前記複数の２値化回路に対応して設けられ、当該対応する前記２値化回路の出力を多相クロックでオーバーサンプリングして、多値オーバーサンプリングデータを生成する複数のオーバーサンプリング回路と、を有する多値オーバーサンプリング部と、前記多値オーバーサンプリングデータに基づき、前記イコライズ済みシリアル受信データのアイパターンを検出し、その検出の結果に基づいて前記イコライズ処理部のイコライズ特性を制御するイコライズ制御部と、を有するデータ受信装置である。

本発明によれば、オーバーサンプリング型のＣＤＲ回路を備えるデータ受信装置において、２値化前のシリアル受信データに対する適応的なイコライジングが可能になる。

本発明の第１の実施形態に係るデータ通信システムの概略ブロック図である。図１におけるデータ受信装置のブロック図である。図２におけるイコライザー制御部の動作、及びアイパターンのアイ開口の第１の検出方法を説明するための図である。アイパターンとその電圧方向のアイ開口と時間方向のアイ開口を説明するための図である。アイパターンのアイ開口の第２の検出方法を説明するための図である。図２におけるイコライザー制御部においてイコライズ量制御信号を決定する処理のフローチャートである。本発明の第２の実施形態に係るデータ通信システムにおけるデータ受信装置のブロック図である。図７におけるイコライザー制御部の動作を説明するための図である。図７におけるイコライザー制御部においてイコライズ特性制御信号を決定する処理のフローチャートである。

以下、本発明の実施形態について図面を参照して説明する。
［第１の実施形態］
〈データ通信システムの概略構成〉
図１は本発明の第１の実施形態に係るデータ通信システムの概略ブロック図である。

このデータ通信システムは、データ送信装置２０と、データ受信装置１０とからなる。データ送信装置２０は、シリアライザー部（ＳＥＲ）２００と、出力ドライバー部（ＤＲＶ）２０１を備えており、データ受信装置１０は、イコライザー部（ＥＱ）１００、多相クロック生成部（ＣＫＧ）１０１、多値オーバーサンプリング部（ＭＳ）１０２、イコライザー制御部（ＥＱＣ）１０４、ＣＤＲ部１０５、パラレルシリアル変換部（Ｐ／Ｓ）１０９を備える。

データ送信装置２０におけるシリアライザー部２００は１０ビットのパラレルデータＤＴＳを入力してシリアルデータを出力する。パラレルデータのビット数は１０でなくてもよい。出力ドライバー部２０１はシリアライザー部２００で生成したシリアルデータを入力し、出力振幅、出力インピーダンスなどの出力波形仕様に準拠した波形を生成して、シリアルデータＳＤＡＴＡを出力する。

データ受信装置１０におけるイコライザー部１００、多相クロック生成部１０１、多値オーバーサンプリング部１０２、イコライザー制御部１０４、及びＣＤＲ部１０５については、図２を用いて後述する。パラレルシリアル変換部１０９は、ＣＤＲ部１０５からのシリアルデータを入力して１０ビットのパラレルデータＤＴＲに変換して出力する。

《データ受信装置の構成》
図２は図１におけるデータ受信装置のブロック図である。
イコライザー部（イコライズ処理部）１００は入力される２値化前のシリアル受信データＲＸＤＴに対してイコライズ処理を施し、イコライズ済みシリアル受信データＥＱＤＴを出力する。イコライザー部１００のイコライズ特性はイコライザー制御部（イコライズ制御部）１０４からのイコライズ特性制御信号ＥＱＣＮＴによって決定される。イコライザー部１００の例としては時間連続線形イコライザー（ＣＴＬＥ：Continuous Time Linear Equalizer）を用いることができる。このとき、イコライズ特性制御信号ＥＱＣＮＴはイコライザー部１００の周波数特性のＤＣゲインとピーキング周波数を変化させる信号となる。

多相クロック生成部１０１は、基準となるクロックＲＣＫに基づき互いに等間隔の位相差の８相の多相クロックＣＫ［７：０］を生成する。この基準となるクロックＲＣＫには、データ転送レートに応じて予め決められた周波数のクロックを用いる。

多値オーバーサンプリング部１０２は、３つの２値化回路１０６ａ，１０６ｂ，１０６ｃ、３つのオーバーサンプリング回路１０３ａ，１０３ｂ，１０３ｃ、及び３つの並列化部１０８ａ，１０８ｂ，１０８ｃを備える。

各２値化回路は２値化する閾値電圧を複数段階切り替える機能を備えている。ここでは、２値化回路１０６ａの閾値電圧Ｑ０は通常閾値電圧（電源電圧の５０％）、２値化回路１０６ｂの閾値電圧Ｑ１は低閾値電圧（電源電圧の２５％）、２値化回路１０６ｃの閾値電圧Ｑ２は高閾値電圧（電源電圧の７５％）となるように設定される。なお、この実施形態では３つの閾値電圧を備えているが、Ｎ個（Ｎは２、又は４以上の整数）の閾値電圧を備えるサンプリング素子を備えればＮ値の多値データを用いることも可能である。また、この実施形態では３値の閾値電圧を０．２５＊Ｖddの差を備えたが、この値も一例でありこの限りではない。

従って、多値オーバーサンプリング部１０２に入力されたイコライズ済みシリアル受信データＥＱＤＴは異なる閾値電圧を設定した２値化回路１０６ａ，１０６ｂ，１０６ｃを通過することで、３値シリアルデータ（Ｄ０，Ｄ１，Ｄ２）となる。

３値シリアルデータの成分Ｄ０，Ｄ１，Ｄ２は、それぞれオーバーサンプリング回路１０３ａ，１０３ｂ，１０３ｃに入力される。各オーバーサンプリング回路はオーバーサンプリング数だけのフリップフロップ（ここではＦ0〜Ｆ7の８個）を備え、入力された３値シリアルデータの成分Ｄ０，Ｄ１，Ｄ２を多相クロックＣＫ［７：０］の各クロックの立ち上がり（または立ち下がり）のエッジのタイミングでデータを取り込み、３値のオーバーサンプリングデータを生成する。

オーバーサンプリング回路１０３ａ，１０３ｂ，１０３ｃの出力である３値のオーバーサンプリングデータは並列化部１０８ａ，１０８ｂ，１０８ｃに入力される。各並列化部は入力された３値のオーバーサンプリングデータを多相クロックの内の１つのクロックに同期させて出力する。

ＣＤＲ部１０５は多値オーバーサンプリング部１０２で生成された多値オーバーサンプリングデータのうち、通常閾値電圧で２値化したデータ、即ち並列化部１０８ａから出力されたデータＯＶＳが入力される。そして、このオーバーサンプリングデータＯＶＳを用いて、シンボルデータＣＤＲＤＴとシンボルクロックＣＤＲＣＫを再生する。オーバーサンプリングデータを用いたＣＤＲ方法は様々な方法が知られているので、ここで詳細は述べない。

イコライザー制御部１０４は多値オーバーサンプリング部１０２で生成された多値オーバーサンプリングデータ（通常閾値電圧で２値化したデータＯＶＳ、低閾値電圧で２値化したデータＯＶＳＬ、高閾値電圧で２値化したデータＯＶＳＨ）を用いて、イコライズ特性制御信号ＥＱＣＮＴを生成し、イコライザー部１００のイコライズ特性をコントロールする機能を備える。

《イコライザー制御部の動作》
図３は図２におけるイコライザー制御部１０４の動作、及びアイパターンのアイ開口の第１の検出方法を説明するための図である。ここで、図３Ａはイコライズ済みシリアル受信データＥＱＤＴと多値オーバーサンプリングビットの位置関係（サンプリング空間）を示している。また図３Ｂ、図３Ｃは、それぞれイコライズ済みシリアル受信データＥＱＤＴのアイパターンのアイ開口が大きい場合、小さい場合を示している。

一般にシリアル通信における送受信データの信号品質を評価する指標としてアイパターンがある。アイパターンは信号を重ね書きして表示させることで時間遷移のばらつきを視覚的に表示するものである。信号の遷移に時間的な変化、ばらつきが少ない場合は、単位時間に占める信号が確定している部分が大きくなるためにアイパターンの開口部分（アイ開口）が大きくなる。一方、信号の遷移に時間的な変化、ばらつきが大きい場合は、単位時間に占める信号が確定している部分が小さくなるためにアイ開口が小さくなる。以上のように信号品質とアイ開口に相関がある。

図３Ａに示すように、多値オーバーサンプリングデータは、通常閾値電圧（Ｖdd＊０．５）で２値化したデータｓ０〜ｓ７、高閾値電圧（Ｖdd＊０．７５）で２値化したデータｈ０〜ｈ７、低閾値電圧（Ｖdd＊０．２５）で２値化したデータｌ０〜ｌ７で構成される。ここで、ｓ０〜ｓ７、ｈ０〜ｈ７、ｌ０〜ｌ７の各々をオーバーサンプリングデータ又は多相サンプリングデータと言う。

イコライザー制御部１０４は、入力された２４ビットの多値オーバーサンプリングデータ（３つの「８ビットの多相サンプリングデータ」）を用いて、イコライズ済みシリアル受信データＥＱＤＴのアイパターンの電圧方向のアイ開口及び、時間方向のアイ開口を検出し、その検出結果に基づいてイコライザー部１００のイコライズ特性制御信号ＥＱＣＮＴを調整する。

図４はアイパターンとその電圧方向のアイ開口と時間方向のアイ開口を説明するための図である。アイパターンの電圧方向のアイ開口は図４中のＶで表され、一般的にはアイハイト（アイ開口高さ）と呼ばれている。またアイパターンの時間方向のアイ開口は図４中のＨで表され、一般的にはアイウィドゥス（アイ開口幅）と呼ばれている。

［アイ開口の検出方法］
次にイコライザー制御部１０４によるアイパターンのアイ開口の検出方法について、第１の検出方法、第２の検出方法の順番で説明する。

〔第１の検出方法〕
入力された多値オーバーサンプリングデータ（ｈ［７：０］、ｓ［７：０］、ｌ［７：０］）のサンプリング空間において、隣り合うデータ（上下左右）との排他的論理和（Exclusive ＯＲ：xor）をとり、その全て加算したもの（加算値）をエッジカウントeとして定義する。

ここで排他的論理和は、論理演算対象である入力データが異なる場合は１、同じ場合は０になるから、エッジカウントeは隣り合うデータが一致するか否かを示すデータであると言える。

また、上下方向に隣り合うデータは、多相クロックＣＫの内の同一位相のクロックによりサンプリングされたデータ、即ち１つのシンボルを構成する同一時刻の多値オーバーサンプリングデータ（以下、多値サンプリングデータ）である。また、左右方向に隣り合うデータは、隣り合う位相のクロックによりサンプリングされたデータ、即ち１つのシンボルを構成する、時間方向に隣り合い、かつ同一閾値で２値化された多値オーバーサンプリングデータである。

例えば図３Ａのｓ１のエッジカウントe（ｓ１）は以下の式で表される。
e(s1)=(s1xors0)+(s1xors2)+(s1xorh1)+(s1xorl1)
全データのエッジカウントeを合計したものが１シンボルのエッジカウントＥとなり、以下の式で表される。
E=Σe=e(s0)+e(s1)+…+e(s7)+e(h0)+e(h1)+…+e(h7)+e(l0)+e(l1)+…+e(l7)

アイパターンのアイ開口高さ及びアイ開口幅が大きくなると前記エッジカウントＥが小さくなり、アイパターンのアイ開口高さ及びアイ開口幅が小さくなると前記エッジカウントＥが大きくなる傾向がある。図３Ｂ、図３ＣにおけるエッジカウントＥの値はそれぞれ０、６である。

複数シンボルにわたってエッジカウントＥを積算することで、瞬間的なエッジカウントの変動を平滑化することができ、複数シンボルの平均的なアイパターンのアイ開口高さ及びアイ開口幅を検出することができる。

前記エッジカウント積算値のシステムからの要求値を予め設定しておき、動作したカウント値と比較を行う。予め設定した値よりも測定値が大きければ、多値オーバーサンプリング部１０２に入力されるイコライズ済みシリアル受信データＥＱＤＴのアイパターンのアイ開口高さ及びアイ開口幅が小さいと判断して、イコライザー部１００のイコライズ量を１段階引き上げる。イコライザー部１００のイコライズ量の引き上げはイコライザー制御部１０４から出力されるイコライズ特性制御信号ＥＱＣＮＴをイコライズ量が１段階引き上がるように設定することで実現できる。イコライズ処理の変更を行った場合は、再度エッジカウントの積算と要求値との比較を行い、イコライズ量が適切かを判断する。

測定されたエッジカウント積算値が予め設定された要求値よりも小さければ、多値オーバーサンプリング部１０２に入力されるイコライズ済みシリアル受信データＥＱＤＴのアイパターンのアイ開口高さ及びアイ開口幅が小さいと判断して、イコライザー部１００のイコライズ量の設定値は適切と判断し、イコライズ量は確定する。

一般に、信号品質とアイパターンのアイ開口高さとアイ開口幅の大小は同様の傾向を示すので、両者をマージしたものでアイ開口を検出することが最適ではあるが、アイ開口高さまたはアイ開口幅の少なくとも一方の大小を検出することで全体のアイ開口に代用することも可能である。

〔第２の検出方法〕
図５はアイパターンのアイ開口の第２の検出方法を説明するための図である。ここで、図５Ａはイコライズ済みシリアル受信データＥＱＤＴと多値オーバーサンプリングビットの位置関係（サンプリング空間）を示している。また図５Ｂ、図５Ｃは、それぞれイコライズ済みシリアル受信データＥＱＤＴのアイパターンのアイ開口が大きい場合、小さい場合を示している。次に、この図を参照し、イコライザー制御部１０４において、前述した第１の検出方法とは別の方法でアイ開口高さを検出する手順について述べる。

入力された多値オーバーサンプリングデータ（ｈ[７：０]、ｓ[７：０]、ｌ[７：０]）において、同一クロックでサンプリングしたデータのうち閾値電圧が隣り合うものの排他的論理和をとり、それを加算したものを各クロックについて計算する。

即ち、図５Ａに示す各クロックでサンプリングした多値サンプリングデータについてまとめると、以下の式で表される。
ｅ０＝ｈ０（ＸＯＲ）ｓ０＋ｓ０（ＸＯＲ）ｌ０
ｅ１＝ｈ１（ＸＯＲ）ｓ１＋ｓ１（ＸＯＲ）ｌ１
・・・
ｅ７＝ｈ７（ＸＯＲ）ｓ７＋ｓ７（ＸＯＲ）ｌ７

これらの式は同一クロックを用いて、閾値電圧の異なるサンプリングによって得られた多値サンプリングデータの隣接が一致するか否かを示している。即ち同一クロックサンプリングにデータ遷移点（データーエッジ）が存在するか否かを示している。これらｅ０からｅ７をすべて加算したものをエッジカウントＥとして定義する。即ちＥは、Ｅ＝ｅ０＋ｅ１＋・・・＋ｅ７となる。

アイ開口高さが大きい場合（例えば図５Ｂ）では、前記エッジカウントＥが小さくなる。図５Ｂの例ではＥは最小値の２となっている。一方、アイ開口高さが小さい場合（例えば図５Ｃ）では、前記エッジカウントＥが大きくなる。図５Ｃの例ではＥは６となっている。

複数シンボルにわたってエッジカウントＥを積算することで、瞬間的なエッジカウントの変動を平滑化することができ、複数シンボルの平均的なアイ開口高さを検出することができる。

前記エッジカウント積算値のシステムからの要求値を予め設定しておき、動作したカウント値と比較を行う。予め設定した値よりも測定値が大きければ、多値オーバーサンプリング部１０２に入力されるイコライズ済みシリアル受信データＥＱＤＴのアイ開口が小さいと判断して、イコライザー部１００のイコライズ量を１段階引き上げる。イコライザー部１００のイコライズ量の引き上げはイコライザー制御部１０４から出力されるイコライズ特性制御信号ＥＱＣＮＴをイコライズ量が１段階引き上がるように設定することで実現できる。イコライズ処理の変更を行った場合は、再度エッジカウントの積算と要求値との比較を行い、イコライズ量が適切かを判断する。

測定されたエッジカウント積算値が予め設定された要求値よりも小さければ、多値オーバーサンプリング部１０２に入力されるイコライズ済みシリアル受信データＥＱＤＴのアイ開口が大きいと判断して、イコライザー部１００のイコライズ量の設定値は適切と判断し、イコライズ量は確定する。

図６はイコライザー制御部１０４においてイコライザー部１００のイコライズ特性制御信号ＥＱＣＮＴを決定する処理のフローチャートである。このとき、アイ開口の検出方法は前述の２つの方法のいずれかの方法で検出する。

まず内部のエッジカウンタのカウント値（以下、エッジカウント）Ｅを初期化して０にする（ステップＳ１）。
次に多値オーバーサンプリングデータ（ＯＶＳ，ＯＶＳＬ，ＯＶＳＨ）を用いて、前記エッジカウントＥを算出する。エッジカウントＥの算出は受信信号のＮシンボル分連続して行い、エッジカウント結果を積算する。従ってエッジカウントＥはＥ＝Ｅ０＋Ｅ１＋・・・＋ＥＮ−１となる。（ステップＳ２）。

次いでエッジカウントＥの積算値が予めシステムに与えられた閾値（Ｖal）を超えているか否かを判断する（ステップＳ３）。判断の結果、超えている場合（ステップＳ３：Yes）、イコライザー制御部１０４はイコライザー部１００のイコライズ量をインクリメントするイコライズ特性制御信号ＥＱＣＮＴを出力し（ステップＳ４）、その後ステップＳ１に戻る。判断の結果、超えていない場合は（ステップＳ３：No）、終了となる。

終了時には、多値オーバーサンプリング部１０２に入力されるイコライズ済みシリアル受信データＥＱＤＴのアイパターンのアイ開口が予めシステムで設定したアイ開口よりも大きくなるようにイコライジングを行うイコライザー部１００のイコライズ特性制御信号ＥＱＣＮＴがイコライザー部１００に出力される。

このように本発明の第１の実施形態におけるデータ受信装置によれば、オーバーサンプリング型のＣＤＲ回路を備えるデータ受信装置において、２値化以前のシリアル受信データに対する適応的なイコライジングが可能になる。
また、１シンボルの多値サンプリングデータのエッジカウントＥを複数シンボルに渡り平均化することで、瞬間的なエッジカウントの変動の影響を除去することができ、アイ開口の検出精度を上げることができる。

［第２の実施形態］
〈データ受信装置の構成〉
図７は本発明の第２の実施形態に係るデータ通信システムにおけるデータ受信装置のブロック図である。この図において、図２と同一又は対応する部分には、図２と同じ参照符号が付されている。また、このデータ通信システムの概略ブロック図は第１の実施形態（図１）と同じである。

図７と図２との比較から明らかなように、本実施形態に係るデータ受信装置は第１の実施形態に係る受信装置と共通部分が多いので、説明の重複を避けるため、相違する部分を中心に説明する。

本実施形態に係るデータ受信装置では、ＣＤＲ部１０５は、シンボルデータＣＤＲＤＴとシンボルクロックＣＤＲＣＫの再生に採用したオーバーサンプリングデータの位相情報をイコライザー制御部１０４に位相選択信号ＰＨとして出力する。この位相情報は通常閾値電圧で２値化したオーバーサンプリングデータＯＶＳから抽出されたリカバリークロックの位相情報である。イコライザー制御部１０４は位相選択信号ＰＨの情報に基づき、ＣＤＲ部１０５がデータとして復元している位相を知ることができるので、第１の実施形態よりも簡便な方法で、アイパターンのアイ開口を検出することができる（詳細については後述）。

《イコライザー制御部の動作》
図８はイコライザー制御部１０４の動作を説明するための図である。ここで、図８Ａはイコライズ済みシリアル受信データＥＱＤＴと多値オーバーサンプリングビットの位置関係（サンプリング空間）を示す図である。また、図８Ｂはサンプリングデータとアイ開口高さの検出結果を示す図である。

図８Ａに示すように、多値オーバーサンプリングデータは、通常閾値電圧（Ｖdd＊０．５）で２値化したデータｓ０〜ｓ７、高閾値電圧（Ｖdd＊０．７５）で２値化したデータｈ０〜ｈ７、低閾値電圧（Ｖdd＊０．２５）で２値化したデータｌ０〜ｌ７で構成される。なお、この実施形態では３つの閾値電圧をそなえているが、Ｎ個（Ｎは２、又は４以上の整数）の閾値電圧を備えるサンプリング素子を備えればＮ値の多値データを用いることも可能である。また、この実施形態では３値の閾値電圧を０．２５＊Ｖddの差を備えたが、この値も一例でありこの限りではない。

イコライザー制御部１０４ではＣＤＲ部１０５から位相選択信号ＰＨが入力され、ＣＤＲ部１０５で復元されるオーバーサンプリング位相（ＣＤＲ位相）が判るので、ＣＤＲ位相の多値サンプリングデータ、即ちＣＤＲ位相と同じタイミング（時刻）のオーバーサンプリングデータを用いてアイパターンのアイ開口高さを検出して、イコライザー部１００のイコライズ特性制御信号ＥＱＣＮＴを調整する。

アイ開口高さの検出方法について説明する。ここではＣＤＲ位相を４番目の位相とすると、ＣＤＲ位相でサンプリングされるサンプリングデータはそれぞれｌ４、ｓ４、ｈ４となる。

このサンプリングデータからアイパターンのアイ開口高さを取得できる。図８Ａに示すように、ＣＤＲ位相はシンボルデータのほぼ中央に位置しているので、その位相における電源電圧Ｖddの２５％、５０％、７５％の閾値電圧で２値化した多値サンプリングデータｌ４、ｓ４、ｈ４が全て一致すればアイパターンのアイ開口高さが確保されており、一致しなければ確保されていないことになる。ここではデータの一致を検出するために隣接データのエッジ検出を行い、隣接データ間にデータエッジがないことを判定基準とする。

従って、多値サンプリングデータｌ４、ｓ４、ｈ４の隣接データの排他的論理和（ＸＯＲ）をとりそれらを加算することでアイパターンのアイ開口高さを取得できる。即ち、ｌ４（ＸＯＲ）ｓ４＋ｓ４（ＸＯＲ）ｈ４を計算し、それが１であればアイパターンのアイ開口が確保されてないと判断し、イコライザー部１００のイコライズ量を１段階引き上げるという処理を行う。

図９はイコライザー制御部１０４においてイコライザー部１００のイコライズ特性制御信号ＥＱＣＮＴを決定する処理のフローチャートである。
まずＣＤＲ位相での多値サンプリングデータ（ｓ、ｌ、ｈ）を取得する（ステップＳ１１）。ここで、前記多値サンプリングデータｓ、ｌ、ｈはそれぞれ電源電圧Ｖddの２５％、５０％、７５％の閾値電圧で２値化した３値シリアルデータＤ0、Ｄ1、Ｄ2をＣＤＲ位相と同じ位相のオーバーサンプリングクロックでサンプリングしたデータであり、それらのデータエッジを計算する。データエッジは隣接データの排他的論理和を全加算することで計算できて、その判定値をＸとする。即ち「Ｘ＝ｌ(ＸＯＲ)ｓ+ｓ(ＸＯＲ)ｈ」である。

次に多値サンプリングデータのデータエッジ判定結果Ｘが１か否かを判断する。（ステップＳ１２）。判断の結果、論理積Ｘが１の場合（ステップＳ１２：Yes）、イコライザー制御部１０４はイコライザー部１００のイコライズ量をインクリメントするイコライズ特性制御信号ＥＱＣＮＴを出力し（ステップＳ１３）、その後ステップＳ１１に戻る。判断の結果、論理積Ｘが１でない、即ち０の場合（ステップＳ１２：No）、アイパターンのアイ開口高さが確保されていると判断し終了となる。

本実施形態では、ＣＤＲ部１０５にてＣＤＲ位相が確定しているので、アイ開口幅の検出が不要である。そのため、アイ開口の検出方法は第１の実施形態における方法より簡単である。

１０…データ受信装置、２０…データ送信装置、１００…イコライザー部、１０２…多値オーバーサンプリング部、１０４…イコライザー制御部、１０５…ＣＤＲ部。

特開２００５−１９２１９２号公報特開２０１１−８７２３６号公報特開２００９−２２５０１８号公報特許４４１３６６４号公報

Claims

２値化前のシリアル受信データをイコライズして、イコライズ済みシリアル受信データを出力するイコライズ処理部と、
前記イコライズ済みシリアル受信データを互いに異なる閾値で２値化する複数の２値化回路と、前記複数の２値化回路に対応して設けられ、当該対応する前記２値化回路の出力を多相クロックでオーバーサンプリングして、多値オーバーサンプリングデータを生成する複数のオーバーサンプリング回路と、を有する多値オーバーサンプリング部と、
前記多値オーバーサンプリングデータに基づき、前記イコライズ済みシリアル受信データのアイパターンを検出し、その検出の結果に基づいて前記イコライズ処理部のイコライズ特性を制御するイコライズ制御部と、
を有するデータ受信装置。
請求項１に記載されたデータ受信装置において、
前記イコライズ制御部は、１つのシンボルデータを多値オーバーサンプリングしたデータの中から、前記多相クロック内の同一位相のクロックでサンプリングした多値サンプリングデータに基づいて、アイパターンを検出するデータ受信装置。
請求項２に記載されたデータ受信装置において、
前記イコライズ制御部は、１つのシンボルデータを多値オーバーサンプリングしたデータの中から、前記同一位相のクロックでサンプリングした多値サンプリングデータのその各々隣り合うデータの排他的論理和を算出して、各々の前記算出の結果のすべての加算値を各多相クロックにおいて算出したものに基づいて、アイパターンを検出するデータ受信装置。
請求項３に記載されたデータ受信装置において、
前記イコライズ制御部は、１つのシンボルデータを多値オーバーサンプリングしたデータの中から、前記同一位相のクロックでサンプリングした多値サンプリングデータのその各々隣り合うデータの排他的論理和を算出して、各々の前記算出の結果のすべての加算値を各多相クロックにおいて算出したものを、複数のシンボルデータにわたって算出し、その算出の結果を平均化したものに基づいて、アイパターンを検出するデータ受信装置。
請求項１に記載されたデータ受信装置において、
前記イコライズ制御部は、１つのシンボルデータを多値オーバーサンプリングしたデータの中から、前記多相クロック内の同一位相のクロックでサンプリングした多値サンプリングデータと、同一閾値電圧で２値化した多相サンプリングデータと、に基づいて、アイパターンを検出するデータ受信装置。
請求項５に記載されたデータ受信装置において、
前記イコライズ制御部は、１つのシンボルデータを多値オーバーサンプリングしたデータの中から、前記同一位相のクロックでサンプリングした多値サンプリングデータのその各々隣り合うデータの排他的論理和を算出して、各々の前記算出の結果のすべての加算値を各多相クロックにおいて算出したものと、同一閾値電圧で２値化した多相サンプリングデータのその各々隣り合うデータの排他的論理和を算出して、各々の前記算出の結果のすべての加算値を各閾値電圧において算出したものと、に基づいて、アイパターンを検出するデータ受信装置。
請求項６に記載されたデータ受信装置において、
前記イコライズ制御部は、１つのシンボルデータを多値オーバーサンプリングしたデータの中から、前記同一位相のクロックでサンプリングした多値サンプリングデータのその各々隣り合うデータの排他的論理和を算出して、各々の前記算出の結果のすべての加算値を各多相クロックにおいて算出したものと、同一閾値電圧で２値化した多相サンプリングデータのその各々隣り合うデータの排他的論理和を算出して、各々の前記算出の結果のすべての加算値を各閾値電圧において算出したものと、を複数のシンボルデータにわたって算出し、その算出の結果を平均化したものに基づいて、アイパターンを検出するデータ受信装置。
請求項１に記載されたデータ受信装置において、
前記イコライズ制御部は、前記多値オーバーサンプリングデータから抽出されたリカバリークロックの位相情報を用いて、１つのシンボルデータを多値オーバーサンプリングしたデータの中から、前記リカバリークロックと同一位相のクロックでサンプリングした多値サンプリングデータに基づいて、アイパターンを検出するデータ受信装置。
請求項８に記載されたデータ受信装置において、
前記イコライズ制御部は、前記多値オーバーサンプリングデータから抽出されたリカバリークロックの位相情報を用いて、１つのシンボルデータを多値オーバーサンプリングしたデータの中から、前記リカバリークロックでサンプリングした多値サンプリングデータのその各々隣り合うデータの排他的論理和を算出して、各々の前記算出の結果のすべての加算値に基づいて、アイパターンを検出するデータ受信装置。
請求項９に記載されたデータ受信装置において、
前記イコライズ制御部は、前記多値オーバーサンプリングデータから抽出されたリカバリークロックの位相情報を用いて、１つのシンボルデータを多値オーバーサンプリングしたデータの中から、前記リカバリークロックでサンプリングした多値サンプリングデータのその各々隣り合うデータの排他的論理和を算出して、各々の前記算出の結果のすべての加算値を複数のシンボルデータにわたって算出し、その算出の結果を平均化したものに基づいて、アイパターンを検出するデータ受信装置。
請求項１〜１０のいずれかに記載されたデータ受信装置と、前記データ受信装置にシリアルデータを送信するデータ送信装置からなるデータ通信システム。